CN1870314A - 减小相变存储器加热电极面积的方法 - Google Patents

Abstract

本发明涉及一种减小相变存储器加热电极的方法，首先通过微纳加工技术或亚微米CMOS标准工艺，在SiO2衬底上制备出较大直径的200－500nm的孔洞，接着利用CVD或PVD技术在该孔洞中填充W、TiN等加热材料，然后进行化学机械抛光，形成柱状加热电极。之后，在柱状加热电极上生长量子点(如Si等)，然后将量子点氧化形成绝缘的物质(如SiO2等)，这样就减小了柱状加热电极的有效面积，从而提高电流密度。本发明既避免了直接制备100nm以下加热电极的困难，降低了制造成本，更重要的是降低相变存储器的功耗。不仅适用于制备相变存储器的小尺寸纳米加热电极，同样适用于制备其它电子器件特别是纳电子器件所需的纳米电极，具有很大的应用价值。

Description

减小相变存储器加热电极面积的方法

技术领域

本发明涉及一种减小相变存储器加热电极面积的方法，具体地说是一种通过在较大尺寸的柱状加热电极上制备具有绝缘性质的量子点，从而减小加热电极的实际有效面积，减小加热电极与相变材料的接触面积，提高加热电流密度。从而就避免了直接制备纳米加热电极(100nm以下)的困难，降低制造成本，更重要的是降低了相变存储器的功耗。属于微电子学中纳米材料的制备工艺与电学表征领域。

背景技术

在目前的新型存储技术中，基于硫系半导体材料的相变存储器(chalcogenide based RAM，C-RAM)具有成本低，速度快，存储密度高，制造简单且与当前的CMOS(互补金属-氧化物-半导体)集成电路工艺兼容性好的突出优点，受到世界范围的广泛关注。此外，C-RAM具有抗辐照(抗总剂量的能力大于1Mrad(Si))、耐高低温(-55-125℃)、抗强振动、抗电子干扰等性能，在国防和航空航天领域有重要的应用前景。自2003年起，国际半导体工业协会一直认为相变存储器最有可能取代目前的SRAM(静态随机存取存储器)、DRAM(动态随机存取存储器)和FLASH存储器(闪速存储器)等当今主流产品而成为未来存储器主流产品的下一代半导体存储器件，最近美国空间理事会发表申明：认为：C-RAM技术是高安全高可靠计算机芯片材料的突破，该存储技术的研究为战用计算机芯片提供前所未有的保障，该技术可能会引发计算机的一次革命性的变革。

目前国际上主要的电子和半导体公司都在致力于C-RAM的研制。主要研究单位有Ovonyx、Intel、Samsung、IBM、Bayer、ST Micron、AMD、Panasonic、Sony、Philips、British Areospace、Hitachi和Macronix等。2005年5月份，美国IBM、德国英飞凌科技、台湾旺宏电子(Macronix International)宣布联合研究开发相变存储器，派遣20～25名技术人员专门参与此项研究。3家公司分别提供各自擅长的技术进行研究，具体来说，就是将把IBM拥有的有关材料以及物理特性的基础研究能力，英飞凌拥有的各种内存产品的研究、开发和量产技术能力，以及旺宏电子的非挥发性内存技术能力集成到这项研究中。

针对目前C-RAM快速发展的现状，要想尽快实现其实用化、产业化，达到“更快、更小、更冷”的目标，C-RAM器件尺寸必需进一步缩小，器件中相变材料发生相变区域的尺寸和加热电极尺寸进一步缩小，达到深亚微米以致纳米量级，从而降低硫系材料发生相变所需的电流/电压，降低相变存储器单元的功耗。

目前制备相变存储器加热电极的方法多般是利用各种刻蚀的方法在介质衬底上制备出小孔洞，然后填充相变材料或者电极材料。例如利用电子束曝光和反应离子刻蚀技术在介质层上制备出纳米小孔，然后用磁控溅射W的方法在小孔中填充加热电极材料(如W、Pt等)，再经过抛光形成纳米电极。但是当小孔的直径在200nm以下时，在其中填充W或其它加热材料比较困难，W等材料往往只是堆积在孔口，很难进入孔中，孔内存在有很多空洞，导致接触不良甚至断路。另外，要获得100nm直径以下的孔洞，本身也比较困难，孔洞越小，制作起来越麻烦，制造成本也越高。本发明就是针对如何克服微纳加工技术的困难和降低制造成本，实现减小相变存储器纳米加热电极实际面积而提出的一种简单、实用的新方法。

发明内容

本发明提供一种减小相变存储器加热电极面积的制备方法。针对目前纳米级孔洞内填充金属材料(W、Pt)的困难和进一步减小加热电极面积而降低功耗的目标，提出的一种减小加热电极面积的方法。首先通过微纳加工技术，在长有SiO₂或其它介质的衬底上制备较大尺寸(200-500nm)的孔洞，接着利用CVD或PVD技术在该孔洞中填充金属加热材料(W等具有一定电阻率的金属材料)，填满后进行化学机械抛光(CMP)，从而形成柱状电极。本发明的创新点在于：利用在较大直径的柱状加热电极上覆盖一层分散的绝缘的量子点的方法，达到减小加热电极面积从而降低器件功耗的目的，既避免了小尺寸纳米孔洞的填充电极材料的困难，又可降低制作小尺寸电极的成本。同时本发明不仅仅适用于解决如何减小相变存储器纳米加热电极的问题，同样适用于其它电子器件特别是纳电子器件所需的小尺寸纳米电极的制备，具有很大的实用价值。

本发明的主要工艺步骤如下：

(a)利用高真空磁控溅射方法在Si衬底或其它衬底上淀积一层底电极，在底电极上原位溅射生长200nm-500nm厚的SiO₂、SiN_x、Al₂O₃、ZrO₂等介质层中的一种；

(b)在上述介质层上利用电子束曝光、反应离子刻蚀技术或当前的亚微米CM0S工艺制备纳米孔洞，孔洞的直径在200nm-500nm，孔洞穿过介质层，孔洞底部与底电极相连；

(c)利用磁控溅射或PVD工艺在步骤(b)制出的小孔内填充电阻率为10^-4-10^-2欧姆厘米的材料；

(d)孔洞中填满电阻率为10^-4-10^-2欧姆厘米的材料之后，采用化学机械抛光(CMP)技术，将小孔外的材料去除，得到柱状电极；

(e)在上述带有柱状电极的衬底上利用CVD或PVD的工艺方法制备一定大小和密度的量子点；譬如利用SiH₄和Ar的混合气体在等离子体增强化学气相淀积(PECVD)系统中制备半导体Si量子点，然后在O₂气氛下氧化成SiO₂量子点，量子点的大小5～10nm，密度10¹⁰-10¹¹/cm²。由于分散的绝缘体对柱状加热电极的覆盖，柱状加热电极的实际有效面积大大减小；

(f)或者在上述带有柱状电极的衬底上利用电子束蒸发的方法制备金属量子点，如W、Al量子点等，大小为3～5nm，密度为10¹⁰/cm²；然后将分散的金属量子点氧化形成分散的绝缘体量子点。由于分散的绝缘体量子点对柱状加热电极的覆盖，柱状加热电极的实际有效面积大大减小；

(g)在上述柱状电极的衬底上制备相变材料、绝热材料和上电极材料，通过剥离或者刻蚀的方法形成相变存储器器件单元阵列；

(h)将上述具有柱状加热电极的相变存储器器件单元连接到电学测量系统中，进行相变存储器器件单元的写、擦、读操作，研究其存储特性和疲劳特性，研究其电流-电压(I-V)特性、电阻-点流(R-I)特性、电流-时间(I-t)特性等，相变电流小于0.1mA，相变前后阻值相差一个量级以上。

所述的衬底材料无限制，可以是常用的Si片，GaAs等半导体材料，也可以是石英玻璃，陶瓷基片等介质材料或金属材料。

所述的底电极不受限制，可以是铝、铜等常用的导体材料，其厚度为200-400nm。

所述的介质材料为常用的SiO₂、SiN_x、Al₂O₃、ZrO₂等材料；

所述的介质层上的孔洞可以用电子束曝光和反应离子刻蚀法或当前的亚微米CMOS工艺手段获得。

所述的加热电极的材料为W等具有一定电阻率(10^-4-10^-2欧姆厘米)的材料，甚至可以在W等电极上再接着沉积一层几个纳米厚的高电阻率的加热材料如TiN、TiW、TiAlN等，从而提高加热效果，降低操作电流。

所述的量子点可以是经氧化后能够形成绝缘体的所有半导体量子点(如Si量子点、Ge量子点等，然后氧化形成绝缘的SiO₂、GeO₂量子点等)；

所述的量子点也可以是经氧化后能够形成绝缘体的所有金属量子点(如Al量子点、Zr量子点等，然后氧化形成绝缘的Al₂O₃、Zr₂O₃量子点等)。

所述的量子点可以直接在柱状电极上制备绝缘材料的量子点(如SiO₂、ZrO₂、GeO₂或Al₂O₃等)；

所述的剥离方法是是先在带有柱状加热电极的衬底表面涂敷一层光刻胶，然后通过阴光刻版曝光后露出柱状纳米电极区域，其它地方有光刻胶，长完相变材料后用丙酮将柱状电极区域以外的光刻胶连同光刻胶上的相变材料一同去除，最后只剩下电极区域的相变材料。在剥离后的电极区域的相变材料上，再覆盖一层绝热材料，最后引出上电极，形成相变存储器器件单元结构或其阵列。

所述的刻蚀的方法是在带有柱状电极的衬底上相继制备相变材料、绝热材料和上电极材料，通过甩胶、阳光刻版曝光的方法，从而将柱状电极区域用光刻胶保护起来，然后利用反应离子刻蚀或其它刻蚀方法去除柱状电极以外的上电极材料、绝热材料和相变材料，形成相变存储器器件单元。

综上所述，本发明提供了一种简单、实用的小尺寸相变存储器纳米加热电极的制备方法，本发明同样适用于其它需要用到纳米电极的器件。

附图说明

图1衬底上依次生长介质材料、底电极和绝热材料后的剖面结构示意图。

图2在绝热材料上形成孔洞后的剖面结构示意图。

图3在图2所示的孔洞中填充加热电极材料后的剖面结构示意图。

图4在孔洞中填满加热电极材料后制备绝缘量子点的结构示意图。

图5在图4的结构上淀积一层相变材料后的结构示意图。

图6剥离或刻蚀相变材料后形成相变材料单元的剖面结构示意图。

图7在图6的结构上再淀积一层绝热材料的结构示意图。

图8在绝热材料上形成接触孔并制备上电极后得到的相变存储器器件单元。

图中1、介质层；2、底电极；3、绝热层a；4、柱状加热电极；5、绝缘量子点；6、相变材料；7、绝热层b；8、上电极。

具体实施方式

下面通过具体实施例，进一步阐明本发明的实质性特点和显著的进步，但本发明决非仅局限于所述的实施例。

实施例1：

(1)在Si衬底上热生长100nm厚的SiO₂或利用PECVD(等离子体增强化学气相沉积)制备100nm厚的SiN_x介质膜，然后在SiO₂或SiN_x上利用磁控溅射或蒸镀的方法制备一层80nm厚Al膜作为底电极，最后利用PECVD或溅射方法在底电极Al上制备300nm-500nm厚的SiO₂；(图1)

(2)在SiO₂上利用电子束曝光和反应离子刻蚀技术制备孔洞，孔洞底部与底电极相连，孔洞直径在200nm-500nm范围；(图2)

(3)利用CVD或溅射技术在孔洞里填充W材料，直至孔洞填满。然后利用化学机械抛光技术(CMP)抛除孔洞以外区域的W材料；(图3)

(4)利用PECVD或磁控溅射或超高真空电子束蒸发方法在上述带有柱状电极的衬底上制备Si量子点；PECVD所用的气源为SiH₄和Ar的混合气体，磁控溅射所用的靶为Si靶，超高真空电子束蒸发所用的蒸发源为Si颗粒；本底真空度在10^-3Pa以下；Si量子点的大小为5～10nm，密度为10¹⁰-10¹¹/cm²；然后通过氧化的方法将Si量子点氧化形成SiO₂量子点；(图4)

(5)磁控溅射制备相变材料GeSbTe，厚度40-100nm，本底真空为3×10^-6Torr，溅射真空为0.08Pa，功率100W；(图5)

(6)利用剥离或刻蚀技术制备出相变材料GeSbTe单元，相变材料单元在5-20微米；(图6)

(7)利用磁控溅射或超高真空电子束蒸发方法在上述相变材料单元的周围覆盖一层绝热材料SiO₂、SiNx等；(图7)

(8)通过剥离或刻蚀形成接触孔，蒸镀刻蚀Al膜形成上电极；(图8)

(9)将该相变存储器器件单元连接到电学测量系统的两根探针之间，就可以进行相变存储器器件单元的写、擦操作和存储性能、疲劳特性的研究等。

实施例2：

将实施例1第4步改成利用磁控溅射或真空电子束蒸发方法制备Al量子点，磁控溅射所用的靶为Al靶，真空电子束蒸发所用的源为Al颗粒，本底真空度在10^-3Pa以下，Al量子点大小为3～5nm，密度为10¹⁰/cm²；然后将Al量子点氧化形成Al₂O₃量子点，其它同实施例1的步骤，可得到与实施例1类似的结果。

实施例3：

将实施例1第4步改成利用磁控溅射或真空电子束蒸发方法制备Al₂O₃、ZrO₂或其它绝缘材料的量子点，磁控溅射所用的靶为Al₂O₃、ZrO₂等靶，真空电子束蒸发所用的源为Al₂O₃、ZrO₂等颗粒，本底真空度在10^-3Pa以下，Al₂O₃、ZrO₂量子点大小为10～15nm，密度为10¹⁰/cm²；其它同实施例1的步骤，可得到与实施例1类似的结果。

实施例4：

将实施例1的衬底换成陶瓷、石英或其它绝缘材料衬底，在其上溅射制备100nm厚的SiO₂或利用PECVD制备100nm厚的SiNx介质膜，其它同实施例一，可得到与实施例1类似的结果。

实施例5：

在实施例1第3步填充W材料以后，紧接着在W材料上再制备一层几纳米厚具有更高电阻率的加热材料如TiW、TiN等，其它步骤同实施例一。这样可以得到更好的加热效果，降低器件的操作电流。

Claims (7)

1、一种减小相变存储器加热电极面积的方法，首先通过微纳加工技术，在长有SiO2或其它介质的衬底上制备200-500nm尺寸的孔洞，接着利用CVD或PVD技术在该孔洞中填充金属加热材料，填满后进行化学机械抛光，形成柱状电极，其特征在于：在所形成的柱状加热电极上覆盖一层分散的绝缘的量子点的方法，达到减小加热电极面积从而降低器件功耗的目的。

2、按权利要求1所述的一种减小相变存储器加热电极面积的方法，其特征在于具体步骤是：

(a)利用高真空磁控溅射方法在Si衬底或其它衬底上淀积一层底电极，在底电极上原位溅射生长200nm-500nm厚的SiO₂、SiN_x、Al₂O₃或ZrO₂等介质层中的一种；

(b)在步骤(a)获得的介质层上利用电子束曝光和反应离子刻蚀技术或亚微米CMOS工艺制备纳米孔洞，孔洞的直径在200nm-500nm，孔洞穿过介质层，孔洞底部与底电极相连；

(c)利用磁控溅射或PVD方法在步骤(b)制出的小孔内填充电阻率为10^-4-10^-2欧姆厘米的材料；

(d)孔洞中填满电阻率为10^-4-10^-2欧姆厘米的材料之后，采用化学机械抛光方法，将小孔外的材料去除，得到柱状电极；

(e)在步骤(d)所制得的带有柱状电极的衬底上利用CVD或PVD的方法制备一定大小和密度的量子点；所述的量子点是利用SiH₄和Ar的混合气体在等离子体增强化学气相淀积系统中制备半导体Si量子点，然后在O₂气氛下氧化成SiO₂量子点，量子点的大小5～10nm，密度10¹⁰-10¹¹/cm²。由于分散的绝缘体对柱状加热电极的覆盖，柱状加热电极的实际有效面积大大减小；

(f)或者在步骤(d)所制得的带有柱状电极的衬底上利用电子束蒸发的方法制备金属量子点，如W或Al量子点，大小为3～5nm，密度为10¹⁰/cm²；然后将分散的金属量子点氧化形成分散的绝缘体量子点。由于分散的绝缘体量子点对柱状加热电极的覆盖，柱状加热电极的实际有效面积大大减小。

3、按权利要求1或2所述的一种减小相变存储器加热电极面积的方法，其特征在于所述的衬底材料为Si片，GaAs、石英玻璃或陶瓷基片。

4、按权利要求2所述的一种减小相变存储器加热电极面积的方法，其特征在于所述的底电极为Al或Cu，厚度为200-400nm。

5、按权利要求2所述的一种减小相变存储器加热电极面积的方法，其特征在于所述的电阻率为10^-4-10^-2欧姆厘米的材料为金属W或在N电极上沉积一层几纳米厚的高电阻率的加热材料，所述的高电阻加热材料为TiN、TiW或TiAlN中一种。

6、按权利要求1或2所述的一种减小相变存储器加热电极面积的方法，其特征在于柱状电极衬底上的半导体量子点为Ge量子点；金属量子点为Zr量子点。

7、按权利要求6所述的一种减小相变存储器加热电极面积的方法，其特征在于所述的量子点经氧化后形成绝缘体分别为GeO₂或ZrO₂。

Images