JP5264672B2 - カーボンナノチューブを利用した半導体素子の配線形成方法およびその方法により製造された半導体素子 - Google Patents

カーボンナノチューブを利用した半導体素子の配線形成方法およびその方法により製造された半導体素子 Download PDF

Info

Publication number
JP5264672B2
JP5264672B2 JP2009233559A JP2009233559A JP5264672B2 JP 5264672 B2 JP5264672 B2 JP 5264672B2 JP 2009233559 A JP2009233559 A JP 2009233559A JP 2009233559 A JP2009233559 A JP 2009233559A JP 5264672 B2 JP5264672 B2 JP 5264672B2
Authority
JP
Japan
Prior art keywords
electrode
wiring
semiconductor device
metal layer
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2009233559A
Other languages
English (en)
Other versions
JP2010004087A (ja
Inventor
原 鳳 崔
恩 珠 ▲裴▼
秀樹 堀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2010004087A publication Critical patent/JP2010004087A/ja
Application granted granted Critical
Publication of JP5264672B2 publication Critical patent/JP5264672B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/16—Memory cell being a nanotube, e.g. suspended nanotube
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y10S977/742—Carbon nanotubes, CNTs
    • Y10S977/75—Single-walled

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体素子の配線形成方法に係り、より詳細にはカーボンナノチューブを利
用して半導体素子の配線を形成する方法、およびその方法により製造された半導体素子に
関する。
半導体素子、特に、半導体メモリ素子には、ＤＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ）、ＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）、ＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅ ＲＡＭ）、ＭＲＡＭ（Ｍａｇｎｅｔｏ ｒｅｓｉｓｔｉｖｅ ＲＡＭ）などの多様な種類がある。このようなメモリ素子には、スイッチング素子として、一般的に、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタが使われている。そして、半導体メモリ素子には、コンタクト（ｃｏｎｔａｃｔ）、インターコネクトなどの電子移動通路である配線が設けられている。
最近、半導体メモリ素子の高集積化につれて配線の線幅は狭くなり、単位面積当りの電流の量、すなわち、電流密度は高くなりつつある。これにより、半導体素子の配線の電流密度は、２０１０年頃には１０６Ａ／ｃｍ２に至ると予想される。
一方、従来の半導体素子には主に金属配線が使われているが、このような金属配線の線幅は７０ｎｍが限界であることが知られており、金属配線の最大電流密度は約１０６Ａ／ｃｍ２が限界であることが知られている。半導体素子の高集積化のためには、配線の線幅の狭幅化と高電流密度化が必須であるが、前記のような理由によって、金属配線を使用する半導体素子は、近い将来、その集積化が限界に到達すると予想される。
したがって、半導体素子の高集積化がなされ続けるためには、金属配線に比べて狭い線幅でも高い電流密度で電流を流すことができる新しい配線材料が必要である。
本発明は、前記問題点を解決するために創出されたものであって、特に、半導体素子の高集積化が可能になるように電極の表面にカーボンナノチューブを成長させて配線を形成する半導体素子の配線形成方法を提供するところにその目的がある。
また、前記方法によって形成されたカーボンナノチューブよりなる配線を有することによって高集積化が可能な半導体素子を提供するところにその他の目的がある。
前記の技術的課題を達成するために、本発明の第１特徴による半導体素子の配線形成方法は、（ａ１）半導体素子の電極表面を前処理して活性化させる段階と、（ｂ１）前記電極の活性化された表面上に絶縁層を形成した後、前記電極の活性化された表面の一部を露出させるために前記絶縁層を貫通するコンタクトホールを形成する段階と、（ｃ）前記コンタクトホールを通じて前記電極の活性化された表面に炭素含有ガスを供給して前記電極の活性化された表面からカーボンナノチューブを成長させて配線を形成する段階と、を具備する。
ここで、前記（ａ１）段階は、３００〜７００℃の温度で、前記電極の表面に、窒素ガス、アルゴンガスおよびアンモニアガスよりなる群から選択される少なくとも一つの前処理ガスを供給することによって前記電極の表面を多孔質状態に活性化させることが望ましい。
また、前記（ａ１）段階は、アルゴンガスや窒素ガスをイオン化させてそのイオンを前記電極の表面に衝突させることによって前記電極の表面を多孔質状態に活性化させる段階でもよい。この場合、前記（ａ１）段階は常温状態で行われる。
また、前記（ａ１）段階は、反応性イオンエッチングによって行ってもよい。
そして、本発明の第２特徴による半導体素子の配線形成方法は、（ａ２）半導体素子の電極の表面に触媒金属層を形成する段階と、（ｂ２）前記触媒金属層の上に絶縁層を形成した後、前記触媒金属層の一部を露出させるために絶縁を貫通するコンタクトホールを形成する段階と、（ｃ）前記コンタクトホールを通じて前記触媒金属層に炭素含有ガスを供給して前記触媒金属層からカーボンナノチューブを成長させて配線を形成する段階と、を具備する。
ここで、前記（ａ２）段階は、ＲＦマグネトロンスパッタまたは電子ビーム蒸着装置によって前記触媒金属を前記電極の表面に所定厚さに蒸着することが望ましい。
また、前記（ａ２）段階は、触媒金属の粉末を前記電極の表面にスプレーすることにより所定厚さに塗布してもよい。
そして、前記（ａ２）段階で、前記触媒金属層は、Ｗ、Ｎｉ、Ｆｅ、Ｃｏ、Ｙ、Ｐｄ、ＰｔおよびＡｕよりなる群から選択される少なくとも一つの遷移金属よりなる。
本発明の第１および第２特徴による半導体素子の配線形成方法において、前記（ｂ１）段階または（ｂ２）段階で、前記絶縁層は酸化物よりなり、前記コンタクトホールは数ｎｍ〜数十ｎｍ（例えば、１〜１００ｎｍ）の直径を持つように形成される。
そして、前記（ｃ）段階は、５００〜９００℃の温度で熱化学気相蒸着法またはプラズマ化学気相蒸着法によって行われる。
また、前記（ｃ）段階で、前記炭素含有ガスは、ＣＨ４、Ｃ２Ｈ２、Ｃ２Ｈ４、Ｃ２Ｈ６、ＣＯおよびＣＯ２よりなる群から選択される少なくとも一つのガスであることが望ましく、前記炭素含有ガスは、水素ガス、窒素ガスおよびアルゴンガスよりなる群から選択される少なくとも一つのガスと共に供給されることが望ましい。
そして、前記の技術的課題を達成するための本発明の第３特徴による半導体素子は、基板と、前記基板に形成された電極と、前記電極の表面に形成された多孔質の活性層と、前記活性層上に形成され、前記活性層の一部を露出させるコンタクトホールを有する絶縁層と、前記コンタクトホールの内部で、前記活性層から成長して電子移動の通路となる配線を構成するカーボンナノチューブと、前記絶縁層の上部に形成されて前記カーボンナノチューブと電気的に連結されるメモリ薄膜または他の電極と、を具備する。
ここで、前記活性層は、前記本発明の第１特徴による配線形成方法により形成される。
また、本発明の第４特徴による半導体素子は、基板と、前記基板に形成された電極と、前記電極の表面に形成された触媒金属層と、前記触媒金属層上に形成され、前記触媒金属層の一部を露出させるコンタクトホールを有する絶縁層と、前記コンタクトホールの内部で、前記触媒金属層から成長して電子移動の通路となる配線をなすカーボンナノチューブと、前記絶縁層の上部に形成されて前記カーボンナノチューブと電気的に連結されるメモリ薄膜または他の電極と、を具備する。
ここで、前記活性層は前記本発明の第２特徴による配線形成方法により形成される。
本発明の第３および第４特徴による半導体素子において、前記基板はシリコンまたは酸化物よりなり、前記電極はＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のソース電極であり、前記メモリ薄膜は相変化物質よりなる。
本発明による半導体素子の配線形成方法によれば、カーボンナノチューブを使用して二つの電極または電極とメモリ薄膜とを連結するコンタクトまたはインターコネクトなどの配線を形成できる。このようなカーボンナノチューブの電流密度は１０１０Ａ／ｃｍ２程度であり、これは、従来の金属配線の約１０，０００倍程度の電流密度である。したがって、前記カーボンナノチューブからなる配線を数ｎｍ〜数十ｎｍ（例えば、１〜１００ｎｍ）程度の直径で形成可能であり、超高集積度の半導体素子の製造に用いることができる。
本発明の第１実施形態によるカーボンナノチューブを利用した半導体素子の配線形成方法を段階的に示す断面図である。 本発明の第１実施形態によるカーボンナノチューブを利用した半導体素子の配線形成方法を段階的に示す断面図である。 本発明の第１実施形態によるカーボンナノチューブを利用した半導体素子の配線形成方法を段階的に示す断面図である。 本発明の第１実施形態によるカーボンナノチューブを利用した半導体素子の配線形成方法を段階的に示す断面図である。 本発明の第２実施形態によるカーボンナノチューブを利用した半導体素子の配線形成方法を概略的に示す断面図である。 本発明の第２実施形態によるカーボンナノチューブを利用した半導体素子の配線形成方法を概略的に示す断面図である。 図１Ｃに図示された段階を経た後、電極上に活性層およびコンタクトホールが形成された状態を示す電子顕微鏡写真である。 電極の表面から成長したカーボンナノチューブを示す電子顕微鏡写真である。 電極の表面から成長したカーボンナノチューブを示す電子顕微鏡写真である。 本発明の半導体素子の配線形成方法によりコンタクトホール内部に形成されたカーボンナノチューブが規則的に配列された状態を示す電子顕微鏡写真である。 本発明の配線形成方法によるカーボンナノチューブからなる配線を有する半導体素子の一例を概略的に示す断面図である。
以下、添付された図面を参照しながら本発明の望ましい実施形態について詳細に説明する。以下の図面で同じ参照符号は同じ構成要素を示す。
図１Ａないし図１Ｄは、本発明の第１実施形態によるカーボンナノチューブを利用した半導体素子の配線形成方法を段階的に示す断面図である。
図１Ａは、半導体素子の基板１１０の上に形成された電極１２０を示す。図１Ａに示す半導体素子において、前記基板１１０としては、シリコンウェーハまたはガラスなどが用いられる。一方、前記電極１２０は、基板１１０の代りに所定の物質層、例えば、絶縁層の上に形成されていてもよい。前記電極１２０は、導電性の良好な金属やドーピングされたシリコンで形成される。具体的には、前記電極１２０がＭＯＳＦＥＴのソース電極のようにシリコンからなる基板１１０上に形成される場合にはドーピングされたシリコンよりなり、前記電極１２０が絶縁層上に形成される場合には導電性の良好な金属よりなる。
図１Ｂは、電極１２０の表面を前処理して活性化させる段階を示す断面図である。図１Ｂに示すとおり、前記基板１１０および電極１２０を約３００〜７００℃の温度に加熱した状態で、前記電極１２０の表面に前処理ガスを流すことによって、電極１２０の表面を多孔質状態に活性化させる。その結果、図に示すように、電極１２０の表面にカーボンナノチューブが成長できる活性層１２２が形成される。この時、前処理ガスとしては、窒素ガス、アルゴンガスまたはアンモニアガスが用いられる。そして、前記活性層１２２の厚さが約数ｎｍ〜数十ｎｍ（例えば、１〜１００ｎｍ）程度になるように、前処理ガスを流す時間および流量を調節する。
一方、アルゴンガスや窒素ガスをイオン化させて、そのイオンを前記電極１２０の表面に衝突させることによって、前記電極１２０の表面を多孔質状態に活性化させる方法も使用可能である。このような方法によっても、前記電極１２０の表面にカーボンナノチューブが成長できる多孔質の活性層１２２が形成される。そして、この方法は、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）装置を使用して行われる。また、この方法は、基板１１０および電極１２０を加熱する必要がなく、常温状態でも行える長所がある。
図１Ｃは、電極１２０の上に、絶縁層１３０およびコンタクトホール１３２を形成した構造を示す断面図である。図１Ｃに示すとおり、まず前述の図１Ｂに示した段階で表面に活性層１２２が形成された電極１２０の上に絶縁層１３０を形成する。この時、前記絶縁層１３０は、酸化物、例えば、シリコン酸化物よりなる。
次に、前記絶縁層１３０に、活性層１２２の表面の一部を露出させるコンタクトホール１３２を形成する。具体的には、前記絶縁層１３０上にフォトレジストを塗布した後、これを所定パターンにパターニングする。次いで、パターニングされたフォトレジストをエッチングマスクとして前記絶縁層１３０を異方性エッチングすることによって、前記コンタクトホール１３２を形成する。この時、前記コンタクトホール１３２は、数ｎｍ〜数十ｎｍ（例えば、１〜１００ｎｍ）の直径を持つように形成される。
図１Ｃの段階を経て、図３の電子顕微鏡写真に示すように、電極１２０の表面に活性層１２２が形成され、絶縁層１３０を通じて活性層１２２を露出するコンタクトホール１３２が形成される。
図１Ｄは、コンタクトホール１３２の内部で活性層１２２からカーボンナノチューブ１４０を成長させた構造を示す断面図である。図１Ｄに示す段階において、カーボンナノチューブ１４０の成長は、熱化学気相蒸着法またはプラズマ化学気相蒸着法により行なわれ、また公知の他の方法によっても行なうことができる。
図１Ｄに示すように、前述した図１Ａ〜図Ｃに示す段階を経て得られた結果物を反応炉内に装入した後、前記反応炉の内部温度を約５００〜９００℃の温度に調節する。次いで、前記反応炉内に、メタン（ＣＨ４）、アセチレン（Ｃ２Ｈ２）、エチレン（Ｃ２Ｈ４）、エタン（Ｃ２Ｈ６）、一酸化炭素（ＣＯ）または二酸化炭素（ＣＯ２）などの炭素含有ガスを供給する。図解のために、炭素含有ガスのいくつかの例を図１Ｄに示す。この時、前記炭素含有ガスは、水素（Ｈ２）ガス、窒素（Ｎ２）ガスまたはアルゴン（Ａｒ）ガスなどと共に供給することができる。このように反応炉内に注入された炭素含有ガスは、コンタクトホール１３２を通じて、電極１２０の表面に形成された活性層１２２に接触し、これにより、活性層１２２から垂直方向にカーボンナノチューブ１４０が成長する。
次に、図示されていないが、絶縁層１３０の上部に、カーボンナノチューブ１４０と連結される他の電極（図７の２５０）またはメモリ薄膜（図７の２８０）を形成すれば、前記カーボンナノチューブ１４０は、二つの電極（例えば、電極１２０と他の電極）または電極１２０とメモリ薄膜とを連結するコンタクトまたはインターコネクトなどの配線を構成する。
図２Ａおよび図２Ｂは、本発明の第２実施形態によるカーボンナノチューブを利用した半導体素子の配線形成方法を概略的に示す断面図である。この第２実施形態は、電極１２０の表面を活性化しないで、電極１２０の上に触媒金属層１２４を形成する段階を除いては前述した第１実施形態と同一である。したがって、本実施形態については、前述した第１実施形態との差異点を中心として簡略に説明される。
図２Ａは、電極１２０の表面に触媒金属層１２４を形成した状態を示す断面図である。図２Ａに示すとおり、ＲＦマグネトロンスパッタまたは電子ビーム蒸着装置を使用して、電極１２０の表面に触媒金属を所定厚さに蒸着して、カーボンナノチューブが成長できる触媒金属層１２４を形成する。この時、前記触媒金属としては、Ｗ、Ｎｉ、Ｆｅ、Ｃｏ、Ｙ、Ｐｄ、ＰｔまたはＡｕなどの遷移金属が用いられる。図解のために、遷移金属のいくつかの例を図２Ａに示す。そして、触媒金属層１２４は数ｎｍ〜数十ｎｍ（例えば、１〜１００ｎｍ）の厚さに形成される。
一方、前記触媒金属層１２４は、前記遷移金属の粉末を電極１２０の表面に所定厚さに塗布することによって形成してもよい。この時、遷移金属の粉末は、スプレー塗布方法により数ｎｍ〜数十ｎｍ（例えば、１〜１００ｎｍ）の厚さに塗布される。この方法の長所は、触媒金属層１２４が、粗い多孔質状態にさらに容易に形成されることである。
このように、本発明の第２実施形態では、電極１２０の表面にカーボンナノチューブを成長させるための触媒金属層１２４を別途に形成する点で、カーボンナノチューブが成長できるように電極１２０自体の表面を活性化させる前述した第１実施形態と異なる。しかし、本発明の第２実施形態において、電極１２０の表面に触媒金属層１２４を形成した以後の段階は、前述した第１実施形態と同一である。したがって、以後の段階は、図２Ｂを参照して簡略に説明する。
図２Ｂに示すように、触媒金属層１２４の上に、例えば、酸化物よりなる絶縁層１３０を形成する。次いで、パターニングされたフォトレジストをエッチングマスクとして前記絶縁層１３０を異方性エッチングすることによって、約数ｎｍ〜数十ｎｍ（例えば、１〜１００ｎｍ）の直径を持つコンタクトホール１３２を形成する。これにより、前記コンタクトホール１３２を通じて、触媒金属層１２４の表面の一部が露出される。
次に、約５００〜９００℃の温度に維持された反応炉内に、ＣＨ４、Ｃ２Ｈ２、Ｃ２Ｈ４、Ｃ２Ｈ６、ＣＯまたはＣＯ２などの炭素含有ガスと、Ｈ２、Ｎ２またはＡｒガスとを供給して、触媒金属層１２４の表面から垂直方向にカーボンナノチューブ１４０を成長させる。図解のために、炭素含有ガスのいくつかの例を図２Ｂに示す。
図４および図５の電子顕微鏡写真は、電極の活性化した表面から成長しているカーボンナノチューブを示し、図６の電子顕微鏡写真は、本発明の半導体素子の配線形成方法によってコンタクトホール内部に形成されたカーボンナノチューブが規則的に配列された状態を示す。
前記のように、本発明の第１実施形態および第２実施形態による半導体素子の配線形成方法によれば、カーボンナノチューブを使用して二つの電極（電極１２０と他の電極）または電極１２０とメモリ薄膜とを連結するコンタクトまたはインターコネクトなどの配線を形成できる。このようなカーボンナノチューブは、１０１０Ａ／ｃｍ２程度の電流密度を有し、この電流密度は、従来の金属配線に比べて約１０，０００倍程度大きい。したがって、前記カーボンナノチューブからなる配線は、数ｎｍ〜数十ｎｍ（例えば、１〜１００ｎｍ）程度の直径に形成でき、超高集積度の半導体素子の製造に利用することができる。
図７は、本発明の配線形成方法によるカーボンナノチューブからなる配線を備える半導体素子の一例を概略的に示す断面図である。
図７に示す半導体素子は、本発明による配線形成方法を、スイッチング素子としてＭＯＳＦＥＴを備えるＰＲＡＭ素子に適用した例である。ＰＲＡＭ素子は、結晶状態によって電気的抵抗が変わる相変化物質を利用するメモリ素子である。相変化物質膜に印加される電流量の変化によって相変化物質膜の一部の結晶状態が変化する。
図７に示すとおり、公知のように、ＭＯＳＦＥＴは、基板２１０の所定領域に形成されたソース電極２２１およびドレーン電極２２３と、第１絶縁層２３０により前記ソース電極２２１およびドレーン電極２２３のそれぞれと離隔されたゲート電極２２４とより構成される。前記ソース電極２２１およびドレーン電極２２３はドーピングされたシリコンや金属よりなり、前記ゲート電極２２４は主に金属よりなる。
前記ソース電極２２１の表面には、前記配線形成方法によって多孔質の第１活性層２２２が形成される。一方、前記第１活性層２２２の代りに、触媒金属層が形成されてもよい。前記第１活性層２２２の上には第１絶縁層２３０が形成され、第１絶縁層２３０には第１コンタクトホール２３２が形成される。第１コンタクトホール２３２は、第１活性層２２２の一部を露出する。前記第１コンタクトホール２３２の内部に、前記第１活性層２２２から第１カーボンナノチューブ２４０が垂直に成長する。この時、前記第１カーボンナノチューブ２４０は、第１コンタクトホール２３２の直径によって数ｎｍ〜数十ｎｍ（例えば、１〜１００ｎｍ）の直径を有する。
そして、前記第１絶縁層２３０の上部に、第１カーボンナノチューブ２４０と連結される中間電極２５０が形成される。これにより、前記第１カーボンナノチューブ２４０は、ＭＯＳＦＥＴのソース電極２２１と中間電極２５０とを電気的に連結する配線を構成する。
前記中間電極２５０の表面にも、本発明の配線形成方法によって多孔質の第２活性層２５２または触媒金属層が形成される。前記第２活性層２５２の上には第２絶縁層２６０が形成され、第２絶縁層２６０には第２コンタクトホール２６２が形成される。第２コンタクトホール２６２は、第２活性層２５２の一部を露出する。前記第２コンタクトホール２６２の内部で、前記第２活性層２５２から第２カーボンナノチューブ２７０が垂直に成長する。
次に、前記第２絶縁層２６０の上部に、第２カーボンナノチューブ２７０と連結されるメモリ薄膜２８０が形成される。前記メモリ薄膜２８０は相変化物質よりなる。これにより、前記第２カーボンナノチューブ２７０は、中間電極２５０とメモリ薄膜２８０とを電気的に連結する配線を構成する。
一方、前記中間電極２５０と、その上に形成される第２カーボンナノチューブ２７０とが設けられていないで、ソース電極２２１から成長した第１カーボンナノチューブ２４０の上に、前記メモリ薄膜２８０が直接形成されていてもよい。
前記メモリ薄膜２８０の上に第３絶縁層２９０が形成され、第３絶縁層２９０に第３コンタクトホール２９２が形成される。前記第３コンタクトホール２９２を通じてメモリ薄膜２８０と上部電極２９５とが連結される。
以上の実施形態を参考にして本発明を説明したが、これらの実施形態は例示的なものに過ぎず、当業者ならばより多様な変形および均等な他の実施形態の想到が可能である。したがって、本発明の真の技術的保護範囲は特許請求の範囲により定められねばならない。
本発明による配線形成方法は、前記ＰＲＡＭだけでなく多様な半導体メモリ素子、すなわち、ＤＲＡＭ、ＳＲＡＭおよびＭＲＡＭにも適用できる。そして、前記半導体メモリ素子には、前記スイッチング素子としてＭＯＳＦＥＴだけでなく多様なトランジスタを備えることができる。
２１０ 基板
２２１ ソース電極
２２２ 第１活性層
２２３ ドレーン電極
２２４ ゲート電極
２３０ 第１絶縁層
２３２ 第１コンタクトホール
２４０ 第１カーボンナノチューブ
２５０ 中間電極
２５２ 第２活性層
２６０ 第２絶縁層
２６２ 第２コンタクトホール
２７０ 第２カーボンナノチューブ
２８０ メモリ薄膜
２９０ 第３絶縁層
２９２ 第３コンタクトホール
２９５ 上部電極

Claims (15)

  1. （ａ２）触媒金属の粉末を電極の表面にスプレーすることにより所定の厚さに塗布して半導体素子の電極の表面に多孔質の触媒金属層を形成する段階と、
    （ｂ２）前記触媒金属層上に絶縁層を形成した後、前記触媒金属層の一部を露出させるために前記絶縁層を貫通するコンタクトホールを形成する段階と、
    （ｃ）前記コンタクトホールを通じて前記触媒金属層に炭素含有ガスを供給して前記触媒金属層からカーボンナノチューブを成長させて配線を形成する段階と、を具備することを特徴とする半導体素子の配線形成方法。
  2. 前記（ａ２）段階で、前記触媒金属層は、１〜１００ｎｍの厚さに形成されることを特徴とする請求項１に記載の半導体素子の配線形成方法。
  3. 前記（ａ２）段階で、前記触媒金属層は、Ｗ、Ｎｉ、Ｆｅ、Ｃｏ、Ｙ、Ｐｄ、ＰｔおよびＡｕよりなる群から選択される少なくとも一つの遷移金属よりなることを特徴とする請求項１に記載の半導体素子の配線形成方法。
  4. 前記（ｂ２）段階で、前記絶縁層は、酸化物よりなることを特徴とする請求項１に記載の半導体素子の配線形成方法。
  5. 前記（ｂ２）段階で、パターニングされたフォトレジストをエッチングマスクとして前記絶縁層を異方性エッチングすることによって前記コンタクトホールを形成することを特徴とする請求項１に記載の半導体素子の配線形成方法。
  6. 前記（ｂ２）段階で、前記コンタクトホールは１〜１００ｎｍの直径を持つように形成されることを特徴とする請求項１に記載の半導体素子の配線形成方法。
  7. 前記（ｃ）段階は、５００〜９００℃の温度で行われることを特徴とする請求項１に記載の半導体素子の配線形成方法。
  8. 前記（ｃ）段階で、前記炭素含有ガスは、ＣＨ４、Ｃ２Ｈ２、Ｃ２Ｈ４、Ｃ２Ｈ６、ＣＯおよびＣＯ２よりなる群から選択される少なくとも一つのガスであることを特徴とする請求項１に記載の半導体素子の配線形成方法。
  9. 前記（ｃ）段階で、前記炭素含有ガスは、水素ガス、窒素ガスおよびアルゴンガスよりなる群から選択される少なくとも一つのガスと共に供給されることを特徴とする請求項１に記載の半導体素子の配線形成方法。
  10. 前記（ｃ）段階は、熱化学気相蒸着法またはプラズマ化学気相蒸着法により行われることを特徴とする請求項１に記載の半導体素子の配線形成方法。
  11. 基板と、
    前記基板に形成された電極と、
    触媒金属の粉末を前記電極の表面にスプレーすることにより所定の厚さに塗布して前記電極の表面に形成された多孔質の触媒金属層と、
    前記触媒金属層上に形成され、前記触媒金属層の一部を露出させるコンタクトホールを有する絶縁層と、
    前記コンタクトホールの内部で、前記触媒金属層から成長して電子移動の通路となる配線をなすカーボンナノチューブと、
    前記絶縁層の上部に形成されて前記カーボンナノチューブと電気的に連結されるメモリ薄膜または他の電極と、を具備することを特徴とする半導体素子。
  12. 前記触媒金属層は、Ｗ、Ｎｉ、Ｆｅ、Ｃｏ、Ｙ、Ｐｄ、ＰｔおよびＡｕよりなる群から選択される少なくとも一つの遷移金属からなることを特徴とする請求項１１に記載の半導体素子。
  13. 前記基板は、シリコンまたは酸化物よりなることを特徴とする請求項１１に記載の半導体素子。
  14. 前記電極は、ＭＯＳＦＥＴのソース電極であることを特徴とする請求項１１に記載の半導体素子。
  15. 前記メモリ薄膜は、相変化物質よりなることを特徴とする請求項１１に記載の半導体素子。
JP2009233559A 2003-05-01 2009-10-07 カーボンナノチューブを利用した半導体素子の配線形成方法およびその方法により製造された半導体素子 Expired - Lifetime JP5264672B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2003-028000 2003-05-01
KR1020030028000A KR100982419B1 (ko) 2003-05-01 2003-05-01 탄소나노튜브를 이용한 반도체 소자의 배선 형성 방법 및이 방법에 의해 제조된 반도체 소자

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004137261A Division JP4777619B2 (ja) 2003-05-01 2004-05-06 カーボンナノチューブを利用した半導体素子の配線形成方法およびその方法により製造された半導体素子

Publications (2)

Publication Number Publication Date
JP2010004087A JP2010004087A (ja) 2010-01-07
JP5264672B2 true JP5264672B2 (ja) 2013-08-14

Family

ID=32985946

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2004137261A Expired - Lifetime JP4777619B2 (ja) 2003-05-01 2004-05-06 カーボンナノチューブを利用した半導体素子の配線形成方法およびその方法により製造された半導体素子
JP2009233559A Expired - Lifetime JP5264672B2 (ja) 2003-05-01 2009-10-07 カーボンナノチューブを利用した半導体素子の配線形成方法およびその方法により製造された半導体素子

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2004137261A Expired - Lifetime JP4777619B2 (ja) 2003-05-01 2004-05-06 カーボンナノチューブを利用した半導体素子の配線形成方法およびその方法により製造された半導体素子

Country Status (5)

Country Link
US (2) US7060543B2 (ja)
EP (1) EP1473767B1 (ja)
JP (2) JP4777619B2 (ja)
KR (1) KR100982419B1 (ja)
CN (1) CN100369205C (ja)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050285116A1 (en) * 2004-06-29 2005-12-29 Yongqian Wang Electronic assembly with carbon nanotube contact formations or interconnections
CN101010793B (zh) 2004-06-30 2011-09-28 Nxp股份有限公司 制造具有通过纳米线接触的导电材料层的电子器件的方法
US7868424B2 (en) * 2004-07-20 2011-01-11 Nxp B.V. Semiconductor device and method of manufacturing the same
DE102004049452A1 (de) * 2004-10-11 2006-04-20 Infineon Technologies Ag Mikroelektronisches Halbleiterbauelement und Verfahren zum Herstellen eines mikroelektronischen Halbleiterbauelements
DE102004049453A1 (de) * 2004-10-11 2006-04-20 Infineon Technologies Ag Elektrischer Schaltkreis mit einer Nanostruktur und Verfahren zum Herstellen einer Kontaktierung einer Nanostruktur
DE102004054598A1 (de) * 2004-11-11 2006-05-24 Infineon Technologies Ag Halbleiterbauteil mit mindestens einem Halbleiterchip und Abdeckmasse und Verfahren zur Herstellung desselben
KR100827653B1 (ko) * 2004-12-06 2008-05-07 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
KR100604419B1 (ko) * 2004-12-21 2006-07-25 매그나칩 반도체 유한회사 메탈로센 화합물을 이용한 탄소나노튜브 배선 형성 방법
JP4591821B2 (ja) * 2005-02-09 2010-12-01 エルピーダメモリ株式会社 半導体装置
JP4660221B2 (ja) * 2005-02-10 2011-03-30 学校法人 東洋大学 局所的巨大磁場発生装置
KR100652410B1 (ko) 2005-05-07 2006-12-01 삼성전자주식회사 탄소나노튜브의 전기역학적 특성을 이용한 나노 반도체스위치소자 및 그의 제조방법과 탄소나노튜브의 전기역학적특성을 이용한 메모리소자 및 그의 구동방법
KR100707190B1 (ko) * 2005-05-07 2007-04-13 삼성전자주식회사 나노 와이어를 포함하는 상변환 메모리 소자 및 그 제조방법
KR100645064B1 (ko) * 2005-05-23 2006-11-10 삼성전자주식회사 금속 산화물 저항 기억소자 및 그 제조방법
KR100701693B1 (ko) * 2005-05-26 2007-03-29 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
US7420199B2 (en) * 2005-07-14 2008-09-02 Infineon Technologies Ag Resistivity changing memory cell having nanowire electrode
US7312531B2 (en) * 2005-10-28 2007-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication method thereof
DE102005051973B3 (de) * 2005-10-31 2007-06-28 Infineon Technologies Ag Herstellungsverfahren für vertikale Leitbahnstruktur, Speichervorrichtung sowie zugehöriges Herstellungsverfahren
US20070105356A1 (en) * 2005-11-10 2007-05-10 Wei Wu Method of controlling nanowire growth and device with controlled-growth nanowire
CN100383994C (zh) * 2005-11-25 2008-04-23 中国科学院上海微系统与信息技术研究所 采用硫系化合物纳米材料制备相变存储器器件单元的方法
KR100718142B1 (ko) * 2005-12-02 2007-05-14 삼성전자주식회사 금속층-절연층-금속층 구조의 스토리지 노드를 구비하는불휘발성 메모리 소자 및 그 동작 방법
KR100745735B1 (ko) * 2005-12-13 2007-08-02 삼성에스디아이 주식회사 탄소나노튜브의 형성방법 및 이를 이용한 전계방출소자의제조방법
KR100738060B1 (ko) * 2005-12-27 2007-07-12 삼성에스디아이 주식회사 탄소나노튜브의 형성방법 및 이를 이용한 반도체 소자의배선 형성 방법
KR100695166B1 (ko) * 2006-01-03 2007-03-14 삼성전자주식회사 플러렌층을 구비한 상변화 메모리 소자의 제조 방법
KR100674144B1 (ko) * 2006-01-05 2007-01-29 한국과학기술원 탄소 나노 튜브를 이용한 상변화 메모리 및 이의 제조 방법
WO2007083362A1 (ja) * 2006-01-18 2007-07-26 Fujitsu Limited 抵抗記憶素子及びその製造方法
KR100721020B1 (ko) 2006-01-20 2007-05-23 삼성전자주식회사 콘택 구조체를 포함하는 반도체 소자 및 그 형성 방법
US20070183189A1 (en) * 2006-02-08 2007-08-09 Thomas Nirschl Memory having nanotube transistor access device
JP4735314B2 (ja) * 2006-02-14 2011-07-27 ソニー株式会社 半導体装置およびその製造方法
WO2007093190A1 (de) * 2006-02-16 2007-08-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrische kontakte minimaler kontaktfläche für nicht-flüchtige speicherzellen
US7410915B2 (en) * 2006-03-23 2008-08-12 Asm Japan K.K. Method of forming carbon polymer film using plasma CVD
KR100713936B1 (ko) * 2006-04-14 2007-05-07 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
US7473950B2 (en) * 2006-06-07 2009-01-06 Ovonyx, Inc. Nitrogenated carbon electrode for chalcogenide device and method of making same
US20070292985A1 (en) * 2006-06-16 2007-12-20 Yuegang Zhang Phase change memory with nanofiber heater
KR100813243B1 (ko) * 2006-07-04 2008-03-13 삼성에스디아이 주식회사 탄소나노튜브를 이용한 반도체 소자의 층간 배선 및 그제조 방법
US20080135892A1 (en) * 2006-07-25 2008-06-12 Paul Finnie Carbon nanotube field effect transistor and method of making thereof
US8399772B2 (en) * 2006-09-04 2013-03-19 Nxp B.V. Control of carbon nanostructure growth in an interconnect structure
KR100791948B1 (ko) * 2006-09-27 2008-01-04 삼성전자주식회사 탄소나노튜브 배선 형성방법 및 이를 이용한 반도체 소자의배선 형성방법
DE102007050843A1 (de) * 2006-10-26 2008-05-21 Samsung Electronics Co., Ltd., Suwon Integrierte Schaltung mit Kohlenstoffnanoröhren und Verfahren zu deren Herstellung unter Verwendung von geschützten Katalysatorschichten
KR100791347B1 (ko) 2006-10-26 2008-01-03 삼성전자주식회사 반도체 집적 회로 장치의 제조 방법과 그에 의해 제조된반도체 집적 회로 장치
US8188569B2 (en) * 2006-12-15 2012-05-29 Qimonda Ag Phase change random access memory device with transistor, and method for fabricating a memory device
JP5119436B2 (ja) * 2006-12-28 2013-01-16 国立大学法人大阪大学 不揮発性メモリセルおよびその製造方法、抵抗可変型不揮発性メモリ装置、並びに不揮発性メモリセルの設計方法
DE102008004183A1 (de) 2007-01-12 2008-07-31 Samsung Electronics Co., Ltd., Suwon Integriertes Schaltkreisbauelement mit Kohlenstoffnanoröhren darin und Verfahren zur Herstellung desselben
KR100881621B1 (ko) * 2007-01-12 2009-02-04 삼성전자주식회사 반도체 장치 및 그 형성방법
JP5233125B2 (ja) * 2007-02-01 2013-07-10 富士通株式会社 半導体装置
US7859036B2 (en) * 2007-04-05 2010-12-28 Micron Technology, Inc. Memory devices having electrodes comprising nanowires, systems including same and methods of forming same
JP2008270680A (ja) * 2007-04-25 2008-11-06 Ulvac Japan Ltd Ｃｎｔ成長用微細ホール形成方法、ｃｎｔ成長用基板、及びｃｎｔ成長方法
US20090004851A1 (en) * 2007-06-29 2009-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Salicidation process using electroless plating to deposit metal and introduce dopant impurities
TW200903724A (en) * 2007-07-09 2009-01-16 Ind Tech Res Inst Phase change memory device and method of fabricating the same
KR101478540B1 (ko) * 2007-09-17 2015-01-02 삼성전자 주식회사 트랜지스터의 채널로 나노 물질을 이용하는 바이오 센서 및그 제조 방법
JP2009117591A (ja) * 2007-11-06 2009-05-28 Panasonic Corp 配線構造及びその形成方法
EP2250661B1 (en) * 2008-02-25 2020-04-08 Smoltek AB Deposition and selective removal of conducting helplayer for nanostructure processing
US8845996B2 (en) * 2008-07-29 2014-09-30 Honda Motor Co., Ltd. Preferential growth of single-walled carbon nanotubes with metallic conductivity
DE102008044985B4 (de) * 2008-08-29 2010-08-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Halbleiterbauelements mit einem kohlenstoffenthaltenden leitenden Material für Durchgangskontakte
KR20100032572A (ko) * 2008-09-18 2010-03-26 주식회사 하이닉스반도체 저항성 메모리 소자 및 그 제조 방법
KR101013445B1 (ko) * 2008-09-19 2011-02-14 주식회사 하이닉스반도체 미세한 접촉 면적을 갖는 가열 전극을 구비한 상변화 메모리 소자 및 그 제조방법
JP2010228970A (ja) * 2009-03-27 2010-10-14 Nippon Telegr & Teleph Corp <Ntt> カーボンナノチューブの製造方法およびカーボンナノチューブ構造
KR101585210B1 (ko) * 2009-04-01 2016-01-13 삼성전자주식회사 콘택 구조체 형성방법
KR20110008553A (ko) * 2009-07-20 2011-01-27 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
US9099537B2 (en) * 2009-08-28 2015-08-04 International Business Machines Corporation Selective nanotube growth inside vias using an ion beam
KR101243837B1 (ko) 2009-10-23 2013-03-20 한국전자통신연구원 다층 배선 연결 구조 및 그의 제조 방법
CN101789439B (zh) * 2010-02-11 2013-02-27 复旦大学 一种可用在柔性电路中的阻变存储器及其制备方法
US20110298132A1 (en) * 2010-06-04 2011-12-08 Azad Naeemi Ultra-low power swnt interconnects for sub-threshold circuits
EP2541581A1 (en) * 2011-06-29 2013-01-02 Khalid Waqas Device comprising nanostructures and method of manufacturing thereof
US8647977B2 (en) * 2011-08-17 2014-02-11 Micron Technology, Inc. Methods of forming interconnects
CN102403304B (zh) * 2011-12-06 2016-03-16 上海集成电路研发中心有限公司 一种互连结构及其制作方法
US8883639B2 (en) * 2012-01-25 2014-11-11 Freescale Semiconductor, Inc. Semiconductor device having a nanotube layer and method for forming
CN102842568A (zh) * 2012-09-24 2012-12-26 复旦大学 一种基于碳纳米管的互连结构及其制造方法
KR102014988B1 (ko) * 2013-04-05 2019-10-21 삼성전자주식회사 위치 특이적으로 저항이 조절된 그래핀, 카본나노튜브, 풀러렌, 그래파이트, 또는 그 조합물을 제조하는 방법
JP2015032662A (ja) 2013-08-01 2015-02-16 株式会社東芝 半導体装置及びその製造方法
CN104979468A (zh) * 2014-04-10 2015-10-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
US9171796B1 (en) * 2014-06-19 2015-10-27 International Business Machines Corporation Sidewall image transfer for heavy metal patterning in integrated circuits
KR102450023B1 (ko) * 2020-12-21 2022-09-30 한국세라믹기술원 칼코지나이드 나노선 메모리 소자 및 그의 제조방법
CN115057431A (zh) * 2022-06-24 2022-09-16 中山烯利来设备科技有限公司 一种碳纳米管的制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818700A (en) 1996-09-24 1998-10-06 Texas Instruments Incorporated Microelectronic assemblies including Z-axis conductive films
JPH11354499A (ja) * 1998-04-07 1999-12-24 Oki Electric Ind Co Ltd コンタクトホール等の形成方法
WO1999065821A1 (en) * 1998-06-19 1999-12-23 The Research Foundation Of State University Of New York Free-standing and aligned carbon nanotubes and synthesis thereof
US6204158B1 (en) * 1998-12-18 2001-03-20 Advanced Technology Materials, Inc. Reduced diffusion of a mobile specie from a metal oxide ceramic into the substrate
EP1059266A3 (en) * 1999-06-11 2000-12-20 Iljin Nanotech Co., Ltd. Mass synthesis method of high purity carbon nanotubes vertically aligned over large-size substrate using thermal chemical vapor deposition
KR100376197B1 (ko) 1999-06-15 2003-03-15 일진나노텍 주식회사 탄소 소오스 가스 분해용 촉매금속막을 이용한탄소나노튜브의 저온 합성 방법
US6046084A (en) * 1999-09-03 2000-04-04 Vanguard International Semiconductor Corporation Isotropic etching of a hemispherical grain silicon layer to improve the quality of an overlying dielectric layer
DE10006964C2 (de) * 2000-02-16 2002-01-31 Infineon Technologies Ag Elektronisches Bauelement mit einer leitenden Verbindung zwischen zwei leitenden Schichten und Verfahren zum Herstellen eines elektronischen Bauelements
JP3539630B2 (ja) * 2000-03-22 2004-07-07 Ｔｄｋ株式会社 薄膜磁気ヘッドの製造方法
KR100382879B1 (ko) * 2000-09-22 2003-05-09 일진나노텍 주식회사 탄소 나노튜브 합성 방법 및 이에 이용되는 탄소 나노튜브합성장치.
US7084507B2 (en) * 2001-05-02 2006-08-01 Fujitsu Limited Integrated circuit device and method of producing the same
JP4212258B2 (ja) 2001-05-02 2009-01-21 富士通株式会社 集積回路装置及び集積回路装置製造方法
JP2002373937A (ja) * 2001-06-15 2002-12-26 Fujitsu Ltd 半導体装置及びその製造方法
JP3822806B2 (ja) * 2001-07-11 2006-09-20 喜萬 中山 カーボンナノコイルの量産方法
US6837928B1 (en) * 2001-08-30 2005-01-04 The Board Of Trustees Of The Leland Stanford Junior University Electric field orientation of carbon nanotubes
US6545903B1 (en) * 2001-12-17 2003-04-08 Texas Instruments Incorporated Self-aligned resistive plugs for forming memory cell with phase change material
US7183568B2 (en) * 2002-12-23 2007-02-27 International Business Machines Corporation Piezoelectric array with strain dependant conducting elements and method therefor

Also Published As

Publication number Publication date
EP1473767A3 (en) 2006-05-10
KR20040094065A (ko) 2004-11-09
CN100369205C (zh) 2008-02-13
EP1473767B1 (en) 2012-05-09
JP2004336054A (ja) 2004-11-25
KR100982419B1 (ko) 2010-09-15
US20040219773A1 (en) 2004-11-04
JP2010004087A (ja) 2010-01-07
US7247897B2 (en) 2007-07-24
US20060046445A1 (en) 2006-03-02
EP1473767A2 (en) 2004-11-03
US7060543B2 (en) 2006-06-13
JP4777619B2 (ja) 2011-09-21
CN1542920A (zh) 2004-11-03

Similar Documents

Publication Publication Date Title
JP5264672B2 (ja) カーボンナノチューブを利用した半導体素子の配線形成方法およびその方法により製造された半導体素子
JP4229648B2 (ja) 電子デバイスの製造方法
US7692238B2 (en) Field effect transistor and its manufacturing method
JP2008016849A (ja) カーボンナノチューブを用いた半導体素子の層間配線およびその製造方法
US6764874B1 (en) Method for chemical vapor deposition of single walled carbon nanotubes
US8951444B2 (en) Gas-phase functionalization of carbon nanotubes
TW201800602A (zh) 含氮之相關電子材料元件之製造
US20070071668A1 (en) Nanotube forming methods
US20040240157A1 (en) Method for localized growth of nanotubes and method for making a self-aligned cathode using the nanotube growth method
KR100738060B1 (ko) 탄소나노튜브의 형성방법 및 이를 이용한 반도체 소자의배선 형성 방법
JP2007180546A (ja) カーボンナノチューブの形成方法、及びそれを利用した半導体素子の配線形成方法
JP2004165297A (ja) 半導体装置
JP2005272271A (ja) カーボンナノチューブの製造方法及び半導体装置の製造方法
US20090325370A1 (en) Field-effect transistor structure and fabrication method thereof
KR20020003782A (ko) 탄소나노튜브의 제작 방법
JP5014749B2 (ja) 炭化珪素半導体装置の製造方法
JP2003100658A (ja) 電子装置及びその製造方法
KR101015507B1 (ko) 탄소나노튜브를 이용한 반도체 소자의 배선 형성 방법 및 이 방법에 의해 제조된 반도체 소자
JP2007165473A (ja) カーボンナノチューブを用いた電子素子及びその製造方法
JP2003165713A (ja) 炭素元素円筒型構造体の製造方法
Xiao et al. Synthesis of carbon nanotube in sub-100nm vias on Ni silicide
JP5573669B2 (ja) 半導体装置およびその製造方法
JP2007176784A (ja) 有機金属化学気相蒸着法によるカーボンファイバの製造方法
CN111863714A (zh) 一种互连结构的形成方法
TW201007942A (en) Carbon-based interface layer for a memory device and methods of forming the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130430

R150 Certificate of patent or registration of utility model

Ref document number: 5264672

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250