CN1808735A

CN1808735A - 一种相变化存储器及其制造方法

Info

Publication number: CN1808735A
Application number: CN 200510002724
Authority: CN
Inventors: 梁钜铭
Original assignee: Industrial Technology Research Institute ITRI
Current assignee: Industrial Technology Research Institute ITRI
Priority date: 2005-01-19
Filing date: 2005-01-19
Publication date: 2006-07-26
Anticipated expiration: 2025-01-19
Also published as: CN100442566C

Abstract

本发明涉及一种相变化存储器，包括有一相变化层；一第一电极；以及一含孔隙介电层，形成于该相变化层与该第一电极之间，该含孔隙介电层形成多个孔隙，以使相变化层与第一电极通过该孔隙形成接触。本发明所公开的相变化存储器可减小相变化存储器的电极接触面积进而降低相变化存储器操作所需的电流与功率。

Description

一种相变化存储器及其制造方法

技术领域

本发明涉及一种电极结构，特别是一种应用于相变化存储器中，可降低存储器中电极与相变化层的接触面积的电极，以降低操作时所需的电流及功率。

背景技术

一般电子产品常需要多种存储器的组合，所使用的存储器以DRAM、SRAM、Flash等最为常见。目前有几种新存储器技术，包括铁电随机存取内存(FeRAM)、磁性随机存取内存(MRAM)和相变化存储器(Phase ChangeMemory)都正在发展中。其中相变化存储器在近几年的发展下，以几近量产的程度。

相变化半导体存储器利用物质相的变化造成电阻值的变化来记忆数据，可做成象半导体集成电路一般来使用，其属于非挥发性相转变存储器(Non-volatile Phase Change Memory)，可以在电源关闭的情况下仍维持数据储存的完整性。相变化存储器操作方式是以通电加热的方式，改变相变化材料(例如Ge2Sb2Te5)的结晶相，不同的结晶相具有不同的阻值，如此，即可用不同的阻值代表不同数字值的记录状态，例如0与1。

相变化存储器在写入记忆数据时，需提供电流源流入到选择的记忆细胞元，经过加热电极加热对相变化层加热，以使得相变化层进行结晶相的转变(Phase transition)。由于加热电极与晶体管相接，而一般而言，晶体管所能够提供的电流有限，因此，减少相变化层进行相变化所需要的电流就成为技术发展的主要方向。

而目前减少电流多半采用减少电极与相变化层的接触面积的方式进行。在现有技术中，减少电极与相变化层接触面积的方法大致上可归纳为蚀刻尖形(tapered point)、间隔块(spacer)、沟槽侧壁(trench/sidewall)或边缘接触(edge contact)等方法，分别说明如下。

美国第6746892号、第RE 37259号中所公开的方法属于蚀刻尖形(taperedpoint)法，其是在原工艺中，增加蚀刻次数，以产生尖形(tapered point)的下电极，进而减少电极与相变化层的接触面积。美国第6545287号、第6744088号、第6635951号则是利用间隔块的方式，减少电极与相变化层的接触面积，其是在原工艺中，加入蚀刻与化学机械研磨的工艺，以产生间隔块。

而美国第6646297号、第6437383号专利则是利用沟槽侧壁的方法减少电极的接触面积，其是在原工艺中增加沟槽、蚀刻、侧壁高度差异调整等工艺，以沟槽侧壁的结构形成下电极。这些现有技术所提到的技术方案，可能面临工艺大幅改变或工艺控制困难度加深的技术问题。

另外Ha；Y.H.等人(Samsung，Symposium on VLSI Technology 2003)则利用边缘接触的方式减少电极的接触面积。然而，利用电极薄膜侧边的接触会因薄膜厚度减小而增加后续工艺的困难度，光罩对准控制程度对侧边的接触面积大小影响很大，另外电极薄膜的宽度、长度较难同时缩小因此可能影响记忆胞面积的缩小，影响存储器的密度。

由目前的技术趋势来看利用减少电极接触面积进而降低相变化存储器操作所需的电流与功率是主要的趋势。而现有技术所公开的解决方式均可能有与工艺整合上的问题，或是增加工艺控制的困难度。因此，提出一种可减少电极与相变化层接触面积的新颖电极结构就很有必要。

发明内容

本发明所要解决的技术问题在于提供一相变化存储器，以减少相变化存储器的电极与相变化层的接触面积，进而降低相变化存储器操作所需的电流与功率，以大体上解决现有技术所存在的问题。

因此，为了实现上述目的，本发明所公开的相变化存储器，包括有一相变化层；一第一电极；以及一含孔隙介电层，形成于该相变化层与该电极之间，该含孔隙介电层形成多个孔隙，以使相变化层与该第一电极通过该多个孔隙形成接触。

为了实现上述目的，本发明所公开的相变化存储器的另一实施例，包括有一相变化层；一第一电极以及一第二电极；一第一含孔隙介电层，形成于该相变化层与该第一电极之间，该第一含孔隙介电层形成多个孔隙，以使相变化层与该第一电极通过该多个孔隙形成接触；以及一第二含孔隙介电层，形成于该相变化层与该第二电极之间，该第二含孔隙介电层形成多个孔隙，以使相变化层与该第一电极通过该多个孔隙形成接触。

根据本发明目的，本发明所公开的相变化存储器以薄膜成膜条件、纳米材料技术自我排列或利用微细颗粒/线作为成膜时的遮蔽区域等方法手段形成一含孔隙的介电膜层介于电极层与记忆层之间，以缩小记忆层与电极层的接触面积。

根据本发明目的，本发明所公开的相变化存储器可减小相变化存储器电极接触面积进而降低相变化存储器操作所需的电流与功率。

根据本发明目的，本发明所公开的相变化存储器可控制相变化存储器电极接触面积大小。

根据本发明目的，本发明所公开的相变化存储器在制作时不需要改变现有主要工艺，不会造成工艺控制困难度提高的技术问题。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1为本发明一实施例的相变化存储器的电极结构示意图；

图2A-图2B为本发明另一实施例的相变化存储器的电极结构示意图；

图3为本发明又一实施例的相变化存储器的电极结构示意图；

图4A-图4F为本发明的相变化存储器的制造流程示意图；以及

图5为本发明另一实施例的相变化存储器的制造流程示意图；

图6为本发明另一实施例的相变化存储器的制造流程示意图。

其中，附图标记如下：

10-相变化层

20-电极

21-第一电极

22-第二电极

30-含孔隙介电层

31-含孔隙介电层

32-含孔隙介电层

33-第一含孔隙介电层

34-第二含孔隙介电层

41-孔隙

42-孔隙

43-孔隙

44-孔隙

50-介电层

51-金属层

52-第一电极

53-第一介电层

54-含孔隙介电层

55-相变化层

56-第二电极

57-第二介电层

58-金属层

59-含孔隙介电层

60-第一含孔隙介电层

61-第二含孔隙介电层

具体实施方式

为使对本发明的目的、构造、特征、及其功能有进一步的了解，现配合实施例详细说明如下。

请参考图1，为本发明一实施例的相变化存储器的电极结构示意图，在此图中，仅示出单一存储器(或记忆细胞元)，实际上的存储器数组可由一些如图1所示的存储器所组成。

相变化层10的一侧形成有一电极20以提供电信号，以对相变化层10进行加热，使得相变化层10产生状态变化，例如结晶态或非结晶态。

在电极20与相变化层10之间形成有一含孔隙介电层(porous dielectriclayer)30，含孔隙介电层30形成有无数个孔隙40。含孔隙介电层30的材料可选用多孔性的氧化硅、氮化硅、氮化铝、碳化硅等多孔性的介电材料。含孔隙介电层30中的孔隙40可供相变化层10填入，使得相变化层10可通过孔隙40与电极20形成接触，以缩小电极与相变化层的接触面积。

相变化层10可使用添加其它元素的SbTe共晶组成材料(doped eutecticSbTe)，如AgInSbTe、GeInSbTe；或使用GeSbTe化合物组成材料，如Ge2Sb2Te5。

电极20除了连接相变化层作为导通外，更具有帮助导热的功能(heatsink)。在材料选择方面，举例来说，最好选择化性稳定(不与相变化层反应)与导热系数高的材料，如TiN、TaN、TiW、TiAlN、Mo、W、C。

请参考图2A，为本发明另一实施例的相变化存储器的电极结构示意图，在此图中，仅示出单一存储器(或记忆细胞元)，实际上的存储器数组可由一些如图2A所示的存储器所组成。

相变化层10的两侧分别形成有第一电极21与第二电极22，第一电极21与第二电极22提供电信号，以对相变化层10进行加热，使得相变化层10产生状态变化，例如结晶态或非结晶态。

在第一电极21与相变化层10之间形成有一含孔隙介电层31。含孔隙介电层31形成有无数个孔隙41。含孔隙介电层31的材料可选用多孔性的氧化硅、氮化硅、氮化铝、碳化硅等多孔性的介电材料。含孔隙介电层31中的孔隙41可供相变化层10填入，使得相变化层10可通过孔隙41与第一电极21形成接触，以缩小电极与相变化层的接触面积。

在另一实施例中，可在第二电极22与相变化层10之间形成有一含孔隙介电层32，其中形成有无数个孔隙42，如图2B所示。

请参考图3，为本发明又一实施例的相变化存储器的电极结构示意图，在此图中，仅示出单一存储器(或记忆细胞元)，实际上的存储器数组可由一些如图3所示的存储器所组成。

在第一电极21与相变化层10之间形成有一第一含孔隙介电层33，在第二电极22与相变化层10之间形成有一第二含孔隙介电层34。第一含孔隙介电层33形成有无数个孔隙43。同样地，第二含孔隙介电层34形成有无数个孔隙44。第一含孔隙介电层33、第二含孔隙介电层34的材料可选用多孔性的氧化硅、氮化硅、氮化铝、碳化硅等多孔性的介电材料。第一含孔隙介电层33中的孔隙43与第二含孔隙介电层34中的孔隙44可供相变化层10填入，使得相变化层10可通过孔隙43、44与第一电极21、第二电极22形成接触，以缩小电极与相变化层的接触面积。

第一电极21与第二电极22除了连接相变化层作为导通外，更具有帮助导热的功能(heat sink)。在材料选择方面，举例来说，最好选择化性稳定(不与相变化层反应)与导热系数高的材料，如TiN、TaN、TiW、TiAlN、Mo、W、C。

在以上的实施例中，含孔隙介电层的形成方法说明如下。

在一实施例中，先镀上一层嵌段共聚物(block co-polymer)材料于电极上，通过其本身自我排列的特性形成孔隙，再沉积介电层于孔隙之中，接着再去除嵌段共聚物材料，而留下孔隙，即可镀上相变化材料，使得相变化材料通过孔隙与电极形成接触。

在另一实施例中，先镀上一层晶格(lattice)材料于电极上，通过其本身自我排列的特性，使得粒子与粒子之间形成孔隙，再沉积介电层于孔隙之中，接着再去除lattice材料，而留下孔隙。最后，镀上相变化材料，使得相变化材料通过孔隙与电极形成接触。

在另一实施例中，可利用介电材料在薄膜工艺因为表面张力所形成的非连续膜或岛状结构而形成孔隙，再镀上相变化材料，使得相变化材料通过孔隙与电极形成接触。

在另一实施例中，利用微细颗粒/线(例如nanowire)作为镀膜时的遮蔽区域，然后在镀膜后去除此微细颗粒/线之后，形成可控制覆盖表面覆盖率的孔隙介电层。

以下说明图1至图3所公开的实施例中，减少电极面积的原理。

假设含孔隙介电层的表面覆盖率为f，电极因设计准则产生的接触面积为A，利用含孔隙介电层复合电极的设计，其与相变化层的接触面积减少f×A，亦即接触面积缩小成为(1-f)×A。假设每一接触区要进行相变化所需的单位面积上的焦耳热功率(能量密度)相同，因此若在原接触面积为A时，相变化所需之电流为I，电阻为R，则相变化所需的能量密度为I²R/A。假设本发明的复合电极将原接触面积等效减少为n个面积为a的小接触孔，总面积覆盖率f。亦即，na＝A×(1-f)。

每一个小接触孔因面积缩小，而电阻增高，假设与面积成反比，因此ra＝RA，其中r是小接触孔的电阻。

每一小接触孔所需的电流假设为i，由于相变化所需的能量密度固定，因此，i²r/a＝I²R/A。可得知：i＝I×(a/A)。

所有小接触孔的总电流为ni，ni＝nI×(a/A)＝I×(1-f)。因为f＜1，所以在复合电极n个面积为a的小接触孔的情况下，总电流比原单一接触面积时降低，同时总阻抗相当于n个电阻为r欧姆的并联，亦即：r/n＝RA/na＝R/(1-f)，因为f＜1，所以复合电极n个面积为a的小接触孔总电阻比原单一接触面积提高。由以上的说明可知，通过含孔隙介电层与电极形成复合电极，可使得电极的接触面积缩小，并减少电流。

请参考图4A至图4E，说明了本发明的相变化存储器的制造流程，现以图2A所公开的实施例结构来说明。其中所述的步骤的顺序并非固定不变及不可或缺的，有些步骤可同时进行、省略或增加，此制作步骤是以较广及简易的方式描述本发明的步骤特征，并非用以限定本发明的制造方法步骤顺序及次数。

首先在前段工艺形成金属层51于一介电层50中，作为电极与外部连接的导线，并沉积第一电极52。接着对第一电极52进行蚀刻以形成预定的尺寸，其尺寸是依据工艺设计准则与组件尺寸决定。在第一电极52的周围形成一第一介电层53，以作为第一电极52的绝缘层，如图4C所示。在一实施例中可对第一介电层53进行化学机械研磨，以使其表面平坦化。

接着依序形成含孔隙介电层54、相变化层55以及第二电极56，其中相变化层55通过含孔隙介电层54中的孔隙与第一电极52形成接触，如图4D所示。在一实施例中，可对孔隙介电层54、相变化层55以及第二电极56进行蚀刻，以调整其尺寸，最后镀上一第二介电层57，以作为含孔隙介电层54、相变化层55以及第二电极56的绝缘层。在一实施例中，可对第二介电层57进行化学机械研磨，以使其表面平坦化。继续下一层金属层58的成膜蚀刻，如图4E至图4F所示。

在另一实施例中，在形成第一电极52后，接着镀上相变化层55、含孔隙介电层59以及第二电极56，如图5所示。

在另一实施例中，在形成第一电极52后，接着镀上第一含孔隙介电层60、相变化层55、第二含孔隙介电层61以及第二电极56，如图6所示。

在以上的实施例中，其中含孔隙介电层的制作方法如图1至图3所示的实施例，在此不再重复说明。

本发明所公开的相变化存储器，是以复合膜层的方法，包含以薄膜成膜条件或纳米技术条件等方法手段形成一含孔隙的介电膜层介于电极与相变化层之间，以缩小记忆层与电极的接触面积，进而降低相变化存储器所需的操作电流与功率。与现有技术相比较，本发明所公开的相变化存储器可在现有的工艺下制作，不需将现有的工艺进行改变，因此也不会造成工艺控制困难度加深的可行性问题。

当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims

1、一种相变化存储器，包括有：

一相变化层；

一第一电极；以及

一含孔隙介电层，形成于所述相变化层与所述第一电极之间，所述含孔隙介电层形成多个孔隙，以使所述相变化层与所述第一电极通过所述孔隙形成接触。

2、根据权利要求1所述的相变化存储器，其特征在于，进一步包括一第二电极形成于所述相变化层的另一侧。

3、根据权利要求1所述的相变化存储器，其特征在于，所述含孔隙介电层是利用嵌段共聚物材料形成。

4、根据权利要求1所述的相变化存储器，其特征在于，所述孔隙是由嵌段共聚物材料形成。

5、根据权利要求1所述的相变化存储器，其特征在于，所述孔隙是由晶格材料形成。

6、根据权利要求1所述的相变化存储器，其特征在于，所述孔隙是由薄膜工艺中所形成的非连续膜或岛状结构而形成，

7、根据权利要求1所述的相变化存储器，其特征在于，所述孔隙是利用微细颗粒/线作为镀膜时的遮蔽区域，并在镀膜后去除而形成。

8、一种相变化存储器，包括有：

一相变化层；

一第一电极以及一第二电极；

一第一含孔隙介电层，形成于所述相变化层与所述第一电极之间，所述第一含孔隙介电层形成多个孔隙，以使所述相变化层与所述第一电极通过所述孔隙形成接触；以及

一第二含孔隙介电层，形成于所述相变化层与所述第二电极之间，所述第二含孔隙介电层形成多个孔隙，以使所述相变化层与所述第一电极通过所述孔隙形成接触。

9、根据权利要求8所述的相变化存储器，其特征在于，所述孔隙是由嵌段共聚物材料形成。

10、根据权利要求8所述的相变化存储器，其特征在于，所述孔隙是由晶格材料形成。

11、根据权利要求8所述的相变化存储器，其特征在于，所述孔隙是由薄膜工艺中所形成的非连续膜或岛状结构而形成。

12、根据权利要求8所述的相变化存储器，其特征在于，所述孔隙是利用微细颗粒/线作为镀膜时的遮蔽区域，并于镀膜后去除而形成。

13、一种相变化存储器的制造方法，包括有下列步骤：

形成一第一电极；

形成一第一介电层于所述第一电极的周围；

形成一第一含孔隙介电层于所述第一电极之上，其中，所述第一含孔隙介电层形成有多个孔隙；

形成一相变化层于所述第一含孔隙介电层之上。

14、根据权利要求13所述的制造方法，其特征在于，进一步包括形成一第二电极于所述相变化层之上。

15、根据权利要求14所述的制造方法，其特征在于，进一步包括形成一第二介电层于所述第二电极之上。

16、根据权利要求13所述的制造方法，其特征在于，进一步包括：

形成一第二含孔隙介电层于所述相变化层之上，其中，所述第二含孔隙介电层形成有多个孔隙；以及

形成一第二电极于所述第二含孔隙介电层之上。

17、根据权利要求13所述的制造方法，其特征在于，所述孔隙是由嵌段共聚物材料形成。

18、根据权利要求13所述的制造方法，其特征在于，所述孔隙是由晶格材料形成。

19、根据权利要求13所述的制造方法，其特征在于，所述孔隙是由薄膜工艺中所形成的非连续膜或岛状结构而形成。

20、根据权利要求13所述的制造方法，其特征在于，所述孔隙是利用微细颗粒/线作为镀膜时的遮蔽区域，并于镀膜后去除而形成。