CN1897292A - 半导体存储器 - Google Patents

半导体存储器 Download PDF

Info

Publication number
CN1897292A
CN1897292A CNA2006101055100A CN200610105510A CN1897292A CN 1897292 A CN1897292 A CN 1897292A CN A2006101055100 A CNA2006101055100 A CN A2006101055100A CN 200610105510 A CN200610105510 A CN 200610105510A CN 1897292 A CN1897292 A CN 1897292A
Authority
CN
China
Prior art keywords
chalcogenide layer
semiconductor memory
nitride
polar curve
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101055100A
Other languages
English (en)
Other versions
CN100470823C (zh
Inventor
浅野勇
川越刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Publication of CN1897292A publication Critical patent/CN1897292A/zh
Application granted granted Critical
Publication of CN100470823C publication Critical patent/CN100470823C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

在半导体存储器中，所述的半导体存储器包含存储单元的矩阵，每个存储单元由一个晶体管和作为存储元件的一个硫属元素化物层组成，在连接到硫属元素化物层的上电极线和另一配线层之间的接头处没有安置硫属元素化物层。

Description

半导体存储器
本申请要求在先的日本专利申请JP 2005-200054的优先权，该专利申请的公开内容通过引用而结合在此。
技术领域
本发明涉及一种半导体存储器，并且更具体而言，涉及一种使用相变材料的半导体存储器。
背景技术
常规地，使用相变材料的相变存储器是已知的。相变存储器的存储器元件是由硫属元素化物材料形成的。硫属元素化物材料的电阻表示存储信息。图1图示了存储单元的电路图。存储单元包括硫属元素化物层的可变电阻器和存取晶体管。在图1A图示的存储单元中，将电阻器的一端连接到位线。将电阻器的另一端连接到晶体管的漏极。将晶体管的源极连接到不变电位。将晶体管的栅极连接到字线。在图1B图示的存储单元中，将位线和不变电位之间的电阻器和晶体管反向安置。该存储单元可以以与图1A中图示的存储单元相同的方式运行。
在这些存储单元中的读出是在使连接至所选字线的存取晶体管开始导电时，通过读出通过位线的电流而进行的。由通过位线并且随硫属元素化物层的电阻而变化的电流确定“1”或“0”。在连接至所选字线的存取晶体管开始导电，并且得到的通过硫属元素化物层的电流的焦耳热改变硫属元素化物层的晶态时，进行存储信息写入。
通过下面的两种操作进行向硫属元素化物层上的存储信息写入。在称作“置零”的一个操作中，只要硫属元素化物层通过供给足够的焦耳热而被熔化，则急冷以保持高电阻率层的无定形态。在称作“置一”的另一操作中，供给稍少一些的焦耳热，以慢慢地冷却硫属元素化物层，由此形成具有低电阻面心立方结构的晶态。由施加给硫属元素化物层的脉冲的电流值和长度(时间)来控制供给的热量和冷却速率。因此，硫属元素化物层的不同晶体结构和电阻的改变可以进行存储器的读出和写入。
下面的现有文件公开了这些相变存储器。在日本未审查专利申请公开No.04-045585中，由上电极对在下加热器电极上形成的硫属元素化物层形成图案，以形成直径小的硫属元素化物层。日本未审查专利申请公开No.2004-031953公开了一种迭层相变存储器。日本未审查专利申请公开No.2004-153047公开了一种存储器元件，其包括在都形成在相同平面上的下加热器电极和上电极之间的硫属元素化物层。这些文件公开了这样一种结构，其中将来自电极的电流汇集于存储器元件中，以改善写入过程中的电流效率。日本未审查专利申请公开No.2004-289029公开了一种相变存储器，其包括具有不同组成的硫属元素化物层的存储器元件，因此可以在高温下操作。
发明内容
本发明的发明人在相变存储器的研究中面临到另一个问题。该问题将参考图2A和2B中图示的相变存储单元的横截面图进行描述。在第二夹层绝缘膜17中形成开口，以形成接触插塞19，其将起下加热器电极的作用。将硫属元素化物层20和上电极21形成在接触插塞19上并且形成图案。上电极21的实例包括可以由溅射形成的膜，并且含有选自高熔点金属及其氮化物，以及高熔点金属硅化物的氮化物中的一种，所述的高熔点金属及其氮化物如钨(W)、氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)或氮化铝钛(TiAlN)，并且所述的高熔点金属硅化物的氮化物如硅化钛氮化物(TiSiN)或硅化钨氮化物(WSiN)。然后，在硫属元素化物层20和上电极21上形成等离子体TEOS膜的第三夹层绝缘膜24。在上电极21上形成导向配线层的通孔(连接孔)25，其起着位线的作用。
由VCD方法在通孔25中形成氮化钛(TiN)膜和钨(W)膜，作为插塞。如图2A中所示，部分硫属元素化物层20在形成该插塞的早期阶段升华。尽管将硫属元素化物层20形成在上电极21的下面，但是部分硫属元素化物层20在形成插塞的加工温度通过上电极21升华。如图2B中所示，这在硫属元素化物层20中产生空隙。硫属元素化物层20中的该空隙降低了形成通孔25的部分的机械强度，并且增加了硫属元素化物层20和上电极21之间的接触电阻。这导致相变存储器可靠性更低和操作余地更小。
硫属元素化物材料具有低至约400℃的升华温度，这接近于典型半导体存储器加工温度的下限。可以通过在300℃或更低温度溅射来形成上电极21。也可以低于升华温度形成等离子体TEOS膜。但是，将要连接到上层线的插塞是在高达550℃至650℃的温度形成的。这限制了加工温度，在该温度下，将金属埋入或嵌入孔中，所述的孔与在相变存储器件上使用硫属元素化物材料形成的上配线层连接。在将金属在比硫属元素化物材料升华温度高的温度嵌入接触孔中时，并且在该过程的早期阶段不完全形成金属时，之下的硫属元素化物层可以升华。
当将金属在比硫属元素化物材料升华温度低的温度嵌入通孔中时，金属显示出在通孔上的不良阶式覆盖，使得可能在通孔的内部产生空隙26。在通孔中的空隙可以提高通孔的导线电阻，并且降低相变存储器的操作余地。本发明的发明人发现，在将金属嵌入相变存储器中的过程中，硫属元素化物可以在更高的加工温度升华，并且不能在更低的加工温度将金属适宜地嵌入通孔中。换言之，基本问题在于，由于在半导体存储器中，起着存储器元件作用的硫属元素化物层的升华温度低于将金属嵌入连接孔中的加工温度，所以部分硫属元素化物层在嵌入金属的过程中可能升华。通过使用目前的半导体制造装置和目前的制造方法，本发明已经达到了解决该问题的目的。在如上所述的现有文件中，没有发现此处所述的问题，自然也没有描述解决该问题的方案。
如上所述，因为在半导体存储器中，起着存储器元件作用的硫属元素化物层的升华温度低于将金属嵌入通孔中的加工温度，所以部分硫属元素化物层在嵌入金属的过程中可能不适宜地升华。
因此，考虑到上述问题，本发明的一个目的在于提供一种存储单元结构和一种半导体存储器，其中通过使用目前的半导体制造装置和目前的制造方法，可以将金属嵌入与上配线层连接的通孔中，而没有硫属元素化物层的升华。
本发明基本上采用下面的技术以解决上述的问题。当然，本申请也包括没有离开所述技术要旨的任何改进技术。
根据本发明的半导体存储器包含存储单元的矩阵，每个存储单元由一个晶体管和作为存储元件的一个硫属元素化物层组成。在连接到硫属元素化物层的上电极线和另一配线层之间的接头处没有安置硫属元素化物层。
在根据本发明的半导体存储器中，所述的接头可以用含金属材料的插塞将所述的上电极线连接到所述的另一配线层，所述的插塞形成在夹层绝缘膜中钻孔的开口中。
在根据本发明的半导体存储器中，所述的接头可以被安置在包括所述存储单元矩阵的单元阵列的末端或在其周围区域中。
在根据本发明的半导体存储器中，所述的上电极线还可以起着所述存储单元的位线作用。
在根据本发明的半导体存储器中，可以将所述的硫属元素化物层在它们对应的存储单元中形成图案，并且彼此分开。
在根据本发明的半导体存储器中，所述的硫属元素化物层在相邻的存储单元中在垂直于存储单元的字线的方向上可以具有连续图案，并且在相邻的存储单元中在平行于字线的方向上可以彼此分开。
根据本发明的半导体存储器还可以包括在所述的硫属元素化物层和上电极线之间安置的上电极。
在根据本发明的半导体存储器中，所述的上电极具有与所述硫属元素化物层相同的图案，并且所述上电极的整个上表面可以与上电极线直接接触。
在根据本发明的半导体存储器中，所述的上电极线可以通过插塞与上配线层或下配线层相连。
在根据本发明的半导体存储器中，所述的硫属元素化物层可以含有选自锗(Ge)、锑(Sb)、碲(Te)、硒(Se)、镓(Ga)和铟(In)中的至少两种元素。
在根据本发明的半导体存储器中，所述的上电极线可以包含选自高熔点金属及其氮化物，以及高熔点金属硅化物的氮化物中的一种，所述的高熔点金属及其氮化物如钨(W)、氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)或氮化铝钛(TiAlN)，并且所述的高熔点金属硅化物的氮化物如硅化钛氮化物(TiSiN)或硅化钨氮化物(WSiN)。
根据本发明的包含相变材料的存储元件的半导体存储器包括：连接到晶体管的一个扩散层的下加热器；连接到所述下加热器的硫属元素化物层；和至少覆盖所述硫属元素化物层的上表面的上电极线。所述的上电极线具有存储单元，所述的存储单元在没有安置所述硫属元素化物层的地方连接到另一配线层。
在根据本发明的半导体存储器中，所述的上电极线可以起着位线的作用，并且所述晶体管的栅极线可以起着字线的作用。
根据本发明，在将要连接到另一配线层的上电极线的部分之下没有硫属元素化物层。采用这种结构，当将金属嵌入与另一配线层连接的通孔中时，可以防止部分硫属元素化物层的升华。
附图说明
图1A是相关技术中的包括硫属元素化物层存储器元件的存储单元的电路图；
图1B是相关技术中的另一种存储单元的电路图；
图2A是图示在金属膜形成开始时的硫属元素化物层升华的示意图；
图2B是在升华后的硫属元素化物层的横截面图；
图3是图示根据实施方案1的中间过程(1)的横截面图；
图4是图示根据实施方案1的中间过程(2)的横截面图；
图5是图示根据实施方案1的中间过程(3)的横截面图；
图6是图示根据实施方案1的中间过程(4)的横截面图；
图7A是根据实施方案1，在硫属元素化物层形成图案后的半导体存储器的平面图；
图7B是根据实施方案1，在上电极配线后的半导体存储器的平面图；
图8是根据实施方案2的半导体存储器的横截面图
图9A是根据实施方案2，在硫属元素化物层形成图案后的半导体存储器的平面图；和
图9B是根据实施方案2，在上电极配线后的半导体存储器的平面图。
具体实施方式
将参考附图描述根据本发明的半导体存储器。
(实施方案1)
图3至7图示了实施方案1。图3至6是图示制造半导体存储器的主要过程的横截面图。图7A和7B是半导体存储器的平面图。虽然用图1A中图示的存储单元电路在这里描述了本发明，但是本发明可以应用到图1B中图示的存储单元电路。
如图3中所示，根据CMOS工艺，在半导体衬底1中开启浅槽5，以形成用绝缘膜覆盖的器件隔离区6。在P阱区3和4中形成NMOS晶体管。在N阱区2中形成PMOS晶体管。每个MOS晶体管包含：栅极绝缘膜7、其中将多晶硅层8和金属层9迭层的栅极电极10、盖绝缘膜11、侧壁氮化硅膜13和杂质扩散区12。杂质扩散区12具有Lightly Doped Drain(LDD)结构，包括低浓度杂质扩散区12a和高浓度杂质扩散区12b。将第一夹层绝缘膜14形成在每个晶体管的上表面上。将接触15开孔于第一夹层绝缘膜14中。将第一配线层16形成在第一夹层绝缘膜14上。具体地，在阵列部分，接触15是存储单元的接触15a，并且第一配线层16是存储单元的第一配线层16a。在周围区域(即，外围区域)，接触15是外围电路的配线接触15b，并且第一配线层16是外围电路的第一配线层16b。将第二夹层绝缘膜17形成在第一夹层绝缘膜14上，以使表面平坦。
然后，如图4中所示，将到达杂质扩散区12的下加热器接触18形成在第二和第一夹层绝缘膜17和14中。用金属填充下加热器接触18，以形成下加热器接触插塞19。如图5中所示，将硫属元素化物层20和上电极21形成在第二夹层绝缘膜17上。然后，通过光刻和干式蚀刻，以相同的图案将在一个比特中的硫属元素化物层20和上电极21与另一个比特中的那些分开。然后，将用作上电极线22的导电材料沉积在整个上表面上，并且由光刻和干式蚀刻进行加工。将上电极线22形成图案，以覆盖上电极21的整个上表面。上电极线22还可起着位线的作用。
优选地，下加热器接触插塞19、上电极21和上电极线22含有选自高熔点金属及其氮化物，以及高熔点金属硅化物的氮化物中的一种，所述的高熔点金属及其氮化物如钨(W)、氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)或氮化铝钛(TiAlN)，并且所述的高熔点金属硅化物的氮化物如硅化钛氮化物(TiSiN)或硅化钨氮化物(WSiN)。在由光刻和干式蚀刻加工硫属元素化物层20时，上电极21防止硫属元素化物层20劣化。因此，可以用根据这些加工条件的方式除去上电极21。
硫属元素化物层20可以由含有选自锗(Ge)、锑(Sb)、碲(Te)、硒(Se)、镓(Ga)和铟(In)中的至少两种元素的材料形成。例如，硫属元素化物层20由锑化镓(GaSb)、锑化铟(InSb)、硒化铟(InSe)、碲化锑(Sb2Te3)、碲化锗(GeTe)、Ge2Sb2Te5、InSbTe、GaSeTe，、SnSb2Te4或InSbGe形成。
然后，如图6中所示，将第三夹层绝缘膜24形成在上表面上。然后，将通孔(连接孔)25a和25b钻孔在第三夹层绝缘膜24中。通过CVD法在通孔25a和25b中形成金属膜，例如由钨膜和氮化钛膜形成的膜。通过抛光和内蚀刻，例如通过CMP法，形成通孔插塞(连接插塞)26a和26b。然后，通过例如溅射形成铝合金基膜，并且通过光刻和向第二配线层27中的干式蚀刻将其加工成所需要的图案。将硫属元素化物层20通过上电极线22、连接插塞26a、第二配线层27和连接插塞26b连接到外围电路。应当注意的是，在通孔25a和25b和通孔插塞26a和26b中的指标a和b分别是指阵列部分和周围区域。
图7A和7B是根据本实施方案1，图示硫属元素化物层20和上电极线22的位置的存储单元平面图。图7A图示了两种存储单元。在一个比特中连接到下加热器接触插塞19的硫属元素化物层20和上电极21以相同的图案与另一个比特中的那些分开。将两个存取晶体管的共同杂质扩散区通过存储单元接触15a连接到不变电位线16a。将两个存取晶体管的栅极电极配线成为在垂直方向上的字线。
如图7B中所示，将上电极线22正交地配线至字线，以覆盖硫属元素化物层20的整个上表面和上电极21。上电极线22构成存储单元的位线。位线和字线的每个交叉点起作存储单元的作用。将上电极线22通过通孔插塞(连接插塞)26a连接到第二配线层27(未显示)。将通孔插塞26a安置在存储单元的单元阵列末端。在通孔插塞26a的通孔部分不存在硫属元素化物层。通孔与硫属元素化物层的分开使得用上电极、上电极线和夹层绝缘膜对硫属元素化物层的保护加倍或再加倍。因此，即使在将金属嵌入通孔插塞中的加工温度高于硫属元素化物层的升华温度时，硫属元素化物层也不升华。
根据本实施方案的存储单元使用上电极线作为硫属元素化物层引线，将硫属元素化物层与在不存在硫属元素化物层的区域中的另一配线层连接。在不存在硫属元素化物层的区域中形成将要与另一配线层连接的孔。因此，当将金属嵌入连接孔中时，加工温度可以高于硫属元素化物层的升华温度。这种结构可以提供具有优异连接性而没有硫属元素化物层升华的存储单元结构，并且提供包括该存储单元的半导体存储器。
(实施方案2)
图8和9图示了根据本发明的实施方案2。图8是半导体存储器的横截面图，而图9A和9B是平面图。在根据本实施方案的存储单元中，将通孔形成在不存在硫属元素化物层的区域中，并且将上电极线连接到起着下配线层作用的杂质扩散区。注意，同样的参考数字和字母是指实施方案1中同样的项目，并且它在本实施方案中可以不讨论。
图8中，将存储单元阵列的下加热器接触插塞19连接到硫属元素化物层20和上电极21。将上电极线22安置在上电极21上。上电极线22从存储单元阵列延伸至外围电路，并且通过外围电路的下加热器接触插塞19连接到杂质扩散区12b。与杂质扩散区12b的连接发生在外围电路区域。将下加热器接触插塞19形成在外围电路中的晶体管的一个杂质扩散区中，并且连接到延伸的上电极线22。在此情况下，在上电极线22和另一配线层(在此实施方案中的杂质扩散区)之间的接头处也不存在硫属元素化物层20。将上电极线22与杂质扩散区12b连接，并且不与上配线层连接。因此，当形成通孔插塞以连接到上配线层时，由于硫属元素化物层20处于上电极21、上电极线22和夹层绝缘膜的加倍或再加倍保护之下，因此硫属元素化物层不升华。
在本实施方案中，一个存储单元中的硫属元素化物层20和上电极21不与另一个存储单元中的那些分开，并且具有连续图案。还参考图9A和9B的平面图描述本实施方案。在图9A中，在单元阵列区垫上对硫属元素化物层20和上电极21形成图案。在单元阵列区垫中，例如以矩阵的形式安置存储单元。周边的一侧是连接到位线的读出放大器区，并且另一侧是由地址译码器区包围的单元阵列区。因此，硫属元素化物层20和上电极21只在单元阵列的末端形成图案，并且在单元阵列中具有连续图案。
如图9B中所示，上电极线22在相邻的存储单元之间在垂直于存储单元字线的方向上具有连续图案，并且在相邻的存储单元之间在平行于字线的方向上被分开。将上电极线22延伸至外围电路，并且连接到在周围区域(外围区域)中的下加热器接触插塞19。尽管在周围区域中的下加热器接触插塞19不起加热器的作用，因为它是与在存储单元中的下加热器接触插塞19同时形成的，它们都被称作下加热器接触插塞19。将暴露在单元阵列中的硫属元素化物层20和上电极21也进行蚀刻，并且在图中的垂直方向上分成两个。字线和上电极线22的每个交叉点起着存储单元的作用。因此，上电极线22也可以起着位线的作用。在此实施方案中，由于在将要与上电极线22连接的通孔部分不存在硫属元素化物层，所以硫属元素化物层在插塞形成的过程中不升华。
根据本实施方案的存储单元使用上电极线作为硫属元素化物层的引线。将上电极线通过在外围电路区中的插塞连接到下配线层。因此，当形成将要连接到上配线层的插塞时，它不连接到上电极线。因此，硫属元素化物层在高于硫属元素化物层升华温度的加工温度不升华。这种结构可以提供具有优异连接性而没有硫属元素化物层升华的存储单元，并且提供包括该存储单元的半导体存储器。
在实施方案1中，将一个存储单元中的硫属元素化物层与另一个存储单元中的硫属元素化物层分开，并且将上电极线连接到不存在硫属元素化物层的区域中的上配线层。在实施方案2中，硫属元素化物层在位线的方向上具有连续图案，并且将上电极线连接到不存在硫属元素化物层的区域中的下配线层。本发明不限于这些组合并且包括任何其它组合。本发明不限于所公开的实施方案。可以在没有离开本发明的精神和范围下进行各种更改。本申请也包括这些更改。

Claims (13)

1.一种半导体存储器，所述的半导体存储器包含存储单元的矩阵，每个存储单元由一个晶体管和作为存储元件的一个硫属元素化物层组成，其中：
在连接到硫属元素化物层的上电极线和另一配线层之间的接头处没有安置硫属元素化物层。
2.根据权利要求1所述的半导体存储器，其中：
所述的接头用含金属材料的插塞将所述的上电极线连接到所述的另一配线层，所述的插塞形成在夹层绝缘膜中钻孔的开口中。
3.根据权利要求1所述的半导体存储器，其中：
所述的接头被安置在包括所述存储单元矩阵的单元阵列的末端或周围区域中。
4.根据权利要求1所述的半导体存储器，其中：
所述的上电极线还起着所述存储单元的位线作用。
5.根据权利要求4所述的半导体存储器，其中：
将所述的硫属元素化物层在分别对应的存储单元中形成图案，并且彼此分开。
6.根据权利要求4所述的半导体存储器，其中：
所述的硫属元素化物层在相邻的存储单元中在垂直于存储单元的字线的方向上具有连续图案，并且在相邻的存储单元中在平行于字线的方向上彼此分开。
7.根据权利要求4所述的半导体存储器，其还包含：
在所述的硫属元素化物层和上电极线之间安置的上电极。
8.根据权利要求7所述的半导体存储器，其中：
所述的上电极具有与所述硫属元素化物层相同的图案，并且所述上电极的整个上表面与上所述电极线直接接触。
9.根据权利要求1所述的半导体存储器，其中：
所述的上电极线通过插塞与上配线层或下配线层相连。
10.根据权利要求1所述的半导体存储器，其中：
所述的硫属元素化物层含有选自锗(Ge)、锑(Sb)、碲(Te)、硒(Se)、镓(Ga)和铟(In)中的至少两种元素。
11.根据权利要求1所述的半导体存储器，其中：
所述的上电极线包含选自高熔点金属及其氮化物，以及高熔点金属硅化物的氮化物中的一种，所述的高熔点金属及其氮化物如钨(W)、氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)或氮化铝钛(TiAlN)，并且所述的高熔点金属硅化物的氮化物如硅化钛氮化物(TiSiN)或硅化钨氮化物(WSiN)。
12.一种包含相变材料的存储元件的半导体存储器，其包含：
连接到晶体管的一个扩散层的下加热器；
连接到所述下加热器的硫属元素化物层；和
至少覆盖所述硫属元素化物层的上表面的上电极，
其中所述的上电极线具有存储单元，所述的存储单元在没有安置所述硫属元素化物层的地方连接到另一配线层。
13.根据权利要求12所述的半导体存储器，其中：
所述的上电极线起着位线的作用，并且所述晶体管的栅极线起着字线的作用。
CNB2006101055100A 2005-07-08 2006-07-07 半导体存储器 Expired - Fee Related CN100470823C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005200054 2005-07-08
JP2005200054A JP2007019305A (ja) 2005-07-08 2005-07-08 半導体記憶装置

Publications (2)

Publication Number Publication Date
CN1897292A true CN1897292A (zh) 2007-01-17
CN100470823C CN100470823C (zh) 2009-03-18

Family

ID=37609738

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101055100A Expired - Fee Related CN100470823C (zh) 2005-07-08 2006-07-07 半导体存储器

Country Status (3)

Country Link
US (1) US7550756B2 (zh)
JP (1) JP2007019305A (zh)
CN (1) CN100470823C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931206A (zh) * 2012-11-16 2013-02-13 中国科学院上海微系统与信息技术研究所 一种高密度相变存储器电路结构及其制备方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG171683A1 (en) 2006-05-12 2011-06-29 Advanced Tech Materials Low temperature deposition of phase change memory materials
JP2008053494A (ja) * 2006-08-25 2008-03-06 Elpida Memory Inc 半導体装置及びその製造方法
CN101495672B (zh) 2006-11-02 2011-12-07 高级技术材料公司 对于金属薄膜的cvd/ald有用的锑及锗复合物
KR20080060918A (ko) * 2006-12-27 2008-07-02 삼성전자주식회사 상변화 메모리 소자와 그 제조 및 동작 방법
US20090215225A1 (en) 2008-02-24 2009-08-27 Advanced Technology Materials, Inc. Tellurium compounds useful for deposition of tellurium containing materials
WO2009134989A2 (en) * 2008-05-02 2009-11-05 Advanced Technology Materials, Inc. Antimony compounds useful for deposition of antimony-containing materials
US7795056B2 (en) * 2008-06-03 2010-09-14 United Microelectronics Corp. Semiconductor device and method of fabricating the same
WO2009152108A2 (en) * 2008-06-10 2009-12-17 Advanced Technology Materials, Inc. GeSbTe MATERIAL INCLUDING SUPERFLOW LAYER(S), AND USE OF Ge TO PREVENT INTERACTION OF Te FROM SbXTeY AND GeXTeY RESULTING IN HIGH Te CONTENT AND FILM CRISTALLINITY
US8022547B2 (en) * 2008-11-18 2011-09-20 Seagate Technology Llc Non-volatile memory cells including small volume electrical contact regions
KR20160084491A (ko) 2009-05-22 2016-07-13 엔테그리스, 아이엔씨. 저온 ｇｓｔ 방법
KR101602007B1 (ko) * 2009-07-02 2016-03-09 인티그리스, 인코포레이티드 유전체-충전된 중공 ｇｓｔ 구조
US20110124182A1 (en) * 2009-11-20 2011-05-26 Advanced Techology Materials, Inc. System for the delivery of germanium-based precursor
US8563962B2 (en) 2009-12-28 2013-10-22 Panasonic Corporation Memory device and method of manufacturing the same
KR101706809B1 (ko) 2010-03-26 2017-02-15 엔테그리스, 아이엔씨. 게르마늄 안티몬 텔루라이드 물질 및 이를 포함하는 장치
US8828279B1 (en) 2010-04-12 2014-09-09 Bowling Green State University Colloids of lead chalcogenide titanium dioxide and their synthesis
WO2011146913A2 (en) * 2010-05-21 2011-11-24 Advanced Technology Materials, Inc. Germanium antimony telluride materials and devices incorporating same
JP5611903B2 (ja) * 2011-08-09 2014-10-22 株式会社東芝 抵抗変化メモリ
KR102117124B1 (ko) 2012-04-30 2020-05-29 엔테그리스, 아이엔씨. 유전체 물질로 중심-충전된 상 변화 합금을 포함하는 상 변화 메모리 구조체
WO2014070682A1 (en) 2012-10-30 2014-05-08 Advaned Technology Materials, Inc. Double self-aligned phase change memory device structure
KR102634805B1 (ko) * 2018-08-23 2024-02-08 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2879749B2 (ja) 1990-06-13 1999-04-05 カシオ計算機株式会社 相転移型メモリ素子およびその製造方法
US5534711A (en) * 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
JP3496576B2 (ja) 1999-06-04 2004-02-16 日本電気株式会社 半導体装置
US20030143782A1 (en) * 2002-01-31 2003-07-31 Gilton Terry L. Methods of forming germanium selenide comprising devices and methods of forming silver selenide comprising structures
JP3948292B2 (ja) * 2002-02-01 2007-07-25 株式会社日立製作所 半導体記憶装置及びその製造方法
US6707087B2 (en) 2002-06-21 2004-03-16 Hewlett-Packard Development Company, L.P. Structure of chalcogenide memory element
JP4928045B2 (ja) 2002-10-31 2012-05-09 大日本印刷株式会社 相変化型メモリ素子およびその製造方法
KR100481865B1 (ko) 2002-11-01 2005-04-11 삼성전자주식회사 상변환 기억소자 및 그 제조방법
JP4254293B2 (ja) * 2003-03-25 2009-04-15 株式会社日立製作所 記憶装置
JP4634014B2 (ja) * 2003-05-22 2011-02-16 株式会社日立製作所 半導体記憶装置
JP2005150243A (ja) * 2003-11-12 2005-06-09 Toshiba Corp 相転移メモリ
TW200529414A (en) * 2004-02-06 2005-09-01 Renesas Tech Corp Storage
US7411208B2 (en) * 2004-05-27 2008-08-12 Samsung Electronics Co., Ltd. Phase-change memory device having a barrier layer and manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931206A (zh) * 2012-11-16 2013-02-13 中国科学院上海微系统与信息技术研究所 一种高密度相变存储器电路结构及其制备方法

Also Published As

Publication number Publication date
US7550756B2 (en) 2009-06-23
CN100470823C (zh) 2009-03-18
US20070090336A1 (en) 2007-04-26
JP2007019305A (ja) 2007-01-25

Similar Documents

Publication Publication Date Title
CN1897292A (zh) 半导体存储器
US9000408B2 (en) Memory device with low reset current
US7417245B2 (en) Phase change memory having multilayer thermal insulation
US7902538B2 (en) Phase change memory cell with first and second transition temperature portions
US7825396B2 (en) Self-align planerized bottom electrode phase change memory and manufacturing method
US7901980B2 (en) Self-aligned in-contact phase change memory device
US8284596B2 (en) Integrated circuit including an array of diodes coupled to a layer of resistance changing material
US7978509B2 (en) Phase change memory with dual word lines and source lines and method of operating same
CN1819297A (zh) 侧壁有源接脚存储器及其制造方法
US20090242865A1 (en) Memory array with diode driver and method for fabricating the same
CN1967897A (zh) 管型相变化存储器
JP2008053494A (ja) 半導体装置及びその製造方法
CN1574410A (zh) 半导体存储器件及其制造方法
CN1647292A (zh) 用于电阻可变存储器的硒化银/硫族化物玻璃叠层
CN101064331A (zh) 利用自对准工艺制造的相变存储器
JP2006086526A (ja) オボニック閾値スイッチを有する相変化メモリ
CN101068024A (zh) 相变存储单元的热隔绝
CN1960019A (zh) 非易失存储元件及其制造方法
TWI390781B (zh) 記憶單元、形成記憶單元之方法、及形成程式化記憶單元之方法
CN1967861A (zh) 电可重写非易失存储元件
US20080303013A1 (en) Integrated circuit including spacer defined electrode
US8039299B2 (en) Method for fabricating an integrated circuit including resistivity changing material having a planarized surface
US8189374B2 (en) Memory device including an electrode having an outer portion with greater resistivity
US8129746B2 (en) Phase change memory device and method of manufacturing the same
US20090050871A1 (en) Semiconductor device and process for producing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: PS4 LASCO CO., LTD.

Free format text: FORMER OWNER: ELPIDA MEMORY INC.

Effective date: 20130905

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130905

Address after: Luxemburg Luxemburg

Patentee after: ELPIDA MEMORY INC.

Address before: Tokyo, Japan

Patentee before: Elpida Memory Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090318

Termination date: 20150707

EXPY Termination of patent right or utility model