JP3603188B2 - 不揮発性メモリ及びその製造方法 - Google Patents

Description

技術分野
本発明は、不揮発性メモリに関し、より詳しくは、通電のよる抵抗値の変化を制御してデータの記録（書き込み）や消去を行うことができる不揮発性メモリに関する。
背景技術
不揮発性メモリとしては、フラッシュメモリ、ＦｅＲＡＭ、ＭＲＡＭ、相変化型メモリなどが従来から知られている。例えば、米国特許第６１７２９０２号明細書には、メンブレンに組み込まれたＭＲＡＭが開示されており、米国特許第５１６６７５８号明細書には、相変化型メモリの構成が開示されている。
最近では、携帯情報端末用などのメモリに対して高密度化の要求があることから、相変化型の不揮発性メモリが注目されつつあり、種々の改良がなされている（国際公開第９７／０５６６５号パンフレット（特表平１１−５１０３１７号公報）、国際公開第９８／１９３５０号パンフレット（特表２００１−５０２８４８号公報）、国際公開第９９／５４１２８号パンフレット（特表２００２−５１２４３９号公報）、米国特許第６３３９５４４号明細書、米国特許第５５３６９４７号明細書など）。
例えば、国際公開第９８／３３６４４６号パンフレット（特表２００１−５０４２７９号公報）には、図１１に示すように、下部電極５１と上部電極５２との間に相変化材料層５３が形成されており、下部電極５１及び上部電極５２を介して相変化材料層５３に通電可能に構成された相変化型の不揮発性メモリが開示されている。相変化材料層５３は、高抵抗のアモルファス（非晶質）状態と低抵抗の結晶質状態との間で可逆的に相変化するカルコゲナイド材料からなり、通電によって非晶質状態または結晶質状態を変化させて、抵抗値を制御することができる。例えば、データの格納時（書き込み時）は、相変化材料層５３アモルファス状態から結晶質状態に変化させて低抵抗値にする一方、データの消去時は、相変化材料層５３を結晶質状態からアモルファス状態に変化させて高抵抗値にして、抵抗値の差を読み取ることにより、メモリとして機能させることができる。
図１１に示す構成において、下部電極５１と相変化材料層５３との接続部５１ａは切頭円錐形に形成されており、これによって電極密度を改善している。接続部５１ａは、フォトリソグラフィ工程によって相変化材料層５３上に形成されたパターン（図示せず）の下方部分をアンダーカットすることにより形成され、当該パターンを除去した後に、接続部５１ａの上方に相変化材料層５３をフォトリソグラフィ工程によって形成する。
同様の構成は、国際公開第９７／４０４９９号パンフレット（特表２０００−５０９２０４号公報）にも開示されている。即ち、下部電極および相変化材料層間の接続部が、相変化材料層に向かって断面積が小さくなるようにテーパ状に形成されており、当該接続部の先端面における電流密度を高めている。
このように電流密度を高めることは、データ書き込み時および消去時におけるメモリの省電力化を図る観点から有効である。ところが、電極と相変化材料層との接点を小さくすると、電極と相変化材料層との間における導通不良を生じ易くなり、歩留まりが低下するという問題があった。また、接続部５１ａを形成した位置に相変化材料層を正確に形成しなければならないので、設計の自由度が少ないという問題もあった。
発明の開示
本発明は、このような問題を解決すべくなされたものであって、消費電力の低減が可能であり、設計自由度及び信頼性が高い不揮発性メモリを提供することを目的とする。
本発明の前記目的は、表裏面を貫通する複数の第１の電極を有する絶縁基板と、前記絶縁基板の一方面側に形成された第２の電極と、前記第１の電極と第２の電極との間に挟持され、前記第１の電極および第２の電極間に電気的パルスを印加することにより抵抗値が変化する記録層とを備え、単一のメモリセルを構成する領域において、前記記録層に複数の前記第１の電極が電気的に接続されている不揮発性メモリにより達成される。
【図面の簡単な説明】
第１図は、本発明の一実施形態に係る不揮発性メモリの要部断面図である。
第２図は、図１に示す不揮発性メモリの（ａ）要部平面図、および（ｂ）要部底面図である。
第３図は、図１に示す構成の不揮発性メモリの製造方法を説明するための工程図である。
第４図は、第１の実施形態における各メモリセルに存在する中間電極の平均個数をパラメータとした抵抗値分布を示す図である。
第５図は、記録層の膜厚に対する比抵抗値を示す図である。
第６図は、本発明の他の実施形態に係る不揮発性メモリ（ａ）概略平面図、および（ｂ）概略底面図である。
第７図は、第２の実施形態における各メモリセルに存在する中間電極の平均個数をパラメータとした抵抗値分布を示す図である。
第８図は、１つのメモリセルに１つの中間電極が存在する場合の、記録層の電流電圧特性を示す図である。
第９図は、１つのメモリセルに３つの中間電極が存在する場合の、記録層の電流電圧特性を示す図である。
第１０図は、本発明の不揮発性メモリを備えたペーパディスプレイの概略構成を示す斜視図である。
第１１図は、従来の不揮発性メモリの構成を示す要部断面図である。
発明を実施するための最良の形態
以下、本発明の実施形態について添付図面を参照して説明する。
（第１の実施形態）
図１は、本発明の一実施形態に係る不揮発性メモリの要部断面図であり、図２は、図１に示す不揮発性メモリ（ａ）要部平面図、および（ｂ）要部底面図である。尚、図２における（ａ）および（ｂ）は、同じ領域を示すものではない。
図１および図２に示すように、不揮発性メモリ１は、絶縁基板１１の表面側に上部電極（第２の電極）１２が形成されており、絶縁基板１１の裏面側に下部電極（第３の電極）１３が形成されている。絶縁基板１１は、例えばポリカーボネートからなり、上部電極１２および下部電極１３は、例えば金（Ａｕ）からなる。
上部電極１２および下部電極１３はストライプ状に形成されており、上部電極１２および下部電極１３の長手方向が平面視において互いに直交するように配置されている。そして、上部電極１２と下部電極１３とが平面視において重なり合った領域が、各メモリセルＭＣを構成している。
上部電極１２および下部電極１３のストライプを構成する帯状体の幅は、設計ルールにより定まるが、例えば、１５〜１００μmである。また、帯状体の間隔は、３０〜１０００μmが好ましい。
図１に示すように、上部電極１２と絶縁基板１１との間には記録層１４を備えている。この記録層１４は、２以上の安定な相を有し、各相間で可逆的な変化が可能な相変化材料からなり、通電による抵抗値の変化を制御可能な材料からなる。具体的には、Ｇｅ₂Ｓｂ₂Ｔｅ₅、Ｇｅ₁Ｓｂ₂Ｔｅ₄などのＧｅ−Ｓｂ−Ｔｅ化合物、Ａｇ₅Ｉｎ₅Ｓｂ₇₀Ｔｅ₂₀などのＡｇ−Ｉｎ−Ｓｂ−Ｔｅ化合物、Ｔｅ₈₀Ｓｂ₅Ａｓ₁₅などのＴｅ−Ｓｂ−Ａｓ化合物、Ｔｅ₈₁Ｇｅ₁₅Ｓｂ₂Ｓ₂などのＴｅ−Ｇｅ−Ｓｂ−Ｓ化合物、Ｔｅ₉₃Ｇｅ₅Ａｓ₂などのＴｅ−Ｇｅ−Ａｓ化合物、Ｔｅ₈₀Ｇｅ₅Ｓｎ₁₅などのＴｅ−Ｇｅ−Ｓｎ化合物、Ｔｅ₅₀Ｇｅ₄Ｓｎ₁₁Ａｕ₂₅などのＴｅ−Ｇｅ−Ｓｎ−Ａｕ化合物、ＧｅＴｅ化合物などのカルコゲナイド系材料を挙げることができる。
絶縁基板１１には、表裏面を貫通する多数の細孔１１ａが形成されている。下方端が下部電極１３により覆われた細孔１１ａの内部には、例えばロジウム（Ｒｈ）からなる中間電極（第１の電極）１５が充填されており、この微細な複数の中間電極１５によって下部電極１３と記録層１４とが電気的に接続されている。また、メモリセルＭＣにおける中間電極１５の上方は上部電極１２により覆われており、中間電極１５が記録層１４を介して上部電極１２に電気的に接続されている。即ち、各メモリセルＭＣの領域には、記録層１４に通電可能な複数の中間電極１５が存在する。
このように構成された不揮発性メモリ１によれば、所望のメモリセルＭＣに対応する上部電極１２および下部電極１３を選択して、適当な電気パルスを印加することにより、メモリセルＭＣへの書き込み、読み出し、消去を行うことができる。即ち、書き込み時は、所定の電圧で電気パルスを印加することによりジュール熱を発生させ、記録層１４をアモルファス状態から結晶質状態に変化させ、抵抗値を低下させる。一方、消去時は、書き込み時よりもパルス幅が短い電気パルスを印加して高温の状態から急冷し、記録層１４を結晶質状態からアモルファス状態に変化させ、抵抗値を上昇させる。読み出し時は、書き込み時および消去時よりも低い電圧を印加して、抵抗値の変化に基づく電流値を検出する。
実際に上部電極１２および下部電極１３間に電気的パルスを加えて、メモリセルＭＣの電圧対電流特性を測定したところ、正負の電圧変化に対して非対称であり、整流作用が認められた。そこで、各メモリセルＭＣへの書き込み、読み出し、消去は、消費電力の低い順方向に電気的パルスを加えることにより行った。記録層１４がＧｅ−Ｓｂ−Ｔｅからなり、中間電極１５がロジウムからなる場合、中間電極１５が正極で記録層１４が負極となる方向が順方向となる。したがって、電気的パルスの印加時に、中間電極１５に残留した水分や、絶縁基板１１のクラックまたは下部電極１３などとの隙間から浸入した水分などによる記録層１４の陽極酸化を有効に防止することができ、記録層１４の絶縁化を防ぐことができる。順方向電圧を印加した場合に記録層１４が陽極酸化されないような、記録層１４および中間電極１５の材料の好ましい組み合わせとしては、記録層１４がＧｅ−Ｓｂ−Ｔｅからなる場合において、白金（Ｐｔ）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、レニウム（Ｒｅ）、イリジウム（Ｉｒ）、金（Ａｕ）などを例示することができる。
本実施形態においては、各メモリセルＭＣの領域に複数の中間電極１５が配置された構成としているため、一部の中間電極１５が断線などにより導通不良を生じた場合であっても、残りの中間電極１５により記録層１４に電気パルスを印加することが可能である。したがって、中間電極１５の断面積を十分小さくして電流密度を高めることが可能になり、製品としての歩留まり、信頼性を良好に維持しつつ、消費電力の低減を図ることができる。また、中間電極１５を収容する細孔１１ａが絶縁基板１１上に多数形成されるので、記録層１４を形成可能な位置に制約を受けにくくなり、設計の自由度を高めることができる。
次に、上述した構成の不揮発性メモリを製造する方法の一例を説明する。まず、図３（ａ）に示すように、直径５０ｎｍ、数密度１０⁵個／ｃｍ²の多数の細孔１１ａが表面に対してほぼ垂直に形成された、厚さ６μmのポリカーボネート製絶縁基板１１を用意した。基板上に多数の細孔を形成する方法は、例えば、米国特許第６０６０７４３号明細書（特開平１１−４０８０９号公報）、特開平１１−１７０３７８号公報に開示されている。本実施形態においては、イオンビームを基板面に対して垂直に照射して基板にイオンを通過させることにより基板内に欠陥を生じさせる工程と、発生した欠陥を選択的にエッチングする工程とにより、多数の微細な細孔をランダムに形成した基板を使用した。こうして得られる基板は、液体中に存在する微粒子などを補足するフィルタとして、微粒子の顕微鏡観察、生化学的検査、環境測定などに従来から用いられており、本実施形態においても市販の多孔性基板を使用した。
ついで、図３（ｂ）に示すように、配線の設計ルールを１００μmとして、絶縁板１１の裏面側に、メタルマスクを用いてＡｕを２００ｎｍの厚みでスパッタ蒸着し、幅１００μmのストライプ状の下部電極１３を形成した。尚、Aｕの蒸着前に、予めＣｒ，Ｔｉなどの金属を薄く基板に蒸着しておくことで、基板への密着性を高めることも可能である。
次に、図３（ｃ）に示すように、硫酸酸性のＲｈメッキ液Ｌを用いてＲｈを細孔１１ａ内に電気メッキすることにより、絶縁基板１１内に中間電極１５を形成した。メッキ中は、下部電極１３の表面にＲｈが析出しないように絶縁物をコートしておいた。尚、本実施形態においては、Ｒｈを電気めっきして中間電極１５を形成しているが、エレクトロマイグレーション耐性および酸化耐性に優れた導電性材料であれば特に限定されず、例えば、白金（Ｐｔ）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）などをめっきすることにより、中間電極１５を形成することもできる。
そして、図３（ｄ）に示すように、Ｒｈメッキ液から取り出した絶縁基板１１の表面側に、メタルマスクを用いてＧｅ−Ｓｂ−Ｔｅからなるメモリ材料を１０ｎｍの厚みでスパッタ蒸着し、記録層１４を形成した後、更に、Ａｕを２００ｎｍの厚みでスパッタ蒸着し、幅１００μmのストライプ状の上部電極１２を形成した。この際、上部電極１２及び下部電極１３の長手方向が直交するように、メタルマスクの設置方向を調節した。尚、スパッタ蒸着により形成される蒸着膜により、絶縁基板に付着する水分が内部に残留するのを防止するため、絶縁基板を十分乾燥させることが好ましく、本実施形態においては、絶縁基板１１としてポリカーボネート基板を使用し、真空中で１２０℃に加熱した後に、スパッタ蒸着を行っている。以上の工程により、設計ルールに従った微細な電極構造を有する不揮発性メモリを製造することができた。
こうして得られた不揮発性メモリは、２〜３Ｖの電気パルスを印加することにより、書き込み時はパルス幅を１００ｎｓ、パルス電流を１ｍＡ程度とし、消去時はパルス幅を５０ｎｓ、パルス電流を１．７ｍＡ程度とすることで、書き込み及び消去を達成することができ、従来に比べて消費電力を大幅に低減することができた。また、読み出しは、１Ｖの電気パルスを印加して行い、セット（ＯＮ）状態におけるパルス電流が１００ｎＡ程度であり、リセット（ＯＦＦ）状態におけるパルス電流が１ｎＡ程度であった。更に、メモリセルのエレクトロマイグレーション耐性を調べた結果、十分高いことが判明した。中間電極１５は一般に多結晶構造を有しているが、本実施形態においては、各中間電極１５の径が非常に小さく結晶粒と同程度の大きさであり、中間電極１５の両端部に存在する結晶粒界が少ないので、エレクトロマイグレーション耐性が良好になったと考えられる。このように、中間電極１５の直径は、可能な範囲で微小であることが好ましく、具体的には、５〜５００ｎｍであることが好ましい。
比較のため、本実施形態の不揮発性メモリにおける上部電極１２及び下部電極１３と同様の電極幅（１００μm）を有する一対のAu電極間に、この電極幅と同程度のサイズである直径８０μmのＲｈからなる円筒形中間電極と、Ｇｅ−Ｓｂ−Ｔｅからなるメモリ材料とを挟持し、書き込み及び消去時の動作能力を調べた。この結果、書き込み及び消去に１００ｍＡ以上を要し、本実施形態の不揮発性メモリに比べて非常に大きな電力を要した。
本実施形態においては、微小な径を有する多数の中間電極１５が絶縁基板１１上にランダムに設けられているため、記録層１４を任意の位置に形成可能であり、設計の自由度を高めることができる。但し、各メモリセル内に存在する中間電極１５の個数にばらつきが存在し、このばらつきが各メモリセルの電気特性のばらつきとなって現れ、不揮発性メモリの機能に影響を与えるおそれがある。そこで、絶縁基板１１上に配列されたメモリセルの電気特性のばらつきを調べた。
絶縁基板１１における細孔１１ａの数密度が１０⁵個／ｃｍ²であるので、各メモリセルＭＣを構成する上部電極１２と下部電極１３との交差領域（１００μm×１００μm）には、中間電極１５が平均して１０個存在する。この中間電極１５が設けられる細孔１１ａは、人為的にイオンの飛来する位置を制御して形成したものではなく、ランダムに飛来した個々のイオンの軌跡により生じたものであるから、基板平面の単位面積内における出現頻度は、ポアソン分布に従う。即ち、各メモリセルに存在する中間電極１５の個数は、平均値１０を中心としたポアソン分布により定まる。
使用した絶縁基板１１における細孔１１ａの大きさのばらつきは少なく、且つ、ほぼ同一形状を有していたので、各細孔１１ａの内部に設けられた中間電極１５の抵抗値は全て同じ値であると仮定して、各メモリセルＭＣの抵抗値のばらつきを計算することができる。各メモリセルに存在する中間電極１５の平均個数λをパラメータとした結果を図４に示す。
図４は、横軸の規格化抵抗値Ｒ（ｘ）／Ｒｃとし、縦軸を相対頻度ｆ（ｘ）／ｆ（ｃ）とした場合の抵抗値分布を示している。即ち、中間電極１５の平均個数がλである場合において、Ｒ（ｘ）は、中間電極１５の個数がｘである場合の抵抗値であり、Ｒｃは、最高頻度を示す抵抗値（即ち、中間電極１５の個数がλである場合の抵抗値）である。また、ｆ（ｘ）は、抵抗値がＲ（ｘ）となる頻度であり、ｆｃは、ｆ（ｘ）の最高値（即ち、抵抗値がＲｃとなる頻度）である。パラメータλは、５（三角）、１０（丸）、２０（四角）の３通りを示した。
図４から明らかなように、λの値が大きくなるにつれて、抵抗値分布を示す曲線が狭い範囲に収まっており、抵抗値のばらつきが小さくなっていることがわかる。図４には示していないが、λ＝１の場合、ｘ＝０となってＲ（ｘ）／Ｒｃが無限大になる頻度は、ｘ＝１の場合とほぼ同数あり、作製したメモリセルのかなりの個数が動作しないという問題が生じる。これに対し、図４に示すように、λ＝５の場合には、動作しないメモリセルはかなり減少することがわかる。更に、λ＝１０の場合には、動作しないメモリセルの出現頻度は、平均の抵抗値を示すメモリセルの出現頻度に対して、１／１０００程度まで減少するのがわかる。しかも、λ＝１０の場合には、メモリセルの９９％程度が、１桁程度の抵抗値のばらつき範囲内に収まっている。実際に抵抗値分布を測定しても、図４とほぼ同様の結果が得られた。
次に、上述した各メモリセルの抵抗値のばらつきと比較するため、記録層におけるアモルファス状態と結晶状態との相変化による比抵抗の変化を測定した。基板はＳｉ、上部電極及び下部電極はＰｔ、記録層はＧｅ−Ｓｂ−Ｔｅにより形成した。形成直後は記録層がアモルファス状態であり、１０μＡの電流で比抵抗を測定した。ついで、Ｓｉ基板全体に熱処理を施して記録層の相変化材料を結晶化し、１ｍＡの電極で比抵抗を測定した。記録層の厚さは、１μm、５００ｎｍの２つの場合について測定した。その結果を図５に示す。
図５は、記録層の膜厚を横軸とし、アモルファス状態および結晶状態における比抵抗値を縦軸とした比抵抗値を示している。図５からわかるように、記録層の膜厚によらず、本実施形態で使用したメモリ材料の比抵抗値は４桁以上の変化をもたらすことが判明した。
以上の結果から、メモリセル毎の中間電極１５の個数が相違することにより、１桁程度の抵抗値のばらつきが生じたとしても、記録層の相変化に伴う抵抗値変化は十分検出可能である。実際には、記録層においてメモリ材料全体が相変化するのではなく、中間電極との接続部近傍におけるメモリ材料が変化するので、メモリ材料の比抵抗値の変化は２桁程度にとどまる場合もあるが、それでも検出可能な抵抗値の変化が得られる。この場合、記録層の厚さや上部電極の厚さを最適化することで、記録層における相変化領域を中間電極との接続部近傍から全体に拡げることが可能となり、抵抗値変化を４桁近くまで上昇させることが可能である。
但し、記録層の厚さや上部電極の厚さの変化に対する抵抗値変化量への影響は複雑である。例えば、記録層の厚さを薄くした場合は、記録層の厚さに対する相変化領域の厚さの比率が増大し、従って抵抗値変化量が増大する場合もあるが、発熱部である中間電極と記録層との接続部分が、メモリ材料より大きな熱伝導率を有する上部電極に接近するため放熱効果が高まる結果、記録層の厚さに対する相変化領域の厚さの比率が大して増大せず、従って抵抗値変化量にはあまり変化がない場合もある。
また、上部電極からの放熱効果を低減すべく、上部電極の厚さを減少させた場合は、上部電極の有する抵抗値が上昇してしまい、その結果、相変化に伴う抵抗値変化量が相対的に減少してしまうこともある。一方、上部電極自体の抵抗値を下げるために上部電極の厚さを増大させた場合は、放熱効果が高まり、やはり抵抗値変化量が減少する場合もある。
したがって、記録層の厚さや上部電極の厚さは、上述した点も考慮して最適値を決定する必要がある。また、メモリ材料の抵抗値変化量を最適化するために、記録層の厚さや上部電極の厚さの調整だけでなく、上部電極や中間電極の材質を変えることにより放熱効果やこれら電極の抵抗値を制御することも、もちろん有用である。
以上のように、配列した個々のメモリセル内に存在する中間電極の個数のばらつきは、個々のメモリセルにおける電気特性のばらつきとなって現れるが、メモリとしてのデバイス動作上、許容される範囲である。
本実施形態においては、基板の表裏面にそれぞれ上部電極および下部電極を設けることで、記録層にアクセス可能としているが、記録層が中間電極（第１の電極）と上部電極（第２の電極）との間に挟持された構成であれば、図６に示すように、下部電極は必ずしも設ける必要はない。
図６は、このような不揮発性メモリを概略的に示す図であり、（ａ）は平面図、（ｂ）は底面図である。各メモリセルは、絶縁基板２０上にマトリクス状に形成された複数のワード線ｗおよびビット線ｂによって確定されており、各メモリセルに、上部電極（第２の電極）２２が配置されている。上部電極２２には、スイッチング素子としてのトランジスタ２１を介して電気的パルスを印加可能に構成されている。絶縁基板２０の細孔には中間電極（第１の電極）２３が充填されており、中間電極２３と上部電極２２との間に、相変化材料からなる記録層２４が挟持されている。中間電極２３は、絶縁基板２０の他方面側（記録層２４と接しない側）においてコモンとされている。このような構成によっても、上記実施形態と同様の効果を得ることができる。
また、本実施形態においては、ポリカーボネートからなる絶縁基板１１を使用しているが、例えば、米国特許第６０３３５８３号明細書に製造方法が記載されているように、ＳｉＯ₂薄膜に微細孔が形成されたＳｉ基板を使用することも可能であり、このＳｉ基板を用いて同様の不揮発性メモリを製造することができる。
また、本実施形態においては、記録層のメモリ材料として相変化材料を使用したが、通電による抵抗値の変化を制御して書き込みや消去を行うことができる材料であれば特に限定されるものではない。例えば、電気的スイッチング現象が既に確認されているスクアリリウム系色素（bis-(6-occtylazurene)squarylium）などのＬＢ膜（応用物理学会誌 第６３巻第５号（１９９４年）ｐ．４７０に開示）を用いてもかまわない。スイッチング現象のメカニズムは解明されていないが、中間電極を微細化することにより、スイッチングに要する消費電力を低減することができる。
また、本実施形態においては、イオンビームを絶縁基板の表面に対して垂直に照射して、該絶縁基板内に欠陥を生じさせた後、発生した欠陥を選択的にエッチングすることにより、絶縁基板に対してランダムに細孔を形成しており、これによって量産性に優れるものとしているが、絶縁基板に細孔を形成する方法として、例えば、複数の開口がランダムに配置されたマスクを用いることも可能である。
（実施の形態２）
本実施形態においては、実施の形態１における各メモリセルに含まれる微細な中間電極の個数が好ましい範囲を検討した。まず、図３に示す工程に沿って不揮発性メモリを製造した。
即ち、図３(ａ)に示す工程において、直径１００ｎｍ、数密度３×１０⁸個／ｃｍ²の多数の細孔１１ａが表面に対してほぼ垂直に形成された、厚さ６μmのポリカーボネート製メンブレンフィルタを絶縁基板１１として用意した。絶縁基板１１の細孔１１ａは、イオンもしくは中性子の高エネルギー粒子線をフィルム面に対して垂直に照射し、高エネルギー粒子がフイルム内部を通過することにより発生する欠陥を形成する工程と、欠陥を選択的にエッチングする工程とを経て、ランダムに形成されている。
ついで、図３(ｂ)に示す工程において、配線の設計ルールを２５μmとして、絶縁基板１１の裏面側に、メタルマスクを用いてＡｕを５００ｎｍの厚みでスパッタ蒸着し、幅２５μmのストライプ状の下部電極１３を形成した。尚、Aｕの蒸着前に、予めＣｒなどの金属を薄く基板に蒸着しておくことで、基板への密着性を高めることも可能である。
次に、図３(ｃ)に示す工程において、形成した下部電極１３を陰極として、硫酸酸性のＲｈメッキ溶液を用いて、Ｒｈを細孔１１ａ内に電気メッキすることにより、絶縁基板１１内に中間電極１５を形成した。尚、本実施形態においては、Ｒｈを電気めっきして中間電極１５を形成しているが、この代わりに、Ｐｔ、Ｐｄ、Ｎｉ、Ｃｏ、Ｒｕ、Ｃｕ等をめっきすることも可能である。
メッキ終了後、図３(ｄ)に示す工程において、メタルマスクを用いてＧｅ₂Ｓｂ₂Ｔｅ₅からなるメモリ材料を２００ｎｍの厚みでスパッタ蒸着し、記録層１４を形成した後、更に、Ａｕを５００ｎｍの厚みでスパッタ蒸着し、幅２５μmのストライプ状の上部電極１２を形成した。この際、上部電極１２及び下部電極１３の長手方向が直交するように、メタルマスクの設置方向を調節した。こうして、図１に示す不揮発性メモリを製造した。
上部電極１２及び下部電極１３の重なった領域が１つのメモリセルに対応するので、上部電極１２と記録層１４との電気的接触面積をａとすると、ａ＝２５×２５（μm²）である。また、記録層１４と中間電極１５との電気的接触面積をｂとすると、ｂ＝π（０．１／２）²（μm²）である。また、１つのメモリセルにおける中間電極１５の個数をｎとすると、ｎ＝約２０００である。即ち、本実施形態の不揮発性メモリは、ｎｂ＜ａなる関係を有している。
こうして得られた不揮発性メモリへの書き込み、読み出し、消去は、上部電極１２と下部電極１３との間に電気的パルスを加えて行った。書き込みは、パルス幅１００ｎｓでパルス電流１μＡ程度、消去は、パルス幅５０ｎｓで２μＡ程度で、いずれも２〜３Ｖで達成することができた。また、読み出しは、１Ｖの電気パルスを印加して行い、セット（ＯＮ）状態におけるパルス電流が１０ｎＡ程度、リセット（ＯＦＦ）状態におけるパルス電流が１ｎＡ程度であり、記録層１４の相変化を検出するのに十分な変化量であった。
比較のため、本実施形態と同様の幅（２５μm）を有する一対の電極間に、この電極幅と同程度のサイズである直径２５μmのＲｈ円筒形中間電極と、Ｇｅ₂Ｓｂ₂Ｔｅ₅からなる記録層とを挟持し、書き込み及び消去時の動作電力を測定したところ、１００ｍＡ以上を要し、本実施形態の不揮発性メモリは、消費電力を著しく低減できていることがわかった。
次に、メモリセル内に含まれる微細な中間電極の個数の好ましい範囲について、検討した。まず、好ましい範囲の最小値を、以下のように決定した。
本実施形態で説明した不揮発性メモリにおいて、配列した個々のメモリセル内に存在する微細な中間電極１５の個数にばらつきが存在し、このばらつきは個々のメモリセルにおける電気特性のばらつきとなって現れる。中間電極１５の個数の平均値からのばらつきは、ポアソン分布から求めることができる。この理由は、中間電極１５が埋め込まれる細孔１１ａは、飛来した個々のイオン（若しくは中性子）の軌跡により生じたものであり、イオンの飛来がランダムであるために、基板平面における単位面積内の出現頻度がポアソン分布に従うからである。なお、平均値λが大きくなるにつれて、ポアソン分布はガウス分布に漸近する特徴を有する。
個々の細孔１１ａのサイズにはばらつきが少なく、ほぼ同一形状を有しているので、その内部に埋め込まれた中間電極の抵抗値はどれもほぼ同じ値を示すと仮定し、各メモリセルにおける抵抗値のばらつきを計算した。その結果を図７に示す。
図７は、横軸に規格化抵抗値Ｒ／Ｒｃをとり、縦軸に累積分布関数Ｆ（ｎ）をとり、各メモリセルに存在する中間電極１５の平均個数λをパラメータとした時の抵抗値分布を示している。即ち、中間電極１５の平均個数がλである場合において、Ｒは、中間電極１５の個数がｎである場合の抵抗値であり、Ｒｃは、最高頻度を示す抵抗値（即ち、中間電極１５の個数がλである場合の抵抗値）である。また、Ｆ（ｎ）は、ポアソン分布の累積分布関数をパーセント表示したものである。パラメータλは、５、１０、２０、８０、２０００の５通りを示した。
図７に示すように、λの値が大きくなるにつれて、抵抗値のばらつきは小さくなる傾向が現れている。図７には示していないが、λ＝１の場合、Ｒ＝∞、即ち、中間電極個数が０になる頻度が、中間電極個数が１になる場合とほぼ同じであり、作製したメモリセルのかなりの個数が動作しないという問題が生じる。これに対し、図７に示すように、λ＝５程度にすれば、動作しないメモリセルの個数は減少する。更に、λ＝１０にすれば、動作しないメモリセルの出現頻度は、平均の抵抗値を示すメモリセルの出現頻度に対して、１／１０００程度まで減少するのがわかる。しかも、λ＝１０の場合には、メモリセルの９９％程度が、１桁程度の抵抗値のばらつき範囲内に収まっている。したがって、１つのメモリセルにおける抵抗値のばらつきの許容範囲を１桁として、メモリセルの９９％程度が、この許容範囲内で抵抗値のばらつきが生じること（即ち、メモリセルの９９％程度が動作すること）を要求する場合、１つのメモリセルに含まれる中間電極個数の最小値は、概ね１０個である。
次に、各メモリセルに含まれる中間電極個数の好ましい範囲の最大値を、以下のように決定した。まず、１つのメモリセルに１つの中間電極が存在する構成において、記録層１４の相変化材料の初期状態がアモルファス状態（即ち、高抵抗状態）である場合に、通電時の電流電圧特性を調べた。その結果を図８に示す。
図８に示すように、メモリセルに流す電流値を０から徐々に増やしていくと、所定の電流値Ｉ１まではオームの法則に従う変化を示す。電流値Ｉ１に対応する電圧値をＶ１とすると、この時の抵抗値Ｒ１は、Ｖ１／Ｉ１となる。更に、電流値を増やすと、電圧は低下して負性抵抗を示し所定の電流値Ｉ２で極小になった後、再びオームの法則に従う変化を示す。電流値Ｉ２に対応する電圧値をＶ２とすると、この時の抵抗値Ｒ２は、Ｖ２／Ｉ２となる。図８から明らかなように、Ｒ１／Ｒ２であり、Ｒ１とＲ２の比は、主に記録層１４の相変化に伴う抵抗値の変化によるものである。相変化材料であるＧｅ₂Ｓｂ₂Ｔｅ₅の抵抗値は、アモルファス状態と結晶状態とで４桁ほど変化し、この変化の割合は、他の相変化材料を使用した場合でもほぼ同じ程度である。したがって、メモリの書き込み及び読み出しを行う場合に検出される抵抗値の比は、最大４桁程度を期待することができる。但し、記録層１４には抵抗値が変化しない成分も含まれているため、アモルファス状態の抵抗値と結晶状態の抵抗値との比を４桁にするには、上述したように、相変化材料や、上部・中間電極の材質、厚さなどを最適化する必要がある。
次に、１つのメモリセルに複数個の中間電極が存在する構成において、中間電極が３つの場合を例にとり、通電時の電流電圧特性を調べた。その結果を図９に示す。
図９において、曲線ａ、ｂ及びｃは、個々の中間電極に関する電流電圧特性を示しており、それぞれ若干のばらつきを生じている。１つのメモリセルでは、これらの特性を有する中間電極が並列に接続されているので、１つのメモリセルとしての特性を示すと、破線で示した曲線ｄのようになる。
即ち、メモリセルに流す電流値を０から徐々に増やしていくと、曲線ａ〜ｃがオーム性を示す初期領域では、３個の単純な抵抗器を並列接続した状態となるので、曲線ｄは、これらの合成抵抗に対応するオーム性を示す。曲線ｄの初期領域は、抵抗値が低くなるため、曲線ａ〜ｃの初期領域よりも緩やかな傾きになる。
更に電流値が増加し、曲線ａ〜ｃの極大点に対応する電圧Ｖａ〜Ｖｃのなかで最も低い電圧Ｖｃまで電圧が上昇すると、曲線ｃの特性を有する中間電極近傍の相変化材料の抵抗値が減少し始める。この時、曲線ａ及びｂの特性を有する中間電極近傍の相変化材料は抵抗値が高い状態を維持しており、各中間電極が並列に接続されていることから、メモリセルに流れる電流は、ほとんどが曲線ｃに対応する中間電極に流れる。この結果、曲線ｄにおいて電圧Ｖｃに達した後の特性は、曲線ｃが電圧Ｖｃに達した後の特性とほぼ同じであり、形状がほぼ一致する。この後、曲線ｄにおいて電流値を増加させても、抵抗値が低いために電圧がＶａ又はＶｂに到達することはなく、曲線ａ及びｂの特性を有する中間電極近傍の相変化材料が低抵抗になることはない。
即ち、１つのメモリセルに複数個の中間電極が存在する場合には、１つのメモリセルに１の中間電極が存在する場合に比べてアモルファス状態の抵抗値が低い一方、結晶状態となり低抵抗化した後の抵抗値は、１個の中間電極が存在する場合とほぼ同じになるので、抵抗値の変化量が少なくなるという特徴を有する。
初期抵抗値（アモルファス状態の抵抗値）の減少量は、１つのメモリセルにおける中間電極の個数をｎとすると、これらの中間電極が並列に接続されているとみなすことができるので、ほぼ１／ｎになると考えられる。したがって、ｎ＝１の場合に４桁の抵抗値変化が得られるメモリセルでは、ｎの数が３桁になると抵抗値変化が１桁程度になり、抵抗値変化を読み取ることができる限界に近づく。即ち、抵抗値変化を最低でも１桁程度得るためには、１つのメモリセルにおける中間電極の個数は最大１０００個程度であり、桁数の指定だけで充分であることを考慮すれば、最大４０００個程度となる。尚、このように多数の中間電極を有する場合には、メモリセル毎の中間電極の個数のばらつきは大変小さく、無視して差し支えない。
本実施形態においては、１つのメモリセルに、直径１００ｎｍの中間電極が平均で２０００個含まれており、この場合でも１桁の抵抗値変化量を得ることができた。上記議論によれば、中間電極の個数を１００個のオーダまで減らせば、抵抗値変化量が２桁になることが期待できる。そこで、下部電極１３の幅を２５μmから５μmに変更し、メモリセルの面積を１／５にすることにより中間電極の個数を２０００から４００に減少させ、メモリのＯＮ／ＯＦＦに伴う抵抗値変化量を測定したところ、２桁の変化量が得られた。この結果は、中間電極個数の好ましい範囲に関する上記議論が正しいことを支持している。
結論として、各メモリセルに含まれる微細な中間電極の個数は、上述した桁数の議論によれば、０．５×１０¹〜４×１０³個であることが好ましく、１０¹〜１０³個であることがより好ましい。
以上は、各メモリセルに含まれる中間電極の好ましい個数についての検討であるが、各メモリセルに占める中間電極の面積についても好ましい範囲が存在する。即ち、各メモリセルに含まれる複数の中間電極が記録層と接触する部分の総面積をＳ１とすると、Ｓ１は１０²〜１０⁸（ｎｍ²）であることが好ましい。また、このメモリセルに含まれる記録層の面積をＳ２とすると、Ｓ１／Ｓ２は、１０^-4〜１０^-1の範囲にあることが好ましい。
（実施の形態３）
上述した各実施形態に示した不揮発性メモリは、書き込み及び消去動作時の消費電力の低減が可能であるため、種々の適用が考えられるが、例えば、図１０に示すペーパディスプレイに用いることができる。
図１０において、ペーパディスプレイ３０は、ポリカーボネート基板を用いた不揮発性メモリ３１を裏面側に備え、文字Ｔや画像Ｐなどの表示面を表面側に備えている。ペーパディスプレイ３０は、例えば、特表平１１−５０２９５０号公報に開示されている公知の技術を用いて作製することができ、不揮発性メモリ３１は、上記実施の形態１に示したものを使用した。ペーパディスプレイ３０に表示する文字Ｔや画像Ｐなどは、不揮発性メモリ３１にデータとして格納し、格納されたデータを自動又は手動によりペーパディスプレイ３０に転送することで、表示された文字Ｔや画像Ｐを変化させることができる。
この構成によれば、折り畳んだり丸めたりすることができるペーパディスプレイの変形に追従可能な不揮発性メモリに、表示用のデータを格納しているため、ペーパディスプレイの変形能力を損なうことなく文字や画像を変化させることができる。
産業上の利用可能性
以上のように、本発明によれば、消費電力の低減が可能であり、設計自由度及び信頼性が高い不揮発性メモリを提供することができる。したがって、本発明の不揮発性メモリを、例えば、可撓性を有するペーパディスプレイなどの薄板状の表示装置に貼り合わせて表示用データを記憶させることができ、携帯性を良好にすることができる。

Claims (21)

1. 表裏面を貫通する複数の第１の電極を有する絶縁基板と、
   前記絶縁基板の一方面側に形成された第２の電極と、
   前記第１の電極と第２の電極との間に挟持され、前記第１の電極および第２の電極間に電気的パルスを印加することにより抵抗値が変化する記録層とを備え、
   単一のメモリセルを構成する領域において、前記記録層に複数の前記第１の電極が電気的に接続されており、
   前記第１の電極は、前記絶縁基板に形成された複数の細孔内に充填されている不揮発性メモリの製造方法であって、
   前記細孔は、イオンもしくは中性子の高エネルギー粒子線を前記絶縁基板の表面に対して垂直に照射して該絶縁基板内に欠陥を生じさせた後、発生した欠陥を選択的にエッチングすることにより形成される、不揮発性メモリの製造方法。
2. 前記第２の電極は、ストライプ状に形成され、
   前記絶縁基板の他方面側に、前記第２の電極と平面視において直交すると共に少なくとも一部の前記第１の電極と導通する第３の電極がストライプ状に形成されており、
   各メモリセルは、前記第２の電極と第３の電極とが平面視において重なり合う領域に形成されている、請求項１に記載の不揮発性メモリの製造方法。
3. 前記記録層は、抵抗値が異なる２以上の安定な相を有し、各相間で可逆的な変化が可能な相変化材料からなる、請求項１に記載の不揮発性メモリの製造方法。
4. 前記相変化材料は、カルコゲナイド系材料を含む、請求項３に記載の不揮発性メモリの製造方法。
5. 前記第１の電極は、前記絶縁基板に対してランダムに配置されている請求項１に記載の不揮発性メモリの製造方法。
6. 各メモリセルに含まれる前記第１の電極の個数が相違する請求項１に記載の不揮発性メモリの製造方法。
7. 各メモリセルに含まれる前記第１の電極の平均個数が、０．５×１０^１〜４×１０^３個である請求項１に記載の不揮発性メモリの製造方法。
8. 前記第１の電極の直径が、５〜５００ｎｍである請求項１に記載の不揮発性メモリの製造方法。
9. 任意のメモリセルに含まれる複数の前記第１の電極が前記記録層と接触する部分の総面積をＳ１とし、当該メモリセルに含まれる記録層の面積をＳ２とした場合に、Ｓ１／Ｓ２は、１０^−４〜１０^−１の範囲にある請求項１に記載の不揮発性メモリの製造方法。
10. 前記記録層は、Ｇｅ−Ｓｂ−Ｔｅからなり、前記第１の電極は、ロジウム（Ｒｈ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、レニウム（Ｒｅ）、イリジウム（Ｉｒ）、金（Ａｕ）の１種以上からなる請求項１に記載の不揮発性メモリの製造方法。
11. 前記絶縁基板は、ポリカーボネート製の基板である請求項１に記載の不揮発性メモリの製造方法。
12. 表裏面を貫通する複数の第１の電極を有する絶縁基板と、
    前記絶縁基板の一方面側に形成された第２の電極と、
    前記第１の電極と第２の電極との間に挟持され、前記第１の電極および第２の電極間に電気的パルスを印加することにより抵抗値が変化する記録層とを備え、
    単一のメモリセルを構成する領域において、前記記録層に複数の前記第１の電極が電気的に接続されており、
    各メモリセルに含まれる前記第１の電極の個数が相違し、
    各メモリセルに含まれる前記第１の電極の平均個数が、０．５×１０^１〜４×１０^３個である、不揮発性メモリ。
13. 前記第２の電極は、ストライプ状に形成され、
    前記絶縁基板の他方面側に、前記第２の電極と平面視において直交すると共に少なくとも一部の前記第１の電極と導通する第３の電極がストライプ状に形成されており、
    各メモリセルは、前記第２の電極と第３の電極とが平面視において重なり合う領域に形成されている、請求項１２に記載の不揮発性メモリ。
14. 前記記録層は、抵抗値が異なる２以上の安定な相を有し、各相間で可逆的な変化が可能な相変化材料からなる請求項１２に記載の不揮発性メモリ。
15. 前記相変化材料は、カルコゲナイド系材料を含む請求項１４に記載の不揮発性メモリ。
16. 前記第１の電極は、前記絶縁基板に対してランダムに配置されている請求項１２に記載の不揮発性メモリ。
17. 前記第１の電極の直径が、５〜５００ｎｍである請求項１２に記載の不揮発性メモリ。
18. 任意のメモリセルに含まれる複数の前記第１の電極が前記記録層と接触する部分の総面積をＳ１とし、当該メモリセルに含まれる記録層の面積をＳ２とした場合に、Ｓ１／Ｓ２は、１０^−４〜１０^−１の範囲にある請求項１２に記載の不揮発性メモリ。
19. 前記記録層は、Ｇｅ−Ｓｂ−Ｔｅからなり、前記第１の電極は、ロジウム（Ｒｈ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、レニウム（Ｒｅ）、イリジウム（Ｉｒ）、金（Ａｕ）の１種以上からなる請求項１２に記載の不揮発性メモリ。
20. 前記絶縁基板は、ポリカーボネート製の基板である請求項１２に記載の不揮発性メモリ。
21. 請求項１２に記載の不揮発性メモリを備えたペーパディスプレイ。

Images