CN1602550A - 非易失性存储器 - Google Patents

非易失性存储器 Download PDF

Info

Publication number
CN1602550A
CN1602550A CN02824786.8A CN02824786A CN1602550A CN 1602550 A CN1602550 A CN 1602550A CN 02824786 A CN02824786 A CN 02824786A CN 1602550 A CN1602550 A CN 1602550A
Authority
CN
China
Prior art keywords
electrode
nonvolatile memory
memory cell
recording layer
insulated substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02824786.8A
Other languages
English (en)
Other versions
CN1311553C (zh
Inventor
田中英行
大塚隆
森田清之
森本廉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1602550A publication Critical patent/CN1602550A/zh
Application granted granted Critical
Publication of CN1311553C publication Critical patent/CN1311553C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种非易失性存储器(1)，包括：具有贯通表背面的多个第一电极(15)的绝缘基板(11)；在绝缘基板(11)的一方面侧形成的第二电极(12)；和夹持在第一电极(15)与第二电极(12)之间，通过在第一电极(15)与第二电极(12)之间加上电脉冲，改变电阻值的记录层(14)，在构成单一的存储单元(MC)的区域中，使多个第一电极(15)与记录层(14)电连接。如果利用该非易失性存储器(1)，则可以减少消耗功率，能够得到高的设计自由度和可靠性。

Description

非易失性存储器
技术领域
本发明涉及非易失性存储器，更详细地说，涉及能够通过控制由通电引起的电阻值变化从而可进行数据的记录(写入)或消去的非易失性存储器。
背景技术
作为非易失性存储器，至今已经知道快速闪存存储器、FeRAM、MRAM、相变型存储器等。例如，在美国专利第6172902号说明书中，揭示了组入膜片中的MRAM，在美国专利第5166758号说明书中，揭示了相变型存储器的构成。
最近，因为对便携式信息终端等用的存储器提出高密度化要求，所以相变型的非易失性存储器正在引起人们的注意，并正在进行种种改良(国际公开第97/05665号小册子(日本特表平11-510317号专利公报)、国际公开第98/19350号小册子(日本特表2001-502848号专利公报)、国际公开第99/54128号小册子(日本特表2002-512439号专利公报)、美国专利第6339544号说明书、美国专利第5536947号说明书等)。
例如，在国际公开第98/336446号小册子(日本特表2001-504279号专利公报)中，揭示了如图11所示，在下部电极51和上部电极52之间形成有相变材料层53，可以经过下部电极51和上部电极52使相变材料层53通电地构成的相变型的非易失性存储器。相变材料层53由在高电阻的非晶状态和低电阻的结晶状态之间可逆地进行相变的硫族化合物材料构成，能够通过通电改变到非晶状态或结晶状态，控制电阻值。例如，当存储数据时(写入时)，使相变材料层53从非晶状态变化到结晶状态形成低电阻值，另一方面，当消去数据时，使相变材料层53从结晶状态变化到非晶状态形成高电阻值，通过读取电阻值之差，能够作为存储器起作用。
在图11所示的构成中，下部电极51和相变材料层53的连接部51a形成切去头部的圆锥形，因此能够改善电流密度。连接部51a是通过光刻工序切去在相变材料层53上形成的图案(图中未化出)的下方部分形成的，在除去该图案后，通过光刻工序在连接部51a的上方形成相变材料层53。
在国际公开第97/40499号小册子(日本特表2000-509204号专利公报)中也揭示了同样的构成。即，下部电极和相变材料层之间的连接部为了向着相变材料层使截面面积变小而形成锥状，提高了该连接部的前端面中的电流密度。
这种提高电流密度的方法从达到当写入数据时和消去数据时节省存储器功率的观点来看是有效的。可是，存在着当电极和相变材料层的接点变小时，容易在电极和相变材料层之间产生不良好的导通，使成品率降低的问题。又，因为必须在形成连接部51a的位置上正确地形成相变材料层，所以也存在着设计自由度小的问题。
发明内容
本发明就是为了解决这种问题提出的，本发明的目的是提供可以减少消耗功率，设计自由度和可靠性高的非易失性存储器。
本发明的上述目的是通过在备有贯通表背面的多个第一电极的绝缘基板、在上述绝缘基板的一方面侧形成的第二电极、和夹持在上述第一电极与第二电极之间并通过在上述第一电极与第二电极之间加上电脉冲而改变电阻值的记录层，构成单一的存储单元的区域中，使多个上述第一电极与上述记录层电连接的非易失性存储器达到的。
附图说明
图1是本发明的一实施方式的非易失性存储器的主要部分截面图。
图2是图1所示的非易失性存储器的(a)主要部分平面图和(b)主要部分底面图。
图3是说明图1所示构成的非易失性存储器的制造方法的工序图。
图4是表示将存在于实施方式1中的各存储单元中的中间电极的平均个数作为参数的电阻值分布的图。
图5是表示电阻率值与记录层的膜厚关系的图。
图6是本发明的其它实施方式的非易失性存储器的(a)概略平面图和(b)概略底面图。
图7是表示将存在于实施方式2中的各存储单元中的中间电极的平均个数作为参数的电阻值分布的图。
图8是表示在1个存储单元中存在1个中间电极时记录层的电流电压特性的图。
图9是表示在1个存储单元中存在3个中间电极时记录层的电流电压特性的图。
图10是表示备有本发明的非易失性存储器的纸显示器的概略构成的立体图。
图11是表示已有的非易失性存储器的构成的主要部分截面图。
具体实施方式
下面，我们参照附图说明本发明的实施方式。
(实施方式1)
图1是本发明的一实施方式的非易失性存储器的主要部分截面图，图2是图1所示的非易失性存储器的(a)主要部分平面图和(b)主要部分底面图。又，在图2中(a)和(b)不表示同一个区域。
如图1和图2所示，非易失性存储器1，在绝缘基板11的表面侧形成上部电极(第二电极)12，在绝缘基板11的背面侧形成下部电极(第三电极)13。绝缘基板11例如由聚碳酸酯构成，上部电极12和下部电极13例如由金(Au)构成。
上部电极12和下部电极13形成带状，使上部电极12和下部电极13的长方向在平面视图中相互正交地进行配置。而且，上部电极12和下部电极13在平面视图中相互重合的区域构成各存储单元MC。
构成上部电极12和下部电极13的带的带状体的宽度由设计规则决定，例如为15～100微米。又，带状体的间隔优选为30～1000微米。
如图1所示，在上部电极12和绝缘基板11之间备有记录层14。该记录层14具有2个以上的稳定的相，由可以在各相之间可逆地变化的相变材料构成，由可以控制由通电引起的电阻值变化的材料构成。具体地说，能够举出Ge2Sb2Te5、Ge1Sb2Te4等的Ge-Sb-Te化合物、Ag5In5Sb70Te20等的Ag-In-Sb-Te化合物、Te80Sb5As15等的Te-Sb-As化合物、Te81Ge15Sb2S2等的Te-Ge-Sb-S化合物、Te93Ge5As2等的Te-Ge-As化合物、Te80Ge5Sn15等的Te-Ge-Sn化合物、Te60Ge4Sn11Au25等的Te-Ge-Sn-Au化合物、GeTe化合物等的硫族化合物系材料。
在绝缘基板11上，形成贯通表背面的多个细孔11a。在下方端被下部电极13覆盖的细孔11a的内部，充填例如由铑(Rh)构成的中间电极(第一电极)15，通过该微细的多个中间电极15使下部电极13和记录层14电连接起来。而且，存储单元MC中的中间电极15的上方被上部电极12覆盖，通过记录层14使中间电极15与上部电极12电连接起来。即，在各存储单元MC区域中，存在着可以与记录层14通电的多个中间电极15。
如果根据这样构成的非易失性存储器1，则通过选择与所要的存储单元MC对应的上部电极12和下部电极13，加上适当的电脉冲，能够进行到存储单元MC的写入、读取、消去。即，当写入时，通过在规定电压加上电脉冲，产生焦耳热，使记录层14从非晶状态变化到结晶状态，使电阻值下降。另一方面，当消去时，通过加上比写入时脉冲宽度短的电脉冲从高温状态急剧冷却，使记录层14从结晶状态变化到非晶状态，使电阻值上升。当读取时，通过加上比写入时和消去时低的电压，根据电阻值的变化检测电流值。
实际上当在上部电极12和下部电极13之间加上电脉冲，测定存储单元MC的电压电流特性时，对于正负电压变化是非对称的，可以看到整流作用。因此，到各存储单元MC的写入、读取、消去是沿着消耗功率降低的顺方向加上电脉冲进行的。当记录层14由Ge-Sb-Te构成，中间电极15由铑构成时，中间电极15为正极，记录层14为负极的方向成为顺方向。所以，当加上电脉冲时，能够有效地防止由于残留在中间电极15中的水分、从绝缘基板11的裂纹或与下部电极13等的间隙侵入的水分等引起的记录层14的阳极氧化，能够防止记录层14的绝缘化。作为当加上顺方向电压时不使记录层14阳极氧化的记录层14和中间电极15的材料的令人满意的组合，当记录层14由Ge-Sb-Te构成时，能够举出铂(Pt)、钯(Pd)、镍(Ni)、钴(Co)、铬(Cr)、铼(Re)、铱(Ir)、金(Au)等例子。
在本实施方式中，因为具有在各存储单元MC的区域中配置多个中间电极15的构成，所以即便在由于一部分中间电极15断线等产生不良好导通的情形中，由于残余的中间电极15也可以在记录层14上加上电脉冲。所以，可以使中间电极15的截面面积十分小提高电流密度，能够达到一面维持良好的制品成品率和可靠性，一面减少消耗功率的目的。又，因为在绝缘基板11上形成许多收容中间电极15的细孔11a，所以使可以形成记录层14的位置不容易受到制约，能够提高设计的自由度。
其次，我们说明制造上述构成的非易失性存储器方法的一个例子。首先，如图3(a)所示，准备好对表面大致垂直地形成直径50nm、个数密度105个/cm2的许多细孔11a的厚度6微米的聚碳酸酯制的绝缘基板11。例如，在美国专利第6060743号说明书(日本特开平11-40809号公报)、日本特开平11-170378号公报中揭示了在基板上形成许多细孔的方法。在本实施方式中，使用通过用离子束垂直地照射基板面，使离子通过基板，在基板内产生缺陷的工序和选择地刻蚀产生的缺陷的工序，随机地形成许多微细的细孔的基板。这样得到的基板作为补偿液体中存在的微粒等的过滤器，至今用于微粒的显微镜观察、生化检查、环境测定等中，即便在本实施方式中，也使用市售的多孔性基板。
接着，如图3(b)所示，使配线的设计规则为100微米，在绝缘基板11的背面侧，用金属掩模溅射蒸涂Au，厚度为200nm，形成宽度100微米的带状的下部电极13。又，在蒸涂Au前，也可以预先在基板上薄薄地蒸涂Cr、Ti等的金属，提高到基板的密切接触性。
其次，如图3(c)所示，通过用硫酸酸性的Rh电镀液L在细孔11a内电镀Rh，在绝缘基板11内形成中间电极15。电镀中，为了不析出Rh在下部电极13的表面上涂敷绝缘物。又，在本实施方式中，通过电镀Rh，形成中间电极15，但是如果是抗电迁移性和抗氧化性优越的导电性材料则没有特别的限定，例如，也能够通过电镀铂(Pt)、钯(Pd)、镍(Ni)、钴(Co)等形成中间电极15。
而且，如图3(d)所示，在从Rh电镀液取出的绝缘基板11的表面侧，用金属掩模溅射蒸涂由Ge-Sb-Te构成的存储材料，厚度为10nm，形成记录层14后，进一步，溅射蒸涂Au，厚度为200nm，形成宽度100微米的带状的上部电极12。这时，为了使上部电极12和下部电极13的长方向正交，而调节金属掩模的设置方向。又，由于通过溅射蒸涂形成的蒸涂膜，防止在内部残留附着在绝缘基板上的水分，优选使绝缘基板充分干燥，在本实施方式中，作为绝缘基板11使用聚碳酸酯基板，在真空中加热到120℃后，进行溅射蒸涂。通过以上的工序，能够制造出按照设计规则的具有微细电极构造的非易失性存储器。
这样得到非易失性存储器，通过加上2～3V的电脉冲，当写入时使脉冲宽度为100ns、脉冲电流约为1mA左右，当消去时使脉冲宽度为50ns、脉冲电流约为1.7mA，能够实现写入和消去，与已有技术比较，能够大幅度地减少消耗功率。又，读取时，加上1V的电脉冲，在设置(ON)状态中的脉冲电流约为100nA，在重置(OFF)状态中的脉冲电流约为1nA。进一步，调查存储单元的抗电迁移性，结果判明是十分高的。中间电极15一般具有多晶构造，但是，在本实施方式中，因为各中间电极15的直径非常小具有与结晶粒相同程度的大小，存在于中间电极15的两端部的结晶粒界很少，所以可以认为抗电迁移性良好。这样，中间电极15的直径优选在可能的范围内尽量小，具体地说，优选为5～500nm。
为了比较，在具有与本实施方式的非易失性存储器中的上部电极12和下部电极13同样的电极宽度(100微米)的一对Au电极间，夹持着由与该电极宽度大致相同大小的直径80微米的Rh构成的圆筒形中间电极和由Ge-Sb-Te构成的存储材料，调查写入和消去时的工作能力。结果，为了写入和消去需要100mA以上，与本实施方式的非易失性存储器比较需要非常大的功率。
在本实施方式中，因为将具有微小直径的多个中间电极15随机地设置在绝缘基板11上，所以可以在任意位置上形成记录层14，能够提高设计的自由度。但是，在存在于各存储单元内的中间电极15的个数上存在着差异，该差异以各存储单元的电特性差异表现出来。恐怕会对非易失性存储器的功能产生影响。因此，我们调查配列在绝缘基板11上的存储单元的电特性差异。
因为绝缘基板11中的细孔11a的数密度为105个/cm2，所以在构成各存储单元MC的上部电极12和下部电极13的交叉区域(100微米×100微米)中，平均存在10个中间电极15。因为设置该中间电极15的细孔11a，不是人为地控制离子飞来的位置而形成的，而是由随机飞来的各个离子的轨迹产生的，所以在基板平面的单位面积内的出现频度服从泊松分布。即，存在于各存储单元内的中间电极15的个数由以平均值10为中心的泊松分布决定。
因为在使用的绝缘基板11中的细孔11a的大小差异很少，并且，具有大致相同的形状，所以能够假定设置在各细孔11a内部的中间电极15的电阻值全部具有相同的值，计算各存储单元MC的电阻值的差异。将存在于各存储单元内的中间电极15的平均个数λ作为参数的结果如图4所示。
图4表示当令横轴为标准化电阻值R(x)/Rc，纵轴为相对频度f(x)/f(c)时的电阻值分布。即，当中间电极15的平均个数为λ时，R(x)是中间电极15的个数为x时的电阻值，Rc是表示最高频度的电阻值(即，当中间电极15的个数为λ时的电阻值)。又，f(x)是电阻值成为R(x)时的频度，fc是f(x)的最高值(即，当电阻值成为Rc时的频度)。参数λ为5(三角)、10(圆)、20(方块)这样3个。
我们从图4可以看到，随着λ值增大，表示电阻值分布的曲线收缩到狭窄的范围，电阻值的差异变小。在图4中没有表示出来，但是当λ＝1时，x＝0从而R(x)/Rc成为无限大的频度大致与x＝1时的相同，产生在制作的存储单元中有相当多的存储单元不工作那样的问题。对此，如图4所示，我们看到当λ＝5时，不工作的存储单元减少了很多。进一步，我们看到当λ＝10时，不工作的存储单元的出现频度与表示平均电阻值的存储单元的出现频度比较，减少到1/1000左右。而且，当λ＝10时，约99％的存储单元汇集在约1个数量级的电阻值差异范围内。实际测定电阻值分布，也得到与图4大致相同的结果。
其次，为了与上述各存储单元的电阻值的差异比较，测定由记录层中的非晶状态和结晶状态的相变引起的电阻率的变化。基板由Si形成，上部电极和下部电极由Pt形成，记录层由Ge-Sb-Te形成。形成后记录层就处于非晶状态，用10μA的电流测定电阻率。接着，对Si基板整体实施热处理使记录层的相变材料结晶化，用1mA的电流测定电阻率。在记录层厚度为1微米、500nm这两种情形中进行测定。结果如图5图所示。
图5是令横轴为记录层膜厚，纵轴为非晶状态和结晶状态中的电阻率值，表示电阻率值的图。如从图5可以看到的那样，我们判明与记录层的膜厚无关，在本实施方式中使用的存储材料的电阻率值发生4个数量级以上的变化。
从以上的结果，即便由于每个存储单元的中间电极15的个数不同，产生约1个数量级的电阻值的差异，也可以充分检测出伴随着记录层的相变的电阻值变化。实际上，因为不是在记录层中存储材料整体发生相变，而是在与中间电极的连接部近旁的存储材料发生相变，所以也存在存储材料的电阻率值的变化限于2个数量级的情形，但是还是能够得到可以检测的电阻值变化。这时，通过使记录层的厚度或上部电极的厚度最佳化，可以使记录层中的相变区域从与中间电极的连接部近旁扩大到整体，可以使电阻值变化上升约4个数量级。
但是，相对于记录层厚度或上部电极厚度的变化的电阻值变化量的影响是复杂的。例如，也存在着当记录层厚度薄时，相变区域厚度对记录层厚度的比率增大，从而电阻值变化量增大的情形，但是作为发热单元的中间电极和记录层的连接部分，因为接近具有比存储材料大的热传导率的上部电极所以提高了散热效果，结果，也存在着不需要很大地增大相变区域厚度对记录层厚度的比率，从而电阻值变化量没有太大变化的情形。
又，在为了减少来自上部电极的散热效果，使上部电极的厚度减少的情形中，也存在着上部电极具有的电阻值上升，结果，伴随着相变的电阻值变化量相对地减少的青情形。另一方面，在为了减少来自上部电极自身的电阻值，使上部电极的厚度增大的情形中，也存在着提高散热效果，而依然减少电阻值变化量的情形。
所以，需要考虑到上述的情况决定记录层厚度和上部电极厚度的最佳值。又，为了使存储材料的电阻值变化量最佳化，不仅调整记录层厚度或上部电极厚度，而且通过改变上部电极或中间电极的材质控制散热效果或这些电极的电阻值，这当然是有用的。
如上所述，存在于配列的各个存储单元内的中间电极个数的差异成为各个存储单元中的电特性差异表现出来，但是关于作为存储器的器件工作，存在着允许范围。
在本实施方式中，通过在基板的表背面上分别设置上部电极和下部电极，可以接入记录层，但是如果是将记录层夹持在中间电极(第一电极)与上部电极(第二电极)之间的构成，则如图6所示，不一定需要设置下部电极。
图6是概略地表示这种非易失性存储器的图，(a)是平面图，(b)是底面图。各存储单元由在绝缘基板20上矩阵状地形成的多条字线w和位线b确定，在各存储单元中，配置有上部电极(第二电极)22。具有经过作为开关元件的晶体管21可以在上部电极22上加上电脉冲的构成。将中间电极(第一电极)23充填在绝缘基板20的细孔中，在中间电极23和上部电极22之间，夹持着由相变材料构成的记录层24。使中间电极23，在绝缘基板20的另一方面侧(不与记录层24连接的一侧)中是共同的。根据这种构成，也能够得到与上述实施方式相同的效果。
又，在本实施方式中，使用由聚碳酸酯构成的绝缘基板11，但是例如，如美国专利第6033583号说明书中记载的制造方法那样，也可以使用在SiO2薄膜中形成有微细孔的Si基板，能够用该Si基板制造同样的非易失性存储器。
又，在本实施方式中，使用相变材料作为记录层的存储材料，但是如果是能够通过控制由通电引起的电阻值变化进行写入和消去的材料则没有特别的限定。例如，也可以用已经确认了电开关现象的方酸系色素(bis-(6-octylazurene)squarylium)等的LB膜(日本应用物理学会志第63卷第5号(1994年)p.470中揭示的)。开关现象的机理还没有确定，但是通过使中间电极微细化，能够减少开关所需的消耗功率。
又，在本实施方式中，通过用离子束垂直地照射绝缘基板的表面，在该绝缘基板内产生缺陷后，选择地刻蚀产生的缺陷，在绝缘基板上随机地形成细孔，因此具有优越的大量生产性，但是作为在绝缘基板上形成细孔的方法，例如，也可以用随机地配置有多个开口的掩模。
(实施方式2)
在本实施方式，我们研讨实施方式1的各存储单元中包含的微细的中间电极个数的优选范围。首先，按照图3所示的工序制造非易失性存储器。
即，在图3(a)所示的工序中，准备好对表面大致垂直地形成有直径100nm、个数密度3×108个/cm2的多个细孔11a的厚度6微米的聚碳酸酯制的膜片过滤器作为绝缘基板11。经过用离子或中性粒子的高能粒子束垂直地照射膜面，使高能粒子通过薄膜内部形成缺陷的工序和选择地刻蚀缺陷的工序，随机地形成绝缘基板11的细孔11a。
接着，在图3(b)所示的工序中，使配线的设计规则为25微米，在绝缘基板11的背面侧，用金属掩模溅射蒸涂Au，厚度为500nm，形成宽度25微米的带状的下部电极13。又，在蒸涂Au前，也可以预先在基板上薄薄地蒸涂Cr等的金属，提高到基板的密接性。
其次，在图3(c)所示的工序中，通过将形成的下部电极13作为阴极，用硫酸酸性的Rh电镀液，在细孔11a内电镀Rh，在绝缘基板11内形成中间电极15。又，在本实施方式中，通过电镀Rh形成中间电极15，但是代替它也可以电镀Pt、Pd、Ni、Co、Ru、Cu等。
电镀结束后，在图3(d)所示的工序中，在用金属掩模溅射蒸涂由Ge2Sb2Te5构成的存储材料，厚度为200nm，形成记录层14后，进一步，溅射蒸涂Au，厚度为500nm，形成宽度25微米的带状的上部电极12。这时，为了使上部电极12和下部电极13的长方向正交，而调节金属掩模的设置方向。这样一来，能够制造出图1所示的非易失性存储器。
因为上部电极12和下部电极13的重叠区域与1个存储单元对应，当令上部电极12和记录层14的电接触面积为a时，a＝25×25(微米2)。又，当令记录层14和中间电极15的电接触面积为b时，b＝π(0.1/2)2(微米2)。又，当令在1个存储单元中的中间电极15的个数为n时，n＝约2000。即，本实施方式的非易失性存储器具有nb＜a的关系。
通过在上部电极12和下部电极13之间加上电脉冲，进行到这样得到的非易失性存储器的写入、读取、消去。用脉冲宽度100ns、脉冲电流约1μA的电脉冲能够实现写入，用脉冲宽度50ns、脉冲电流约2μA的电脉冲能够实现消去，在无论那种情形中都能够用2～3V实现。又，通过加上1V的电脉冲能够实现读取，在设置(ON)状态中的脉冲电流约为10nA左右，在重置(OFF)状态中的脉冲电流约为1nA左右，它是对于检测记录层14的相变足够的变化量。
为了比较，在具有与本实施方式同样宽度(25微米)的一对电极间，夹持着具有与该电极宽度大致相同大小的直径25微米的Rh圆筒形中间电极和由Ge2Sb2Te5构成的记录层，测定写入和消去时的工作功率，需要100mA以上，我们看到本实施方式的非易失性存储器能够显著地减少消耗功率。
其次，我们研讨在存储单元内包含的微细的中间电极的个数的优选范围。首先，如下地决定优选范围的最小值。
在本实施方式中说明的非易失性存储器中，在配列的各个存储单元内存在的微细的中间电极15的个数中存在着差异，该差异成为各个存储单元中的电特性差异表现出来。中间电极15的个数离开平均值的差异能够从泊松分布求得。其理由是埋入了中间电极15的细孔11a是由飞来的各个离子(或中性粒子)的轨迹产生的，因为离子的飞来是随机的，所以在基板平面的单位面积内的出现频度服从泊松分布。此外，具有随着平均值λ增大，泊松分布渐近到高斯分布的特征。
因为在各个细孔11a的大小中差异很少，具有大致相同的形状，所以假定埋入其内部的中间电极的电阻值都表示出大致相同的值，计算各存储单元中的电阻值的差异。其结果如图7所示。
图7表示当令横轴为标准化电阻值R/Rc，纵轴为累积分布函数F(n)，并将存在于各存储单元中的中间电极15的平均个数λ作为参数时的电阻值分布。即，当中间电极15的平均个数为λ时，R是中间电极15的个数为n时的电阻值，Rc是表示最高频度的电阻值(即，当中间电极15的个数为λ时的电阻值)。又，F(n)是用百分数显示泊松分布的累积分布函数。参数λ为5、10、20、80、2000这样5个。
如图7所示，随着λ值的增大，表现出电阻值差异变小的倾向。在图7中没有表示出来，但是当λ＝1时，R＝∞，即，中间电极个数为0的频度大致与中间电极个数为1的情形相同，产生制作的存储单元中相当多的存储单元不工作那样的问题。对此，如图7所示，如果λ＝5左右，则不工作的存储单元的个数减少。进一步，我们看到如果λ＝10，则不工作的存储单元的出现频度与表示平均电阻值的存储单元的出现频度比较，减少到1/1000左右。而且，当λ＝10时，约99％的存储单元汇集在约1个数量级的电阻值的差异范围内。所以，当要求将1个存储单元中的电阻值的差异允许范围取为1个数量级，约99％的存储单元在该允许范围内产生电阻值的差异(即，约99％的存储单元进行工作)时，在1个存储单元中包含的中间电极个数的最小值大约为10个。
其次，我们如下决定在各存储单元中包含的中间电极个数的优选范围的最大值。首先，在1个存储单元中存在1个中间电极的构成中，当记录层14的相变材料的初期状态为非晶状态(即高电阻状态)时，调查通电时的电流电压特性。该结果如图8所示。
如图8所示，表示使流过存储单元的电流值从0徐徐增大，直到规定的电流值I1按照欧姆定律的变化。当令与电流值I1对应的电压值为V1时，这时的电阻值R1成为V1/I1。进而，在增加电流值，电压下降显示负电阻，在规定电流值I2处成为极小值后，再次表示出按照欧姆定律的变化。当令与电流值I2对应的电压值为V2时，这时的电阻值R2成为V2/I2。如从图8可以看到的那样，R1＞R2，R1和R2之比与主要伴随着记录层14的相变的电阻值的变化有关。作为相变材料的Ge2Sb2Te5的电阻值在非晶状态和结晶状态发生大致4个数量级的变化，该变化的比例，在使用其它相变材料时也具有大致相同的程度。故能够期待当进行存储器的写入和读取时检测出的电阻值比最大约为4个数量级。但因为在记录层14中也包含电阻值不变的成分，所以为了使非晶状态的电阻值和结晶状态的电阻值之比为4个数量级，需要如上述那样，使相变材料、上部电极/中间电极的材质、厚度等最佳化。
其次，在1个存储单元中存在多个中间电极的构成中，以中间电极为3个的情形为例，调查通电时的电流电压特性。结果如图9所示。
在图9中，曲线a、b和c表示与各个中间电极有关的电流电压特性，分别产生若干差异。因为在1个存储单元中，具有这些特性的中间电极并联连接，所以当表示作为1个存储单元的特性时，成为由虚线表不的曲线d。
即，因为当使流过存储单元的电流值从0徐徐增大时，在曲线a～c表示欧姆特性的初期区域中，成为使3个单纯的电阻器并联连接的状态，所以曲线d表示与这些合成电阻对应的欧姆特性。曲线d的初期区域，因为电阻值降低，所以与曲线a～c的初期区域比较缓慢地倾斜。
当进一步增加电流值，电压一直上升到与曲线a～c的极大点对应的电压Va～Vc中的最低电压Vc时，具有曲线c的特性的中间电极近旁的相变材料的电阻值开始减少。这时，因为具有曲线a和b的特性的中间电极近旁的相变材料维持电阻值高的状态，各中间电极并联连接，所以流过存储单元的电流大部分流过与曲线c对应的中间电极。结果，在曲线d中达到电压Vc后的特性大致与曲线c达到电压Vc后的特性相同，形状大致一致。此后，即便在曲线d增加电流值，因为电阻值低，电压也不能够到达Va或Vb，具有曲线a和b的特性的中间电极近旁的相变材料不成为低电阻。
即，具有在1个存储单元中存在多个中间电极的情形中，与在1个存储单元中存在1个中间电极的情形比较，非晶状态的电阻值低，另一方面，在成为结晶状态低电阻化后的电阻值，因为与存在1个中间电极的情形大致相同，所以具有电阻值的变化量变小那样的特征。
因为当在1个存储单元中的中间电极的个数为n时，能够将这些中间电极看作是并联连接的，所以可以认为初期电阻值(非晶状态的电阻值)的减少量大致成为1/n。从而，在当n＝1时能够得到4个数量级的电阻值变化的存储单元中，当n的数为3个数量级时，电阻值变化为1个数量级左右，接近能够读取电阻值变化的界限。即，因为即便最低也能够得到1个数量级左右的电阻值变化，所以1个存储单元中的中间电极的个数最大约为1000个，如果考虑到只指定数量级就足够了，则最大成为4000个左右。又，这样当具有多个中间电极时，每个存储单元的中间电极的个数差异非常小，可以忽略。
在本实施方式中，在1个存储单元中，平均包含2000个直径100nm的中间电极，这时也能够得到1个数量级的电阻值变化量。如果根据上述讨论，如果将中间电极的个数减少到100个的量级，则能够期待电阻值变化量成为2个数量级。因此，将下部电极13的宽度从25微米变更到5微米，通过使存储单元的面积为1/5使中间电极的个数从2000减少到400，测定伴随着存储器的接通/断开(ON/OFF)的电阻值变化量，得到2个数量级的变化量。该结果支持关于中间电极个数的优选范围的上述讨论是正确的。
作为结论，在各存储单元中包含的微细的中间电极的个数，如果根据上述数量级的讨论，则优选为0.5×101～4×103个，更优选为101～103个。
以上，我们讨论了在各存储单元中包含的中间电极的优选个数，但是关于中间电极在各存储单元中占据的面积也存在着优选范围。即，当令在各存储单元中包含的多个中间电极与记录层接触的部分的总面积为S1时，S1优选为102～108(nm2)。又，当令在各存储单元中包含的记录层的面积为S2时，S1/S2优选在10-4～10-1的范围内。
(实施方式3)
上述各实施方式中所示的非易失性存储器，因为可以减少写入和消去工作时的消耗功率，所以可以考虑种种应用，而且例如，能够用于图10所示的纸显示器。
在图10中，纸显示器30在背面一侧备有用聚碳酸酯基板的非易失性存储器31，在表面一侧备有文字T或图像P等的显示面。纸显示器30能够用例如日本特表平11-502950号专利公报揭示的众所周知的技术进行制作，非易失性存储器31使用上述实施方式1中所示的非易失性存储器。将在纸显示器30中显示的文字T或图像P等作为数据存储在非易失性存储器31中，通过自动或手动将存储的数据传送到纸显示器30，能够改变显示的文字T或图像P。
如果根据这种构成，则因为将显示用的数据存储在可以追随能够折叠或卷起来的纸显示器的形变的非易失性存储器中，所以能够不损伤纸显示器的形变能力，改变文字或图像。
如上所述，如果根据本发明，则可以减少消耗功率，能够提供设计自由度和可靠性高的非易失性存储器。所以，例如，能够通过将本发明的非易失性存储器贴合在具有可弯曲性的纸显示器等的薄片状的显示装置上存储显示用数据，能够实现良好的便携性。

Claims (13)

1.一种非易失性存储器，其特征在于：备有，
贯通表背面的多个第一电极的绝缘基板；
在所述绝缘基板的一面侧形成的第二电极；和
夹持在所述第一电极与第二电极之间，通过在所述第一电极与第二电极之间加上电脉冲，改变电阻值的记录层；
在构成单一的存储单元的区域中，使多个所述第一电极与所述记录层电连接。
2.如权利要求1所述的非易失性存储器，其特征在于：
将所述第一电极充填到在所述绝缘基板中形成的多个细孔内；
所述细孔是通过用离子或中性粒子的高能粒子束垂直地照射所述绝缘基板的表面，在该绝缘基板内产生缺陷后，选择地刻蚀产生的缺陷而形成的。
3.如权利要求1所述的非易失性存储器，其特征在于：
使所述第二电极形成带状；
在所述绝缘基板的另一面侧，带状形成有与所述第二电极在平面视图中正交并且至少与一部分所述第一电极导通的第三电极；
使各存储单元形成在所述第二电极和第三电极在平面视图中重合的区域中。
4.如权利要求1所述的非易失性存储器，其特征在于：
所述记录层具有电阻值不同的2个以上的稳定的相，由可以在各相之间可逆地变化的相变材料构成。
5.如权利要求4所述的非易失性存储器，其特征在于：
所述相变材料包含硫族化合物系材料。
6.如权利要求1所述的非易失性存储器，其特征在于：
使所述第一电极随机地配置在所述绝缘基板上。
7.如权利要求1所述的非易失性存储器，其特征在于：
在各存储单元中包含的所述第一电极的个数是不同的。
8.如权利要求7所述的非易失性存储器，其特征在于：
在各存储单元中包含的所述第一电极的平均个数为0.5×101～4×103个。
9.如权利要求1所述的非易失性存储器，其特征在于：
所述第一电极的直径为5～500nm。
10.如权利要求1所述的非易失性存储器，其特征在于：
当令在任意的存储单元中包含的多个所述中间电极与所述记录层接触的部分的总面积为S1，令在该存储单元中包含的记录层的面积为S2时，S1/S2在10-4～10-1的范围内。
11.如权利要求1所述的非易失性存储器，其特征在于：
所述记录层由Ge-Sb-Te构成；所述第一电极由铑(Rh)、铂(Pt)、钯(Pd)、镍(Ni)、钴(Co)、铬(Cr)、铼(Re)、铱(Ir)、金(Au)的1种以上构成。
12.如权利要求1所述的非易失性存储器，其特征在于：
所述绝缘基板是聚碳酸酯制的基板。
13.一种纸显示器，其特征在于：
具有权利要求1所述的非易失性存储器。
CNB028247868A 2001-12-12 2002-12-04 非易失性存储器及其制造方法 Expired - Fee Related CN1311553C (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2001378311 2001-12-12
JP378311/2001 2001-12-12
JP208399/2002 2002-07-17
JP2002208399 2002-07-17
PCT/JP2002/012691 WO2003050872A1 (en) 2001-12-12 2002-12-04 Nonvolatile memory

Publications (2)

Publication Number Publication Date
CN1602550A true CN1602550A (zh) 2005-03-30
CN1311553C CN1311553C (zh) 2007-04-18

Family

ID=26625012

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028247868A Expired - Fee Related CN1311553C (zh) 2001-12-12 2002-12-04 非易失性存储器及其制造方法

Country Status (5)

Country Link
US (2) US6844564B2 (zh)
JP (1) JP3603188B2 (zh)
CN (1) CN1311553C (zh)
AU (1) AU2002354082A1 (zh)
WO (1) WO2003050872A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102449763A (zh) * 2010-03-08 2012-05-09 松下电器产业株式会社 非易失性存储元件以及其制造方法
CN102612763A (zh) * 2009-09-11 2012-07-25 国立大学法人东北大学 相变化材料及相变化型存储元件
CN111525028A (zh) * 2020-04-26 2020-08-11 天津理工大学 利用电脉冲调控的低温可变电阻器
WO2022236707A1 (zh) * 2021-05-11 2022-11-17 华为技术有限公司 一种相变存储器及其制作方法、电子设备

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI299559B (en) * 2002-06-19 2008-08-01 Inpaq Technology Co Ltd Ic substrate with over voltage protection function and method for manufacturing the same
CN1639867A (zh) * 2002-07-11 2005-07-13 松下电器产业株式会社 非易失性存储器及其制造方法
US20070164388A1 (en) * 2002-12-19 2007-07-19 Sandisk 3D Llc Memory cell comprising a diode fabricated in a low resistivity, programmed state
JP2006511971A (ja) 2002-12-19 2006-04-06 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 相変化材料を備える電子デバイス
US8008700B2 (en) * 2002-12-19 2011-08-30 Sandisk 3D Llc Non-volatile memory cell with embedded antifuse
US7618850B2 (en) * 2002-12-19 2009-11-17 Sandisk 3D Llc Method of making a diode read/write memory cell in a programmed state
US7800933B2 (en) * 2005-09-28 2010-09-21 Sandisk 3D Llc Method for using a memory cell comprising switchable semiconductor memory element with trimmable resistance
US7800932B2 (en) * 2005-09-28 2010-09-21 Sandisk 3D Llc Memory cell comprising switchable semiconductor memory element with trimmable resistance
US7660181B2 (en) * 2002-12-19 2010-02-09 Sandisk 3D Llc Method of making non-volatile memory cell with embedded antifuse
KR100615586B1 (ko) * 2003-07-23 2006-08-25 삼성전자주식회사 다공성 유전막 내에 국부적인 상전이 영역을 구비하는상전이 메모리 소자 및 그 제조 방법
DE10356285A1 (de) * 2003-11-28 2005-06-30 Infineon Technologies Ag Integrierter Halbleiterspeicher und Verfahren zum Herstellen eines integrierten Halbleiterspeichers
TWI355661B (en) 2003-12-18 2012-01-01 Panasonic Corp Method for using a variable-resistance material as
TW200529414A (en) * 2004-02-06 2005-09-01 Renesas Tech Corp Storage
US7038231B2 (en) * 2004-04-30 2006-05-02 International Business Machines Corporation Non-planarized, self-aligned, non-volatile phase-change memory array and method of formation
KR100738070B1 (ko) * 2004-11-06 2007-07-12 삼성전자주식회사 한 개의 저항체와 한 개의 트랜지스터를 지닌 비휘발성메모리 소자
TW200633193A (en) * 2004-12-02 2006-09-16 Koninkl Philips Electronics Nv Non-volatile memory
TWI261915B (en) * 2005-01-07 2006-09-11 Ind Tech Res Inst Phase change memory and fabricating method thereof
CN100442566C (zh) * 2005-01-19 2008-12-10 财团法人工业技术研究院 一种相变化存储器及其制造方法
US7208372B2 (en) * 2005-01-19 2007-04-24 Sharp Laboratories Of America, Inc. Non-volatile memory resistor cell with nanotip electrode
DE102005005938B4 (de) * 2005-02-09 2009-04-30 Qimonda Ag Resistives Speicherelement mit verkürzter Löschzeit, Verfahren zur Herstellung und Speicherzellen-Anordnung
US7495944B2 (en) * 2005-03-30 2009-02-24 Ovonyx, Inc. Reading phase change memories
DE102005014645B4 (de) * 2005-03-31 2007-07-26 Infineon Technologies Ag Anschlusselektrode für Phasen-Wechsel-Material, zugehöriges Phasen-Wechsel-Speicherelement sowie zugehöriges Herstellungsverfahren
KR100707190B1 (ko) 2005-05-07 2007-04-13 삼성전자주식회사 나노 와이어를 포함하는 상변환 메모리 소자 및 그 제조방법
JP2006324501A (ja) 2005-05-19 2006-11-30 Toshiba Corp 相変化メモリおよびその製造方法
US7491962B2 (en) * 2005-08-30 2009-02-17 Micron Technology, Inc. Resistance variable memory device with nanoparticle electrode and method of fabrication
US7800934B2 (en) * 2005-09-28 2010-09-21 Sandisk 3D Llc Programming methods to increase window for reverse write 3D cell
JP4425878B2 (ja) * 2005-10-31 2010-03-03 韓國電子通信研究院 カルコゲナイド系元素を含む光伝導層を有するフォト薄膜トランジスタ及びこれを用いたイメージセンサの単位セル
WO2007057972A1 (ja) * 2005-11-21 2007-05-24 Renesas Technology Corp. 半導体装置
US7721186B2 (en) * 2006-04-28 2010-05-18 International Business Machines Corporation Redundancy protection for data recorded across multiple layers of recording media
US7443712B2 (en) * 2006-09-07 2008-10-28 Spansion Llc Memory erase management system
US20080113464A1 (en) * 2006-10-10 2008-05-15 Savransky Semyon D Asymmetric chalcogenide device
CN101578520B (zh) 2006-10-18 2015-09-16 哈佛学院院长等 基于形成图案的多孔介质的横向流动和穿过生物测定装置、及其制备方法和使用方法
US7760545B2 (en) * 2006-12-26 2010-07-20 Elpida Memory, Inc. Semiconductor memory device and programming method thereof
US7830697B2 (en) * 2007-06-25 2010-11-09 Sandisk 3D Llc High forward current diodes for reverse write 3D cell
US7684226B2 (en) * 2007-06-25 2010-03-23 Sandisk 3D Llc Method of making high forward current diodes for reverse write 3D cell
US8921118B2 (en) * 2008-03-27 2014-12-30 President And Fellows Of Harvard College Paper-based microfluidic systems
CN102016595B (zh) 2008-03-27 2014-08-06 哈佛学院院长等 三维微流体装置
WO2009120963A2 (en) * 2008-03-27 2009-10-01 President And Fellows Of Harvard College Paper-based cellular arrays
EP2257818B1 (en) * 2008-03-27 2017-05-10 President and Fellows of Harvard College Cotton thread as a low-cost multi-assay diagnostic platform
US8742387B2 (en) * 2008-06-25 2014-06-03 Qimonda Ag Resistive memory devices with improved resistive changing elements
US8821795B2 (en) * 2008-08-22 2014-09-02 Intermolecular, Inc. Combinatorial screening method and apparatus
CA2754577C (en) 2009-03-06 2018-07-10 President And Fellows Of Harvard College Microfluidic, electrochemical devices
US8199566B1 (en) * 2009-11-23 2012-06-12 Micron Technology, Inc. Write performance of phase change memory using set-pulse shaping
AU2011212916B2 (en) 2010-02-03 2015-07-02 President And Fellows Of Harvard College Devices and methods for multiplexed assays
CN103236495A (zh) * 2013-04-12 2013-08-07 中国科学院上海微系统与信息技术研究所 用于相变存储器的Sn-Ge-Te薄膜材料及其制备方法
WO2018111433A1 (en) * 2016-11-04 2018-06-21 Massachusetts Institute Of Technology Formation of pores in atomically thin layers
FR3062234B1 (fr) * 2017-01-25 2020-02-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif memoire
CN108933195A (zh) * 2017-05-25 2018-12-04 清华大学 相变存储器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61229378A (ja) * 1985-04-04 1986-10-13 Seiko Epson Corp アモルフアス半導体装置
JPH0445584A (ja) * 1990-06-13 1992-02-14 Casio Comput Co Ltd 相転移型メモリ素子およびその製造方法
JPH0445583A (ja) * 1990-06-13 1992-02-14 Casio Comput Co Ltd 相転移型メモリ素子およびその製造方法
US5166758A (en) * 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5789758A (en) * 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
CA2191691C (en) * 1995-12-11 2001-09-11 Atsushi Ebina Phase change optical recording medium
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US6147395A (en) * 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6031287A (en) * 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
AU3769900A (en) 1999-03-25 2000-10-09 Energy Conversion Devices Inc. Electrically programmable memory element with improved contacts
US6501111B1 (en) * 2000-06-30 2002-12-31 Intel Corporation Three-dimensional (3D) programmable device
US6429064B1 (en) * 2000-09-29 2002-08-06 Intel Corporation Reduced contact area of sidewall conductor
US6809401B2 (en) * 2000-10-27 2004-10-26 Matsushita Electric Industrial Co., Ltd. Memory, writing apparatus, reading apparatus, writing method, and reading method
US6673700B2 (en) * 2001-06-30 2004-01-06 Ovonyx, Inc. Reduced area intersection between electrode and programming element
US6643165B2 (en) * 2001-07-25 2003-11-04 Nantero, Inc. Electromechanical memory having cell selection circuitry constructed with nanotube technology
US7038230B2 (en) * 2004-01-06 2006-05-02 Macronix Internation Co., Ltd. Horizontal chalcogenide element defined by a pad for use in solid-state memories

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102612763A (zh) * 2009-09-11 2012-07-25 国立大学法人东北大学 相变化材料及相变化型存储元件
CN102612763B (zh) * 2009-09-11 2015-01-07 国立大学法人东北大学 相变化材料及相变化型存储元件
CN102449763A (zh) * 2010-03-08 2012-05-09 松下电器产业株式会社 非易失性存储元件以及其制造方法
CN111525028A (zh) * 2020-04-26 2020-08-11 天津理工大学 利用电脉冲调控的低温可变电阻器
CN111525028B (zh) * 2020-04-26 2023-06-06 天津理工大学 利用电脉冲调控的低温可变电阻器
WO2022236707A1 (zh) * 2021-05-11 2022-11-17 华为技术有限公司 一种相变存储器及其制作方法、电子设备

Also Published As

Publication number Publication date
US7291857B2 (en) 2007-11-06
CN1311553C (zh) 2007-04-18
AU2002354082A1 (en) 2003-06-23
US6844564B2 (en) 2005-01-18
WO2003050872A1 (en) 2003-06-19
US20050045864A1 (en) 2005-03-03
JP3603188B2 (ja) 2004-12-22
US20040001374A1 (en) 2004-01-01
JPWO2003050872A1 (ja) 2005-04-21

Similar Documents

Publication Publication Date Title
CN1311553C (zh) 非易失性存储器及其制造方法
KR102356740B1 (ko) 스위치 소자 및 기억 장치
CN103390724B (zh) 超薄与多层结构相变化内存组件
US8599601B2 (en) Interface control for improved switching in RRAM
US20060238185A1 (en) Probe storage device, system including the device, and methods of forming and using same
US7579612B2 (en) Resistive memory device having enhanced resist ratio and method of manufacturing same
TWI463673B (zh) 非揮發性奈米管二極體與非揮發性奈米管塊材及使用該等之系統以及製造該等之方法
US20100172170A1 (en) Variable resistive element, manufacturing method for same, and non-volatile semiconductor memory device
US9496490B2 (en) Non-volatile memory
TWI425635B (zh) 多層之硫族化合物裝置
US20100140578A1 (en) Non volatile memory cells including a composite solid electrolyte layer
JP5351363B1 (ja) 不揮発性記憶素子および不揮発性記憶装置
US20060291364A1 (en) Solid electrolyte probe storage device, system including the device, and methods of forming and using same
US20070139987A1 (en) Storage element and storage apparatus
US8263962B2 (en) Inverted variable resistance memory cell and method of making the same
US8796657B2 (en) Memory element and memory device
US20140092669A1 (en) Non-volatile variable resistive element, controlling device and storage device
CN101252168A (zh) 具有加热器的相变化储存单元及其制造方法
WO2011008651A1 (en) Pcmo non-volatile resitive memory with improved switching
TW201101303A (en) Programming reversible resistance switching elements
TW201011909A (en) Storage element and storage device
Song et al. 12-state multi-level cell storage implemented in a 128 Mb phase change memory chip
US20230403953A1 (en) Memory device having a switching element thicker at a first side than at a second side and method of forming the same
CN103514948B (zh) 存储器件及存储设备
US11978511B2 (en) Phase-change memory cell and method for fabricating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070418

Termination date: 20100104