CN109524544B - 一种阻变存储器的制备方法 - Google Patents

一种阻变存储器的制备方法 Download PDF

Info

Publication number
CN109524544B
CN109524544B CN201811239346.1A CN201811239346A CN109524544B CN 109524544 B CN109524544 B CN 109524544B CN 201811239346 A CN201811239346 A CN 201811239346A CN 109524544 B CN109524544 B CN 109524544B
Authority
CN
China
Prior art keywords
layer
intermediate layer
electrode layer
growing
random access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811239346.1A
Other languages
English (en)
Other versions
CN109524544A (zh
Inventor
卢年端
马尚
李泠
耿玓
刘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201811239346.1A priority Critical patent/CN109524544B/zh
Publication of CN109524544A publication Critical patent/CN109524544A/zh
Application granted granted Critical
Publication of CN109524544B publication Critical patent/CN109524544B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提供一种阻变存储器的制备方法,包括:沉积第一电极层;在第一电极层上铺设单层二维材料,形成第一中间层;在第一中间层上生长第二中间层,第二中间层的迁移率小于1cm2/Vs;在第二中间层上生长阻变层;在阻变层上生长第二电极层;如此,通过在第一电极层和阻变层之间增加第一中间层及第二中间层,在对存储器施加电压时,因此第一中间层及第二中间层中可以降低金属离子的扩散速度,导电细丝在该部位不会完全断裂,且在下次操作过程中,导电细丝将优先于该部位生长,避免了导电细丝生长的随机性,从而降低了电流的波动性,确保了阻变存储器的整体性能。

Description

一种阻变存储器的制备方法
技术领域
本发明涉及微电子器件技术领域,尤其涉及一种阻变存储器的制备方法。
背景技术
随着电子技术和器件的迅速发展,人们迫切需要更高存储速度和存储密度的存储器,阻变存储器是目前的选择之一。
阻变存储器中电流波动性的大小反应了阻变存储器器件的可靠性,因而具有十分重要的意义。阻变存储器中导电细丝的生长和断裂存在着波动性,包括置位SET过程中细丝的大小和方位、复位RESET过程中细丝断裂的程度等。因此为了确保阻变存储器的阻变性能,在制备过程中降低阻变存储器的电流波动性是亟需解决的问题。
发明内容
针对现有技术存在的问题,本发明实施例提供了一种制备阻变存储器的方法,用于解决现有技术中阻变存储器的阻变性能得不到保证的技术问题。
本发明实施例提供一种阻变存储器的制备方法,所述方法包括:
沉积第一电极层;
在所述第一电极层上铺设单层二维材料,形成第一中间层;
在所述第一中间层上生长第二中间层,所述第二中间层的迁移率小于1cm2/Vs;
在所述第二中间层上生长阻变层;
在所述阻变层上生长第二电极层。
上述方案中,所述在所述第一中间层上生长第二中间层,包括:
利用原子层沉积法、磁控溅射或离子束溅射生长方法在所述第一中间层上生长第二中间层。
上述方案中,在所述第一电极层上铺设单层二维材料,形成第一中间层后,包括:
在所述第一中间层中部设置一通孔。
上述方案中,所述通孔的直径为100~200nm。
上述方案中,所述二维材料具体包括:石墨烯或二硫化钼MoS2
上述方案中,所述第二中间层的材料包括:氮化硼BN、有机半导体及Si3N4中的任意一种。
上述方案中,所述第二中间层的厚度为2~10nm。
上述方案中,所述阻变层的材料包括:氧化铪HfO2、氧化钨WO3及氧化钽Ta2O5中的任意一种。
上述方案中,所述第一电极层的材料包括铜Cu或银Ag。
上述方案中,所述第二电极层的材料包括:金Au或铂Pt。
本发明提供了一种阻变存储器的制备方法,方法包括:沉积第一电极层;在所述第一电极层上铺设单层二维材料,形成第一中间层;在所述第一中间层上生长第二中间层,所述第二中间层的迁移率小于1cm2/Vs;在所述第二中间层上生长阻变层;在所述阻变层上生长第二电极层;如此,通过在第一电极层和阻变层之间增加第一中间层及第二中间层,在对存储器施加电压时,由于第二中间层的迁移率小于1cm2/Vs,第一中间层为单层二维材料,因此第一中间层及第二中间层可以降低金属离子的扩散速度,导电细丝在该部位不会完全断裂,且在下次操作过程中,导电细丝将优先于该部位生长,避免了导电细丝生长的随机性,因此可以有效避免阻变存储器在操作过程由于导电细丝生长的随机性而带来的波动性问题,从而降低了电流的波动性,确保了阻变存储器的整体性能。
附图说明
图1为本发明实施例提供的制备阻变存储器的方法流程示意图;
图2为本发明实施例提供的阻变存储器中第一电极层形成之后的结构示意图;
图3为本发明实施例提供的阻变存储器中第一中间层形成之后的结构示意图;
图4为本发明实施例提供的阻变存储器中第二中间层形成之后的结构示意图;
图5为本发明实施例提供的阻变存储器中阻变层形成之后的结构示意图;
图6为本发明实施例提供的阻变存储器中第二电极层层形成之后的结构示意图。
具体实施方式
为了提高阻变存储器的阻变性能,本发明实施例提供了一种阻变存储器的制备方法,方法包括:沉积第一电极层;在所述第一电极层上铺设单层二维材料,形成第一中间层;在所述第一中间层上生长第二中间层,所述第二中间层的迁移率小于1cm2/Vs;在所述第二中间层上生长阻变层;在所述阻变层上生长第二电极层。
下面通过附图及具体实施例对本发明的技术方案做进一步的详细说明。
为了能充分理解本文的技术方案,本文先介绍下阻变存储器,阻变存储器是在电场作用下对器件的电阻进行开关来实现信息的存储,其中高、低阻态分别对应二进制中的逻辑“0”和逻辑“1”。在阻变存储器中,高阻态向低阻态的转变过程通常称为“置位”,而低阻态向高阻态的转变过程被称为“复位”。阻变存储器存在两种开关模式:单极型和双极型。对于单极型阻变存储器,阻变开关现象不依赖于所施加电压的极性;而双极型阻变存储器需要相反极性的电压才能实现存储功能。下文将对本实施例提供的阻变存储器的制备方法进行详细描述。
本实施例提供一种阻变存储器的制备方法,如图1所示,方法包括:
S110,沉积第一电极层;
这里,是利用磁控溅射、离子束溅射或电子束蒸发沉积方法沉积第一电极层1。
第一电极层1可以理解为底电极层,第一电极层1的材料一般采用活性金属材料,比如:第一电极层的材料可以包括铜Cu或银Ag;第一电极层1的厚度可以为50~100nm。第一电极层1形成之后如图2所示。
S111,在所述第一电极层上铺设单层二维材料,形成第一中间层;
第一电极层1形成之后,利用针扎的方法在单层二维材料中部设置一通孔2,该通孔2的直径为100~200nm,再将设置有通孔的二维材料铺设在第一电极层1上,形成第一中间层3,其中,二维材料具体可以包括:石墨烯或二硫化钼MoS2
第一中间层3形成之后的结构如图3所示。
S112,在所述第一中间层上生长第二中间层,所述第二中间层的迁移率小于1cm2/Vs;
第一中间层3形成之后,利用原子层沉积法、磁控溅射或离子束溅射生长方法在第一中间层3上生长第二中间层4,第二中间层4的迁移率小于1cm2/Vs。
这里,第二中间层4的材料包括:氮化硼BN、有机半导体及Si3N4中的任意一种,第二中间层4的厚度可以包括2~10nm,优选地为5~10nm。第二中间层4形成之后如图4所示。
由于第二中间层4的迁移率较小,第一中间层3的二维材料具有阻挡特性,因此第一中间层3及第二中间层4可以在电场作用下降低金属离子的扩散速度,使得一部分金属离子在第二中间层4保留下来,从而使得导电细线在电场作用下在该部位不会完全断裂,在下次操作过程中,导电细丝将优先于该部位生长,避免了导电细丝生长的随机性,因此可以有效避免阻变存储器在操作过程由于导电细丝生长的随机性而带来的波动性问题,从而降低了电流的波动性,
S113,在所述第二中间层上生长阻变层;
第二中间层4形成之后,通过原子层沉积法或磁控溅射或离子束溅射方法在第二中间层4上生长阻变层5。阻变层形成6之后的阻变存储器结构由图5所示。
阻变层5一般是氧化层,阻变层5的材料包括:氧化铪HfO2、氧化钨WO3及氧化钽Ta2O5中的任意一种。阻变层5的厚度为4~20nm。
S114,在所述阻变层上生长第二电极层。
阻变层5形成之后,可以通过磁控溅射、离子束溅射或电子束蒸发方法在阻变层5上沉积第二电极层6。第二电极层6形成之后,如图6所示。
第二电极层6可以理解为上电极层或顶电极层,第二电极层6的材料一般包括:惰性材料,该惰性材料具体可以包括:金Au或铂Pt。本实施例中第二电极层的厚度可以为50~100nm。
本申请实施例带来的有益效果至少是:
本发明提供了一种阻变存储器的制备方法,方法包括:沉积第一电极层;在所述第一电极层上铺设单层二维材料,形成第一中间层;在所述第一中间层上生长第二中间层,所述第二中间层的迁移率小于1cm2/Vs;在所述第二中间层上生长阻变层;在所述阻变层上生长第二电极层;如此,通过在第一电极层和阻变层之间增加第一中间层及第二中间层,在对存储器施加电压时,由于第二中间层的迁移率小于1cm2/Vs,第一中间层为单层二维材料,具有阻挡特性,因此第一中间层及第二中间层可以降低金属离子的扩散速度,导电细丝在该部位不会完全断裂,且在下次操作过程中,导电细丝将优先于该部位生长,避免了导电细丝生长的随机性,因此可以有效避免阻变存储器在操作过程由于导电细丝生长的随机性而带来的波动性问题,从而降低了电流的波动性,确保了阻变存储器的整体性能。
以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (8)

1.一种阻变存储器的制备方法,其特征在于,所述方法包括:
沉积第一电极层;
在所述第一电极层上铺设单层二维材料,形成第一中间层;在所述第一电极层上铺设单层二维材料,形成第一中间层后,包括:
在所述第一中间层中部设置一通孔;所述通孔的直径为100~200nm;
在所述第一中间层上生长第二中间层,所述第二中间层的迁移率小于1cm2/Vs;
在所述第二中间层上生长阻变层;
在所述阻变层上生长第二电极层。
2.如权利要求1所述的方法,其特征在于,所述在所述第一中间层上生长第二中间层,包括:
利用原子层沉积法、磁控溅射或离子束溅射生长方法在所述第一中间层上生长第二中间层。
3.如权利要求1所述的方法,其特征在于,所述二维材料具体包括:石墨烯或二硫化钼MoS2
4.如权利要求1所述的方法,其特征在于,所述第二中间层的材料包括:氮化硼BN、有机半导体及Si3N4中的任意一种。
5.如权利要求1所述的方法,其特征在于,所述第二中间层的厚度为2~10nm。
6.如权利要求1所述的方法,其特征在于,所述阻变层的材料包括:氧化铪HfO2、氧化钨WO3及氧化钽Ta2O5中的任意一种。
7.如权利要求1所述的方法,其特征在于,所述第一电极层的材料包括铜Cu或银Ag。
8.如权利要求1所述的方法,其特征在于,所述第二电极层的材料包括:金Au或铂Pt。
CN201811239346.1A 2018-10-23 2018-10-23 一种阻变存储器的制备方法 Active CN109524544B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811239346.1A CN109524544B (zh) 2018-10-23 2018-10-23 一种阻变存储器的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811239346.1A CN109524544B (zh) 2018-10-23 2018-10-23 一种阻变存储器的制备方法

Publications (2)

Publication Number Publication Date
CN109524544A CN109524544A (zh) 2019-03-26
CN109524544B true CN109524544B (zh) 2022-10-21

Family

ID=65772310

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811239346.1A Active CN109524544B (zh) 2018-10-23 2018-10-23 一种阻变存储器的制备方法

Country Status (1)

Country Link
CN (1) CN109524544B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021054898A1 (en) * 2019-09-18 2021-03-25 Agency For Science, Technology And Research A RESISTIVE MEMORY DEVICE STRUCTURE BASED ON STACKED LAYERS OF NANOCRYSTALLINE TMDCs
CN110752291B (zh) * 2019-09-18 2023-04-18 杭州未名信科科技有限公司 一种侧壁电极阻变存储结构及其制备方法
CN111916558B (zh) * 2020-07-29 2023-06-27 桂林电子科技大学 一种以h-BN作为中间插层的忆阻器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569650A (zh) * 2012-01-20 2012-07-11 北京大学 一种小尺寸阻变存储器及其制备方法
JP5783961B2 (ja) * 2012-07-09 2015-09-24 株式会社東芝 不揮発性記憶装置
KR20160063067A (ko) * 2014-11-26 2016-06-03 에스케이하이닉스 주식회사 저항 메모리 소자 및 그 제조 방법
CN105990519B (zh) * 2015-02-05 2019-02-01 中国科学院微电子研究所 非挥发性阻变存储器件及其制备方法
CN104659208A (zh) * 2015-02-05 2015-05-27 中国科学院微电子研究所 非挥发性阻变存储器件及其制备方法
CN105990520A (zh) * 2015-02-05 2016-10-05 中国科学院微电子研究所 非挥发性阻变存储器件及其制备方法
CN107123732B (zh) * 2017-04-20 2019-06-21 中国科学院微电子研究所 磁性纳米线器件、其制作方法与磁性纳米线的构筑方法

Also Published As

Publication number Publication date
CN109524544A (zh) 2019-03-26

Similar Documents

Publication Publication Date Title
US10224370B2 (en) Device switching using layered device structure
CN105990519B (zh) 非挥发性阻变存储器件及其制备方法
CN109524544B (zh) 一种阻变存储器的制备方法
US9082973B2 (en) Resistance random access memory device
US9246085B1 (en) Shaping ReRAM conductive filaments by controlling grain-boundary density
US9281476B2 (en) Resistive memory and method for fabricating the same
US9040948B2 (en) Nanoscale switching device
US10134983B2 (en) Nonvolatile resistive switching memory device and manufacturing method thereof
CN103907192A (zh) 具有合金化电极的电阻切换器件及其形成方法
CN104969374A (zh) 具有开关层和中间电极层的电阻开关器件及其形成方法
US20110007555A1 (en) Resistance change element, semiconductor memory device, manufacturing method and driving method thereof
CN104810476A (zh) 非挥发性阻变存储器件及其制备方法
US20130009128A1 (en) Nanoscale switching device
CN104659208A (zh) 非挥发性阻变存储器件及其制备方法
US11258009B2 (en) Switching atomic transistor and method for operating same
US20090302301A1 (en) Resistance ram device having a carbon nano-tube and method for manufacturing the same
CN109920911B (zh) 阻变存储器的制备方法
US10535818B2 (en) Resistance change memory device
CN109585648B (zh) 一种阻变存储器
US20150076438A1 (en) Non-volatile resistive memory cells
TWI571971B (zh) 非揮發性記憶體元件
CN102487122A (zh) 非挥发性电阻转变存储器及其制备方法
KR20210061048A (ko) 초박막 하이브리드 메모리 소자 및 이를 포함하는 수직형 3차원 적층구조 메모리 어레이

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant