KR20210061048A - 초박막 하이브리드 메모리 소자 및 이를 포함하는 수직형 3차원 적층구조 메모리 어레이 - Google Patents

초박막 하이브리드 메모리 소자 및 이를 포함하는 수직형 3차원 적층구조 메모리 어레이 Download PDF

Info

Publication number
KR20210061048A
KR20210061048A KR1020190148799A KR20190148799A KR20210061048A KR 20210061048 A KR20210061048 A KR 20210061048A KR 1020190148799 A KR1020190148799 A KR 1020190148799A KR 20190148799 A KR20190148799 A KR 20190148799A KR 20210061048 A KR20210061048 A KR 20210061048A
Authority
KR
South Korea
Prior art keywords
layer
memory
ultra
electrode
memory device
Prior art date
Application number
KR1020190148799A
Other languages
English (en)
Other versions
KR102288253B1 (ko
Inventor
황현상
성창혁
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020190148799A priority Critical patent/KR102288253B1/ko
Publication of KR20210061048A publication Critical patent/KR20210061048A/ko
Application granted granted Critical
Publication of KR102288253B1 publication Critical patent/KR102288253B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H01L45/08—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies

Abstract

본 발명은 이종 박막을 적층하여 스위치와 메모리 특성을 동시에 나타내는 약 10 nm의 두께의 초박막 하이브리드 메모리 소자 및 이를 포함하는 수직형 3차원 적층구조 메모리 어레이에 관한 것이다. 본 발명에 따르면, 스위칭층과 메모리층을 원자층 증착법(ALD)으로 10nm 미만으로 형성시키되, 최적 두께를 갖는 초박막 하이브리드 메모리 소자는 낮은 오프 전류, 낮은 리셋 전류, 및 높은 온/오프 비율을 가진 뛰어난 성능을 나타내며, 제2 전극보다 낮은 전극 전위값을 갖는 금속 버퍼층의 삽입으로, 우수한 균일성 및 보유 특성을 나타낸다.

Description

초박막 하이브리드 메모리 소자 및 이를 포함하는 수직형 3차원 적층구조 메모리 어레이{Ultra-thin film hybrid memory device and vertically 3D stacked-structure memory array comprising the same}
본 발명은 스토리지 클래스 메모리로 활용될 수 있는 하이브리드 메모리 소자에 관한 것으로, 더욱 상세하게는 이종 박막을 적층하여 스위치와 메모리 특성을 동시에 나타내는 약 10 nm의 두께의 초박막 하이브리드 메모리 소자 및 이를 포함하는 수직형 3차원 적층구조 메모리 어레이에 관한 것이다.
메모리 반도체 업계의 오래된 화두는 DRAM과 NAND의 장점과 단점을 보완할 수 있는 새로운 메모리의 필요성이다. DRAM은 속도가 NAND와는 비교할 수 없을 정도로 빠르지만, 휘발성(Volatile Memory)이기 때문에, 전원 공급이 중단되면 데이터가 모두 사라진다. DRAM은 전원을 항상 공급해야 하기 때문에 작업을 하지 않을 때에도 전력을 소비한다. NAND는 비휘발성(Non Volatile Momory)이라는 장점을 갖고 있지만, CPU와 DRAM과 비교하면 지나치게 느리다는 단점이 있다. 따라서 빠르고 영구적인, 비휘발성 메모리에 대한 니즈(needs)가 증가하고 있다.
스토리지 클래스 메모리(Storage class Memory, 이하 SCM)는 플래시(Flash) 메모리의 데이터 비휘발성 특성과 DRAM과 같은 고속의 데이터 쓰기/읽기 기능을 지원하는 byte 단위 접근이 가능한 메모리 기술을 말한다.
상기 SCM 구현을 위해 개발중인 대표적인 뉴메모리 소자는 STT-MRAM(Spin Transfer Torque - Magnetic RAM), RRAM(Resistive RAM), PRAM(Phase Change RAM) 등이 있으며, 이 중, 저항 변화 메모리(Resistance Random Access Memory, RRAM)는 낮은 생산 비용, 간단한 공정, 저전력, 빠른 읽기/쓰기 속도 등의 장점으로 인해 차세대 메모리 소자로 각광받고 있다. 또한 크로스포인트(cross-point) 구조를 이용하여 고집적화를 할 수 있기 때문에 최근 대용량의 메모리 소자의 요구로도 적합하다.
한편, 최근에는 저항 변화 메모리(ReRAM) 소자의 집적도를 향상시키기 위해 수평 방향으로 연장되는 복수의 수평 전극과 수직방향으로 연장되는 복수의 수직 전극이 크로스 포인트 구조에 배치되고, 크로스 포인트에 저항변화물질층을 형성한 메모리 소자가 제안되었다.
일본 공개특허공보2011-129639호에 제안된 저항변화 메모리 소자는 수평 방향으로 연장되는 복수의 수평 전극과 수직 방향으로 연장되는 복수의 수직 전극이 크로스 포인트 구조에 배치되는 저항 변화 메모리 소자로, 각 전극의 대향 영역에 정류 절연막, 도전층 및 저항 가변막이 설치되고, 정류 절연막은 수평 전극 및 수직 전극의 일측면에 접하여 설치되고, 저항 가변막은 수평 전극 및 수직 전극의 다른 방향의 측면에 접하여 설치되며, 도전층은 정류 절연막과 저항 가변막 사이에 설치되고, 수평 전극 방향 또는 수직 전극 방향의 단면에 있어서 인접하는 전극 간의 영역에서 분단되어 있다. 이와 같은 종래 기술은 수직형 전극과 수평 전극의 크로스 포인트에 저항 변화 메모리 셀을 형성하여 집적도를 향상시킬 수는 있지만, 여전히 제조 시 공정이 복잡하다는 단점이 있다.
도 1은 종래 저항 변화 메모리(RRAM)의 전압-전류 그래프이다.
종래 저항 변화 메모리(RRAM)는 도 1(a)에 나타낸 바와 같이, 높은 누설 전류가 흐르는 문제가 있으며, 이러한 누설 전류는 고집적화 어레이를 만드는데 문제가 된다. 이를 해결하기 위해 도 1(b)에 나타낸 바와 같이, 저항 변화 메모리에 트랜지스터 또는 다이오드와 같은 스위치 소자를 연결하여 사용하며, 상기 스위치 소자는 누설 전류를 줄여주는 역할을 한다. 이러한 소자를 보통 Selector-RRAM(1S-1R) 소자로 명명한다. 그러나, 트랜지스터는 펀치 스루(punch through)와 같은 단채널 효과(short channel effect)로 인해 소자 사이즈 감소에 한계가 있다. 또한, 다이오드는 한 방향으로만 전류를 흐르게 하므로, 저항 변화 소자와 같이 양 극성에서 저항 변화 특성을 나타내는 바이폴라 소자에는 적절하지 않은 단점이 있다. 이에 새로운 1S-1R 소자의 개발이 필요하다.
도 2는 고집적화 어레이를 만드는 일반적인 2가지 방법을 나타낸다.
도 2에 나타낸 바와 같이, 고집적화 어레이로는 (a) 수평형(Planar) 3차원 적층 구조와 (b) 수직형(Vertical) 3차원 적층 구조가 있다. 이 중, 수직형(Vertical) 3차원 적층 구조의 경우, 수직 전극으로 인해 한 번에 여러 층을 제작할 수 있어, 제작 비용 절감으로 고집적화에 더 용이한 장점이 있다.
도 3은 수직형(Vertical) 3차원 적층 구조의 메모리 소자의 개략도이다.
도 3에 나타낸 바와 같이, 수직형 3차원 적층 구조의 메모리 소자는 복수개의 원기둥 형태의 제1 전극 라인(워드 라인)이 기판과 수직 방향으로 형성되고, 상기 제1 전극 라인의 원기둥 표면을 감싸며 1R-1S 박막층이 형성되고, 상기 제1 전극 라인과 서로 교차되도록 제1 전극 라인과 수직 방향으로 복수개의 제2 전극 라인(비트 라인)이 형성되어, 상기 제1 전극 라인 및 상기 제2 전극 라인의 교차점에 1R-1S 박막층이 형성되어 있는 3차원의 크로스 포인트 구조를 형성한다. 이때, 워드 라인의 제1 전극은 일정한 간격을 유지하며 형성되기 때문에, 많은 소자의 집적을 위해서는 제1 전극과 상기 제1 전극을 둘러싸는 1R-1S 소자의 두께를 얇게 구현하는 것이 필요하다.
도 4는 기존에 보고된 1S-1R 소자의 두께를 표시한 것이다.
도 4에 나타낸 바와 같이, 종래의 메모리 소자는 중간 전극(middle electrode)가 필요한 경우도 있으므로, 실제 1S-1R 두께는 적어도 30 nm 이상이며, 상용화된 메모리 소자는 평균 100 nm 이상으로 매우 두꺼운 편이다. 그러나 이렇게 메모리 소자의 두께가 두껍게 되면 고집적화가 어려운 문제가 있다.
1. 일본 공개특허공보2011-129639호
따라서 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 본 발명의 제1 목적은 원자층 증착법을 이용하여 1S-1R 두께를 약 10 nm 정도의 초박막으로 형성하되, 초저전력으로 메모리 및 스위치 특성을 나타내고, 누설전류가 차단된 초박막 하이브리드 메모리 소자를 제공하는 것이다.
본 발명의 제2 목적은 상기 초박막 하이브리드 메모리 소자를 포함하는 수직형 3차원 적층 구조 메모리 어레이를 제공하는 것이다.
상기 제1 목적을 달성하기 위하여, 본 발명은 제1 전극, 스위칭층, 메모리층 및 제2 전극이 차례로 적층되어 형성되되, 상기 스위칭층은 4~6 nm 두께를 가지고, 금속 이온의 이동도(mobility)가 높은 GeS, GeS2, AgS2, CuS2, TiO2 또는 HfO2를 포함하고, 상기 메모리층은 4~8 nm 두께를 가지고, 금속 이온의 이동도가 낮은 SiO2, Al2O3 또는 ZrO2를 포함하는 것을 특징으로 하는 초박막 하이브리드 메모리 소자를 제공한다.
또한 바람직하게는, 상기 스위칭층은 TiO2이고, 상기 메모리층은 Al2O3일 수 있다.
또한 바람직하게는, 상기 제1 전극은 TiN, W, Pt, Ru 및 Ir로 이루어지는 군으로부터 선택되는 1종 이상일 수 있다.
또한 바람직하게는, 상기 제2 전극은 AgTe, Cu, Ag, Ni 및 Co로 이루어지는 군으로부터 선택되는 1종 이상일 수 있다.
또한 바람직하게는, 상기 메모리층과 상부전극 사이에 금속 버퍼층이 추가로 삽입될 수 있다.
또한 바람직하게는, 상기 금속 버퍼층은 Ti, Ta, Zn, Al 및 Hf로 이루어지는 군으로부터 선택되는 1종 이상일 수 있다.
또한 바람직하게는, 상기 금속 버퍼층의 두께는 2~5 nm일 수 있다.
또한 바람직하게는, 상기 스위칭층과 메모리층은 원자층 증착법(ALD)로 증착하여 두께를 조절할 수 있다.
또한, 상기 제2 목적을 달성하기 위하여, 본 발명은 기판에 대하여 수직 방향으로 형성된 복수개의 원기둥 형태의 제1 전극 라인; 각각의 상기 제1 전극 라인의 원기둥의 둘레를 감싸며 형성되며, 서로 접합된 메모리층과 스위치층을 포함하는 하이브리드 박막층; 및 상기 박막층 상에 제1 전극 라인과 교차하도록 형성된 복수개의 제2 전극 라인을 포함하며, 상기 스위칭층은 4~6 nm 두께를 가지고, 금속 이온의 이동도(mobility)가 높은 GeS, GeS2, AgS2, CuS2, TiO2 또는 HfO2를 포함하고, 상기 메모리층은 4~8 nm 두께를 가지고, 금속 이온의 이동도가 낮은 SiO2, Al2O3 또는 ZrO2를 포함하는 것을 특징으로 하는 수직형 3차원 적층구조 메모리 어레이를 제공한다.
또한 바람직하게는, 상기 스위칭층은 TiO2이고, 상기 메모리층은 Al2O3일 수 있다.
또한 바람직하게는, 상기 복수개의 제1 전극 라인 및 상기 복수개의 제2 전극 라인의 교차점에 상기 메모리층과 스위치층을 포함하는 박막층이 형성되어 있는 3차원의 크로스 포인트 구조를 형성할 수 있다.
또한 바람직하게는, 상기 스위칭층과 메모리층은 원자층 증착법(ALD)로 증착하여 두께를 조절할 수 있다.
또한 바람직하게는, 상기 메모리층과 제2 전극 라인 사이에 금속 버퍼층이 추가로 삽입될 수 있다.
또한 바람직하게는, 상기 금속 버퍼층은 Ti, Ta, Zn, Al 및 Hf로 이루어지는 군으로부터 선택되는 1종 이상일 수 있다.
또한 바람직하게는, 상기 금속 버퍼층의 두께는 2~5 nm일 수 있다.
본 발명에 따르면, 스위칭층과 메모리층을 원자층 증착법(ALD)으로 10nm 미만으로 형성시키되, 최적 두께를 갖는 하이브리드 메모리 소자는 낮은 오프 전류, 낮은 리셋 전류, 및 높은 온/오프 비율을 가진 뛰어난 성능을 나타내며, 제2 전극보다 낮은 전극 전위값을 갖는 금속 버퍼층의 삽입으로, 우수한 균일성 및 보유 특성을 나타낸다.
또한, 본 발명에 따른 하이브리드 메모리 소자의 어레이 시뮬레이션을 통해 뛰어난 읽기 및 쓰기 마진(Read/Write Margins) 및 초저전력 소비를 나타내므로 차세대 메모리 소자로서 유용하게 사용될 수 있으며, 초박막으로도 1S-1R 구현이 가능하므로 수직형 3차원 적층 구조에 적용할 수 있다.
본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 (a) 종래 저항 변화 메모리(RRAM)의 전압-전류 그래프 및 (b) 스위치층이 포함된 저항 변화 메모리의 전압-전류 그래프이다.
도 2는 고집적화 어레이를 만드는 일반적인 방법으로서, (a) 수평형(Planar) 3차원 적층 구조와 (b) 수직형(Vertical) 3차원 적층 구조를 나타낸다.
도 3은 본 발명의 일 실시예에 따른 수직형(Vertical) 3차원 적층 구조의 메모리 어레이를 나타내는 (a) 개략도, 및 (b) 평면도이다.
도 4는 기존에 보고된 스위치 소자와 메모리 소자를 포함하는 1S-1R 소자의 두께를 표시한 것이다.
도 5 및 도 6은 본 발명에 따른 하이브리드 메모리 소자의 읽기 동작시 나타나는 전류-전압 상태를 나타내는 그래프이다.
도 7은 본 발명의 일비교예에 따른 TiO2 층위에 GeS2 층이 증착된 메모리 소자와 본 발명의 일실시예에 따른 TiO2 층위에 Al2O3 층이 증착된 메모리 소자의 전류-전압(I-V) 특성을 나타내는 그래프이다.
도 8은 본 발명의 일실시예에 따른 하이브리드 메모리 소자에 있어서, TiO2 두께에 따른 (a) 양의 바이어스 인가시(셋 상태) 전류-전압 상태 그래프, (b) 저 저항상태의 문턱전압(Vth.LRS), 및 (c) 0.2V에서 오프-전류(Ioff)를 나타내는 그래프이다.
도 9는 본 발명의 일실시예에 따른 하이브리드 메모리 소자에 있어서, TiO2 두께에 따른 (a) 전류 정류(rectifying) 현상, (b) 음의 바이어스 인가시(리셋 상태) 전류-전압 상태 그래프, 및 (c) 리셋 전류(Ireset)를 나타내는 그래프이다.
도 10은 본 발명의 일실시예에 따른 초박막 하이브리드 메모리 소자에 있어서, Al2O3층의 두께에 따른 (a) 고 저항상태에서 전류-전압(I-V) 특성을 나타내는 그래프, 및 (b) 고 저항상태의 문턱전압(Vth.HRS)을 나타내는 그래프이다.
도 11은 본 발명의 일실시예에 따른 초박막 하이브리드 메모리 소자에 있어서, Al2O3층의 두께에 따른 (a) 음의 바이어스 인가시(리셋 상태) 고 저항상태의 문턱전압(Vth.HRS)의 변화를 나타내는 그래프, 및 (b) 리드 마진의 범위를 나타내는 그래프이다.
도 12는 (a) 본 발명의 일실시예에 따른 Ti 금속 버퍼층이 포함된 초박막 하이브리드 메모리 소자의 층별 두께, 및 (b) Ti 금속 버퍼층의 유무에 따른 산포특성을 나타내는 그래프이다.
도 13은 (a) 본 발명의 일실시예에 따른 초박막 하이브리드 메모리 소자에 있어서, Ti 금속 버퍼층에 따른 전도성 필라멘트(CF)의 작용, 및 (b) Ti 금속 버퍼층 유무에 따른 데이터 보유 특성을 나타내는 그래프이다.
도 14는 본 발명에 따른 초박막 하이브리드 메모리 소자에 있어서, Ti 금속 버퍼층을 삽입시 턴-오프 속도를 나타낸다.
도 15는 본 발명에 따른 초박막 하이브리드 메모리 소자에 있어서, Ti 금속 버퍼층을 삽입시 읽기 마진를 나타낸다.
도 16은 본 발명에 따른 초박막 하이브리드 메모리 소자에 있어서, Ti 금속 버퍼층을 삽입시 온/오프 비를 나타낸다.
도 17은 본 발명에 따른 초박막 하이브리드 메모리 소자에 있어서, Ti 금속 버퍼층을 삽입시 내구성을 나타낸다.
도 18은 본 발명의 일실시예에 따른 1K 어레이로 제작된 초박막 하이브리드 메모리 소자의 전류-전압 특성(I-V)을 나타낸다.
도 19는 본 발명의 일실시예에 따른 1K 어레이로 제작된 초박막 하이브리드 메모리 소자의 산포특성을 나타낸다.
도 20은 본 발명에 따른 초박막 하이브리드 메모리 소자의 시뮬레이션을 위한 크로스 포인트의 개략도이다.
도 21은 본 발명의 일실시예에 따른 초박막 하이브리드 메모리 소자와 기존의 1S-1R 소자의 어레이 사이즈에 따른 센싱 마진을 나타내는 그래프이다.
도 22는 본 발명의 일실시예에 따른 초박막 하이브리드 메모리 소자와 기존의 1S-1R 소자의 어레이 사이즈에 따른 쓰기 마진을 나타내는 그래프이다.
도 23은 본 발명의 일실시예에 따른 초박막 하이브리드 메모리 소자와 기존의 1S-1R 소자의 어레이 사이즈에 따른 리셋 전력을 나타내는 그래프이다.
이하, 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 구현예 및 실시예를 상세히 설명한다.
그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 구현예 및 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본 명세서 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
[초박막 하이브리드 메모리 소자]
본 발명에 따른 초박막 하이브리드 메모리 소자는 저항 변화 메모리(RRAM) 종류 중 하나로서, 도 3을 참조하면, 제1 전극(110), 1S-1R 하이브리드 박막(120) 및 제2 전극(130)을 포함한다.
상기 제1 전극(110)은 하부 전극으로서, 당업계에서 통상적으로 사용하는 금속 도전체, 예를 들어 TiN, W, Pt, Ru 및 Ir로 이루어지는 군으로부터 선택되는 1종 이상을 사용할 수 있다. 상기 제1 전극은 당업계에서 통상적으로 사용하는 증착 방법, 예컨대 스퍼터링 증착법으로 기판 상에 증착할 수 있다.
상기 1S-1R 하이브리드 박막(120)은 스위치층(121)과 메모리층(122)의 이종박막이 결합된 것으로, 본 발명의 특징은 상기 스위칭층(121)과 메모리층(122)이 10 nm 미만인 초박막으로 구성되어 있다는 점이다.
이때, 상기 스위칭층(121)은 금속 이온의 이동도(mobility)가 높은 GeS, GeS2, AgS2, CuS2, TiO2 또는 HfO2를 포함할 수 있고, 문턱 스위칭 특성을 갖는다. 상기 문턱 스위칭 특성은 금속-절연체 전이 특성을 통해 나타낼 수 있다. 이러한 스위칭층(121)은 특정한 전압(문턱 전압) 이상에서, 전기 저항이 약 104 내지 105배 정도로 급격하게 감소할 수 있어, 절연체에서 금속으로 전이될 수 있다.
상기 스위칭층(121)의 문턱 스위칭 특성은 스위칭층의 두께에 따라 달라지며, 바람직한 문턱 스위칭 특성은 4 nm 이상의 두께에서 구현되었다. 따라서, 상기 스위칭층(121)의 두께는 4 nm 이상, 바람직하게는 4~6 nm일 수 있다. 만일, 상기 스위칭층(121)의 두께가 4 nm 미만이면 문턱 스위칭 특성이 나타나지 않으며, 6 nm를 초과하면 메모리층과의 하이브리드 박막 두께가 두꺼워지므로 3차원 적층 구조로 집적화하기가 어려운 문제가 있다.
상기 메모리층(122)은 금속 이온의 이동도가 상대적으로 낮은 SiO2, Al2O3 또는 ZrO2의 금속산화물을 포함할 수 있고, 메모리 스위칭 특성을 갖는다. 상기 메모리 스위칭 특성은 적당한 전기적 신호를 금속 산화물에 인가하면 금속 산화물의 고 저항상태(High Resistance State, HRS 또는 OFF state)에서 저 저항상태(Low Resistance State, LRS 또는 ON state), 또는 그 반대의 상태로 바뀌게 됨으로써 나타나게 된다.
도 5 및 도 6은 본 발명에 따른 하이브리드 메모리 소자의 읽기 동작시 나타나는 전류-전압 상태를 나타내는 그래프이다.
도 5는 전류-전압 상태에서 각 부분에 대한 명칭을 도식화 한 것이다.
도 5에 있어서, 상기 Ioff는 오프(OFF) 상태에서 흐르는 전류로서, 누설전류를 나타내고, Vth.HRS는 고 저항상태의 문턱 전압으로서, 상기 문턱 전압 이상의 전압 인가시 메모리층의 저항변화물질은 저 저항상태(LRS)로 변화하며, 셋(set) 동작이 수행되며, 소자가 온(ON) 상태가 된다.
Vth.LRS는 저 저항상태의 문턱 전압으로, 셋 방향과 반대 방향으로 전압을 인가하면, 리셋 전류(Ireset)가 형성되고, 저 저항상태의 문턱 전압(Vth.LRS) 이상의 리셋 전압이 인가되면 메모리층의 저항변화물질은 고 저항상태(HRS)로 변화하여, 소자가 오프(OFF) 상태가 된다.
Vread는 읽기 전압으로서, 상기 Vth.HRS와 Vth.LRS 사이에 형성된다.
도 6을 참조하면, 상기 하이브리드 메모리 소자는 초기에는 전도성 필라멘트(CF)가 상기 메모리층에 형성되지 않아, 고 문턱 전압을 가지는 고저항 상태(Vth.HRS)을 나타내나, 상기 소자에 양의 바이어스가 인가되면 저 문턱 전압을 갖는 저저항 상태(Vth.LRS)로 바뀌어, 제2 전극(상부 전극)에서 나온 금속 이온으로 인해 전도성 필라멘트(CF)는 전기적으로 먼저 메모리층(122)에 전기적으로 형성되고, 다음으로 스위치층(121)에 형성된다.
이때, 도 7에 나타낸 바와 같이, 메모리층은 스위치층보다 훨씬 더 낮은 작동 전압을 나타내는 것이 바람직한데, 이에 메모리층과 스위치층의 결합시 저 저항상태의 문턱전압(Vth.LRS) 및 고 저항상태의 문턱전압(Vth.HRS) 간의 차이(gap)가 크게 발생하여 메모리 창이 형성되어 안정한 읽기 마진을 성취할 수 있다.
상기 메모리층(122)의 메모리 스위칭 특성은 메모리층의 두께에 따라 달라지며, 바람직한 메모리 스위칭 특성은 4 nm 이상의 두께에서 구현되었다. 따라서, 상기 메모리층(122)의 두께는 4 nm 이상, 바람직하게는 4~8 nm일 수 있다. 만일, 상기 메모리층(122)의 두께가 4 nm 미만이면 메모리 스위칭 특성이 나타나지 않으며, 8 nm를 초과하면 스위치층과의 하이브리드 박막 두께가 두꺼워지므로 3차원 적층 구조로 집적화하기가 어려운 문제가 있다.
더욱 바람직하게는, 상기 스위칭층(121)은 TiO2이고, 상기 메모리층(122)은 Al2O3일 수 있다.
본 발명에 따른 초박막 하이브리드 메모리 소자에 있어서, 상기 스위칭층(121)과 메모리층(122)은 10 nm 미만의 초박막으로 박막을 형성하는 바, 원자층 증착법(ALD)로 증착하여 두께를 미세하게 조절할 수 있다.
상기 제2 전극(130)은 상부전극으로서, 산화물 박막층에 금속 필라멘트(CF)(123)를 형성시키기 위해 전기화학적으로 쉽게 용해될 수 있고, 산화물 박막과 약하게 상호작용하는 금속인 것이 바람직하고, 예를 들면 AgTe, Cu, Ag, Ni 및 Co로 이루어지는 군으로부터 선택되는 1종 이상일 수 있다
상기 제2 전극은 당업계에서 통상적으로 사용하는 증착 방법, 예컨대 스퍼터링 증착법으로 기판 상에 증착할 수 있다.
또한, 본 발명에 따름 초박막 하이브리드 메모리 소자에 있어서, 상기 메모리층(121)과 제2 전극(130) 사이에 금속 버퍼층(124)이 추가로 삽입될 수 있다.
제2 전극(상부 전극)에서 과도하게 금속 이온이 생성되어 메모리층에 주입되면 소자의 산포특성이 저하될수 있다. 이에 상기 금속 버퍼층(124)은 제2 전극보다 표준 전극 전위가 낮은 물질을 사용함으로써, 표준 전위 차이로 인해 제2 전극의 산화를 억제함으로써 안정적인 전도성 필라멘트를 형성하고, 이는 데이터 보유 특성을 증가시킬 수 있다. 또한 상기 금속 버퍼층이 통제된 이온 주입을 통해서 국부화된 영역 내에서만 전도성 필라멘트를 형성해서 산포특성이 향상된다.
상기 금속 버퍼층(124)으로 사용될 수 있는 물질은 제2 전극 보다 낮은 표준 전극 전위를 가지는 금속일 수 있으며, 예를 들면 Ti, Ta, Zn, Al 또는 Hf 등을 사용할 수 있으나, 이에 제한되는 것은 아니다.
상기 금속 버퍼층(124)의 두께는 2~5 nm인 것이 바람직한데, 만일, 상기 금속 버퍼층의 두께가 2 nm 미만으로 너무 얇을 경우에는 버퍼층의 역할을 제대로 수행하지 못하여, 소자를 반복적으로 동작시킬 경우, 제2 전극에서 발생하는 금속 이온이 과다하게 메모리층(산화물 박막)에 주입되어 Failure(stuck at on-state)가 발생할 수 있다. 반면, 만일 상기 금속 버퍼층의 두께가 5 nm를 초과하여 너무 두꺼울 경우에는 제2 전극에서 발생하는 금속 이온이 메모리층에 주입되지 못해서 소자를 반복적으로 동작시킬 경우 Failure(stuck at off-state)가 발생할 수 있다.
따라서, 적절한 두께로 금속 버퍼층이 삽입될 때, 통제된 이온 주입을 통해 안정적인 전도성 필라멘트를 형성할 수 있다.
본 발명에 따른 초박막 하이브리드 메모리 소자는 크로스 포인트 어레이 시뮬레이션에서 약 10 nm의 초박막을 가지면서도 종래의 우수한 소자 성능의 1S-1R 소자와 비교시 선택성 및 온/오프 비가 약 100배 이상 향상되고, 리드 마진이 약 3V로서 메모리창이 더욱 넓으며, 작동 전류는 1/4 크기로 저전류에서도 작동이 가능하고, 누설 전류는 1 nA 미만으로 누설 전류는 거의 발생하지 않고, 리셋 전류 또한 약 1 nA이므로 매우 뛰어난 소자 성능을 나타내며, 3차원 호환성이 가능하므로(하기 표 1 참조), 고집적화, 특히 수직형 3차원 적층 구조에 유용하게 적용될 수 있다.
[수직형 3차원 적층 구조 어레이]
또한, 본 발명은 상기 초박막 하이브리드 메모리 소자를 포함하는 수직형 3차원 적층 구조 어레이를 제공한다.
본 발명에 따른 수직형 3차원 적층 구조 어레이의 형태는 도 3을 참조하면, 기판에 대하여 수직 방향으로 형성된 복수개의 원기둥 형태의 제1 전극 라인(110); 각각의 상기 제1 전극 라인의 원기둥의 둘레를 감싸며 형성되며, 서로 접합된 메모리층과 스위치층을 포함하는 1S-1R 하이브리드 박막층(120); 및 상기 하이브리드 박막층 상에 제1 전극 라인과 교차하도록 형성된 복수개의 제2 전극 라인(130)을 포함하여 구성될 수 있다.
이때, 상기 복수개의 제1 전극 라인 및 상기 복수개의 제2 전극 라인의 교차점에 상기 메모리층과 스위치층을 포함하는 박막층이 형성되어 있는 3차원의 크로스 포인트 구조를 형성할 수 있다.
본 발명에 따른 수직형 3차원 적층 구조 어레이는 상술한 초박막 하이브리드 메모리 소자를 포함하는 것을 특징으로 하는 바, 제1 전극, 하이브리드 박막층 및 제2 전극의 구체적인 설명은 전술한 바와 같으므로 중복 기재를 피하기 위해 생략한다.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실험예(example)를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예에 의해 한정되는 것은 아니다.
< 제조예 1: 초박막 하이브리드 메모리 소자의 제작>
250 nm 비아-홀(via-hole) 내 Pt 하부 전극(BE) 상에 스위치층으로서 TiO2(4 nm) 및 메모리층으로서 Al2O3 (6 nm)을 원자층 증착(ALD) 시스템에 의해 순차적으로 증착하였다.
상기 메모리층 상에 Ag 타겟 및 Te 타겟으로부터 공-스퍼터링 기술을 이용하여 AgTe 상부 전극(TE)을 증착하였다.
<비교예 1>
상기 메모리층으로서 Al2O3 대신 GeS2를 사용하여 제조예 1과 동일한 방법으로 하이브리드 메모리 소자를 제작하였다.
<실험예 1 : 메모리층 재료가 하이브리드 메모리 소자에 미치는 영향>
일반적으로, 저항 변화 메모리(RRAM)에 있어서, 저 저항상태의 문턱전압(Vth.LRS) 및 고 저항상태의 문턱전압(Vth.HRS) 간의 차이(gap)이 클수록 메모리 창이 형성되며 읽기 작동이 가능해진다.
본 발명에 따른 하이브리드 메모리 소자에 있어서, 10 nm 미만의 초박막에서 메모리층의 특성을 나타내는 물질을 알아보기 위하여, 다음과 같은 실험을 수행하였다.
TiO2 층이 우수한 스위치 성능을 갖는 것은 이전 문헌[J. Song et al., IEEE Electron Device Lett.(2015)]을 통해 보고된 바가 있다. 이에, 상기 TiO2 층위에 적절한 메모리층을 적용하기 위해, Ag+ 이온의 이동도가 높은 GeS2 (high DAg) 층이 증착된 비교예 1의 소자와, Ag+ 이온의 이동도가 낮은 Al2O3 (low DAg) 층이 증착된 제조예 1의 소자에 대하여 전류-전압(I-V) 특성을 측정하여 그 결과를 도 7에 나타내었다.
도 7은 본 발명의 일비교예에 따른 TiO2 층위에 GeS2 층이 증착된 메모리 소자와 본 발명의 일실시예에 따른 TiO2 층위에 Al2O3 층이 증착된 메모리 소자의 전류-전압(I-V) 특성을 나타내는 그래프이다.
도 7에 나타낸 바와 같이, TiO2 층위에 GeS2 층이 증착된 비교예 1의 소자의 경우에는 Ag+ 이온의 이동도가 높아 TiO2 스위치 소자보다 훨씬 더 낮은 작동 전압을 나타내고, 이에 저 저항상태의 문턱전압(Vth.LRS) 및 고 저항상태의 문턱전압(Vth.HRS) 간의 차이(gap)가 거의 없으므로 메모리 창이 형성되지 않아 안정한 읽기 마진을 성취할 수 없었다.
그러나, 제조예 1의 Al2O3층은 10 nm의 초박막 두께임에도 불구하고 Ag+ 이온의 이동도가 낮아 TiO2 스위치층보다 훨씬 더 낮은 작동 전압을 나타내고, 이에 메모리층과 스위치층의 결합시 저 저항상태의 문턱전압(Vth.LRS) 및 고 저항상태의 문턱전압(Vth.HRS) 간의 차이(gap)가 크게 발생하여 메모리 창이 형성되어 안정한 읽기 마진을 성취할 수 있다.
이를 통해, 본 발명에 따른 하이브리드 메모리 소자에 있어서, 10 nm 미만의 초박막에서 메모리층의 특성을 나타내기 위하여는 상부전극에서 나오는 금속 이온의 이동도가 낮은 Al2O3와 같은 금속산화물을 사용하는 것이 바람직함을 알 수 있다.
< 실험예 2 : 스위치층의 두께가 하이브리드 메모리 소자의 전기적 특성에 미치는 영향>
본 발명에 따른 초박막 하이브리드 메모리 소자에 있어서, 스위치층의 두께가 미치는 영향을 알아보기 위하여 다음과 같은 실험을 수행하였다.
구체적으로, 제조예 1의 초박막 하이브리드 메모리 소자에 있어서, 메모리층의 두께는 6 nm로 고정시키고, 스위치층인 TiO2층의 두께를 원자층 증착법으로 2 nm에서 4 nm로 변화시키면서 소자의 저 저항상태의 문턱전압(Vth.LRS), 오프-전류(Ioff), 및 리셋 전류(Ireset)와 같은 스위칭 파라미터를 측정하여, 그 결과를 도 8 및 도 9에 나타내었다.
도 8은 본 발명의 일실시예에 따른 하이브리드 메모리 소자에 있어서, TiO2 두께에 따른 (a) 양의 바이어스 인가시(셋 상태) 전류-전압 상태 그래프, (b) 저 저항상태의 문턱전압(Vth.LRS), 및 (c) 0.2V에서 오프-전류(Ioff)를 나타내는 그래프이다.
도 8에 나타낸 바와 같이, 본 발명에 따른 하이브리드 메모리 소자에 있어서, 2nm 두께의 TiO2 층을 갖는 하이브리드 메모리 내에서는 문턱 스위칭이 관찰되지 않았으나, TiO2가 4nm 두께로 증가시 저 저항상태의 문턱전압(Vth.LRS)이 증가함으로써 스위칭 층으로서 작동이 이루어짐을 알 수 있으며, 오프-전류(Ioff)는 감소하는 것으로 나타났다. 상기 오프-전류의 감소는 누설 전류가 감소됨을 의미하므로, TiO2의 두께를 4 nm로 증가시킴으로써 누설 전류를 감소시키고 스위칭 층으로서의 기능을 수행함을 확인하였다. 따라서, 스위치층으로서 TiO2의 두께를 조절하여 10 nm 미만의 초박막에서도 스위치층의 기능을 수행할 수 있음을 확인하였다.
도 9는 본 발명의 일실시예에 따른 하이브리드 메모리 소자에 있어서, TiO2 두께에 따른 (a) 전류 정류(rectifying) 현상, (b) 음의 바이어스 인가시(리셋 상태) 전류-전압 상태 그래프, 및 (c) 리셋 전류(Ireset)를 나타내는 그래프이다.
도 9에 나타낸 바와 같이, 본 발명에 따른 하이브리드 메모리 소자에 있어서, TiO2 층 박막의 두께가 증가함에 따라 리셋 전류가 감소하는 경향을 나타내었으며, 이는 도 9(a)에 나타낸 바와 같이, TiO2 층 박막이 두꺼워지면서 전류를 정류하기 때문이다. 이렇게 리셋 전류가 감소하기 때문에 소자를 동작하기 위한 전력소모가 급격하게 낮아지므로, 전력소비가 줄어드는 효과가 있다.
따라서, 본 발명에 따른 초박막 하이브리드 메모리 소자에 있어서, 스위치층의 최적 두께는 4 nm 이상, 바람직하게는 4~6 nm일 수 있다.
< 실험예 3 : 메모리층의 두께가 하이브리드 메모리 소자의 전기적 특성에 미치는 영향>
본 발명에 따른 초박막 하이브리드 메모리 소자에 있어서, 메모리층의 두께가 미치는 영향을 알아보기 위하여 다음과 같은 실험을 수행하였다.
구체적으로, 제조예 1의 초박막 하이브리드 메모리 소자에 있어서, 스위치층의 두께는 4 nm로 고정시키고, 메모리층인 Al2O3층의 두께를 원자층 증착법으로 2 nm에서 6 nm로 변화시키면서 소자의 고 저항상태의 문턱전압(Vth.HRS), 읽기 마진(RM)과 같은 스위칭 파라미터를 측정하여, 그 결과를 도 10 및 도 11에 나타내었다.
도 10은 본 발명의 일실시예에 따른 하이브리드 메모리 소자에 있어서, Al2O3층의 두께에 따른 (a) 고 저항상태에서 전류-전압(I-V) 특성을 나타내는 그래프, 및 (b) 고 저항상태의 문턱전압(Vth.HRS)을 나타내는 그래프이다.
도 10에 나타낸 바와 같이, 본 발명에 따른 하이브리드 메모리 소자는 Al2O3층의 두께가 증가함에 따라 고 저항상태의 문턱전압(Vth.HRS)은 증가함을 알 수 있다.
도 11은 본 발명의 일실시예에 따른 하이브리드 메모리 소자에 있어서, Al2O3층의 두께에 따른 (a) 음의 바이어스 인가시(리셋 상태) 고 저항상태의 문턱전압(Vth.HRS)의 변화를 나타내는 그래프, 및 (b) 리드 마진의 범위를 나타내는 그래프이다.
도 11에 나타낸 바와 같이, 본 발명에 따른 하이브리드 메모리 소자는 Al2O3층의 두께가 증가함에 따라 리드 마진이 증가함으로써 읽기 영역 폭이 증가하였으며, 이로부터 메모리층으로서 Al2O3의 두께를 조절하여 10 nm 미만의 초박막에서도 메모리층의 기능을 수행할 수 있음을 확인하였다.
따라서, 본 발명에 따른 초박막 하이브리드 메모리 소자에 있어서, 스위치층의 최적 두께는 4 nm 이상, 바람직하게는 4~8 nm, 더욱 바람직하게는 6 nm일 수 있다.
< 제조예 2 : Ti 버퍼층을 포함하는 초박막 하이브리드 메모리 소자의 제작>
250 nm 비아-홀(via-hole) 내 Pt 하부 전극(BE) 상에 스위치층으로서 TiO2(4 nm) 및 메모리층으로서 Al2O3 (6 nm)을 원자층 증착(ALD) 시스템에 의해 순차적으로 증착하였다.
다음으로 스퍼터 공정에 의해 Ti 금속 버퍼층(2 nm)을 증착하였다. 그리고 Ag 타겟 및 Te 타겟으로부터 공-스퍼터링 기술을 이용하여 AgTe 상부 전극(TE)을 증착하였다.
<분석>
상기 제조예 2에서 제조된, Ti 금속 버퍼층이 삽입된 하이브리드 메모리 소자의 층별 두께를 도 12(a)에 나타내었다.
도 12(a)에 나타낸 바와 같이, 제조예 2의 하이브리드 메모리 소자는 메모리층으로서 Al2O3 층과 상부전극 사이에 Ti 금속 버퍼층이 성공적으로 삽입됨을 확인하였다
또한, 상기 제조예 1 및 제조예 2의 하이브리드 메모리 소자의 산포특성 도 12(b)에 나타내었다.
도 12(b)에 나타낸 바와 같이, Ti 금속 버퍼층이 없을 때 보다 Ti 금속 버퍼층을 삽입시 저 저항상태의 문턱전압의 산포특성은 0.25에서 0.16으로 줄어들고, 고 저항상태의 문턱전압의 산포특성은 0.14에서 0.07로 줄어듦으로써 산포특성이 개선됨을 확인하였다.
또한, Ti 금속 버퍼층의 유무에 따른 데이터 보유 특성을 측정하여 도 13에 나타내었다.
도 13(a)는 Ti 금속 버퍼층에 따른 전도성 필라멘트(CF)의 작용을 나타낸다.
Ti (-1.63) 및 Ag (0.79) 간의 표준 전극 전위에서의 차이는 Ag 필라멘트의 산화를 억제한다. 이에, 도 13(a)에 나타낸 바와 같이, Ti 금속 버퍼층을 삽입함으로써, 버퍼층 내의 Ti 금속이 표준 전위 차이로 인해 상부 전극의 Ag 금속이 Ag 이온으로 변환되는 것을 일부 차단하기 때문에, 통제된 이온 주입을 통해 국부화된 영역 내에서만 Ag 이온의 전도성 필라멘트(CF)가 형성됨에 의해, 안정적인 전도성 필라멘트를 형성하고, 이는 데이터 보유 특성을 증가시킬 수 있다.
도 13(b)는 Ti 금속 버퍼층의 유무에 따른 데이터 보유 특성을 나타낸다.
도 13(b)에 나타낸 바와 같이, Ti 금속 버퍼층의 삽입에 따라 Ea가 1.08eV에서 1.51eV로 증가함으로써 향상된 데이터 보유 특성이 관찰되었다.
따라서, 본 발명에 따른 초박막 하이브리드 메모리 소자는 Ti 금속 버퍼층을 추가적으로 삽입함으로써 향상된 데이터 보유 특성을 나타낼 수 있다.
도 14는 본 발명에 따른 초박막 하이브리드 메모리 소자에 있어서, Ti 금속 버퍼층을 삽입시 턴-오프 속도를 나타낸다.
도 15는 본 발명에 따른 초박막 하이브리드 메모리 소자에 있어서, Ti 금속 버퍼층을 삽입시 읽기 마진를 나타낸다.
도 16은 본 발명에 따른 초박막 하이브리드 메모리 소자에 있어서, Ti 금속 버퍼층을 삽입시 온/오프 비를 나타낸다.
도 17은 본 발명에 따른 초박막 하이브리드 메모리 소자에 있어서, Ti 금속 버퍼층을 삽입시 내구성을 나타낸다.
도 14 내지 17에 나타낸 바와 같이, 본 발명에 따른 초박막 하이브리드 메모리 소자는 Ti 금속 버퍼층 삽입을 통해 350ns의 합리적인 턴-오프 속도(도 14), 높은 읽기 마진(>1V)(도 15), 및 106 사이클 이상에도 높은 온/오프 비(>600)(도 16) 및 신뢰할만한 응력 내성(도 17)을 나타냄으로써 우수한 소자 특성을 가짐을 확인하였다.
< 제조예 3 : 1K 어레이 제작>
본 발명에 따른 초박막 하이브리드 메모리 소자의 크로스 포인트 어레이의 실현가능성을 확인하기 위하여, 소자 사이즈가 150 nm인 1K 어레이 하이브리드 메모리 소자를 하기와 같이 제작하였다.
구체적으로, 먼저 Si 기판 위에 열적 산화를 이용하여 SiO2를 형성하였다.
다음으로, 리소그래피 공정으로 1K 어레이 모양으로 패턴을 형성한 뒤 SiO2 위에 Ti 금속과 Pt 금속을 순서대로 증착하였다.
다음으로, 각각의 소자들을 분리시키기 위해 SiNx 물질을 전면적에 증착하고, 다시 리소그래피 공정을 이용하여 소자가 형성될 위치를 만들어 주기 위해 패턴을 형성한 뒤, 소자가 형성될 위치에 있는 SiNx 물질을 에칭을 통해 제거하였다.
이후, SiNx 물질이 제거된 부분에서 Pt 금속 상에 TiO2층 및 Al2O3층을 원자층 증착법(ALD)을 이용하여 각각 4 nm, 6 nm 두께로 순서대로 증착하였다.
마지막으로 상부전극으로서 Ag 층을 증착하여 1K 어레이를 제작하였다.
제작한 1K 어레이의 전기화학적 특성을 측정하여 각각 도 18 및 도 19에 나타내었다.
도 18은 본 발명에 따른 제조예 3의 초박막 하이브리드 메모리 소자의 전류-전압 특성(I-V)을 나타낸다.
도 18에 나타낸 바와 같이, 본 발명에 따른 초박막 하이브리드 메모리 소자는 1K 어레이로 제작시에도 1R-1S 소자와 동일한 전기화학적 특성을 나타냄을 확인하였다. 따라서, 본 발명에 따른 초박막 하이브리드 메모리 소자는 종래 1R-1S 소자를 대체하여 유용하게 사용될 수 있다.
도 19는 본 발명에 따른 제조예 3의 하이브리드 메모리 소자의 산포특성을 나타낸다.
도 19에 나타낸 바와 같이, 본 발명에 따른 초박막 하이브리드 메모리 소자는 1K 어레이로 제작시에도 저 저항상태의 문턱전압의 산포특성은 0.147이고, 고 저항상태의 문턱전압의 산포특성은 0.067로서 매우 낮은 값을 나타내므로, 소자 성능이 우수함을 확인하였다.
< 실험예 : 크로스 포인트 시뮬레이션>
본 발명에 따른 초박막 하이브리드 메모리 소자에 대하여 크로스 포인트 시뮬레이션을 수행하였다.
도 20은 본 발명에 따른 초박막 하이브리드 메모리 소자의 어레이 시뮬레이션을 위한 크로스 포인트의 개략도이다.
도 20을 참조하면, 상기 크로스 포인트는 다수의 워드 라인들과 다수의 비트 라인들로 구성되며, 워드 라인과 비트라인이 교차되는 영역에 메모리 셀이 배치된다. 각각의 메모리 셀은 스위치층과 메모리층을 가진다.
읽기 동작을 수행하기 위해서는 특정 전압차를 인가하여 저항 변화층의 저항 상태의 차이를 감지한다. 크로스-포인트 구조의 저항 변화 메모리 어레이에서 단위 셀에 읽기 동작을 수행하기 위해서는 비트 라인에 Vread/2 전압을 인가하고, 워드 라인에 -Vread/2를 인가한다. 따라서, 선택 셀에는 읽기 동작을 위한 Vread의 전압차가 인가된다. 다만, 일부 비선택 셀에도 Vread/2의 전압차가 인가된다. 이에, 도 20에 나타낸 바와 같이, 파란색 셀을 선택하여 전압 Va를 인가하여 읽고 쓸 때, 원치 않게 주변에 전압 Va/2으로 인가되는, 즉 Va의 반으로 인가되는 붉은색 셀이 형성될 수 있다.
메모리 어레이에서는 선택한 소자를 안정적으로 쓰고 읽을 수 있는지가 중요하다. 본 발명에 따른 초박막 하이브리드 메모리 소자에 있어서, 크로스 어레이 시뮬레이션을 통해 어레이 사이즈가 커짐에 따라 안정적으로 쓰고 읽을 수 있는지를 판단하는 파라미터로서 센싱 마진(sensing margin) 및 쓰기 마진(write margin)(Vdelivered/Vapplied)의 변화를 측정하고, 리셋 전력을 측정하였다.
상기 센싱 마진과 쓰기 마진이 커질수록 메모리 어레이에서 선택 셀에만 안정적으로 쓰고 읽을 수 있게 된다.
비교 대상으로, 종래 문헌[E. Cha et al., IEDM(2013)]에서 알려진 IMT-기반 하이브리드 소자(비교예 2) 및 종래 문헌 [M. Lee et al., IEDM(2012)]에서 알려진 OST-기반 1S-1R(비교예 3)을 사용하여 어레이 시뮬레이션을 수행하였으며, 그 결과를 도 21 내지 23 및 하기 표 1에 나타내었다.
1S-1R 메모리 소자
제조예 3 비교예 2 비교예 3
스위치 소자 TiO2(스위치층) NbO2 As-Te-Ge-Si-N
저항변화 소자 Al2O3(메모리층) Nb2O5 TaOx/Ta2O5
필름 두께 약 10 nm 약 10~30 nm 약 70 nm
3차원 호환성 O
(ALD)		 X
(PVD)		 X
(PVD)
선택성 >104 ~102 ~30
온/오프 비 ~104 ~10 ~10
읽기 마진
(read margin)		 ~3V ~0.3V ~1.5V
작동 전류 ~50 μA ~200 μA ~200 μA
1/2 Vset에서 Ioff <1nA ~7μA ~2μA
Ireset max ~1nA ~200μA ~170μA
도 21은 본 발명의 일실시예에 따른 초박막 하이브리드 메모리 소자와 기존의 1S-1R 소자의 어레이 사이즈에 따른 센싱 마진을 나타내는 그래프이다.
도 22는 본 발명의 일실시예에 따른 초박막 하이브리드 메모리 소자와 기존의 1S-1R 소자의 어레이 사이즈에 따른 쓰기 마진을 나타내는 그래프이다.
도 23은 본 발명의 일실시예에 따른 초박막 하이브리드 메모리 소자와 기존의 1S-1R 소자의 어레이 사이즈에 따른 리셋 전력을 나타내는 그래프이다.
표 1에 나타낸 바와 같이, 본 발명에 따른 초박막 하이브리드 메모리 소자는 크로스 포인트 어레이 시뮬레이션에서 약 10 nm의 초박막을 가지면서도 종래의 우수한 소자 성능의 1S-1R 소자와 비교시 선택성 및 온/오프 비가 약 100배 이상 향상되고, 리드 마진이 약 3V로서 메모리창이 더욱 넓으며, 작동 전류는 1/4 크기로 저전류에서도 작동이 가능하고, 누설 전류는 1 nA 미만으로 누설 전류는 거의 발생하지 않고, 리셋 전류 또한 약 1 nA이므로 매우 뛰어난 소자 성능을 나타내며, 3차원 호환성이 가능하다.
또한, 도 21 내지 23에 나타낸 바와 같이, 종래의 1S-1R 소자는 어레이 사이즈가 커질수록 센싱 마진과 쓰기 마진이 급격하게 저하되는 것으로 나타났으나, 본 발명에 따른 초박막 하이브리드 메모리 소자는 어레이 사이즈가 커져도 센싱 마진 및 쓰기 마진이 100% 상태로 유지됨으로써 안정적인 센싱 마진 및 쓰기 마진을 유지하였으며, 리셋 전력 또한 종래 1S-1R 소자보다 1/102~1/104로 줄어듦으로써 초저전력으로 사용이 가능함을 알 수 있다.
따라서, 본 발명에 따른 본 발명에 따른 초박막 하이브리드 메모리 소자는 고집적화에도 우수한 소자 성능을 나타내므로, 고집적화, 특히 수직적 3차원 적층 구조 어레이에 유용하게 적용될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
110: 제1 전극(하부 전극) 120: 1S-1R 하이브리드 박막
121: 스위치층 122: 메모리층
123: 전도성 필라멘트 124: 금속 버퍼층
130: 제2 전극(상부 전극)

Claims (15)

  1. 제1 전극, 스위칭층, 메모리층 및 제2 전극이 차례로 적층되어 형성되되,
    상기 스위칭층은 4~6 nm 두께를 가지고, 금속 이온의 이동도(mobility)가 높은 GeS, GeS2, AgS2, CuS2, TiO2 또는 HfO2를 포함하고,
    상기 메모리층은 4~8 nm 두께를 가지고, 금속 이온의 이동도가 낮은 SiO2, Al2O3 또는 ZrO2를 포함하는 것을 특징으로 하는 초박막 하이브리드 메모리 소자.
  2. 제1항에 있어서,
    상기 스위칭층은 TiO2이고, 상기 메모리층은 Al2O3인 것을 특징으로 하는 초박막 하이브리드 메모리 소자.
  3. 제1항에 있어서,
    상기 제1 전극은 TiN, W, Pt, Ru 및 Ir로 이루어지는 군으로부터 선택되는 1종 이상인 것을 특징으로 하는 초박막 하이브리드 메모리 소자.
  4. 제1항에 있어서,
    상기 제2 전극은 AgTe, Cu, Ag, Ni 및 Co로 이루어지는 군으로부터 선택되는 1종 이상인 것을 특징으로 하는 초박막 하이브리드 메모리 소자.
  5. 제1항에 있어서,
    상기 메모리층과 상부전극 사이에 금속 버퍼층이 추가로 삽입되는 것을 특징으로 하는 초박막 하이브리드 메모리 소자.
  6. 제5항에 있어서,
    상기 금속 버퍼층은 Ti, Ta, Zn, Al 및 Hf로 이루어지는 군으로부터 선택되는 1종 이상인 것을 특징으로 하는 초박막 하이브리드 메모리 소자.
  7. 제5항에 있어서,
    상기 금속 버퍼층의 두께는 2~5 nm인 것을 특징으로 하는 초박막 하이브리드 메모리 소자.
  8. 제1항에 있어서,
    상기 스위칭층과 메모리층은 원자층 증착법(ALD)로 증착하여 두께를 조절하는 것을 특징으로 하는 초박막 하이브리드 메모리 소자.
  9. 기판에 대하여 수직 방향으로 형성된 복수개의 원기둥 형태의 제1 전극 라인;
    각각의 상기 제1 전극 라인의 원기둥의 둘레를 감싸며 형성되며, 서로 접합된 메모리층과 스위치층을 포함하는 하이브리드 박막층; 및
    상기 박막층 상에 제1 전극 라인과 교차하도록 형성된 복수개의 제2 전극 라인을 포함하며,
    상기 스위칭층은 4~6 nm 두께를 가지고, 금속 이온의 이동도(mobility)가 높은 GeS, GeS2, AgS2, CuS2, TiO2 또는 HfO2를 포함하고,
    상기 메모리층은 4~8 nm 두께를 가지고, 금속 이온의 이동도가 낮은 SiO2, Al2O3 또는 ZrO2를 포함하는 것을 특징으로 하는 수직형 3차원 적층구조 메모리 어레이.
  10. 제9항에 있어서,
    상기 스위칭층은 TiO2이고, 상기 메모리층은 Al2O3인 것을 특징으로 하는 수직형 3차원 적층구조 메모리 어레이.
  11. 제9항에 있어서,
    상기 복수개의 제1 전극 라인 및 상기 복수개의 제2 전극 라인의 교차점에 상기 메모리층과 스위치층을 포함하는 박막층이 형성되어 있는 3차원의 크로스 포인트 구조를 형성하는 것을 특징으로 하는 수직형 3차원 적층구조 메모리 어레이.
  12. 제9항에 있어서,
    상기 스위칭층과 메모리층은 원자층 증착법(ALD)로 증착하여 두께를 조절하는 것을 특징으로 하는 수직형 3차원 적층구조 메모리 어레이.
  13. 제9항에 있어서,
    상기 메모리층과 제2 전극 라인 사이에 금속 버퍼층이 추가로 삽입되는 것을 특징으로 하는 수직형 3차원 적층구조 메모리 어레이.
  14. 제13항에 있어서,
    상기 금속 버퍼층은 Ti, Ta, Zn, Al 및 Hf로 이루어지는 군으로부터 선택되는 1종 이상인 것을 특징으로 하는 수직형 3차원 적층구조 메모리 어레이.
  15. 제13항에 있어서,
    상기 금속 버퍼층의 두께는 2~5 nm인 것을 특징으로 하는 수직형 3차원 적층구조 메모리 어레이.
KR1020190148799A 2019-11-19 2019-11-19 초박막 하이브리드 메모리 소자 및 이를 포함하는 수직형 3차원 적층구조 메모리 어레이 KR102288253B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190148799A KR102288253B1 (ko) 2019-11-19 2019-11-19 초박막 하이브리드 메모리 소자 및 이를 포함하는 수직형 3차원 적층구조 메모리 어레이

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190148799A KR102288253B1 (ko) 2019-11-19 2019-11-19 초박막 하이브리드 메모리 소자 및 이를 포함하는 수직형 3차원 적층구조 메모리 어레이

Publications (2)

Publication Number Publication Date
KR20210061048A true KR20210061048A (ko) 2021-05-27
KR102288253B1 KR102288253B1 (ko) 2021-08-09

Family

ID=76135747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190148799A KR102288253B1 (ko) 2019-11-19 2019-11-19 초박막 하이브리드 메모리 소자 및 이를 포함하는 수직형 3차원 적층구조 메모리 어레이

Country Status (1)

Country Link
KR (1) KR102288253B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100116826A (ko) * 2009-04-23 2010-11-02 광주과학기술원 선택소자 및 3차원 구조 저항 변화 메모리 소자를 갖는 저항 변화 메모리 소자 어레이, 전자제품 및 소자 어레이 제조방법
JP2011129639A (ja) 2009-12-16 2011-06-30 Toshiba Corp 抵抗変化型メモリセルアレイ
KR20120078853A (ko) * 2011-01-03 2012-07-11 서울대학교산학협력단 저항 변화 메모리 소자
US20130328005A1 (en) * 2012-06-07 2013-12-12 Yoocheol Shin Three-dimensional resistive random access memory devices, methods of operating the same, and methods of fabricating the same
KR101457812B1 (ko) * 2013-08-19 2014-11-05 포항공과대학교 산학협력단 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자, 이의 제조방법 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이
US20150263070A1 (en) * 2014-03-17 2015-09-17 SK Hynix Inc. Electronic device and method for fabricating the same
KR20190108752A (ko) * 2018-03-15 2019-09-25 에스케이하이닉스 주식회사 3차원 수직 교차점 구조의 다층 시냅스 가중치 소자 및 그 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100116826A (ko) * 2009-04-23 2010-11-02 광주과학기술원 선택소자 및 3차원 구조 저항 변화 메모리 소자를 갖는 저항 변화 메모리 소자 어레이, 전자제품 및 소자 어레이 제조방법
JP2011129639A (ja) 2009-12-16 2011-06-30 Toshiba Corp 抵抗変化型メモリセルアレイ
KR20120078853A (ko) * 2011-01-03 2012-07-11 서울대학교산학협력단 저항 변화 메모리 소자
US20130328005A1 (en) * 2012-06-07 2013-12-12 Yoocheol Shin Three-dimensional resistive random access memory devices, methods of operating the same, and methods of fabricating the same
KR101457812B1 (ko) * 2013-08-19 2014-11-05 포항공과대학교 산학협력단 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자, 이의 제조방법 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이
US20150263070A1 (en) * 2014-03-17 2015-09-17 SK Hynix Inc. Electronic device and method for fabricating the same
KR20190108752A (ko) * 2018-03-15 2019-09-25 에스케이하이닉스 주식회사 3차원 수직 교차점 구조의 다층 시냅스 가중치 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR102288253B1 (ko) 2021-08-09

Similar Documents

Publication Publication Date Title
US7521704B2 (en) Memory device using multi-layer with a graded resistance change
CN102986048B (zh) 具有电阻开关层以及侧向布置的存储单元
US10186658B2 (en) Memory device and method of manufacturing memory device
JP5783961B2 (ja) 不揮発性記憶装置
US9177998B2 (en) Method of forming an asymmetric MIMCAP or a Schottky device as a selector element for a cross-bar memory array
EP1858074A2 (en) Nonvolatile memory device using oxygen-deficient metal oxide layer and method of manufacturing the same
US20060113614A1 (en) Nonvolatile memory device and method including resistor and transistor
CN103907192A (zh) 具有合金化电极的电阻切换器件及其形成方法
KR101457812B1 (ko) 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자, 이의 제조방법 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이
US9865809B2 (en) Nonvolatile resistance change element
US20130214235A1 (en) Resistive memory having rectifying characteristics or an ohmic contact layer
US11258009B2 (en) Switching atomic transistor and method for operating same
CN101599529A (zh) 具有纳米碳管的阻抗随机存储器件及其制造方法
US20210257409A1 (en) Nonvolatile memory device having resistance change layer and method of operating the same
US20060255329A1 (en) Memory cell, memory device and method for the production thereof
US9214230B2 (en) Resistive random access memory cell structure with reduced programming voltage
KR20120050870A (ko) 저항 변화 메모리 소자 및 저항 변화 메모리 소자 크로스 포인트 어레이
US10535818B2 (en) Resistance change memory device
KR101416243B1 (ko) 상보적 저항 스위칭 메모리 소자 및 그 제조방법
US20230070508A1 (en) Increasing selector surface area in crossbar array circuits
KR102288253B1 (ko) 초박막 하이브리드 메모리 소자 및 이를 포함하는 수직형 3차원 적층구조 메모리 어레이
CN110931637A (zh) 一种具有新型结构与材料的选通管的制备方法
KR101445568B1 (ko) 비선형 특성을 향상시킨 저항 스위칭 메모리 소자 및 그 제조 방법
KR101471971B1 (ko) 다층 터널 배리어 선택 소자를 이용한 비선형 저항 스위칭 메모리 소자 및 그 제조방법
US10297748B2 (en) Three-terminal atomic switching device and method of manufacturing the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant