CN101599529A - 具有纳米碳管的阻抗随机存储器件及其制造方法 - Google Patents

具有纳米碳管的阻抗随机存储器件及其制造方法 Download PDF

Info

Publication number
CN101599529A
CN101599529A CNA2009100077784A CN200910007778A CN101599529A CN 101599529 A CN101599529 A CN 101599529A CN A2009100077784 A CNA2009100077784 A CN A2009100077784A CN 200910007778 A CN200910007778 A CN 200910007778A CN 101599529 A CN101599529 A CN 101599529A
Authority
CN
China
Prior art keywords
bottom electrode
cnt
tube
impedance
carbon nano
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2009100077784A
Other languages
English (en)
Inventor
黄允泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101599529A publication Critical patent/CN101599529A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Abstract

本发明揭示了阻抗随机存储器件(ReRAM)及其制造方法。该阻抗随机存储器件能展现出改进的设置阻抗分布和重置阻抗分布。该阻抗随机存储器件包括下电极接触和二元氧化层，该下电极接触至少有一个纳米碳管；该二元氧化层在该下电极接触的上方形成。该二元氧化层用于依据其二种不同的阻抗状态而储存信息。

Description

具有纳米碳管的阻抗随机存储器件及其制造方法
技术领域
本发明涉及存储器件，特别是，具有改进设置阻抗分布和重置阻抗分布的阻抗随机存储器件(ReRAM)及其制造方法。
通常，存储器件大部分被区分为当电源中断时会丧失储存数据的挥发性随机存储器(RAM，random access memory)，以及即使当电源中断时仍可持续保持已储存数据的非挥发性只读存储器(ROM，read-only memory)。随机存储器(RAM)包括动态随机存取存储器(DRAM，dynamic RAM)和静态随机存储器(SRAM，static RAM)，而只读存储器(ROM)包括闪存，例如电可擦除可编程只读存储器(EERROM，electrically erasable andprogrammable ROM)。
由现有技术可知，虽然动态随机存取存储器(DRAM)为极好的存储器件，但是几乎所有的存储器件还必须具备高电荷储存性能。结果，由于必须增加电极的表面区域，难以获得高集成度的动态随机存取存储器(DRAM)。再者，在闪存器件中，由于两个栅极相互堆叠，因此与源极电压相比，需要更高的操作电压。结果，由于需要单独的附加电路以形成写入和删除操作所需的电压，在闪存器件中难以达到高集成度。
由于上述限制，已有相当多的研究在发展新的具有简单配置的存储器件，以期能够达到高集成度，并且保留想要的非挥发性存储器件的性能。目前，众所期待的新的下一代存储器件包括相变随机存储器(PRAM)、阻抗(或者电阻)随机存储器(ReRAM)及磁性随机存储器(MRAM)。所述阻抗随机存储器为具有能够依据两种不同阻抗状态来储存数据的二元过渡金属氧化物(以下简称“二元氧化层”，又称双氧化层)的存储器件。该阻抗随机存储器(ReRAM)具有非挥发性存储器件的特性以及结构简单的先天优势。
上述阻抗随机存储器(ReRAM)，在将任一电信号施加于该二元氧化层时，通过将不导电的高阻抗截止(OFF)状态转变为导电的低阻抗导通(ON)状态，可用于将数据储存于该二元氧化层。
具体地讲，图1是显示阻抗随机存储器件(ReRAM)的驱动操作的视图。如图所示，当将特定电压施加至二元氧化层时，该二元氧化层即由低阻抗状态转变为高阻抗状态。由于此阻抗转变，在施加相同的电压下电流下降。在此程序施加的电流又叫作“重置电流(Ireset)”。当任选电压被施加于转变为高阻抗状态的二元氧化层时，该二元氧化层又由高阻抗状态转变回到低阻抗状态，导致电流增加。在此程序期间施加的电流又叫作“设置电流(Iset)”。因此，该阻抗随机存储器件(ReRAM)能够依据二元氧化层的电阻率状态而储存数据。该阻抗随机存储器件(ReRAM)的二元氧化层的电阻率状态可为不可导电或是可导电。
而且，减少阻抗随机存储器件(ReRAM)的重置电流是极为重要的。尤其，希望能够改进设置阻抗分布和重置阻抗分布。
然而，现有的阻抗随机存储器件(ReRAM)出现很多严重问题，施加给二元氧化层的设置/重置电压(Vset/Vreset)的分布上差别极大，而且设置/重置电阻(Rset/Rreset)的分布也不规律。
发明内容
本发明的具体实施例针对具有改进设置阻抗分布和重置阻抗分布的阻抗随机存储器件及其制造方法。
本发明的具体实施例还针对能减少重置电流的阻抗随机存储器件及其制造方法。
本发明的具体实施例还针对通过减少重置电流及改进设置阻抗分布和重置阻抗分布，能够增加感测边界(sensing margin)及提升可靠性的阻抗随机存储器件及其制造方法。
在另一具体实施例中，阻抗随机存储器件包括下电极接触；以及在该下电极接触的上方形成并且依据两个不同的电阻率来储存数据的二元氧化层，其中该下电极接触包括至少一个纳米碳管。
该下电极接触可以由含有至少一个纳米碳管的单一层或含有金属层和至少一个纳米碳管的双层形成。
各纳米碳管可以由单壁纳米碳管或多壁纳米碳管形成。
在另一具体实施例中，阻抗随机存储器件包括在半导体基板上方形成的开关器件；与该开关器件相接并且由包括至少一个纳米碳管形成的下电极接触；在该下电极接触上方形成的二元氧化层；在该二元氧化层上方形成的上电极；以及与上电极接触的金属布线。
该开关器件可为晶体管。
该下电极接触可以由含有至少一个纳米碳管的单一层或含有金属层和至少一个纳米碳管的双层形成。
各纳米碳管由单壁纳米碳管或多壁纳米碳管形成。
该二元氧化层可以包括氧化镍(NiO)、二氧化钛(TiO2)、二氧化锌(ZnO2)、二氧化锆(ZrO2)、五氧化二铌(Nb2O5)、氧化铝(Al2O3)及五氧化二钽(Ta2O5)中的任何一个。
该二元氧化层可具有由钛(Ti)、镍(Ni)、铝(Al)、金(Au)、铂(Pt)、银(Ag)、锌(Zn)及钴(Co)中的任何一个组成的掺杂物。
该上电极可以由铂(Pt)、镍(Ni)、钨(W)、金(Au)、银(Ag)、铜(Cu)、锌(Zn)、铝(Al)、钽(Ta)、钌(Ru)、铱(Ir)或其合金形成。
该阻抗随机存储器件还可以包括在该下电极接触和二元氧化层之间形成的下电极。
该下电极可以由铂(Pt)、镍(Ni)、钨(W)、金(Au)、银(Ag)、铜(Cu)、锌(Zn)、铝(Al)、钽(Ta)、钌(Ru)、铱(Ir)或其合金形成。
另一具体实施例是制造阻抗随机存储器件的方法，包括：形成下电极接触；以及形成根据在下电极接触上方的两个不同阻抗状态而储存信息的二元氧化层，其中该下电极接触形成为包括至少一个纳米碳管。
该下电极接触可以由含有至少一个纳米碳管的单一层或含有金属层和至少一个纳米碳管的双层形成。
该纳米碳管可以由单壁纳米碳管或多壁纳米碳管形成。
在另一具体实施例中，阻抗随机存储器件的制造方法包括：在与开关器件一起设置的半导体基板的上方，形成具有接触孔的绝缘层；在该接触孔中，形成包括至少一个纳米碳管的下电极接触；在该下电极接触的上方，形成具有二元氧化层和上电极的堆叠图案；以及形成接触该堆叠图案的金属布线。
上述制造阻抗随机存储器件方法还可以包括：在形成具有接触孔的绝缘层的步骤之后以及形成下电极接触的步骤之前，在该接触孔中沉积触媒层。
该触媒层可以由镍(Ni)、铁(Fe)、钴(Co)、铂(Pt)、钼(Mo)、钨(W)、钇(Yt)、金(Au)、钯(Pd)、钌(Ru)、及锰(Mn)中的任何一个或其合金形成。
该触媒层形成的厚度可以为3至50纳米(nm)。
该下电极接触可以由含有至少一个纳米碳管的单一层或含有金属层和至少一个纳米碳管的双层形成。
该纳米碳管可以由单壁纳米碳管或多壁纳米碳管形成。
该二元氧化层可以包括氧化镍(NiO)、二氧化钛(TiO2)、二氧化锌(ZnO2)、二氧化锆(ZrO2)、五氧化二铌(Nb2O5)、氧化铝(Al2O3)及五氧化二钽(Ta2O5)中的任何一个。
该二元氧化层可掺杂钛(Ti)、镍(Ni)、铝(Al)、金(Au)、铂(Pt)、银(Ag)、锌(Zn)及钴(Co)中的任何一个。
该上电极可以由铂(Pt)、镍(Ni)、钨(W)、金(Au)、银(Ag)、铜(Cu)、锌(Zn)、铝(Al)、钽(Ta)、钌(Ru)及铱(Ir)或其合金形成。
上述制造阻抗随机存储器件的方法还可以包括：在形成下电极接触的步骤之后以及形成堆叠图案的步骤之前，形成下电极。
该下电极可以由铂(Pt)、镍(Ni)、钨(W)、金(Au)、银(Ag)、铜(Cu)、锌(Zn)、铝(Al)、钽(Ta)、钌(Ru)及铱(Ir)或其合金形成。
附图说明
图1是显示驱动阻抗随机存储器件的视图。
图2是显示根据本发明具体实施例的阻抗随机存储器件的剖面图。
图3是显示根据本发明的具体实施例的阻抗随机存储器件中的下电极接触范例的剖面图。
图4是显示根据本发明具体实施例的阻抗随机存储器件中的另一下电极接触范例的剖面图。
图5A至5D是显示根据本发明具体实施例的阻抗随机存储器件的制造方法步骤的剖面图。
图6是显示根据本发明另一具体实施例的阻抗随机存储器件的剖面图。
附图中器件名称与符号对照
134：位线
130：第二层间介电层
132：上电极接触
126：上电极
124：二元氧化层
122：下电极接触
H：孔洞
120：第二绝缘层
118a：源极线
118b：金属焊盘
114a：第一接触插塞
114b：第二接触插塞
112：第一层间介电层
102：栅极区
106：漏极区
104：源极区
110：晶体管的开关器件
100：半导体基板
F：形成电流路径的细丝
122b：纳米碳管
122a：金属层
128：下电极
具体实施方式
在下文，将参照附图详细说明本发明的各优选实施例。
图2是显示根据本发明具体实施例的阻抗随机存储器件的剖面图。如图所示，根据本发明具体实施例的阻抗随机存储器件包括：开关器件(switchingdevice)110，该开关器件包括晶体管；与该开关器件110电连接的下电极接触122及在该下电极接触122上方形成的二元氧化层124。
由晶体管结构形成的开关器件110包括栅极区102、源极区104及漏极区。该下电极接触122通过在使金属焊盘118b暴露而形成的孔洞H中垂直生长至少一个纳米碳管而形成。该二元氧化层124可以由氧化镍(NiO)、二氧化钛(TiO2)、二氧化锌(ZnO2)、二氧化锆(ZrO2)、五氧化二铌(Nb2O5)、氧化铝(Al2O3)及五氧化二钽(Ta2O5)中任何一个形成，并且具有可由钛(Ti)、镍(Ni)、铝(Al)、金(Au)、铂(Pt)、银(Ag)、锌(Zn)及钴(Co)中的任何一个形成的掺杂物。
在图2中，标号100表示半导体基板，标号112表示第一层间介电层，标号114a和114b表示第一和第二接触插塞，标号116表示第一绝缘层，标号118a表示源极线，标号120表示第二绝缘层，标号126表示上电极，标号130表示第二层间介电层，标号132表示上电极接触，而标号134表示位线。
在本发明的阻抗随机存储器件中，由于该下电极接触122由至少一个纳米碳管形成的因素，在二元氧化层中形成的纳米碳管细丝(filaments)的数量在操作时显著地减少。因此，有可能减少重置电流，并且改进设置阻抗分布和重置阻抗分布。
由于该二元氧化层为具有大阻抗的绝缘材料，于是二元氧化层当中的电流被认为应该相当的低。然而，当施加特定电压时，在此绝缘层中的导体形成另外的电流路径，例如纳米碳管细丝。此时，细丝的数量确定了在该下电极接触和二元氧化层之间的接触区。举例而言，该下电极接触和二元氧化层之间较小的接触区减少了二元氧化层内形成的细丝数量。
在此，该纳米碳管具有以纳米尺度直径圆形滚绕的石墨晶格，并且依据石墨晶格滚绕的角度和结构而展现金属或半导体特性。该纳米碳管可分为单壁纳米碳管和具有数个卷壁的多壁纳米碳管。同样，各纳米碳管可以具有数十纳米尺度的直径，以及最小数百纳米和最多至数毫米尺度的生长长度。如图3所示，纳米碳管并非以单一聚合组合的形式，而是以各纳米碳管相互间隔的形式在孔洞H中生长。
由于形成电流路径的细丝F在该垂直生长的纳米碳管122b和二元氧化层124之间的接触点形成，于是由纳米碳管122b构成的下电极接触122和二元氧化层124之间的实际接触区变得比以多晶硅或金属形成的下电极接触的现有情况更小。
因此，依据本发明具体实施例具有以纳米碳管细丝组成的下电极接触的阻抗随机存储器件，由于介于该下电极接触和二元氧化层之间的接触区减小，可大量减少重置电流。再者，本发明具有以纳米碳管细丝组成的下电极接触，由于细丝的数量较小，可以使设置阻抗分布和重置阻抗分布基本上均等。
在本发明具体实施例的阻抗随机存储器件中，该下电极接触可包括纳米碳管的单层。另一具体实施例的下电极接触可包括含有金属层122a和纳米碳管122b的双层，如图4所示。在此情况下，该金属层122a设置在该纳米碳管122b的下方。
图5A至5D是显示根据本发明具体实施例制造阻抗随机存储器件的方法步骤的剖面图。其详述如下。
参照图5A，包括晶体管的开关器件110形成在该半导体基板100的上方，该晶体管包括栅极区102、源极区104及漏极区106。在该半导体基板上方形成该第一层间介电层112以覆盖开关器件110之后，第一接触插塞114a和第二接触插塞114b通过第一层间介电层112而形成，以分别接触源极区104和漏极区106。
在包括第一接触插塞114a和第二接触插塞114b的第一层间介电层112的上方形成第一绝缘层116之后，接着，源极线118a形成为接触该第一接触插塞114a以与源极区104连接。形成与第二接触插塞114b接触的金属焊盘118b，以与该漏极区106连接。金属焊盘118b例如以镶嵌(Damasceneinlay)工艺而形成在第一绝缘层116中。
参照图5B，在包括源极线118a和金属焊盘118b的第一绝缘层116上方形成第二绝缘层120之后，用以使金属焊盘118b暴露的孔洞H通过蚀刻该第二绝缘层120而形成。通过使纳米碳管在该孔洞H中生长，形成接触该金属焊盘118b的下电极接触。纳米碳管也就是用于下电极接触的材料的生长可以下述方式施行。
首先，触媒层沉积在该孔洞H的底面的金属焊盘118b上方。该触媒层可由镍(Ni)、铁(Fe)、钴(Co)、铂(Pt)、钼(Mo)、钨(W)、钇(Yt)、金(Au)、钯(Pd)、钌(Ru)和锰(Mn)中的任何一个或其合金形成。通过使用例如等离子增强化学气相沉积(PECVD)或金属有机化学气相沉积(MOCVD)技术，该触媒层沉积3至50纳米(nm)的厚度。在此情况下，该触媒层大部分被沉积在由孔洞H暴露的金属焊盘118b的上方，而相比之下没有被沉积在氧化层也就是用于第二绝缘层120的材料的上方。由于触媒层的沉积厚度很薄，约3至50纳米，于是该触媒层沉积的厚度并不一致，而是以散布于金属焊盘118b上方的晶种图形沉积。
该触媒层用以辅助在后续工艺中控制纳米碳管的生长。尤其，该触媒层系用以控制纳米碳管的厚度和分布，其大大地影响纳米碳管的生长尺寸和分布。举例而言，触媒层的厚度较厚造成纳米碳管的生长尺寸较大，并且触媒层的分布较大将导致纳米碳管的分布更大。
其次，纳米碳管在孔洞H中垂直生长，其底面沉积了触媒层。该纳米碳管可以单壁纳米碳管或多壁纳米碳管的形状生长，并且其生长长度可以为数百纳米至数毫米，用以填布该孔洞H。
参照图5C，在与纳米碳管构成的下电极接触122一起形成的第二绝缘层120上方依序沉积二元氧化层材料和上电极材料后，通过使该二元氧化层材料和上电极材料图案化，形成该二元氧化层124和上电极126形状的堆叠图案。该二元氧化层124包括氧化镍(NiO)、二氧化钛(TiO2)、二氧化锌(ZnO2)、二氧化锆(ZrO2)、五氧化二铌(Nb2O5)、氧化铝(Al2O3)及五氧化二钽(Ta2O5)中的任何一个，并且优选掺杂钛(Ti)、镍(Ni)、铝(Al)、金(Au)、铂(Pt)、银(Ag)、锌(Zn)及钴(Co)中的任何一个的掺杂物。上电极126包括铂(Pt)、镍(Ni)、钨(W)、金(Au)、银(Ag)、铜(Cu)、锌(Zn)、铝(Al)、钽(Ta)、钌(Ru)及铱(Ir)中的任何一个或其合金。
参照图5D，在包括二元氧化层124和上电极126的堆叠图案的第二绝缘层120上方形成第二层间介电层130之后，与上电极126接触的上电极接触132依据已知工艺在第二层间介电层130中形成。在包括上电极接触132的第二层间介电层130上方沉积金属层之后，形成金属布线，其连接上电极接触，并配置于一个方向上，即通过使该金属层图案化而形成位线134。
之后，虽然图中未显示，但是依序实施一连串已知的后续工艺，以完成根据本发明具体实施例的阻抗随机存储器件的制造。
图6是显示根据本发明另一具体实施例的阻抗随机存储器件的剖面图。
如图6所示，与上述具体实施例相比，根据本发明另一具体实施例的阻抗随机存储器件具有在下电极接触122和二元氧化层124之间设置单独的下电极128的结构。类似于上电极126，下电极128可由铂(Pt)、镍(Ni)、钨(W)、金(Au)、银(Ag)、铜(Cu)、锌(Zn)、铝(Al)、钽(Ta)、钌(Ru)及铱(Ir)中的任何一个或其合金形成。
此外，其它成分和前述具体实施例一样，因此将不再详述。
如上述具体实施例，根据本发明另一具体实施例的阻抗随机存储器件，由于下电极接触122由纳米碳管形成的因素，也可减少重置电流，并且改进设置阻抗分布和重置阻抗分布。
虽然为了说明的目的已经描述了本发明的具体实施例，但是本领域的技术人员应当理解的是，可以进行各种修改、增加及替换，而没有偏离如所附权利要求揭示的本发明的范围和精神。
本申请要求2008年6月5日提交的韩国专利申请10-2008-0052888号的优先权，该申请的全部内容结合于本说明书中作为参考。

Claims (31)

1.一种阻抗随机存储器件，包括：
下电极接触，其包括至少一个纳米碳管；及
二元氧化层，在该下电极接触的上方形成，并且依据该二元氧化层至少两个不同的阻抗状态而储存信息。
2.根据权利要求1所述的阻抗随机存储器件，其中该下电极接触由含有至少一个纳米碳管的单一层形成。
3.根据权利要求1所述的阻抗随机存储器件，其中该下电极接触由含有金属层和至少一个纳米碳管层的双层形成。
4.根据权利要求1所述的阻抗随机存储器件，其中该纳米碳管是单壁纳米碳管或多壁纳米碳管。
5.一种阻抗随机存储器件，包括：
开关器件，在半导体基板上形成；
下电极接触，与该开关器件相连接，而且形成为包括至少一个纳米碳管；
二元氧化层，在该下电极接触的上方形成；
上电极，在该二元氧化层的上方形成；及
金属布线，与该上电极相接触。
6.根据权利要求5所述的阻抗随机存储器件，其中该开关器件是晶体管。
7.根据权利要求5所述的阻抗随机存储器件，其中该下电极接触由含有至少一个纳米碳管的单一层所形成。
8.根据权利要求5所述的阻抗随机存储器件，其中该下电极接触是由金属层和纳米碳管层组成的双层。
9.根据权利要求5所述的阻抗随机存储器件，其中该纳米碳管是单壁纳米碳管或多壁纳米碳管。
10.根据权利要求5所述的阻抗随机存储器件，其中该二元氧化层包括选自由氧化镍(NiO)、二氧化钛(TiO2)、二氧化锌(ZnO2)、二氧化锆(ZrO2)、五氧化二铌(Nb2O5)、氧化铝(Al2O3)及五氧化二钽(Ta2O5)组成的组的氧化物。
11.根据权利要求5所述的阻抗随机存储器件，其中该二元氧化层包括掺杂物。
12.根据权利要求11所述的阻抗随机存储器件，其中该掺杂物选自由钛(Ti)、镍(Ni)、铝(Al)、金(Au)、铂(Pt)、银(Ag)、锌(Zn)及钴(Co)组成的组。
13.根据权利要求5所述的阻抗随机存储器件，其中该上电极选自由铂(Pt)、镍(Ni)、钨(W)、金(Au)、银(Ag)、铜(Cu)、锌(Zn)、铝(Al)、钽(Ta)、钌(Ru)、铱(Ir)及其合金组成的组。
14.根据权利要求5所述的阻抗随机存储器件，还包括在该下电极接触和二元氧化层之间形成的下电极。
15.根据权利要求14所述的阻抗随机存储器件，其中该下电极选自由铂(Pt)、镍(Ni)、钨(W)、金(Au)、银(Ag)、铜(Cu)、锌(Zn)、铝(Al)、钽(Ta)、钌(Ru)和铱(Ir)或其合金所组成的组。
16.一种阻抗随机存储器件的制造方法，包括以下步骤：
形成至少包括一个纳米碳管的下电极接触；及
在该下电极接触的上方形成二元氧化层，该二元氧化层用于依据两个不同的阻抗状态储存信息。
17.根据权利要求16所述的方法，其中该下电极接触由含有该纳米碳管的单一层所形成。
18.根据权利要求16所述的方法，其中该下电极接触是由金属层和纳米碳管层组成的双层。
19.根据权利要求16所述的方法，其中该纳米碳管是单壁纳米碳管或多壁纳米碳管。
20.一种阻抗随机存储器件的制造方法，包括以下步骤：
在与开关器件一起设置的半导体基板上方，形成具有接触孔的绝缘层；
在该接触孔中形成包括纳米碳管的下电极接触；
在该下电极接触的上方形成二元氧化层和上电极；及
形成接触该上电极的金属布线。
21.根据权利要求20所述的方法，还包括以下步骤：在形成具有该接触孔的该绝缘层的步骤之后以及形成该下电极接触的步骤之前，在该接触孔中沉积触媒层。
22.根据权利要求21所述的方法，其中该触媒层选自由镍(Ni)、铁(Fe)、钴(Co)、铂(Pt)、钼(Mo)、钨(W)、钇(Yt)、金(Au)、钯(Pd)、钌(Ru)、锰(Mn)及其合金所组成的组。
23.根据权利要求21所述的方法，其中该触媒层具有3至50纳米的厚度。
24.根据权利要求20所述的方法，其中该下电极接触由该纳米碳管形成。
25.根据权利要求20所述的方法，其中该下电极接触由含有金属层和该纳米碳管的双层形成。
26.根据权利要求20所述的方法，其中各纳米碳管是单壁纳米碳管或多壁纳米碳管。
27.根据权利要求20所述的方法，其中该二元氧化层包括选自由氧化镍(NiO)、二氧化钛(TiO2)、二氧化锌(ZnO2)、二氧化锆(ZrO2)、五氧化二铌(Nb2O5)、氧化铝(Al2O3)及五氧化二钽(Ta2O5)组成的组的氧化物。
28.根据权利要求20所述的方法，其中该二元氧化层包括选自由钛(Ti)、镍(Ni)、铝(Al)、金(Au)、铂(Pt)、银(Ag)、锌(Zn)及钴(Co)组成的组的掺杂剂。
29.根据权利要求20所述的方法，其中该上电极选自由铂(Pt)、镍(Ni)、钨(W)、金(Au)、银(Ag)、铜(Cu)、锌(Zn)、铝(Al)、钽(Ta)、钌(Ru)及铱(Ir)或其合金组成的组。
30.根据权利要求20所述的方法，还包括在形成该下电极接触的步骤之后以及形成该二元氧化层和该上电极的步骤之前形成下电极的步骤。
31.根据权利要求30所述的方法，其中该下电极选自由铂(Pt)、镍(Ni)、钨(W)、金(Au)、银(Ag)、铜(Cu)、锌(Zn)、铝(Al)、钽(Ta)、钌(Ru)、铱(Ir)及其合金组成的组。
CNA2009100077784A 2008-06-05 2009-02-24 具有纳米碳管的阻抗随机存储器件及其制造方法 Pending CN101599529A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080052888A KR20090126676A (ko) 2008-06-05 2008-06-05 저항성 램 소자 및 그의 제조방법
KR52888/08 2008-06-05

Publications (1)

Publication Number Publication Date
CN101599529A true CN101599529A (zh) 2009-12-09

Family

ID=41399481

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2009100077784A Pending CN101599529A (zh) 2008-06-05 2009-02-24 具有纳米碳管的阻抗随机存储器件及其制造方法

Country Status (4)

Country Link
US (1) US20090302301A1 (zh)
KR (1) KR20090126676A (zh)
CN (1) CN101599529A (zh)
TW (1) TW200952170A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106910744A (zh) * 2015-12-23 2017-06-30 华邦电子股份有限公司 存储器装置
TWI682391B (zh) * 2019-02-13 2020-01-11 旺宏電子股份有限公司 電阻式記憶體元件累進電阻特性的控制方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011233835A (ja) * 2010-04-30 2011-11-17 Toshiba Corp 半導体記憶装置およびその製造方法
KR101149436B1 (ko) * 2010-09-03 2012-05-24 한국과학기술연구원 고효율 저항 변화 기억 소자용 다층 금속 산화물 박막 구조물 및 그 제조방법
US8933491B2 (en) * 2011-03-29 2015-01-13 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of vertically stacked tiers of memory cells
US8872152B2 (en) 2012-12-13 2014-10-28 Intermolecular, Inc. IL-free MIM stack for clean RRAM devices
EP2997597B1 (en) * 2013-05-15 2018-12-26 Hewlett-Packard Enterprise Development LP Nanochannel array of nanowires for resistive memory devices
CN104779344B (zh) * 2014-01-15 2017-06-06 清华大学 相变存储单元
KR20180095977A (ko) * 2017-02-20 2018-08-29 에스케이하이닉스 주식회사 카본 나노 튜브들을 갖는 시냅스를 포함하는 뉴로모픽 소자

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100629265B1 (ko) * 2004-08-04 2006-09-29 삼성전자주식회사 국부적인 고저항영역을 구비하는 도전층 형성방법 및 이를사용하여 제조된 반도체 소자
KR100695162B1 (ko) * 2005-09-13 2007-03-14 삼성전자주식회사 상변화 메모리 및 그 동작 방법
WO2007083362A1 (ja) * 2006-01-18 2007-07-26 Fujitsu Limited 抵抗記憶素子及びその製造方法
KR100846502B1 (ko) * 2006-11-21 2008-07-17 삼성전자주식회사 비휘발성 메모리소자 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106910744A (zh) * 2015-12-23 2017-06-30 华邦电子股份有限公司 存储器装置
TWI682391B (zh) * 2019-02-13 2020-01-11 旺宏電子股份有限公司 電阻式記憶體元件累進電阻特性的控制方法

Also Published As

Publication number Publication date
TW200952170A (en) 2009-12-16
KR20090126676A (ko) 2009-12-09
US20090302301A1 (en) 2009-12-10

Similar Documents

Publication Publication Date Title
CN101599529A (zh) 具有纳米碳管的阻抗随机存储器件及其制造方法
CN1953230B (zh) 包括纳米点的非易失性存储器件及其制造方法
CN101677121A (zh) 电阻式存储器件及其制造方法
CN105990519B (zh) 非挥发性阻变存储器件及其制备方法
US8525142B2 (en) Non-volatile variable resistance memory device and method of fabricating the same
KR100668348B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
EP1858074B1 (en) Nonvolatile memory device using oxygen-deficient metal oxide layer and method of manufacturing the same
CN101030622B (zh) 非易失存储器件和非易失存储器阵列
CN101740601B (zh) 电阻式存储器件及其制造方法
CN103000806B (zh) 电阻变化型非易失性存储器件及其操作方法、半导体器件
JP6230229B2 (ja) 集積トランジスタセレクタを有する積層ｒｒａｍ
US8502184B2 (en) Nonvolatile memory device using variable resistive element
US8391050B2 (en) Resistance change element, semiconductor memory device, manufacturing method and driving method thereof
US11659779B2 (en) Memory cell and method of forming the same
CN101097988A (zh) 包括n+界面层的可变电阻随机存取存储器
CN105826468A (zh) 一种自选通阻变存储器件及其制备方法
TW201032315A (en) Three-dimensional semiconductor structure and method of fabricating the same
CN103117359A (zh) 一种高可靠性非挥发存储器及其制备方法
US8446752B2 (en) Programmable metallization cell switch and memory units containing the same
US10622557B2 (en) Cross-point array device and method of manufacturing the same
WO2016101246A1 (zh) 一种自选通阻变存储器单元及其制备方法
KR101926031B1 (ko) 상보적 저항 변화성 충전재 및 그를 포함하는 비휘발성 상보적 저항 변화 메모리
CN109524544B (zh) 一种阻变存储器的制备方法
US10535818B2 (en) Resistance change memory device
CN105556670A (zh) 用于电阻式存储器装置的纳米线的纳米通道阵列

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20091209