TWI682391B - 電阻式記憶體元件累進電阻特性的控制方法 - Google Patents

電阻式記憶體元件累進電阻特性的控制方法 Download PDF

Info

Publication number
TWI682391B
TWI682391B TW108104785A TW108104785A TWI682391B TW I682391 B TWI682391 B TW I682391B TW 108104785 A TW108104785 A TW 108104785A TW 108104785 A TW108104785 A TW 108104785A TW I682391 B TWI682391 B TW I682391B
Authority
TW
Taiwan
Prior art keywords
resistive memory
oxygen content
progressive resistance
layer
distribution
Prior art date
Application number
TW108104785A
Other languages
English (en)
Other versions
TW202030732A (zh
Inventor
蔣光浩
林榆瑄
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Priority to TW108104785A priority Critical patent/TWI682391B/zh
Application granted granted Critical
Publication of TWI682391B publication Critical patent/TWI682391B/zh
Publication of TW202030732A publication Critical patent/TW202030732A/zh

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

一種電阻式記憶體累進電阻特性的控制方法，包括：對一電阻式記憶體元件施加一第一寫入脈衝集合，以獲取一參考累進電阻分佈；根據參考累進電阻分佈對電阻式記憶體元件施加第二寫入脈衝集合，使電阻式記憶體元件具有一預設累進電阻分佈。

Description

電阻式記憶體元件累進電阻特性的控制方法
本說明書是有關於一種電阻式記憶體(Resistive Random-Access Memory，ReRAM)元件的控制方法，特別是一種控制電阻式記憶體元件之累進電阻特性的方法。
電阻式記憶體元件，例如電阻式隨機存取記憶體元件，是透過向記憶元件的金屬氧化物薄膜施加脈衝電壓，以產生電阻差值來作為資訊儲存狀態例如“0”和“1”的判讀依據。
典型的電阻式記憶體元件包括一個垂直堆疊的下金屬電極層/記憶層/上金屬電極層(Metal-Insulator-Metal，MIM)堆疊結構，可用以實現立體交叉桿陣列結構(crossbar array configuration)的高密度儲存。其中，記憶層一般是由過渡金屬氧化物(transition metal oxides，TMO)所構成的電阻轉態層(resistance switching layer)，而過渡金屬氧化物的氧化程度，是影響電阻式記憶體元件的電阻轉態特性(resistance switching characteristics)及其操作效能的主要因素。目前多採二元氧化物 (binary oxide)，例如氧化鈦(TiOx)，作為電阻式記憶體元件之電阻轉態層的過渡金屬氧化物。
近年來，隨著人工智慧與物聯網之類神經網絡(Neural Network，NN)系統的崛起，電阻式記憶體，又稱為憶阻器(memristor))，因為具有元件密度(device density)高、電力消耗、程式化/抹除速度快、可三維空間堆疊的優點，能滿足電子突觸(electrical synapse)應用的要求，被認為是最具潛力的候選元件之一。然而，利用過渡金屬氧化物絲狀電阻切換(filamentary resistive switching)的電阻式記憶體元件，其寫入及抹除仍有很大的變異性；且當製作成三維陣列的產品時，易產生漏電流路徑導致讀取錯誤，不利於類神經網絡系統的應用。
因此有需要提供一種適用於積項和操作的類神經網絡系統及其控制方法，以解決習知技術所面臨的問題。
本說明書的一實施例係揭露一種電阻式記憶體累進電阻特性的控制方法，包括：對一電阻式記憶體元件施加一第一寫入脈衝集合，以獲取一參考累進電阻分佈；根據參考累進電阻分佈對電阻式記憶體元件施加第二寫入脈衝集合，使電阻式記憶體元件具有一預設累進電阻分佈。
本說明書的另一實施例係揭露一種電阻式記憶體元件累進電阻特性的控制方法，包括下述步驟：形成一個電阻式 記憶體元件，使電阻式記憶體元件包括：第一金屬層、第二金屬層、第一金屬氧化物層以及氧含量控制層。其中，第一金屬氧化物層設置在第一金屬層和第二金屬層之間；氧含量控制層設置在第一金屬層和第二金屬層至少一者與第一金屬氧化物層之間。以及選擇性地調整金屬氧化物層中的氧含量分佈，使電阻式記憶體元件具有一預設的累進電阻分佈。
根據上述實施例，提供一種電阻式記憶體元件累進電阻特性的控制方法，其係對電阻式記憶體元件施加一組第一寫入脈衝集合，以獲取一個參考累進電阻分佈。再根據參考累進電阻分佈，來選擇具有與第一寫入脈衝集合不同電流、電壓或脈衝長度的第二寫入脈衝集合，以進行增量步進脈衝寫入(Incremental Step Pulse Programming，ISSP)，改變電阻式記憶體元件的累進電阻特性。亦或者是在製作電阻式記憶體元件的過程中，以不同的製程步驟來調整電阻式記憶體元件中氧含量控制層的氧含量分佈，使其具有預設的氧含量分佈。當對電阻式記憶體元件施加一預設寫入脈衝集合時，可以得到預設的累進電阻分佈。藉此，降低電阻式記憶體元件寫入及抹除的變異性，以增進電阻式記憶體元件的多層記憶胞(Multi-Level Cell，MLC)特性，以使其更適用於類神經網絡系統的應用。
為了讓本發明之其他方面及優點更明顯易懂，特舉出下述的附圖、詳細的說明書與申請專利範圍來進行說明。
101、102、103、401、402、403‧‧‧累進電阻-脈衝次數關係曲線
200、300‧‧‧電阻式記憶體元件
201‧‧‧第一金屬層
202‧‧‧第二金屬層
203、303‧‧‧金屬氧化物層
204、304‧‧‧氧含量控制層
206、207、208‧‧‧氧含量分佈曲線
S11‧‧‧對電阻式記憶體元件施加一寫入脈衝集合，以獲取參考累進電阻分布
S12‧‧‧根據參考累進電阻分佈，提供第二寫入脈衝集合，並施加於電阻式記憶體元件，使電阻式記憶體元件具有一個預設的累進電阻分佈
S21‧‧‧形成一個電阻式記憶體元件包括：第一金屬層、第二金屬層、金屬氧化物層以及氧含量控制層
S22‧‧‧藉由製程步驟來調控氧含量控制層的氧含量分佈，以調變電阻式記憶體元件之累進電阻特性
第1A圖係根據本說明書的一實施例，繪示一種控制電阻式記憶體元件之累進電阻特性的方法流程圖。
第1B圖係根據本說明書的一實施例，繪示採用三種不同的寫入脈衝集合，對電阻式記憶體元件進行量步進脈衝寫入所做的累進電阻-脈衝次數關係曲線圖。
第2A圖係根據本說明書的另一實施例，繪示一種控制電阻式記憶體元件之累進電阻特性的方法流程圖。
第2B圖係根據本說明書的一實施例所繪示的一種電阻式記憶體元件的結構剖面圖。
第2C圖係根據第2B圖繪示電阻式記憶體元件之氧含量控制層中的氧含量分佈曲線。
第3A圖係根據本說明書的另一實施例所繪示的一種電阻式記憶體元件的結構剖面圖。
第3B圖係根據第3A圖繪示電阻式記憶體元件之氧含量控制層中的氧含量分佈曲線。
第4圖係繪示採用預設的寫入脈衝集合對具有不同氧含量分佈的三個電阻式記憶體元件進行增量步進脈衝寫入之後，所得到的累進電阻-脈衝次數關係曲線圖。
本說明書是提供一種電阻式記憶體元件之累進電阻特性的控制方法，可以降低電阻式記憶體元件寫入及抹除的變異性，使其更適用於類神經網絡系統的應用。為了對本說明書之上述實施例及其他目的、特徵和優點能更明顯易懂，下文特舉複數個較佳實施例，並配合所附圖式作詳細說明。
但必須注意的是，這些特定的實施案例與方法，並非用以限定本發明。本發明仍可採用其他特徵、元件、方法及參數來加以實施。較佳實施例的提出，僅係用以例示本發明的技術特徵，並非用以限定本發明的申請專利範圍。該技術領域中具有通常知識者，將可根據以下說明書的描述，在不脫離本發明的精神範圍內，作均等的修飾與變化。在不同實施例與圖式之中，相同的元件，將以相同的元件符號加以表示。
請參照第1A圖和第1B圖，第1A圖係根據本說明書的一實施例，繪示一種控制電阻式記憶體元件之累進電阻特性的方法流程圖。第1B圖係根據本說明書的一實施例，繪示採用三種不同的寫入脈衝集合，對電阻式記憶體元件進行量步進脈衝寫入所做的累進電阻-脈衝次數關係曲線圖。
電阻式記憶體累進電阻特性的控制方法包括下述步驟：首先，將一種寫入脈衝集合施加於電阻式記憶體元件上，以獲取電阻式記憶體元件的一個參考累進電阻分佈(步驟S11)。第1B圖中的曲線101，代表使用第一寫入脈衝集合對電阻式記憶體元件進行增量步進脈衝寫入之後所獲取的累進電阻-脈衝次數關 係曲線。在本實施例中，第一寫入脈衝集合中的每一個寫入脈衝，電壓為2.6伏特(V)，電流為200微安培(μA)，脈衝寬度為500奈秒(ns)。曲線101可以是一種對數函數(logarithmic fuction)，曲線101中的累進電阻隨著脈衝次數增加而呈現對數增加(logarithmic growth)。
在進行抹除操作之後，再根據參考累進電阻分佈(曲線101)，提供第二寫入脈衝集合，並施加於電阻式記憶體元件，使電阻式記憶體元件具有一個預設的累進電阻分佈(步驟S12)。例如第1B圖中的曲線102，代表使用第二寫入脈衝集合對電阻式記憶體元件進行量步進脈衝寫入所獲取的累進電阻-脈衝次數關係曲線。在本實施例中，第二寫入脈衝集合中，電壓2.0、2.2、2.4、2.6、2.8伏特(V)各二十個脈衝，每一個脈衝電流為200微安培(μA)，脈衝寬度為500奈秒。曲線102可以是一種線性函數(linear function)，曲線102中的累進電阻值會隨著脈衝次數增加而呈現等比例增加。
但值得注意的是，本說明書所述的寫入脈衝集合，並不局限於以電壓電流操作對電阻式記憶體元件所施加的電磁脈衝，任何可以使電阻式記憶體元件的電阻值產生變化所施加的能量，皆可施加至電阻式記憶體元件中做為寫入脈衝。另外，雖然在本實施例中，寫入脈衝集合中的每一個寫入脈衝具有固定的操作電流與脈衝寬度，但在其他實施例中，寫入脈衝集合中的每一個寫入脈衝可以具有不同的操作電流與不同的脈衝寬度。
在另一實施例中，在進行另一次抹除操作之後，還可以再根據曲線101和102，調整後續施加於電阻式記憶體元件的第三寫入脈衝集合，使電阻式記憶體元件具有另一個預設的累進電阻分佈。例如第1B圖中的曲線103代表使用第三寫入脈衝集合，對電阻式記憶體元件進行量步進脈衝寫入所獲取的累進電阻-脈衝次數關係曲線。在本實施例中，第三寫入脈衝集合中，電壓1.6、1.8、2.0、2.2、2.8伏特(V)各二十個脈衝，每一個脈衝電流為200微安培(μA)，脈衝寬度為500奈秒。曲線103可以是一種指數函數(exponential function)，曲線103中的累進電阻值會隨著脈衝次數增加而呈現指數增加(exponential growth)。
藉由改變施加於同一個電阻式記憶體元件之不同寫入脈衝的電阻、電壓和脈衝寬度其中至少一者，可以改變此電阻式記憶體元件的累進電阻的分佈(即電阻式記憶體元件的累進電阻值-脈衝次數關係曲線的函數圖形)。藉此，可降低電阻式記憶體元件寫入及抹除的變異性，以有效判斷電阻式記憶體元件的設定(set)與重設(reset)狀態之切換，增進電阻式記憶體元件的多層記憶胞特性，使其更適用於人工智慧、電路的類神經網絡系統與物聯網的運算。
例如，在本實施例中，將前述電阻式記憶體元件應用於類神經網絡系統中，並分別採用第一寫入脈衝集合、第二寫入脈衝集合和第三寫入脈衝集合來對電阻式記憶體元件進行增量步進脈衝寫入，以進行人臉辨識計算。結果可以發現使用第一寫 入脈衝集合(使電阻式記憶體元件產生如曲線101所示的累進電阻分佈)的運算準確度低於30%；使用第二寫入脈衝集合(使電阻式記憶體元件產生如曲線102所示的累進電阻分佈)的運算準確度約為70%；使用第三寫入脈衝集合(使電阻式記憶體元件產生如曲線103所示的累進電阻分佈)的運算準確度約為97。可見，對電阻式記憶體元件施加第三寫入脈衝集合所產生的累進電阻分佈(如曲線103所示)，較有利於類神經網絡系統進行人臉辨識計算。換言之，藉由改變寫入脈衝集合的電流、電壓或脈衝長度，可以改變電阻式記憶體元件的累進電阻分佈，有利於電阻式記憶體元件在類神經網絡系統中的應用。
然而值得注意的是，雖然前述實施例中，第一寫入脈衝集合、第二寫入脈衝集合和第三寫入脈衝集合中的電流、脈衝寬度都相同，只有電壓有所差異。但寫入脈衝集合的調整方式並不以此為限，每一個寫入脈衝集合的電流、電壓和脈衝寬度中，至少有一可以不同。且每一個寫入脈衝集合中的每一個寫入脈衝的電流、電壓和脈衝寬度也可以彼此相同或不同。
另外，電阻式記憶體元件的累進電阻特性，也可以藉由調變製程步驟以改變電阻式記憶體元件的實體結構來進行調整。例如，請參照第2A圖，第2A圖係根據本說明書的另一實施例，繪示一種控制電阻式記憶體元件200之累進電阻特性的方法流程圖。電阻式記憶體元件累進電阻特性的控制方法，包括下述步驟：首先形成一個電阻式記憶體元件200，使電阻式記憶體元 件200包括：第一金屬層201、第二金屬層202、金屬氧化物層203以及氧含量控制層204(步驟S21)。
請參照第2B圖，第2B圖係根據本說明書的一實施例所繪示的一種電阻式記憶體元件200的結構剖面圖。其中，第一金屬層201面對第二金屬層202，且第一金屬層201和第二金屬層202可以是由相同或不同材料所構成。例如在本說明書的一些實施例中，第一金屬層201和第二金屬層202可以是由相同材料所構成。而構成第一金屬層101和第二金屬層102的材料可以是鎢(W)、鈦(Ti)、氮化鈦(TiN)、鋁(Al)、鎳(Ni)、銅(Cu)、鋯(Zr)、鈮(Nb)、鉭(Ta)、鐿(Yb)、鋱(Tb)、釔(Y)、銠(La)、(Sc)、鋡(Hf)、鉻(Cr)、釩(V)、鋅(Zn)、鉬(Mo)、錸(Re)、釕(Ru)、鈷(Co)、銠(Rh)、鎘(Pd)、鉑(Pt)或上述任意組合所構成的合金。
金屬氧化物層203設置在第一金屬層202和第二金屬層202之間。在本說明書的一些實施例中，金屬氧化物層203，可以是一種富氧阻障層，可以由化學式AOx表示的金屬氧化合物所構成，其中A是選自鎢、鈦、氮化鈦、鋁、鎳、銅、鋯、鈮、鉭的金屬，或這些金屬的任意組合。
氧含量控制層204設置在第一金屬層201和第二金屬層202至少一者與金屬氧化物層203之間。例如，在本實施例中，氧含量控制層204設置在第一金屬層201與金屬氧化物層203之間。其中，氧含量控制層204可以是由化學式AOxBy表示的金屬氧化合物所構成，其中A是選自鎢、鈦、氮化鈦、鋁、鎳、 銅、鋯、鈮、鉭的金屬，或這些金屬的任意組合。B是選自於氮(N)、矽(Si)、鍺(Ge)、砷(As)、鎵(Ga)、銦(In)和磷(P)以及上述元素之任意組合所組成的一族群。
氧含量控制層204氧含量分佈可以藉由製程的各種步驟來進行調控(意即是，調整氧含量控制層204不同部位中化學式AOxBy的x-y比率)，藉以達到調變電阻式記憶體元件200之累進電阻特性的目的(步驟S22)。例如，在本說明書的一些實施例中，可以採用沉積方式，例如化學氣相沉積(Chemical Vapor Deposition，CVD)或物理氣相沉積(Physical vapor deposition，PVD)製程來形成氧含量控制層204。藉由調整沉積製程中反應氣體的氧氣濃度，來達到調變氧含量控制層204不同部位中氧原子的含量。
例如請參照第2C圖，第2C圖係根據第2B圖繪示電阻式記憶體元件200之氧含量控制層204中的氧含量分佈曲線206、207和208。其中，氧含量控制層204中的氧含量沿著遠離金屬氧化物層203的方向R，以梯度方式隨著深度增加而逐步增加，至第一金屬層201達到最高。在本說明書的一實施例中，氧含量係以一遞增的速度增加(如氧含量分佈曲線206所示)。在本說明書的另一實施例中，氧含量係以一遞減的速度增加(如氧含量分佈曲線208所示)。在本說明書的又一實施例中，氧含量係以一平均速度逐步增加速度增加(如氧含量分佈曲線207所示)。
然而改變電阻式記憶體元件200之氧含量控制層204中的氧含量分佈的製程步驟並不以此為限。在本說明書的一些實施例中，可以在形成第一金屬層201、第二金屬層202、金屬氧化物層203以及氧含量控制層204之後，對金屬氧化物層203及氧含量控制層204提供熱應力，例如對金屬氧化物層203和氧含量控制層204進行一個熱退火製程，藉以將金屬氧化物層203中的複數個氧原子驅入氧含量控制層204中。
另外，變電阻式記憶體元件的結構並不以此為限。例如，請參照第3A圖和第3B圖，第3A圖係根據本說明書的另一實施例所繪示的一種電阻式記憶體元件300的結構剖面圖。第3B圖係根據第3A圖繪示電阻式記憶體元件300之氧含量控制層303中的氧含量分佈曲線301。電阻式記憶體元件300的結構大致與電阻式記憶體元件200的結構類似，差別僅在於電阻式記憶體元件300可以更包括另一個金屬氧化物層303，位於第一金屬層201和氧含量控制層304之間。在本實施例中，金屬氧化物層203和303可以由相同材質所構成。
而藉由調變施加於電阻式記憶體元件300中的金屬氧化物層203和303以及氧含量控制層304上的熱應力，可以改變氧含量控制層304中的氧含量分佈。例如，在本實施例中(如第3B圖所繪示)，氧含量控制層304中的氧含量會沿著遠離金屬氧化物層203的方向R先逐步增加，達到第一局部最大值302之 後；又逐步減少，然後再逐步增加，以達到第二局部最大值304，後續再逐步減少至金屬氧化物層303。
請參照第4圖，第4圖係繪示採用相同的寫入脈衝集合對前述具有不同氧含量分佈(分別如第2C圖所繪示的氧含量分佈曲線206、207和208所示)的三個電阻式記憶體元件進行增量步進脈衝寫入之後，所得到的累進電阻-脈衝次數關係曲線圖。其中，曲線401、402和403分別代表具有如第2C圖所繪示的氧含量分佈曲線206、207和208的三個電阻式記憶體元件的累進電阻-脈衝次數關係曲線。由第4圖可顯示藉由製程步驟選擇性地調整氧含量控制層204的氧含量分佈，可以有效改變電阻式記憶體元件寫入的累進電阻特性，有利於電阻式記憶體元件在類神經網絡系統中的應用。
根據上述實施例，提供一種電阻式記憶體元件累進電阻特性的控制方法，其係對電阻式記憶體元件施加一組第一寫入脈衝集合，以獲取一個參考累進電阻分佈。再根據參考累進電阻分佈，來選擇具有與第一寫入脈衝集合不同電流、電壓或脈衝長度的第二寫入脈衝集合，以進行增量步進脈衝寫入，改變電阻式記憶體元件的累進電阻特性。亦或者是在製作電阻式記憶體元件的過程中，以不同的製程步驟來調整電阻式記憶體元件中氧含量控制層的氧含量分佈，使其具有預設的氧含量分佈。當對電阻式記憶體元件施加一預設寫入脈衝集合時，可以得到預設的累進 電阻分佈。藉此，降低電阻式記憶體元件寫入及抹除的變異性，以增進電阻式記憶體元件的多層記憶胞特性，以適用於類神經網絡系統的應用。
儘管本發明揭露於上述較佳的實施方式和實施例，但應該理解，該等實施例旨在說明而非是限制性的。可理解本領域具有通常知識者可在本發明的精神範疇和以下所附的申請專利範圍內輕易地作修飾和組合。
S11‧‧‧對電阻式記憶體元件施加一寫入脈衝集合，以獲取參考累進電阻分布
S12‧‧‧根據參考累進電阻分佈，提供第二寫入脈衝集合，並施加於電阻式記憶體元件，使電阻式記憶體元件具有一個預設的累進電阻分佈

Claims (7)

  1. 一種電阻式記憶體累進電阻特性的控制方法，包括：對一電阻式記憶體元件施加一第一寫入脈衝集合獲取一參考累進電阻分佈；以及根據該參考累進電阻分佈，對該電阻式記憶體元件施加一第二寫入脈衝集合，以使該電阻式記憶體元件具有一預設累進電阻分佈，其中該第一寫入脈衝集合包括複數個第一寫入脈衝；該第二寫入脈衝集合包括複數個第二寫入脈衝；該些第一寫入脈衝至少一者與該些第二寫入脈衝之一相對應者不同。
  2. 如申請專利範圍第1項所述的電阻式記憶體累進電阻特性的控制方法，其中該預設累進電阻分佈係一線性函數；該參考累進電阻分佈係一指數函數。
  3. 一種電阻式記憶體累進電阻特性的控制方法，包括：形成一電阻式記憶體元件，使該電阻式記憶體元件包括：一第一金屬層；一第二金屬層；一第一金屬氧化物層，設置在該第一金屬層和該第二金屬層之間； 一第二金屬氧化物層，設置在該第一金屬層和該第二金屬層之另一者與該氧含量控制層之間；及一氧含量控制層，設置在該第一金屬層和該第二金屬層之一者與該第一金屬氧化物層之間；以及調整該氧含量控制層的一氧含量分佈，使該電阻式記憶體元件在被施加一預設寫入脈衝集合時，具有一預設的累進電阻分佈，其中該氧含量分佈係遠離該第一金屬氧化物層往該第一金屬層和該第二金屬層之一者的一方向逐步增加。
  4. 如申請專利範圍第3項所述的電阻式記憶體累進電阻特性的控制方法，其中該氧含量分佈，沿著該方向逐步增加達到一第一局部最大值後；逐步減少，再逐步增加，達到一第二局部最大值。
  5. 如申請專利範圍第3項所述的電阻式記憶體累進電阻特性的控制方法，其中該氧含量分佈係以一遞減速度、一遞增速度或一平均速度逐步增加。
  6. 如申請專利範圍第3項所述的電阻式記憶體累進電阻特性的控制方法，其該氧含量控制層係由一沉積製程所形成。
  7. 如申請專利範圍第3項所述的電阻式記憶體累進電阻特性的控制方法，其中調整該氧含量分佈的步驟包括，提供 一熱應力，藉以將該第一金屬氧化物層中的複數個氧原子驅入該氧含量控制層中。
TW108104785A 2019-02-13 2019-02-13 電阻式記憶體元件累進電阻特性的控制方法 TWI682391B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW108104785A TWI682391B (zh) 2019-02-13 2019-02-13 電阻式記憶體元件累進電阻特性的控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108104785A TWI682391B (zh) 2019-02-13 2019-02-13 電阻式記憶體元件累進電阻特性的控制方法

Publications (2)

Publication Number Publication Date
TWI682391B true TWI682391B (zh) 2020-01-11
TW202030732A TW202030732A (zh) 2020-08-16

Family

ID=69942532

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108104785A TWI682391B (zh) 2019-02-13 2019-02-13 電阻式記憶體元件累進電阻特性的控制方法

Country Status (1)

Country Link
TW (1) TWI682391B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080316792A1 (en) * 2007-06-21 2008-12-25 Jan Boris Philipp Circuit for programming a memory element
CN101599529A (zh) * 2008-06-05 2009-12-09 海力士半导体有限公司 具有纳米碳管的阻抗随机存储器件及其制造方法
TW201001769A (en) * 2008-02-01 2010-01-01 Sony Corp Memory element and display device
US20130214236A1 (en) * 2012-02-16 2013-08-22 Intermolecular, Inc. USING TiON AS ELECTRODES AND SWITCHING LAYERS IN ReRAM DEVICES
US9384832B2 (en) * 2014-11-07 2016-07-05 Samsung Electronics Co., Ltd. Memory device and method of operating the same
TWI553854B (zh) * 2014-08-08 2016-10-11 旺宏電子股份有限公司 具有含氧控制層之記憶裝置及其製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080316792A1 (en) * 2007-06-21 2008-12-25 Jan Boris Philipp Circuit for programming a memory element
TW201001769A (en) * 2008-02-01 2010-01-01 Sony Corp Memory element and display device
CN101599529A (zh) * 2008-06-05 2009-12-09 海力士半导体有限公司 具有纳米碳管的阻抗随机存储器件及其制造方法
US20130214236A1 (en) * 2012-02-16 2013-08-22 Intermolecular, Inc. USING TiON AS ELECTRODES AND SWITCHING LAYERS IN ReRAM DEVICES
TWI553854B (zh) * 2014-08-08 2016-10-11 旺宏電子股份有限公司 具有含氧控制層之記憶裝置及其製造方法
US9384832B2 (en) * 2014-11-07 2016-07-05 Samsung Electronics Co., Ltd. Memory device and method of operating the same

Also Published As

Publication number Publication date
TW202030732A (zh) 2020-08-16

Similar Documents

Publication Publication Date Title
TWI402980B (zh) 具有緩衝層之電阻式記憶結構
US9034689B2 (en) Non-volatile storage with metal oxide switching element and methods for fabricating the same
CN1953230B (zh) 包括纳米点的非易失性存储器件及其制造方法
US9142289B2 (en) Method for driving variable resistance element, and nonvolatile memory device
TWI425633B (zh) 記憶體元件及記憶體裝置
US8675393B2 (en) Method for driving non-volatile memory element, and non-volatile memory device
WO2011118513A1 (en) Resistance change device and memory cell array
US11659779B2 (en) Memory cell and method of forming the same
KR20180057384A (ko) 뉴로모픽 시스템 응용을 위한 시냅스 장치, 이의 제조방법 및 이를 포함한 시냅스 회로 소자
US20220406845A1 (en) Rram process integration scheme and cell structure with reduced masking operations
US9142765B2 (en) Manufacturing method of non-volatile memory element, non-volatile memory element, and non-volatile memory device
US20080253167A1 (en) Integrated Circuit, Method of Operating an Integrated Circuit, Method of Manufacturing an Integrated Circuit, Active Element, Memory Module, and Computing System
CN111564168B (zh) 电阻式存储器元件累进电阻特性的控制方法
Ji et al. Improved resistive and synaptic switching performances in bilayer ZrOx/HfOx devices
TWI682391B (zh) 電阻式記憶體元件累進電阻特性的控制方法
US20220198251A1 (en) Semiconductor device and method of driving the same
US20140374693A1 (en) Varied multilayer memristive device
CN103022346B (zh) 电阻式存储器
JP5583738B2 (ja) 抵抗変化型メモリ
US20110151617A1 (en) Memory and methods of forming the same to enhance scalability of non-volatile two-terminal memory cells
US11889776B2 (en) Variable resistance non-volatile memory element and variable resistance non-volatile memory device using the element
RU202461U1 (ru) Мемристивный синапс
CN112909167B (zh) 一种阻变存储器及其制备方法
Chung et al. An Improved IV Model for Resistive Random Access Memory
Kim et al. Preliminary investigation on the implementation of an artificial synapse using TaOx-based memristor with thermally oxidized active layer