CN111564168B - 电阻式存储器元件累进电阻特性的控制方法 - Google Patents

电阻式存储器元件累进电阻特性的控制方法 Download PDF

Info

Publication number
CN111564168B
CN111564168B CN201910135026.XA CN201910135026A CN111564168B CN 111564168 B CN111564168 B CN 111564168B CN 201910135026 A CN201910135026 A CN 201910135026A CN 111564168 B CN111564168 B CN 111564168B
Authority
CN
China
Prior art keywords
resistive memory
memory element
oxygen content
progressive resistance
write pulses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910135026.XA
Other languages
English (en)
Other versions
CN111564168A (zh
Inventor
蒋光浩
林榆瑄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN111564168A publication Critical patent/CN111564168A/zh
Application granted granted Critical
Publication of CN111564168B publication Critical patent/CN111564168B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种电阻式存储器累进电阻特性的控制方法，包括：对一电阻式存储器元件施加一第一写入脉冲集合，以获取一参考累进电阻分布；根据参考累进电阻分布对电阻式存储器元件施加第二写入脉冲集合，使电阻式存储器元件具有一预设累进电阻分布。

Description

电阻式存储器元件累进电阻特性的控制方法
技术领域
本发明涉及一种电阻式存储器(Resistive Random-Access Memory，ReRAM)元件的控制方法，特别涉及一种控制电阻式存储器元件的累进电阻特性的方法。
背景技术
电阻式存储器元件，例如电阻式随机存取存储器元件，是通过向存储元件的金属氧化物薄膜施加脉冲电压，以产生电阻差值来作为信息储存状态例如“0”和“1”的判读依据。
典型的电阻式存储器元件包括一个垂直堆叠的下金属电极层/存储层/上金属电极层(Metal-Insulator-Metal，MIM)堆叠结构，可用以实现立体交叉杆阵列结构(crossbararray configuration)的高密度储存。其中，存储层一般是由过渡金属氧化物(transitionmetal oxides，TMO)所构成的电阻转态层(resistance switching layer)，而过渡金属氧化物的氧化程度，是影响电阻式存储器元件的电阻转态特性(resistance switchingcharacteristics)及其操作效能的主要因素。目前多采用二元氧化物(binary oxide)，例如氧化钛(TiOx)，作为电阻式存储器元件电阻转态层的过渡金属氧化物。
近年来，随着人工智能与物联网的类神经网络(Neural Network，NN)系统的崛起，电阻式存储器，又称为忆阻器(memristor))，因为具有元件密度(device density)高、电力消耗、编程/擦除速度快、可三维空间堆叠的优点，能满足电子突触(electrical synapse)应用的要求，被认为是最具潜力的候选元件之一。然而，利用过渡金属氧化物丝状电阻切换(filamentary resistive switching)的电阻式存储器元件，其写入及擦除仍有很大的变异性；且当制作成三维阵列的产品时，易产生漏电流路径导致读取错误，不利于类神经网络系统的应用。
因此有需要提供一种适用于积项和操作的类神经网络系统及其控制方法，以解决现有技术所面临的问题。
发明内容
本说明书的一实施例揭露一种电阻式存储器累进电阻特性的控制方法，包括：对一电阻式存储器元件施加一第一写入脉冲集合，以获取一参考累进电阻分布；根据参考累进电阻分布对电阻式存储器元件施加第二写入脉冲集合，使电阻式存储器元件具有一预设累进电阻分布。
本说明书的另一实施例揭露一种电阻式存储器元件累进电阻特性的控制方法，包括下述步骤：形成一个电阻式存储器元件，使电阻式存储器元件包括：第一金属层、第二金属层、第一金属氧化物层以及氧含量控制层。其中，第一金属氧化物层设置在第一金属层和第二金属层之间；氧含量控制层设置在第一金属层和第二金属层至少一者与第一金属氧化物层之间。以及选择性地调整金属氧化物层中的氧含量分布，使电阻式存储器元件具有一预设的累进电阻分布。
根据上述实施例，提供一种电阻式存储器元件累进电阻特性的控制方法，其对电阻式存储器元件施加一组第一写入脉冲集合，以获取一个参考累进电阻分布。再根据参考累进电阻分布，来选择具有与第一写入脉冲集合不同电流、电压或脉冲长度的第二写入脉冲集合，以进行增量步进脉冲写入(Incremental Step Pulse Programming，ISSP)，改变电阻式存储器元件的累进电阻特性。亦或者是在制作电阻式存储器元件的过程中，以不同的工艺步骤来调整电阻式存储器元件中氧含量控制层的氧含量分布，使其具有预设的氧含量分布。当对电阻式存储器元件施加一默认写入脉冲集合时，可以得到默认的累进电阻分布。藉此，降低电阻式存储器元件写入及擦除的变异性，以增进电阻式存储器元件的多层存储单元(Multi-Level Cell，MLC)特性，以使其更适用于类神经网络系统的应用。
为了让本发明的其他方面及优点更明显易懂，特举出下述的附图、详细的说明书来进行说明。
附图说明
图1A为根据本说明书的一实施例，绘示一种控制电阻式存储器元件累进电阻特性的方法流程图。
图1B为根据本说明书的一实施例，绘示采用三种不同的写入脉冲集合，对电阻式存储器元件进行量步进脉冲写入所做的累进电阻-脉冲次数关系曲线图。
图2A为根据本说明书的另一实施例，绘示一种控制电阻式存储器元件累进电阻特性的方法流程图。
图2B为根据本说明书的一实施例所绘示的一种电阻式存储器元件的结构剖面图。
图2C为根据图2B绘示电阻式存储器元件氧含量控制层中的氧含量分布曲线。
图3A为根据本说明书的另一实施例所绘示的一种电阻式存储器元件的结构剖面图。
图3B为根据图3A绘示电阻式存储器元件氧含量控制层中的氧含量分布曲线。
图4绘示采用默认的写入脉冲集合对具有不同氧含量分布的三个电阻式存储器元件进行增量步进脉冲写入之后，所得到的累进电阻-脉冲次数关系曲线图。
【附图标记说明】
101、102、103、401、402、403：累进电阻-脉冲次数关系曲线
200、300：电阻式存储器元件
201：第一金属层
202：第二金属层
203、303：金属氧化物层
204、304：氧含量控制层
206、207、208：氧含量分布曲线
S11：对电阻式存储器元件施加一写入脉冲集合，以获取参考累进电阻分布
S12：根据参考累进电阻分布，提供第二写入脉冲集合，并施加于电阻式存储器元件，使电阻式存储器元件具有一个预设的累进电阻分布
S21：形成一个电阻式存储器元件包括：第一金属层、第二金属层、金属氧化物层以及氧含量控制层
S22：通过工艺步骤来调控氧含量控制层的氧含量分布，以调变电阻式存储器元件累进电阻特性
具体实施方式
本说明书是提供一种电阻式存储器元件累进电阻特性的控制方法，可以降低电阻式存储器元件写入及擦除的变异性，使其更适用于类神经网络系统的应用。为了对本说明书上述实施例及其他目的、特征和优点能更明显易懂，下文特举多个较佳实施例，并配合所附附图作详细说明。
但必须注意的是，这些特定的实施案例与方法，并非用以限定本发明。本发明仍可采用其他特征、元件、方法及参数来加以实施。较佳实施例的提出，仅用以例示本发明的技术特征，并非用以限定本发明的申请专利范围。该技术领域中具有通常知识者，将可根据以下说明书的描述，在不脱离本发明的精神范围内，作均等的修饰与变化。在不同实施例与附图之中，相同的元件，将以相同的元件符号加以表示。
请参照图1A和图1B，图1A为根据本说明书的一实施例，绘示一种控制电阻式存储器元件累进电阻特性的方法流程图。图1B为根据本说明书的一实施例，绘示采用三种不同的写入脉冲集合，对电阻式存储器元件进行量步进脉冲写入所做的累进电阻-脉冲次数关系曲线图。
电阻式存储器累进电阻特性的控制方法包括下述步骤：首先，将一种写入脉冲集合施加于电阻式存储器元件上，以获取电阻式存储器元件的一个参考累进电阻分布(步骤S11)。图1B中的曲线101，代表使用第一写入脉冲集合对电阻式存储器元件进行增量步进脉冲写入之后所获取的累进电阻-脉冲次数关系曲线。在本实施例中，第一写入脉冲集合中的每一个写入脉冲，电压为2.6伏特(V)，电流为200微安培(μA)，脉冲宽度为500纳秒(ns)。曲线101可以是一种对数函数(logarithmic fuction)，曲线101中的累进电阻随着脉冲次数增加而呈现对数增加(logarithmic growth)。
在进行擦除操作之后，再根据参考累进电阻分布(曲线101)，提供第二写入脉冲集合，并施加于电阻式存储器元件，使电阻式存储器元件具有一个预设的累进电阻分布(步骤S12)。例如图1B中的曲线102，代表使用第二写入脉冲集合对电阻式存储器元件进行量步进脉冲写入所获取的累进电阻-脉冲次数关系曲线。在本实施例中，第二写入脉冲集合中，电压2.0、2.2、2.4、2.6、2.8伏特(V)各二十个脉冲，每一个脉冲电流为200微安培(μA)，脉冲宽度为500纳秒。曲线102可以是一种线性函数(linear function)，曲线102中的累进电阻值会随着脉冲次数增加而呈现等比例增加。
但值得注意的是，本说明书所述的写入脉冲集合，并不局限于以电压电流操作对电阻式存储器元件所施加的电磁脉冲，任何可以使电阻式存储器元件的电阻值产生变化所施加的能量，皆可施加至电阻式存储器元件中做为写入脉冲。另外，虽然在本实施例中，写入脉冲集合中的每一个写入脉冲具有固定的操作电流与脉冲宽度，但在其他实施例中，写入脉冲集合中的每一个写入脉冲可以具有不同的操作电流与不同的脉冲宽度。
在另一实施例中，在进行另一次擦除操作之后，还可以再根据曲线101和102，调整后续施加于电阻式存储器元件的第三写入脉冲集合，使电阻式存储器元件具有另一个预设的累进电阻分布。例如图1B中的曲线103代表使用第三写入脉冲集合，对电阻式存储器元件进行量步进脉冲写入所获取的累进电阻-脉冲次数关系曲线。在本实施例中，第三写入脉冲集合中，电压1.6、1.8、2.0、2.2、2.8伏特(V)各二十个脉冲，每一个脉冲电流为200微安培(μA)，脉冲宽度为500纳秒。曲线103可以是一种指数函数(exponential function)，曲线103中的累进电阻值会随着脉冲次数增加而呈现指数增加(exponential growth)。
通过改变施加于同一个电阻式存储器元件不同写入脉冲的电阻、电压和脉冲宽度其中至少一者，可以改变此电阻式存储器元件的累进电阻的分布(即电阻式存储器元件的累进电阻值-脉冲次数关系曲线的函数图形)。藉此，可降低电阻式存储器元件写入及擦除的变异性，以有效判断电阻式存储器元件的设定(set)与复位(reset)状态切换，增进电阻式存储器元件的多层存储单元特性，使其更适用于人工智能、电路的类神经网络系统与物联网的运算。
例如，在本实施例中，将前述电阻式存储器元件应用于类神经网络系统中，并分别采用第一写入脉冲集合、第二写入脉冲集合和第三写入脉冲集合来对电阻式存储器元件进行增量步进脉冲写入，以进行人脸辨识计算。结果可以发现使用第一写入脉冲集合(使电阻式存储器元件产生如曲线101所示的累进电阻分布)的运算准确度低于30％；使用第二写入脉冲集合(使电阻式存储器元件产生如曲线102所示的累进电阻分布)的运算准确度约为70％；使用第三写入脉冲集合(使电阻式存储器元件产生如曲线103所示的累进电阻分布)的运算准确度约为97。可见，对电阻式存储器元件施加第三写入脉冲集合所产生的累进电阻分布(如曲线103所示)，较有利于类神经网络系统进行人脸辨识计算。换言之，通过改变写入脉冲集合的电流、电压或脉冲长度，可以改变电阻式存储器元件的累进电阻分布，有利于电阻式存储器元件在类神经网络系统中的应用。
然而值得注意的是，虽然前述实施例中，第一写入脉冲集合、第二写入脉冲集合和第三写入脉冲集合中的电流、脉冲宽度都相同，只有电压有所差异。但写入脉冲集合的调整方式并不以此为限，每一个写入脉冲集合的电流、电压和脉冲宽度中，至少有一可以不同。且每一个写入脉冲集合中的每一个写入脉冲的电流、电压和脉冲宽度也可以彼此相同或不同。
另外，电阻式存储器元件的累进电阻特性，也可以通过调变工艺步骤以改变电阻式存储器元件的实体结构来进行调整。例如，请参照图2A，图2A为根据本说明书的另一实施例，绘示一种控制电阻式存储器元件200累进电阻特性的方法流程图。电阻式存储器元件累进电阻特性的控制方法，包括下述步骤：首先形成一个电阻式存储器元件200，使电阻式存储器元件200包括：第一金属层201、第二金属层202、金属氧化物层203以及氧含量控制层204(步骤S21)。
请参照图2B，图2B为根据本说明书的一实施例所绘示的一种电阻式存储器元件200的结构剖面图。其中，第一金属层201面对第二金属层202，且第一金属层201和第二金属层202可以是由相同或不同材料所构成。例如在本说明书的一些实施例中，第一金属层201和第二金属层202可以是由相同材料所构成。而构成第一金属层101和第二金属层102的材料可以是钨(W)、钛(Ti)、氮化钛(TiN)、铝(Al)、镍(Ni)、铜(Cu)、锆(Zr)、铌(Nb)、钽(Ta)、镱(Yb)、铽(Tb)、钇(Y)、铑(La)、(Sc)、鋡(Hf)、铬(Cr)、钒(V)、锌(Zn)、钼(Mo)、铼(Re)、钌(Ru)、钴(C0)、铑(Rh)、镉(Pd)、铂(Pt)或上述任意组合所构成的合金。
金属氧化物层203设置在第一金属层202和第二金属层202之间。在本说明书的一些实施例中，金属氧化物层203，可以是一种富氧阻障层，可以由化学式AOx表示的金属氧化合物所构成，其中A是选自钨、钛、氮化钛、铝、镍、铜、锆、铌、钽的金属，或这些金属的任意组合。
氧含量控制层204设置在第一金属层201和第二金属层202至少一者与金属氧化物层203之间。例如，在本实施例中，氧含量控制层204设置在第一金属层201与金属氧化物层203之间。其中，氧含量控制层204可以是由化学式AOxBy表示的金属氧化合物所构成，其中A是选自钨、钛、氮化钛、铝、镍、铜、锆、铌、钽的金属，或这些金属的任意组合。B是选自于氮(N)、硅(Si)、锗(Ge)、砷(As)、镓(Ga)、铟(In)和磷(P)以及上述元素的任意组合所组成的一族群。
氧含量控制层204氧含量分布可以通过工艺的各种步骤来进行调控(意即是，调整氧含量控制层204不同部位中化学式AOxBy的x-y比率)，藉以达到调变电阻式存储器元件200累进电阻特性的目的(步骤S22)。例如，在本说明书的一些实施例中，可以采用沉积方式，例如化学气相沉积(Chemical Vapor Deposition，CVD)或物理气相沉积(Physical vapordeposition，PVD)工艺来形成氧含量控制层204。通过调整沉积工艺中反应气体的氧气浓度，来达到调变氧含量控制层204不同部位中氧原子的含量。
例如请参照图2C，图2C为根据图2B绘示电阻式存储器元件200氧含量控制层204中的氧含量分布曲线206、207和208。其中，氧含量控制层204中的氧含量沿着远离金属氧化物层203的方向R，以梯度方式随着深度增加而逐步增加，至第一金属层201达到最高。在本说明书的一实施例中，氧含量以一递增的速度增加(如氧含量分布曲线206所示)。在本说明书的另一实施例中，氧含量以一递减的速度增加(如氧含量分布曲线208所示)。在本说明书的又一实施例中，氧含量以一平均速度逐步增加速度增加(如氧含量分布曲线207所示)。
然而改变电阻式存储器元件200氧含量控制层204中的氧含量分布的工艺步骤并不以此为限。在本说明书的一些实施例中，可以在形成第一金属层201、第二金属层202、金属氧化物层203以及氧含量控制层204之后，对金属氧化物层203及氧含量控制层204提供热应力，例如对金属氧化物层203和氧含量控制层204进行一个热退火工艺，藉以将金属氧化物层203中的多个氧原子驱入氧含量控制层204中。
另外，变电阻式存储器元件的结构并不以此为限。例如，请参照图3A和图3B，图3A为根据本说明书的另一实施例所绘示的一种电阻式存储器元件300的结构剖面图。图3B为根据图3A绘示电阻式存储器元件300氧含量控制层303中的氧含量分布曲线301。电阻式存储器元件300的结构大致与电阻式存储器元件200的结构类似，差别仅在于电阻式存储器元件300可以更包括另一个金属氧化物层303，位于第一金属层201和氧含量控制层304之间。在本实施例中，金属氧化物层203和303可以由相同材质所构成。
而通过调变施加于电阻式存储器元件300中的金属氧化物层203和303以及氧含量控制层304上的热应力，可以改变氧含量控制层304中的氧含量分布。例如，在本实施例中(如图3B所绘示)，氧含量控制层304中的氧含量会沿着远离金属氧化物层203的方向R先逐步增加，达到第一局部最大值302之后；又逐步减少，然后再逐步增加，以达到第二局部最大值304，后续再逐步减少至金属氧化物层303。
请参照图4，图4绘示采用相同的写入脉冲集合对前述具有不同氧含量分布(分别如图2C所绘示的氧含量分布曲线206、207和208所示)的三个电阻式存储器元件进行增量步进脉冲写入之后，所得到的累进电阻-脉冲次数关系曲线图。其中，曲线401、402和403分别代表具有如图2C所绘示的氧含量分布曲线206、207和208的三个电阻式存储器元件的累进电阻-脉冲次数关系曲线。由图4可显示通过工艺步骤选择性地调整氧含量控制层204的氧含量分布，可以有效改变电阻式存储器元件写入的累进电阻特性，有利于电阻式存储器元件在类神经网络系统中的应用。
根据上述实施例，提供一种电阻式存储器元件累进电阻特性的控制方法，其为对电阻式存储器元件施加一组第一写入脉冲集合，以获取一个参考累进电阻分布。再根据参考累进电阻分布，来选择具有与第一写入脉冲集合不同电流、电压或脉冲长度的第二写入脉冲集合，以进行增量步进脉冲写入，改变电阻式存储器元件的累进电阻特性。亦或者是在制作电阻式存储器元件的过程中，以不同的工艺步骤来调整电阻式存储器元件中氧含量控制层的氧含量分布，使其具有预设的氧含量分布。当对电阻式存储器元件施加一默认写入脉冲集合时，可以得到默认的累进电阻分布。藉此，降低电阻式存储器元件写入及擦除的变异性，以增进电阻式存储器元件的多层存储单元特性，以适用于类神经网络系统的应用。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种电阻式存储器累进电阻特性的控制方法，该方法通过对一电阻式存储器元件施加一写入脉冲集合，使该电阻式存储器元件具有一预设累进电阻分布，具体包括：
对该电阻式存储器元件施加一第一写入脉冲集合获取一参考累进电阻分布；以及
根据该参考累进电阻分布，对该电阻式存储器元件施加一第二写入脉冲集合，以使该电阻式存储器元件具有该预设累进电阻分布；
其中，该预设累进电阻分布为一线性函数。
2.如权利要求1所述的电阻式存储器累进电阻特性的控制方法，其中该第一写入脉冲集合包括多个第一写入脉冲；该第二写入脉冲集合包括多个第二写入脉冲；该些第一写入脉冲至少一者与该些第二写入脉冲之一相对应者不同。
3.如权利要求1所述的电阻式存储器累进电阻特性的控制方法，其中该参考累进电阻分布为一指数函数。
4.一种电阻式存储器累进电阻特性的控制方法，该方法通过对一电阻式存储器元件施加一默认写入脉冲集合，使该电阻式存储器元件具有一默认累进电阻分布，具体包括：
形成该电阻式存储器元件，使该电阻式存储器元件包括：
一第一金属层；
一第二金属层；
一第一金属氧化物层设置在该第一金属层和该第二金属层之间；以及
一氧含量控制层，设置在该第一金属层和该第二金属层之一与该第一金属氧化物层之间；以及
调整该氧含量控制层的一氧含量分布，使该电阻式存储器元件在被施加该默认写入脉冲集合时，具有该默认的累进电阻分布。
5.如权利要求4所述的电阻式存储器累进电阻特性的控制方法，其中该氧含量分布为远离该第一金属氧化物层往该第一金属层和该第二金属层之一的一方向逐步增加。
6.如权利要求5所述的电阻式存储器累进电阻特性的控制方法，其中该氧含量分布，沿着该方向逐步增加达到一第一局部最大值后；逐步减少，再逐步增加，达到一第二局部最大值。
7.如权利要求5所述的电阻式存储器累进电阻特性的控制方法，其中该电阻式存储器元件更包括一第二金属氧化物层，设置在该第一金属层和该第二金属层之另一者与该氧含量控制层之间。
8.如权利要求5所述的电阻式存储器累进电阻特性的控制方法，其中该氧含量分布以一递减速度、一递增速度或一平均速度逐步增加。
9.如权利要求4所述的电阻式存储器累进电阻特性的控制方法，其该氧含量控制层由一沉积工艺所形成。
10.如权利要求4所述的电阻式存储器累进电阻特性的控制方法，其中调整该氧含量分布的步骤包括，提供一热应力，以将该金属氧化物层中的多个氧原子驱入该氧含量控制层中。
CN201910135026.XA 2019-02-13 2019-02-21 电阻式存储器元件累进电阻特性的控制方法 Active CN111564168B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/274,301 US10892010B2 (en) 2019-02-13 2019-02-13 Method for controlling accumulated resistance property of ReRAM device
US16/274,301 2019-02-13

Publications (2)

Publication Number Publication Date
CN111564168A CN111564168A (zh) 2020-08-21
CN111564168B true CN111564168B (zh) 2022-05-27

Family

ID=71946322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910135026.XA Active CN111564168B (zh) 2019-02-13 2019-02-21 电阻式存储器元件累进电阻特性的控制方法

Country Status (2)

Country Link
US (1) US10892010B2 (zh)
CN (1) CN111564168B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3614293A1 (en) * 2018-08-24 2020-02-26 Nagravision S.A. Securing data stored in a memory of an iot device during a low power mode

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101110467A (zh) * 2006-07-18 2008-01-23 奇梦达北美公司 具有阶梯式编程特性的相变存储单元
CN101241757A (zh) * 2007-02-05 2008-08-13 旺宏电子股份有限公司 存储单元装置及编程方法
CN101527167A (zh) * 2008-02-01 2009-09-09 索尼株式会社 存储元件和显示装置
CN102610272A (zh) * 2011-01-19 2012-07-25 中国科学院微电子研究所 一种阻变存储器单元的编程或擦除方法及装置
CN103594112A (zh) * 2013-10-31 2014-02-19 华为技术有限公司 一种相变存储器的写操作方法及设备
US9576647B2 (en) * 2005-07-14 2017-02-21 Sau Ching Wong Parallel programming of nonvolatile memory cells
CN106875973A (zh) * 2015-12-10 2017-06-20 旺宏电子股份有限公司 存储装置与其操作方法
US9691477B2 (en) * 2015-02-17 2017-06-27 Samsung Electronics Co., Ltd. Resistive memory system and method of operating the resistive memory system
US9947403B1 (en) * 2017-03-27 2018-04-17 Macronix International Co., Ltd. Method for operating non-volatile memory device and applications thereof
US10103895B1 (en) * 2017-10-13 2018-10-16 Macronix International Co., Ltd. Method for physically unclonable function-identification generation and apparatus of the same
CN108962313A (zh) * 2017-05-23 2018-12-07 旺宏电子股份有限公司 存储器操作方法及存储器操作装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7571901B2 (en) 2007-06-21 2009-08-11 Qimonda North America Corp. Circuit for programming a memory element
JP4596070B2 (ja) 2008-02-01 2010-12-08 ソニー株式会社 メモリ素子及びメモリ素子の製造方法、並びに表示装置及び表示装置の製造方法
US9093636B2 (en) * 2012-01-30 2015-07-28 Micron Technology, Inc. Incorporation of oxygen into memory cells
US9306160B2 (en) * 2014-06-19 2016-04-05 Macronix International Co., Ltd. Memory device having oxygen control layers and manufacturing method of same
TWI553854B (zh) 2014-08-08 2016-10-11 旺宏電子股份有限公司 具有含氧控制層之記憶裝置及其製造方法
KR102040103B1 (ko) * 2017-05-25 2019-11-05 한국화학연구원 가변 저항 메모리 장치 및 그것의 동작 방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9576647B2 (en) * 2005-07-14 2017-02-21 Sau Ching Wong Parallel programming of nonvolatile memory cells
CN101110467A (zh) * 2006-07-18 2008-01-23 奇梦达北美公司 具有阶梯式编程特性的相变存储单元
CN101241757A (zh) * 2007-02-05 2008-08-13 旺宏电子股份有限公司 存储单元装置及编程方法
CN101527167A (zh) * 2008-02-01 2009-09-09 索尼株式会社 存储元件和显示装置
CN102610272A (zh) * 2011-01-19 2012-07-25 中国科学院微电子研究所 一种阻变存储器单元的编程或擦除方法及装置
CN103594112A (zh) * 2013-10-31 2014-02-19 华为技术有限公司 一种相变存储器的写操作方法及设备
US9691477B2 (en) * 2015-02-17 2017-06-27 Samsung Electronics Co., Ltd. Resistive memory system and method of operating the resistive memory system
CN106875973A (zh) * 2015-12-10 2017-06-20 旺宏电子股份有限公司 存储装置与其操作方法
US9947403B1 (en) * 2017-03-27 2018-04-17 Macronix International Co., Ltd. Method for operating non-volatile memory device and applications thereof
CN108962313A (zh) * 2017-05-23 2018-12-07 旺宏电子股份有限公司 存储器操作方法及存储器操作装置
US10103895B1 (en) * 2017-10-13 2018-10-16 Macronix International Co., Ltd. Method for physically unclonable function-identification generation and apparatus of the same

Also Published As

Publication number Publication date
US10892010B2 (en) 2021-01-12
US20200258573A1 (en) 2020-08-13
CN111564168A (zh) 2020-08-21

Similar Documents

Publication Publication Date Title
US8599600B2 (en) Write verify method for resistive random access memory
US8767449B2 (en) Memory devices with in-bit current limiters
KR100790882B1 (ko) 가변 저항 물질을 포함하는 비휘발성 메모리 소자
US9001551B2 (en) Semiconductor devices including variable resistance elements and methods of operating semiconductor devices
US8675393B2 (en) Method for driving non-volatile memory element, and non-volatile memory device
CN102782846B (zh) 非易失性存储元件和具有其的非易失性存储装置
US8957399B2 (en) Nonvolatile memory element and nonvolatile memory device
US20130223131A1 (en) Method for driving variable resistance element, and nonvolatile memory device
KR20080048315A (ko) 저항 메모리 소자의 제조 방법
TW201143081A (en) Memory element and memory device
US20110031465A1 (en) Resistance variable element and manufacturing method thereof
US20120319071A1 (en) Non-volatile semiconductor memory device and manufacturing method thereof
US9142765B2 (en) Manufacturing method of non-volatile memory element, non-volatile memory element, and non-volatile memory device
CN102738388A (zh) 具有忆阻器特性的半导体器件及其实现多级存储的方法
CN111564168B (zh) 电阻式存储器元件累进电阻特性的控制方法
TWI682391B (zh) 電阻式記憶體元件累進電阻特性的控制方法
KR101152437B1 (ko) 버퍼층을 가지는 저항변화 메모리 및 이의 제조방법
US20220198251A1 (en) Semiconductor device and method of driving the same
KR102301109B1 (ko) 저항성 메모리 장치 및 그것의 제조 방법
CN103022346B (zh) 电阻式存储器
KR102226767B1 (ko) 에너지 고 효율이 가능한 ReRAM의 제조 방법
US9390797B2 (en) Driving method of variable resistance element and non-volatile memory device
US11889776B2 (en) Variable resistance non-volatile memory element and variable resistance non-volatile memory device using the element
US20160043312A1 (en) Memristors with dopant-compensated switching
US20110151617A1 (en) Memory and methods of forming the same to enhance scalability of non-volatile two-terminal memory cells

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant