CN101276802A - 布线结构及其形成方法 - Google Patents

布线结构及其形成方法 Download PDF

Info

Publication number
CN101276802A
CN101276802A CNA2008100874113A CN200810087411A CN101276802A CN 101276802 A CN101276802 A CN 101276802A CN A2008100874113 A CNA2008100874113 A CN A2008100874113A CN 200810087411 A CN200810087411 A CN 200810087411A CN 101276802 A CN101276802 A CN 101276802A
Authority
CN
China
Prior art keywords
wire structures
wiring
linear structure
substrate conductor
formation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008100874113A
Other languages
English (en)
Inventor
二瓶瑞久
佐藤信太郎
近藤大雄
粟野祐二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101276802A publication Critical patent/CN101276802A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0293—Individual printed conductors which are adapted for modification, e.g. fusable or breakable conductors, printed switches
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H05K2201/026—Nanotubes or nanowires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/173—Adding connections between adjacent pads or conductors, e.g. for modifying or repairing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/146—By vapour deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49194—Assembling elongated conductors, e.g., splicing, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49222—Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

本发明公开了一种布线结构及其形成方法。根据本发明一个实施例，通过自接触块的相对面朝彼此的相对面生长多个CNT来形成CNT束；以及，通过接触所述多个CNT使它们相交，以实现彼此的电连接。随后，以金属材料填充电连接后的CNT束的间隙，因此形成为该CNT束和该金属材料的复合状态的布线。

Description

布线结构及其形成方法
本申请基于2007年3月29日提交的在先日本专利申请NO.2007-089011并要求其优先权，且该在先申请的全部内容通过引用并入本文。
技术领域
本发明涉及一种应用在由LSI所代表的半导体器件等中的布线结构，特别是涉及一种应用线性结构的布线结构及其形成方法，其中该线性结构使用具有微细结构、高导电特性和高额定电流密度的碳元素作为布线材料。
背景技术
近年来，由多媒体领域所引领的LSI市场，特别是，例如游戏机、便携式终端等正在稳步发展。关于应用在LSI中的布线，现有技术中广泛使用的铜(Cu)布线的广泛应用被认为未来会在电阻或电力密度等方面达到极限。
因此，作为铜(Cu)布线的选择性替代品，由具有低阻抗和耐高电流密度性的碳元素制成的线性结构正在引起关注。对于该线性结构，可以列举的有所谓的碳纳米管(carbon nano tube，CNT)、碳纳米纤维(carbon nano fiber，CNF)等，因为其多种诱人的物理特性而引人注目。
传统上，已有一些建议将CNT应用于LSI布线，而且，例如，正在积极组织将CNT束应用在垂直方向上的通路连接(via connection)中的研究(参阅非专利文献1)。然而，在LSI布线中，无疑会要求CNT不仅应用在垂直方向上的通路连接中，而且还应用在横向方向上的布线中。作为形成CNT束用作横向方向上的布线的方法，报导了一种应用为块状基底导体(block-shaped base conductor)的所谓接触块来形成横向方向上CNT束的技术(参阅非专利文献2)。形成CNT所必需的催化剂(Catalytic)金属形成在接触块的侧表面，并且应用CVD方法生长该CNT束。因此，可在相对接触块侧表面的垂直方向上形成CNT束。通过选择其上形成有CNT束的表面，即其上形成有催化剂金属的表面，就能够选择CNT束的生长方向。
【专利文献1】日本专利申请，提前公开号为No.2006-148063；
【非专利文献1】2006年IEEE国际互连技术会议，pp.230；
【非专利文献2】2005年IEEE国际互连技术会议，pp.234；
【非专利文献3】日本应用物理期刊第41卷(2002)，pp.4370-4374。
当根据非专利文献2的方法形成横向方向上的布线时，必须将CNT束的顶部端与其它布线(或其它电极)相连。因此，例如，正如非专利文献3中所指出的那样，CNT束自接触块处生长，并随后在该CNT束的顶部形成另外的接触块。然而，这产生了在相同层级的布线层中分多次形成接触块的需要，从而造成制造工艺的复杂化和成本的提高，而这是很不利的。
进而，专利文献1公开了一种应用绝缘膜沟槽的侧壁或应用导电膜的薄分区形成CNT束的方法，不过在此情形下无法形成三维布线网。此外，虽然其指出应用铜(Cu)布线作为基础来三维地构建布线网，但由于CNT和铜(Cu)之间额定电流密度的不同(CNT：109A/cm2，Cu：106A/cm2)，使得CNT和铜(Cu)布线的结合将因电子迁移而发生铜(Cu)布线的断线(wirebreakage)。而且，很难通过干法蚀刻等处理铜(Cu)，因此块成形就很困难。
发明内容
根据本发明实施例的一个方面，提供一种布线结构，该布线结构具有：一对块状基底导体，其以预定间隔放置并彼此相对；以及布线，其电连接所述基底导体，其中所述布线由多个线性结构组成，所述线性结构均由自各所述基底导体的各相对面垂直形成的碳元素制成，且所述线性结构的一部分在所述相对面之间相交并接触，以实现彼此的电连接。
根据本发明实施例的另一方面，提供一种布线结构形成方法，该方法具有如下步骤：形成一对块状基底导体，使所述块状基底导体以预定间隔放置并彼此相对；以及自各所述基底导体的各相对面垂直生长均由碳元素制成的线性结构来形成布线，使得所述线性结构的一部分在所述相对面之间相交并接触，以实现彼此的电连接。
附图说明
图1是用以解释本发明基本结构的示意图；
图2-1是示出根据本发明第一实施例的布线结构形成方法中按步骤次序的剖面示意图；
图2-2是示出根据本发明第一实施例的布线结构形成方法中在图2-1之后按步骤次序的剖面示意图；
图3-1是示出根据本发明第一实施例的改进示例的布线结构形成方法中按步骤次序的剖面示意图；
图3-2是示出根据本发明第一实施例的改进示例的布线结构形成方法中在图3-1之后按步骤次序的剖面示意图；
图4是示出根据本发明第二实施例的布线结构形成方法中按步骤次序的剖面示意图；
图5是示出根据本发明第二实施例的布线结构形成方法中按步骤次序的平面示意图；
图6是示出根据本发明第二实施例的布线结构形成方法中在图5之后按步骤次序的平面示意图；
图7是示出根据本发明第二实施例的布线结构形成方法中在图6之后按步骤次序的平面示意图；
图8是示出本发明第二实施例中完整布线结构的透视示意图；以及
图9是示出本发明第二实施例的改进示例中完整布线结构的透视示意图。
具体实施方式
-本发明的基本要点-
本发明提出一种布线结构，其中形成一对块状基底导体(接触块)，使块状基底导体以预定间隔放置并彼此相对；以及，线性结构均自各基底导体的各相对面垂直生长，使得线性结构的一部分在相对面之间相交并接触，以实现彼此的电连接，从而形成组成布线结构的布线。
下面将参照图1中的A到C部分对本发明实施例进行具体解释。
首先，在水平平面上形成接触块对1和2。在此状态下，通过使用CVD方法，CNT自接触块1和2的相对面1a和2a朝彼此的相对面(在图中以一对箭头表示)垂直地生长(图1中的A)；其中这里的CNT是CNT 3a和3b，且这两者的数量均为多个。通过适当控制CNT 3a和3b的生长时间，它们彼此接触，进而相交以实现彼此的电连接，并因此而形成CNT束3(图1中的B)。注意自各相对面1a和2a生长的CNT 3a和3b的数量可分别为例如一个，但是，为了获得可靠的电连接，在此描述了CNT 3a和3b的数量均为多个的情况作为示例。随后，为了在接触块1和2之间获得可靠的电连接和进一步的低阻抗，在接触块1和2之间填充金属材料4，使得电连接后的CNT束3的间隙填充有金属材料4，因此而形成为CNT束3和金属材料4的复合状态的布线5。
接触块优选地使用由选自包含钛(Ti)、氮化钛(TiN)、钨(W)、钼(Mo)和银(Ag)的组中的至少一种元素制成，或使用包含选自该组中的至少一种元素的合金作为材料而制成。可应用干法蚀刻等对具有这些材料的块进行适当的处理。特别优选地使用银(Ag)，因为它是低阻抗材料。进一步，特别优选地使用钛(Ti)、氮化钛(TiN)、钨(W)和钼(Mo)，因为它们具有低电子迁移性和良好的耐电流密度性。更进一步，特别优选地使用钼(Mo)，因为它与CNT一起可获得低阻抗的电连接。
形成上述复合状态的金属材料优选地由选自包含铜(Cu)、钛(Ti)、氮化钛(TiN)、钨(W)、钼(Mo)和银(Ag)的组中的至少一种元素制成，或由包含选自该组中的至少一种元素的合金制成。特别优选地使用铜(Cu)和银(Ag)，因为它们是低阻抗材料。进一步，特别优选地使用钛(Ti)、氮化钛(TiN)、钨(W)和钼(Mo)，因为它们具有低电子迁移性和良好的耐电流密度性。更进一步，特别优选地使用钼(Mo)，因为它与CNT一起可获得低阻抗的电连接。
在本发明中，通过制造上述布线结构作为基本结构，可通过在水平平面上排列多个上述布线结构来形成层结构。进而，通过利用插入在多个层结构之间且电连接接触块的上部和下部的通路部分(via portion)堆叠多个层结构，可构建三维布线网结构。在此情形下，通过也由CNT形成通路部分，可经由CNT获得电连接，因此实现具有低阻抗和高机械强度的三维布线网结构。
-应用本发明的具体实施例-
此后，将参照附图详细介绍应用本发明的具体实施例。在本实施例中，为了便于解释，将布线结构的结构与其形成方法放在一起进行具体解释。
-第一实施例-
图2-1的A到E以及图2的A到C是示出根据本发明第一实施例的布线结构形成方法中按步骤次序的剖面示意图。注意，为了便于描述，在图2-1的B和C中省略了对硅衬底11的描述。
首先，如图2-1的A所示，形成层间绝缘膜12和通路部分14。
具体而言，例如，在硅衬底11上形成不同类型的半导体元件(MOS晶体管等：未示出)之后，形成由氧化硅膜等制成的层间绝缘膜12。此后，为了获得与半导体元件的电连接，通过光刻和干法蚀刻工艺在层间绝缘膜12中形成通路13。此后，例如通过CVD工艺等将钨(W)沉积在层间绝缘膜12上以掩埋通路13，并应用例如CMP方法对钨(W)进行抛光，直到层间绝缘膜12的表面暴露出来，从而形成填充通路13的通路部分14。
随后，如图2-1中的B所示，形成连接位于层间绝缘膜12之上的通路部分14的接触块对15和16。
具体而言，应用溅射方法或气相沉积方法将由选自包含钛(Ti)、氮化钛(TiN)、钨(W)、钼(Mo)和银(Ag)的组中的至少一种元素或包含选自该组中的至少一种元素的合金制成的材料沉积在层间绝缘膜12的表面(其被制成基本平坦的表面)上，在此示例中，氮化钛(TiN)膜沉积在层间绝缘膜12的表面上并具有例如约100nm的厚度，其中层间绝缘膜12上暴露出通路部分14的上表面。随后，通过光刻和干法蚀刻(或研磨)方法对氮化钛(TiN)膜进行处理，因此分别形成电连接层间绝缘膜12上通路部分14的接触块对15和16。通过灰化处理等移除处理氮化钛(TiN)膜时所用的抗蚀剂(resist)。
随后，如图2-1的C所示，形成用以覆盖接触块15和16的层间绝缘膜17。
具体而言，应用例如CVD方法将氧化硅膜或由期望低介电常数材料制成的膜沉积在层间绝缘膜12上并具有例如200nm的厚度以覆盖接触块15和16，以此来形成层间绝缘膜17。
随后，如图2-1的D所示，在层间绝缘膜17中形成布线沟槽18。
具体而言，对层间绝缘膜17进行光刻和干法蚀刻处理，以形成具有布线形状的布线沟槽18，从而暴露层间绝缘膜12的底部表面以及接触块15和16的各相对面15a和16a。
随后，如图2-1的E所示，在整个表面上沉积催化剂19，作为CNT的生长催化剂。
具体而言，应用例如激光切除方法、溅射方法或气相沉积方法将催化剂19沉积到包括布线沟槽18的内表面的整个表面上；其中催化剂19使用选自包含铁(Fe)、镍(Ni)和钴(Co)的组中至少一种元素或者使用这些元素的合金作为材料制成，在这个示例中是使用钴(Co)作为材料制成的。在本实施例中，通过将催化剂19沉积为超薄状并具有例如1nm的厚度，作为示例描述了其中催化剂19形成为如图中所示大量精细颗粒状的情形。通过改变催化剂19的沉积条件，还可形成薄膜状而非精细颗粒状的催化剂19。
随后，如图2-2的A所示，生长CNT束21。
具体而言，应用CVD方法在布线沟槽18中生长CNT束。CNT束21分别由CNT 21a和21b组成，并选择性自粘附于接触块15和16的各相对面15a和16a的催化剂19生长，其中相对面15a和16a暴露在布线沟槽18中。这样，通过使用粘附于相对面15a和16a的催化剂19作为晶核，CNT 21a和21b相对相对面15a和16a并朝彼此的相对面垂直生长，且CNT 21a和21b相互接触进而相交，以实现彼此的电连接，并因此而形成CNT束21。
作为CNT 21a和21b的生长条件，例如，应用热CVD方法，其中将乙炔以100sccm的流速引入真空室，以作为1kpa气压以及500℃衬底温度下的反应气体。可在约1微米/10分钟的生长速率下控制CNT 21a和21b的长度。进一步，还可通过使用热灯丝的热灯丝CVD方法来执行气体裂解。在此情形下，例如，将乙炔以100sccm的流速引入真空室，以作为1kpa气压以及500℃衬底温度和1800℃热灯丝温度下的反应气体。
随后，如图2-2的B所示，形成CNT束21和金属材料22的复合状态。
具体而言，为了在接触块15和16之间获得可靠的电连接以及进一步的低阻抗，将金属材料22填充到其中形成有CNT束21的布线沟槽18的内部。金属材料22可使用选自包含铜(Cu)、钛(Ti)、氮化钛(TiN)、钨(W)、钼(Mo)和银(Ag)的组中的至少一种元素或包含选自该组中的至少一种元素的合金，这里使用的是铜(Cu)；并且，应用例如化学镀方法将金属材料22沉积并具有例如约300nm的厚度，从而填充布线沟槽18的内部。此时，电连接后CNT束21的CNT 21a和21b之间的间隙被金属材料22掩埋，使得CNT束21和金属材料22被制成复合状态。
此后，如图2-2的C所示，形成布线23。
具体而言，通过应用CPM方法，对CNT 21a和21b、金属材料22和层间绝缘膜12各上部进行抛光以使其平坦，直到接触块15和16的上表面暴露出来。因此，布线沟槽18被CNT束21和金属材料22的复合材料所掩埋，从而在横向方向上(在基本水平的平面上，基于层间绝缘膜12的表面)形成布线23，其中布线23在接触块15和16之间实现电连接。
通过执行上述工艺，本实施例的布线结构完成。
注意，在本实施例中，作为示例描述了形成CNT作为由碳元素制成的线性结构的情形，不过，还可形成例如纤维状的CNF来替代CNT。在此情形下，与CNT的形成相类似，通过应用CVD方法、热CVD方法等在低于CNT的生长温度(例如，约300℃)的生长温度下生长待形成的CNF。
根据本实施例，通过尽可能减少处理的数量，可容易且可靠地使用接触块15和16以低成本形成由包含CNT束21和金属材料22的复合材料制成的布线23。
-改进示例-
这里，将解释第一实施例的改进示例。本示例形成与第一实施例相类似的布线结构，不过其中CNT所用催化剂的形成状态与第一实施例不同。注意，用相同的附图标记和符号指示与第一实施例中所解释相同的组成元件。
图3-1的A到E以及图3-2的A到C是示出根据第一实施例的改进示例的布线结构形成方法中按步骤次序的剖面示意图。注意，为了便于描述，在图3-1的B到C中省略了对硅衬底11的描述。
首先，如图3-1的A到D所示，执行与图2-1的A到D中所示第一实施例相类似的处理。
随后，如图3-1的E所示，仅在接触块15和16的各相对面15a和16a上选择性沉积催化剂31，作为CNT的生长催化剂。
具体而言，应用例如镍(Ni)化学镀方法仅在例如接触块15和16的暴露面上选择性沉积镍-磷(NiP)层，作为处于岛状(或精细颗粒状)的催化剂31；在这里，接触块15和16的各相对面15a和16a暴露在布线沟槽18中。这样，通过仅在形成CNT所需的部分上沉积催化剂，即可避免发生因不必要部分上的催化剂沉积而造成的金属污染等。
注意，催化剂31可在其被沉积时形成为薄膜状，并可在其在如图3-2的A所示处理中被加热到CNT束21的生长温度时形成为岛状(或精细颗粒状)。
此后，如图3-2的A到C所示，执行与图2-2的A到C中所示第一实施例相类似的处理，因此而形成本示例的布线结构。
根据本示例，通过尽可能减少处理的数量以及进一步避免环境的不利影响，可容易且可靠地使用接触块15和16以低成本形成由包含CNT束21和金属材料22的复合材料制成的布线23。
-第二实施例-
此后，将解释第二实施例。本实施例形成与第一实施例相类似的布线结构，不过与第一实施例不同的是其布线结构被构建为三维布线网结构。注意，用相同的附图标记和符号指示与第一实施例中所解释相同的组成元件。
图4的A到C是示出根据第二实施例的布线结构形成方法中按步骤次序的剖面示意图。图5到图7是示出与图4的A到C相对应的平面示意图。图8是示出第二实施例中完整布线结构的透视示意图。图4的A到C分别对应于沿图5到图7的虚线I-I’到III-III’的剖面。注意，为了便于描述，在图8中省略了对位于层间绝缘膜12以下的分级(hierarchical)部分的描述。
本实施例应用第一实施例的改进示例以形成组成三维布线网结构的各布线层。不用说，本实施例也可应用第一实施例。
首先，如图4的A和图5所示，在层间绝缘膜12上形成第一布线层101。
具体而言，执行与图3-1的A到图3-2的C所示第一实施例的改进示例相类似的处理；其中，在多对，这里是六对，接触块15和16之间进行电连接，以使接触块15和16通过层间绝缘膜12上层间绝缘膜17中的布线23结合在一起，因此形成第一布线层101。
注意在本实施例中，如图中所示，对应于所述六对接触块15和16，在层间绝缘膜12中形成七个通路部分14。
随后，如图4的B和图6所示，在第一布线层101上形成通路层102。
具体而言，首先，应用CVD等方法在第一布线层101上沉积氧化硅膜等并具有例如300nm的厚度，因此形成层间绝缘膜33。
随后，通过光刻和干法蚀刻对层间绝缘膜33进行处理，从而从包含六对接触块15和16的七个接触块中暴露出期望接触块的上表面，因此形成通路孔34；这里，期望接触块为接触块15中的两个以及接触块16中的一个。
随后，应用例如镍(Ni)化学镀方法仅在接触块15和16的暴露面上选择性沉积镍-磷(NiP)层作为催化剂35；这里，接触块15和16的各上表面15b和16b暴露在通路孔34的底部。
随后，应用CVD方法在通路孔34中生长CNT束36，因此形成通路部分37。CNT束36选择性自粘附于接触块15和16的各上表面15b和16b的催化剂35生长，其中接触块15和16的各上表面15b和16b暴露在通路孔34中。这里，通过使用粘附于各上表面15b和16b的催化剂35作为晶核，CNT束36相对上表面15b和16b垂直(向上)生长。
作为CNT束36的生长条件，例如，应用热CVD方法，其中将乙炔和氩气的混合气体以0.5sccm∶1000sccm的流速引入真空室，以作为1kpa气压以及400℃衬底温度下的反应气体。
通过执行上面的处理，形成了配置有通路部分37的通路层102，其中通路部分37是通过将CNT束填充到形成在层间绝缘膜33中的通路孔34内部而制成的。
此后，如图4的C和图7所示，在通路层102上形成第二布线层103。
具体而言，执行与图3-1的B到图3-2的C所示第一实施例的改进示例相类似的处理。在此情形下，与第一实施例的改进示例相类似，与此对应的接触块15和接触块16均形成在通路孔34中暴露出CNT束36顶部的三个通路孔上；并且，与第一实施例的改进示例相类似，在通路层102上的各接触块15和16之间分别形成布线23。因此，在多对，这里为三对，接触块15和16之间进行电连接，以使接触块15和16通过层间绝缘膜33上层间绝缘膜17中的布线23结合在一起，并因此形成第一布线层103。
通过执行上面的处理，完成了为如图8所示三维布线网结构的布线结构。
注意，作为示例，本实施例描述了在其间插入有一层通路层的两层中堆叠布线层的情形，不过，可通过堆叠大量的布线层来形成多层布线结构。
根据本实施例，通过尽可能减少处理的数量以及进一步避免环境的不利影响，可容易且可靠地使用接触块15和16以低成本形成由包含CNT束21和金属材料22的复合材料制成的布线23，并实现由使用CNT作为材料的布线所组成的三维布线网结构。
-改进示例-
这里，将解释第二实施例的改进示例。本示例形成与第一实施例相类似的布线结构，不过其布线网结构的最终形式与第一实施例不同。注意，用相同的附图标记和符号指示与第二实施例中所解释相同的组成元件。
图9是示出第二实施例的改进示例中完整布线结构的透视示意图。注意，为了便于描述，在图9中省略了对位于层间绝缘膜12以下的分级部分的描述。
在本示例中，层间绝缘膜12由在稍后述及的湿法蚀刻中非溶解的材料形成，例如，用氮化硅(SiN)替代氧化硅膜。
随后，在执行图4的C、图7和图8所示第二实施例中执行的处理之后，通过使用例如氢氟酸蚀刻溶液的湿法蚀刻溶解待移除的第一和第二布线层101和103的层间绝缘膜17以及通路层102的层间绝缘膜33，其中层间绝缘膜17和33均由氧化硅膜制成。
结果，如图9所示，完成了可以说仅由接触块15和16的布线框架结构、布线23以及通路部分37组成的三维布线网结构。
与铜(Cu)布线不同，在本实施例的布线网结构的情形下，由于CNT具有非常高的机械强度，因此可抵抗外界碰撞等，即使没有支撑布线的层间绝缘膜。因此，根据本实施例，除了获得上述第二实施例的各种效果之外，还可通过轻松的制造工艺实现重量很轻的三维布线网结构。
上述实施例的各方面都应被认为是示例性的，而非限制性的；且任何在权利要求的等价物的内涵和范围之内的所有改变均包含在其中。本发明可实施为不背离其精神或基本特性的其它具体形式。

Claims (20)

1.一种布线结构，包括：
一对块状基底导体，其以预定间隔放置并彼此相对；以及
布线，其电连接所述基底导体，
其中所述布线由多个线性结构组成，所述线性结构均由自各所述基底导体的各相对面垂直形成的碳元素制成，且所述线性结构的一部分在所述相对面之间相交并接触，以实现彼此的电连接。
2.如权利要求1所述的布线结构，其中
通过在所述基底导体之间填充金属材料以覆盖所述线性结构，所述布线由包含所述线性结构和所述金属材料的复合材料形成。
3.如权利要求1所述的布线结构，其中
所述各相对面配备有用于所述线性结构的催化剂材料，通过使用所述催化剂材料作为晶核来生长待形成的所述线性结构。
4.如权利要求1所述的布线结构，其中
所述线性结构为碳纳米管或碳纳米纤维。
5.如权利要求1所述的布线结构，其中
所述基底导体由选自包含钛Ti、氮化钛TiN、钨W、钼Mo和银Ag的组中的至少一种元素制成，或者由包含选自该组中的至少一种元素的合金制成。
6.如权利要求1所述的布线结构，其中
组成所述复合材料的所述金属材料由选自包含铜Cu、钛Ti、氮化钛TiN、钨W、钼Mo和银Ag的组中的至少一种元素制成，或者由包含选自该组中的至少一种元素的合金制成。
7.如权利要求1所述的布线结构，其中
水平排列一对或多对所述基底导体，且在横向方向上形成所述布线，以构成层结构。
8.如权利要求7所述的布线结构，其中
以多个层堆叠所述层结构，且多个通路部分插置在所述多个层之间以电连接上方和下方的所述基底导体，从而形成三维布线网结构。
9.如权利要求8所述的布线结构，其中
所述通路部分由所述线性结构制成。
10.如权利要求1所述的布线结构，其中
自所述各相对面形成一个或多个所述线性结构。
11.一种布线结构形成方法，包括如下步骤：
形成一对块状基底导体，使得所述块状基底导体以预定间隔放置并彼此相对；以及
通过自所述各基底导体的各相对面垂直生长均由碳元素制成的多个线性结构来形成布线，使得所述线性结构的一部分在所述相对面之间相交并接触，以实现彼此的电连接。
12.如权利要求11所述的布线结构形成方法，还包括
在生长所述线性结构之后，在所述基底导体之间填充金属材料以覆盖所述线性结构；
其中所述布线由包含所述线性结构和所述金属材料的复合材料组成。
13.如权利要求11所述的布线结构形成方法，还包括
在彼此相对放置的所述各基底导体的各相对面上沉积催化剂材料；
其中利用沉积在所述各相对面上的催化剂材料作为晶核，生长所述线性结构。
14.如权利要求11所述的布线结构形成方法，其中
所述线性结构为碳纳米管或碳纳米纤维。
15.如权利要求11所述的布线结构形成方法，其中
所述基底导体由选自包含钛Ti、氮化钛TiN、钨W、钼Mo和银Ag的组中的至少一种元素组成，或者由包含选自该组中的至少一种元素的合金制成。
16.如权利要求11所述的布线结构形成方法，其中
组成所述复合材料的所述金属材料由选自包含铜Cu、钛Ti、氮化钛TiN、钨W、钼Mo和银Ag的组中的至少一种元素组成，或者由包含选自该组中的至少一种元素的合金制成。
17.如权利要求11所述的布线结构形成方法，其中
水平排列一对或多对所述基底导体，并在横向方向上形成所述布线，以构成层结构。
18.如权利要求17所述的布线结构形成方法，其中
以多个层堆叠所述层结构，且多个通路部分插置在所述多个层之间以电连接上方和下方的所述基底导体，从而形成三维布线网结构。
19.如权利要求18所述的布线结构形成方法，其中
所述通路部分由所述线性结构制成。
20.如权利要求19所述的布线结构形成方法，其中
在形成各所述层结构时，形成被掩埋的绝缘膜以掩埋所述基底导体的至少一部分以及所述布线的至少一部分；
在形成所述通路部分时，形成层间绝缘膜以在所述层结构之间进行掩埋；以及
在形成各所述层结构和所述通路部分之后，移除所述被掩埋的绝缘膜和所述层间绝缘膜。
CNA2008100874113A 2007-03-29 2008-03-27 布线结构及其形成方法 Pending CN101276802A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007089011A JP5194513B2 (ja) 2007-03-29 2007-03-29 配線構造及びその形成方法
JP2007-089011 2007-03-29

Publications (1)

Publication Number Publication Date
CN101276802A true CN101276802A (zh) 2008-10-01

Family

ID=39636909

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100874113A Pending CN101276802A (zh) 2007-03-29 2008-03-27 布线结构及其形成方法

Country Status (5)

Country Link
US (1) US8533945B2 (zh)
EP (1) EP1976351B1 (zh)
JP (1) JP5194513B2 (zh)
KR (2) KR100979162B1 (zh)
CN (1) CN101276802A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130091A (zh) * 2010-12-17 2011-07-20 天津理工大学 一种用于集成电路芯片的复合通孔互连结构及其制备方法
CN104471452A (zh) * 2012-05-29 2015-03-25 波音公司 纳米管信号传输系统
CN109103169A (zh) * 2017-06-20 2018-12-28 三星电子株式会社 半导体器件

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117591A (ja) * 2007-11-06 2009-05-28 Panasonic Corp 配線構造及びその形成方法
FR2933237B1 (fr) * 2008-06-25 2010-10-29 Commissariat Energie Atomique Architecture d'interconnexions horizontales a base de nanotubes de carbone.
JP6083197B2 (ja) 2012-11-07 2017-02-22 富士通株式会社 配線構造及びその製造方法
CN104377458B (zh) * 2014-01-17 2016-08-17 江西理工大学 一种碳纳米管宏观材料与金属连接的方法
JP6180977B2 (ja) * 2014-03-20 2017-08-16 株式会社東芝 グラフェン配線及び半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297063B1 (en) * 1999-10-25 2001-10-02 Agere Systems Guardian Corp. In-situ nano-interconnected circuit devices and method for making the same
JP3859199B2 (ja) 2000-07-18 2006-12-20 エルジー エレクトロニクス インコーポレイティド カーボンナノチューブの水平成長方法及びこれを利用した電界効果トランジスタ
US7084507B2 (en) * 2001-05-02 2006-08-01 Fujitsu Limited Integrated circuit device and method of producing the same
EP1513621A4 (en) * 2002-05-21 2005-07-06 Eikos Inc METHOD FOR CONFIGURING COATING OF CARBON NANOTUBES AND WIRING OF CARBON NANOTUBES
CN1290763C (zh) * 2002-11-29 2006-12-20 清华大学 一种生产碳纳米管的方法
US20100244262A1 (en) * 2003-06-30 2010-09-30 Fujitsu Limited Deposition method and a deposition apparatus of fine particles, a forming method and a forming apparatus of carbon nanotubes, and a semiconductor device and a manufacturing method of the same
US7109581B2 (en) * 2003-08-25 2006-09-19 Nanoconduction, Inc. System and method using self-assembled nano structures in the design and fabrication of an integrated circuit micro-cooler
US7135773B2 (en) * 2004-02-26 2006-11-14 International Business Machines Corporation Integrated circuit chip utilizing carbon nanotube composite interconnection vias
JP4448356B2 (ja) * 2004-03-26 2010-04-07 富士通株式会社 半導体装置およびその製造方法
JP4213680B2 (ja) 2004-08-31 2009-01-21 富士通株式会社 基板構造及びその製造方法、並びに半導体装置及びその製造方法
JP5045103B2 (ja) * 2004-10-22 2012-10-10 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2006148063A (ja) * 2004-10-22 2006-06-08 Renesas Technology Corp 配線構造、半導体装置、ｍｒａｍおよび半導体装置の製造方法
TW200631111A (en) 2004-11-04 2006-09-01 Koninkl Philips Electronics Nv Nanotube-based circuit connection approach
JP4555695B2 (ja) 2005-01-20 2010-10-06 富士通株式会社 カーボンナノチューブ配線を備えた電子デバイス及びその製造方法
JP4417313B2 (ja) 2005-09-26 2010-02-17 Ｎｅｃエレクトロニクス株式会社 ダイバーシティ受信回路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130091A (zh) * 2010-12-17 2011-07-20 天津理工大学 一种用于集成电路芯片的复合通孔互连结构及其制备方法
CN102130091B (zh) * 2010-12-17 2013-03-13 天津理工大学 一种用于集成电路芯片的复合通孔互连结构
CN104471452A (zh) * 2012-05-29 2015-03-25 波音公司 纳米管信号传输系统
CN104471452B (zh) * 2012-05-29 2019-02-15 波音公司 纳米管信号传输系统
CN109103169A (zh) * 2017-06-20 2018-12-28 三星电子株式会社 半导体器件
CN109103169B (zh) * 2017-06-20 2024-06-04 三星电子株式会社 半导体器件

Also Published As

Publication number Publication date
KR20100077137A (ko) 2010-07-07
JP2008251701A (ja) 2008-10-16
JP5194513B2 (ja) 2013-05-08
EP1976351A3 (en) 2009-07-15
EP1976351B1 (en) 2013-05-29
EP1976351A2 (en) 2008-10-01
US20080236875A1 (en) 2008-10-02
KR100979162B1 (ko) 2010-09-01
KR101110804B1 (ko) 2012-02-24
US8533945B2 (en) 2013-09-17
KR20080088377A (ko) 2008-10-02

Similar Documents

Publication Publication Date Title
CN101276802A (zh) 布线结构及其形成方法
US9484302B2 (en) Semiconductor devices and methods of manufacture thereof
KR100718112B1 (ko) 탄소나노튜브를 이용한 수직 배선구조 및 그 제조방법
TWI567915B (zh) Wiring structure and manufacturing method thereof
JP2007525030A5 (zh)
WO2006098026A1 (ja) 接続機構、半導体パッケージ、およびその製造方法
CN101919056A (zh) 采用形成在下部导体上方的选择性制造的碳纳米管可逆电阻转换元件的存储器单元及其形成方法
US9165825B2 (en) Interconnection structure made of redirected carbon nanotubes
US9184133B2 (en) Graphene wiring and semiconductor device
JP2008258184A (ja) 電子デバイス及びその製造方法
US8461037B2 (en) Method for fabricating interconnections with carbon nanotubes
TW200830462A (en) Method for making an integrated circuit having a via hole
CN101562148B (zh) 一种用碳纳米管实现上下两层导电材料垂直互连的方法
JP2006108210A (ja) 配線接続構造およびその形成方法
US20240014071A1 (en) Cmos-compatible graphene structures, interconnects and fabrication methods
JP4352080B2 (ja) 配線、電子装置及び電子装置の製造方法
KR20080032518A (ko) 나노 물질이 채워진 콘택구조체 및 그의 형성방법들.
CN103227165A (zh) 具有纳米管层的半导体器件及其形成方法
KR20090095983A (ko) 탄소나노튜브 배선이 포함된 반도체 소자 및 이의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20100507

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20100507

Address after: Kanagawa

Applicant after: Fujitsu Microelectronics Ltd.

Address before: Kawasaki, Kanagawa, Japan

Applicant before: Fujitsu Ltd.

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20081001