KR20080032518A - 나노 물질이 채워진 콘택구조체 및 그의 형성방법들. - Google Patents

나노 물질이 채워진 콘택구조체 및 그의 형성방법들. Download PDF

Info

Publication number
KR20080032518A
KR20080032518A KR1020060098460A KR20060098460A KR20080032518A KR 20080032518 A KR20080032518 A KR 20080032518A KR 1020060098460 A KR1020060098460 A KR 1020060098460A KR 20060098460 A KR20060098460 A KR 20060098460A KR 20080032518 A KR20080032518 A KR 20080032518A
Authority
KR
South Korea
Prior art keywords
forming
contact hole
layer
catalyst layer
contact
Prior art date
Application number
KR1020060098460A
Other languages
English (en)
Inventor
최영문
여인석
이선우
윤홍식
변경래
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060098460A priority Critical patent/KR20080032518A/ko
Publication of KR20080032518A publication Critical patent/KR20080032518A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02606—Nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

나노 물질이 채워진 콘택구조체 및 그의 형성방법들을 제공한다. 이 방법들은 기판 상에 하부전극을 형성하는 것을 포함한다. 상기 하부전극을 갖는 기판 상에 콘택홀을 갖는 층간절연막을 형성한다. 상기 콘택홀을 갖는 기판 상에 배리어층 및 촉매층을 차례로 형성한다. 상기 배리어층 및 촉매층을 갖는 기판 상에 상기 콘택홀을 채우는 포토레지스막을 형성한다. 상기 포토레지스트막을 에치백하여 상기 층간절연막 상부에 형성된 상기 촉매층을 노출시킨다. 이때, 상기 콘택홀 내부는 상기 포토레지스트막이 잔존하도록 한다. 염소가스를 함유하는 식각가스를 이용하여 상기 촉매층 및 상기 배리어층을 에치백하여 상기 콘택홀 내부에 잔존하는 촉매층 패턴 및 배리어층 패턴을 형성한다. 상기 콘택홀 내부의 포토레지스트막을 에싱공정을 통해 제거한다. 상기 촉매층 패턴을 씨드층으로 상기 콘택홀 내부를 채우는 나노 물질을 형성한다. 나노 물질이 채워진 콘택구조체 또한 제공된다.
나노 물질, 콘택구조체, 촉매층, 배리어층, 합금촉매층, 에치백, 탄소 나노 튜브, 나노 도선

Description

나노 물질이 채워진 콘택구조체 및 그의 형성방법들.{Contact structure filled nano materials and methods of forming the same}
도 1은 종래기술에 따른 콘택구조체를 설명하기 위한 평면도이다.
도 2a 내지 도 2d는 종래기술에 따른 콘택구조체를 설명하기 위해 도 1의 절단선 I-I'에 따른 단면도들이다.
도 3은 본 발명의 실시예들에 따른 콘택구조체를 설명하기 위한 평면도이다.
도 4a 내지 도 4f는 본 발명의 실시예들에 따른 콘택구조체를 설명하기 위해 도 3의 절단선 Ⅱ-Ⅱ'에 따른 단면도들이다.
본 발명은 콘택구조체 및 그의 형성방법에 관한 것으로, 특히 나노 물질이 채워진 콘택구조체 및 그의 형성방법들에 관한 것이다.
전자소자에서 특히, 반도체소자의 경우 하부 도전층과 상부 도전층을 연결하기 위하여 상기 하부 도전층과 상기 상부 도전층 사이에 형성된 층간 절연막 내에 콘택홀을 형성하여 상기 콘택홀 내에 도전성의 금속을 채워야 한다. 상기 콘택홀 내에 채워진 도전성의 금속은 상기 하부 도전층과 상기 상부 도전층을 전기적으로 접속시킨다. 그러나, 전자소자가 스케일다운 되면서 콘택홀의 종횡비가 증가하고 있다. 즉 상기 콘택홀의 직경은 감소하고 상기 콘택홀의 수직 길이는 상기 직경에 비하여 상대적으로 더욱 길어지게 된다. 그 결과, 상기 콘택홀을 금속으로 채우는 경우에 있어서, 상기 금속이 상기 콘택홀을 완전히 채우지 못하게 되어 상기 하부 도전층과 상기 상부 도전층을 전기적으로 신뢰성 있게 연결하는데 문제가 발생될 수 있다. 이러한 문제를 해결하기 위한 방안 중 하나로 전기적 도체 성질을 갖는 탄소 나노 튜브를 전자 소자에서 상부 도전층 및 하부 도전층간의 전기적 연결 매개체로서 사용하는 방안이 제시되고 있다.
탄소 나노 튜브는 네이처(NATURE, Vol. 354, pp 56-58, 7 Nov(1991))에 "흑연 탄소의 나선형 미소관(HELICAL MICROTUBULES OF GRAPHITIC CARBON)" 이란 제목의 논문으로 이지마(Sumio Iijima)씨에 의해 최초로 소개된 이후 많은 연구가 이루어졌고, 또한 진행되고 있다. 탄소 나노 물질을 제조하는 방법으로 레이저 조사(laser ablation), 전기화학법(electro-chemical method), 화학기상증착법(chemical vapor deposition method; CVD) 및 플라즈마 화학기상증착법(plasma enhanced CVD; PECVD)등이 소개되었다. 탄소는 다이아몬드, 흑연, 훌러렌(fullerene) 및 탄소 나노 튜브(carbon nanotube)의 네 가지 결정 구조를 갖는다. 이중 훌러렌과 탄소 나노 튜브를 탄소 나노 물질이라 한다. 훌러렌은 탄소 원자 60개로 이루어진 64면체의 축구공 모양이고, 탄소 나노 튜브는 육각형 벌집 무늬의 구조가 둥글게 감겨서 만들어진 관(tube) 모양으로 단일벽(single wall), 다중벽(multi-wall)과 다발(rope) 모양이 있다. 탄소 나노 튜브는 감긴 모양에 따라 전기적 도체 또는 반도체의 성질을 나타내며, 기계적, 전기적, 화학적 특성이 우수하다. 그러므로, 탄소 나노 튜브는 고집적 메모리 소자, 초고용량 커패시터, 2차 전지, 고감도 센서(sensor), 고강도-초경량 복합재료, 전자파 차폐 재료, 전계방출 소자(field emission display, FED) 등에 이용될 수 있는 재료로서 주목 받는 물질이다.
도 1은 종래기술에 따른 콘택구조체를 설명하기 위한 평면도이며, 도 2a 내지 도 2d는 종래기술에 따른 콘택구조체를 설명하기 위해 도 1의 절단선 I-I'에 따른 단면도들이다.
도 1 및 도 2a를 참조하면, 기판(100) 상에 제 1 층간절연막(105)을 형성한다. 상기 제 1 층간절연막(105) 상에 하부 전극들(110)을 형성한다. 상기 하부 전극들(110)을 갖는 기판 상에 제 2 층간절연막(115)을 형성한다. 상기 제 2 층간절연막(115) 상에 개구부를 갖는 포토레지스트 패턴(120)을 형성한다. 상기 포토레지스트 패턴(120)을 식각마스크로 이용하여 상기 제 2 층간절연막(115)을 식각하여 상기 하부 전극(110)의 소정영역을 노출시키는 콘택홀들(125)을 형성한다.
도 1 및 도 2b를 참조하면, 상기 콘택홀들(125)을 갖는 기판 상에 촉매층(130a,130b)을 형성한다. 상기 촉매층(130a,130b)은 상기 포토레지스트 패턴(120)이 그대로 잔존한 상태에서 형성하므로 저온공정이 가능한 스퍼터링(suputtering) 방법 또는 열증착법(thermal evaporation)으로 형성한다. 또한, 이후 공정에서 리프트 오프(lift off) 방법으로 상기 포토레지스트 패턴(120) 상부에 형성된 촉매층(130b)을 선택적으로 제거해야 하기 때문에, 상기 포토레지스트 패턴(120) 상부에 형성된 촉매층(130b)과 상기 콘택홀들(125)의 저면부에 형성된 촉매층(130a)이 서로 분리되도록 하기 위해 상기 콘택홀들(125)의 측벽에는 촉매층이 형성되지 않도록 한다. 결과적으로, 상기 콘택홀들(125)의 저면부를 모두 채우도록 상기 촉매층(130a)이 형성되는 것이 아니라, 도 2b에 도시된 바와 같이, 상기 콘택홀들(125)의 저면부 중심영역에 상기 촉매층(130a)이 형성되게 된다.
도 1 및 도 2c를 참조하면, 상기 포토레지스트 패턴(120)을 제거한다. 이때, 상기 포토레지스트 패턴(120) 상부에 형성된 상기 촉매층(130b) 또한 동시에 제거된다.
도 1 및 도 2d를 참조하면, 상기 촉매층(130a)을 씨드층으로 이용하여 상기 콘택홀 내에 탄소 나노 튜브를 성장시킨다. 상기 촉매층(130a)은 니켈(Ni), 코발트(Co), 철(Fe), 이트륨(Y), 란탄(La) 또는 백금(Pt)으로 이루어진 일군의 그룹으로부터 선택된 적어도 하나의 막으로 형성될 수 있다. 상기 촉매층(130a)을 씨드층으로 사용하여 나노 튜브(nanotube; 135)를 성장시킨다. 상기 나노 튜브(135)는 탄소 나노 튜브(carbon nanotube; CNT)로 형성될 수 있다. 예를 들면, 상기 탄소 나노 튜브는 탄화수소(hydrocarbon)를 이용하는 플라즈마 화학기상증착법(plasma enhanced chemical vapor deposition; PECVD) 또는 열 화학기상증착법(thermal chemical vapor deposition)에 의하여 형성될 수 있다. 한편, 상기 나노 튜브(135) 대신에 나노 도선을 성장시킬 수도 있다. 상기 제 2 층간절연막(115) 상에 상기 나노 튜브(135)를 덮는 상부전극(140)을 형성한다.
그러나, 상기 촉매층(130a)이 상기 콘택홀(125) 저면의 중심영역에만 형성되 어 있으므로 상기 촉매층(130a)을 씨드층으로 하여 성장된 상기 나노 튜브(135)의 경우 도 1에 도시된 바와 같이, 상기 콘택홀(125)의 중심영역에 주로 형성된 구조를 갖게 된다. 따라서, 상기 나노 튜브(135)의 밀도가 낮아지게 된다. 또한, 콘택홀의 직경이 감소할수록 상기 콘택홀 저면에 촉매층 형성이 어려워지게 된다. 또한, 상기 나노 튜브(135) 와 상기 하부전극(110)간의 계면저항 감소를 위한 배리어막의 형성도 어렵운 실정이다.
따라서, 콘택홀 내부에 나노 튜브의 밀도를 증가시키고, 콘택홀의 직경이 감소하더라도 나노 튜브의 형성이 가능한 콘택구조체 형성방법에 대한 연구가 요구되고 있다.
본 발명이 이루고자 하는 기술적 과제는 콘택홀 내부에 나노 튜브의 밀도를 증가시키고, 콘택홀의 직경이 감소하더라도 나노 튜브의 형성이 가능하기에 적합한 나노 물질이 채워진 콘택구조체 및 그의 형성방법들을 제공하는데 있다.
상기 기술적 과제를 이루기 위하여, 본 발명은 나노 물질이 채워진 콘택구조체 및 그의 형성방법들을 제공한다.
본 발명의 일 양태에 따르면, 나노 물질이 채워진 콘택구조체의 형성방법들을 제공한다. 이 방법은 기판 상에 하부전극을 형성하는 것을 포함한다. 상기 하부전극을 갖는 기판 상에 콘택홀을 갖는 층간절연막을 형성한다. 상기 콘택홀을 갖는 기판 상에 배리어층 및 촉매층을 차례로 형성한다. 상기 배리어층 및 촉매층을 갖 는 기판 상에 상기 콘택홀을 채우는 포토레지스막을 형성한다. 상기 포토레지스트막을 에치백하여 상기 층간절연막 상부에 형성된 상기 촉매층을 노출시킨다. 이때, 상기 콘택홀 내부는 상기 포토레지스트막이 잔존하도록 한다. 염소가스를 함유하는 식각가스를 이용하여 상기 촉매층 및 상기 배리어층을 에치백하여 상기 콘택홀 내부에 잔존하는 촉매층 패턴 및 배리어층 패턴을 형성한다. 상기 콘택홀 내부의 포토레지스트막을 에싱공정을 통해 제거한다. 상기 촉매층 패턴을 씨드층으로 상기 콘택홀 내부를 채우는 나노 물질을 형성한다.
본 발명의 몇몇 실시예들에서, 상기 촉매층은 니켈(Ni), 코발트(Co), 철(Fe), 이트륨(Y), 란탄(La), 타이타늄(Ti), 금(Au), 팔라듐(Pd) 및 백금(Pt)으로 이루어진 일군 중 선택된 하나의 막이거나 적어도 두개의 합금막(alloy layer) 또는 적층막으로 형성할 수 있다.
다른 실시예들에서, 상기 촉매층은 ALD(atomic layer deposition) 공정, CVD(chemical vapoer deposition) 공정 또는 PVD(physical vapor deposition) 공정으로 형성할 수 있다.
또 다른 실시예들에서, 상기 배리어층은 타이타늄막(Ti), 타이타늄질화막(TiN), 탄탈늄막(Ta), 탄탈늄질화막(TaN) 및 알루미늄막(Al)으로 이루어진 일군 중 선택된 하나의 막 또는 적어도 두개의 합금막(alloy layer)으로 형성할 수 있다.
또 다른 실시예들에서, 상기 나노 물질은 탄소 나노 튜브 또는 나노 도선으로 형성할 수 있다.
또 다른 실시예들에서, 상기 나노 물질을 형성하는 것은 상기 촉매층 패턴을 갖는 기판 상에 나노 물질 형성을 위한 소스가스를 주입하여 CVD 방식으로 형성하는 것을 포함할 수 있다.
또 다른 실시예들에서, 상기 나노 물질을 형성하는 것은 CH4, C2H2, 에탄올 또는 CO 가스를 사용하여 300℃~900℃에서 CVD공정을 진행하여 탄소 나노튜브(carbon nano tube;CNT)를 형성하는 것을 포함할 수 있다.
또 다른 실시예들에서, 상기 나노 물질을 형성하는 것은 SiH4 또는 Si2H6을 함유하는 가스를 사용하여 300℃~900℃의 온도에서 CVD공정을 진행하여 실리콘 나노도선을 형성하는 것을 포함할 수 있다.
또 다른 실시예들에서, 상기 나노 물질을 형성하는 것은 게르마늄(Ge)을 함유하는 가스를 사용하여 300℃~900℃의 온도에서 CVD공정을 진행하여 게르마늄 나노도선을 형성하는 것을 포함할 수 있다.
또 다른 실시예들에서, 상기 나노 물질을 갖는 기판 상에 상기 나노 물질과 접촉하는 상부 전극을 형성할 수 있다. 상기 상부 전극을 형성한 후, 상기 기판을 300℃ 내지 1000℃에서 열처리할 수 있다. 이때, 상기 열처리에 의해 나노 물질과 상부 및 하부 전극 간의 콘택 저항이 감소될 수 있다.
본 발명의 다른 일 양태에 따르면, 나노 물질이 채워진 콘택구조체의 형성방법들을 제공한다. 이 방법은 기판 상에 하부전극을 형성하는 것을 포함한다. 상기 하부전극을 갖는 기판 상에 콘택홀을 갖는 층간절연막을 형성한다. 상기 콘택홀을 갖는 기판 상에 배리어 물질 및 촉매 물질로 이루어진 합금촉매층을 형성한다. 상기 합금촉매층을 갖는 기판 상에 상기 콘택홀을 채우는 포토레지스막을 형성한다. 상기 포토레지스트막을 에치백하여 상기 층간절연막 상부에 형성된 상기 합금촉매층을 노출시키되, 상기 콘택홀 내부는 상기 포토레지스트막이 잔존하도록 형성한다. 염소가스를 함유하는 식각가스를 이용하여 상기 합금촉매층을 에치백하여 상기 콘택홀 내부에 잔존하는 합금촉매층 패턴을 형성한다. 상기 콘택홀 내부의 포토레지스트막을 에싱공정을 통해 제거한다. 상기 합금촉매층 패턴을 씨드층으로 상기 콘택홀 내부를 채우는 나노 물질을 형성한다.
본 발명의 몇몇 실시예들에서, 상기 촉매 물질은 니켈(Ni), 코발트(Co), 철(Fe), 이트륨(Y), 란탄(La), 타이타늄(Ti), 금(Au), 팔라듐(Pd) 및 백금(Pt)으로 이루어진 일군 중 선택된 적어도 하나의 물질일 수 있다.
다른 실시예들에서, 상기 배리어 물질은 Ti, TiN, Ta, TaN 및 Al으로 이루어진 일군 중 선택된 적어도 하나의 물질일 수 있다.
또 다른 실시예들에서, 상기 합금촉매층은 ALD(atomic layer deposition) 공정, CVD(chemical vapoer deposition) 공정 또는 PVD(physical vapor deposition) 공정으로 형성할 수 있다.
또 다른 실시예들에서, 상기 나노 물질은 탄소 나노 튜브, 실리콘 나노 도선 또는 게르마늄 나노 도선으로 형성할 수 있다.
또 다른 실시예들에서, 상기 나노 물질을 갖는 기판 상에 상기 나노 물질과 접촉하는 상부 전극을 형성할 수 있다. 상기 상부 전극을 형성한 후, 상기 기판을 300℃ 내지 1000℃에서 열처리할 수 있다. 이때, 상기 열처리에 의해 나노 물질과 상부 및 하부 전극 간의 콘택 저항이 감소될 수 있다.
본 발명의 또 다른 일 양태에 따르면, 나노 물질이 채워진 콘택구조체를 제공한다. 상기 콘택구조체는 기판 상에 배치된 하부전극을 구비한다. 상기 하부전극을 갖는 기판 상에 콘택홀을 갖는 층간절연막이 배치된다. 상기 콘택홀의 측벽 하부영역 및 상기 콘택홀의 저면부을 덮는 촉매층 패턴이 배치된다. 상기 촉매층 패턴과 접촉하면서 상기 콘택홀을 수직방향으로 채우는 나노 물질이 배치된다. 상기 층간절연막 상에 상기 나노 물질과 접촉하는 상부전극이 배치된다.
본 발명의 몇몇 실시예들에서, 상기 촉매층 패턴은 니켈(Ni), 코발트(Co), 철(Fe), 이트륨(Y), 란탄(La), 타이타늄(Ti), 금(Au), 팔라듐(Pd) 및 백금(Pt)으로 이루어진 일군 중 선택된 하나의 막이거나 적어도 두개의 합금막(alloy layer) 또는 적층막일 수 있다.
다른 실시예들에서, 상기 콘택홀 및 상기 촉매층 패턴 사이에 개재된 배리어층 패턴을 더 포함할 수 있다. 상기 배리어층 패턴은 타이타늄막(Ti), 타이타늄질화막(TiN), 탄탈늄막(Ta), 탄탈늄질화막(TaN) 및 알루미늄막(Al)으로 이루어진 일군 중 선택된 하나의 막 또는 적어도 두개의 합금막(alloy layer)일 수 있다.
또 다른 실시예들에서, 상기 촉매층 패턴은 배리어 물질과 촉매 물질로 이루어진 합금단일막일 수 있다.
또 다른 실시예들에서, 상기 나노 물질은 탄소 나노 튜브, 실리콘 나노 도선 또는 게르마늄 나도 도선일 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 3은 본 발명의 실시예들에 따른 콘택구조체를 설명하기 위한 평면도이며, 도 4a 내지 도 4f는 본 발명의 실시예들에 따른 콘택구조체를 설명하기 위해 도 3의 절단선 Ⅱ-Ⅱ'에 따른 단면도들이다.
도 3 및 도 4a를 참조하면, 기판(1) 상에 제 1 층간절연막(5)을 형성한다. 상기 제 1 층간절연막(5) 상에 하부전극들(10)을 형성한다. 상기 하부전극들(10)은 Cu, W, TiN, Mo, Al, Ti 및 Si로 이루어진 일군 중 선택된 어느 하나의 막으로 형성하거나 적어도 두개의 적층막 또는 합금막으로 형성될 수 있다. 상기 하부 전극들(10)을 갖는 기판 상에 제 2 층간절연막(15)을 형성한다. 상기 제 2 층간절연막(15)을 패터닝하여 상기 하부 전극(10)의 소정영역을 노출시키는 콘택홀들(25)을 형성한다.
도 3 및 도 4b를 참조하면, 상기 콘택홀들(25)을 갖는 기판 상에 배리어층(27) 및 촉매층(30)을 차례로 형성한다. 상기 배리어층(27)은 타이타늄막(Ti), 타이타늄질화막(TiN), 탄탈늄막(Ta), 탄탈늄질화막(TaN) 및 알루미늄막(Al)으로 이 루어진 일군 중 선택된 하나의 막 또는 적어도 두개의 합금막(alloy layer)으로 형성할 수 있다.
상기 촉매층(30)은 니켈(Ni), 코발트(Co), 철(Fe), 이트륨(Y), 란탄(La), 타이타늄(Ti), 금(Au), 팔라듐(Pd) 및 백금(Pt)으로 이루어진 일군 중 선택된 하나의 막이거나 적어도 두개의 합금막(alloy layer) 또는 적층막으로 형성할 수 있다. 상기 촉매층(30)은 ALD(atomic layer deposition) 공정, CVD(chemical vapoer deposition) 공정 또는 PVD(physical vapor deposition) 공정으로 형성할 수 있다.
또는 이와 달리, 도시하지 않았지만, 상기 콘택홀들(25)을 갖는 기판 상에 배리어 물질 및 촉매 물질로 이루어진 합금촉매층을 형성할 수 있다. 상기 합금촉매층은 단일합금막일 수 있다. 즉, 상기 합금촉매층은 단일막으로 배리어층의 역할 및 촉매층의 역할을 동시에 수행할 수 있게 된다. 따라서, 콘택홀의 직경이 작을 경우 단일합금막으로 형성할 수 있다.
이어, 상기 배리어층(27) 및 상기 촉매층(30)을 갖는 기판 상에 상기 콘택홀들(25)을 채우는 포토레지스막(32)을 형성한다.
도 3 및 도 4c를 참조하면, 상기 포토레지스트막(32)을 에치백하여 상기 제 2 층간절연막(15) 상부에 형성된 상기 촉매층(30)을 노출시킨다. 이때, 상기 콘택홀들(25) 내부는 포토레지스트막(32')이 잔존하도록 한다.
도 3 및 도 4d를 참조하면, 염소가스를 함유하는 식각가스를 이용하여 상기 촉매층(30) 및 상기 배리어층(27)을 에치백하여 상기 콘택홀들(25) 내부에 잔존하는 촉매층 패턴(30') 및 배리어층 패턴(27')을 형성한다. 상기 콘택홀들(25) 내부 의 상기 잔존하는 포토레지스트막(32')을 에싱공정을 통해 제거한다. 그 결과, 상기 촉매층 패턴(30')이 노출되게 된다. 상기 촉매층 패턴(30')은 상기 콘택홀들(25)의 저면부를 모두 덮도록 형성된다. 또한, 상기 촉매층 패턴(30')은 상기 콘택홀들(25)의 측벽들 하부 영역을 덮을 수 있다.
도 3 및 도 4e를 참조하면, 상기 촉매층 패턴(30')을 씨드층으로 상기 콘택홀들(25) 내부를 채우는 나노 물질들(35)을 형성한다. 상기 나노 물질들(35)은 탄소 나노 튜브 또는 나노 도선으로 형성할 수 있다. 상기 나노 도선은 실리콘 나노 도선 또는 게르마늄 나노 도선일 수 있다. 상기 나노 물질들(35)은 도 4e에 도시된 바와 같이, 상기 콘택홀들(25) 내부를 전체적으로 채우면서 형성될 수 있다. 따라서, 종래기술과 비교하여 상기 나노 물질들(35)의 밀도가 증가한 것을 알 수 있다.
상기 나노 물질들(35)을 형성하는 것은 상기 촉매층 패턴(30')을 갖는 기판 상에 나노 물질 형성을 위한 소스가스를 주입하여 CVD 방식으로 형성할 수 있다. 예를 들어, CH4, C2H2, 에탄올 또는 CO 가스를 사용하여 300℃~900℃에서 CVD공정을 진행하여 탄소 나노튜브(carbon nano tube;CNT)를 형성할 수 있다, 상기 탄소 나노튜브는 직경이 1nm 내지 50nm로 형성할 수 있다. 또는, SiH4 또는 Si2H6을 함유하는 가스를 사용하여 300℃~900℃의 온도에서 CVD공정을 진행하여 실리콘 나노도선을 형성할 수 있다. 상기 실리콘 나노 도선은 직경이 1nm 내지 100nm로 형성할 수 있다. 또는 이와 달리, 게르마늄(Ge)을 함유하는 가스를 사용하여 300℃~900℃의 온도에서 CVD공정을 진행하여 게르마늄 나노도선을 형성할 수 있다. 상기 게르마늄 나노 도선은 직경이 1nm 내지 100nm로 형성할 수 있다. 상기 CVD 공정은 플라즈마 화학기상증착법(plasma enhanced chemical vapor deposition; PECVD) 또는 열 화학기상증착법(thermal chemical vapor deposition)을 이용할 수 있다.
도 3 및 도 4f를 참조하면, 상기 나노 물질들(35)을 갖는 기판 상에 절연막이나 도전막을 캐핑한 후 화학 기계적 연마공정을 이용하여 상기 제 2 층간절연막(15)의 상부면이 노출될때까지 상기 나노 물질들(35)을 평탄화할 수 있다. 그 결과, 평탄화된 나노 물질들(35')이 형성된다. 상기 평탄화된 나노 물질들(35')을 갖는 기판 상에 상기 평탄화된 나노 물질들(35')과 접촉하는 상부 전극(40)을 형성할 수 있다. 상기 상부전극은 Ti, Al, Ta, TiN, TaN, Cu, W, Si 및 Mo으로 이루어진 일군 중 선택된 어느 하나의 막으로 형성하거나 적어도 두개의 합금막 또는 적층막으로 형성할 수 있다. 상기 상부 전극의 두께는 수십 내지 수천 Å으로 형성할 수 있다.
상기 상부 전극(40)을 형성한 후, 상기 기판(1)을 300℃ 내지 1000℃에서 열처리할 수 있다. 이때, 상기 열처리에 의해 상기 평탄화된 나노 물질들(35')과 상기 상부전극(40)과의 계면, 및 상기 평탄화된 나노 물질들(35')과 상기 하부 전극(10)과의 계면의 콘택 저항이 감소될 수 있다.
상술한 바와 같이, 상기 촉매층 패턴(30')은 상기 콘택홀들(25)의 저면부를 모두 덮도록 형성된다. 또한, 상기 촉매층 패턴(30')은 상기 콘택홀들(25)의 측벽들 하부 영역을 덮을 수 있다. 따라서, 종래기술에서는 콘택홀들의 가장자리 영역은 상기 나노 물질들이 채워지지 않은데 반해, 본 발명에서는 도 3에 도시된 바와 같이, 상기 나노 물질들(35)이 상기 콘택홀들(25) 내부를 전체적으로 모두 채우면서 형성될 수 있게 된다. 결과적으로, 종래기술과 비교하여 상기 나노 물질들(35)의 밀도가 증가한 것을 알 수 있다. 또한, 상기 콘택홀들(25)의 직경이 작아지더라도 ALD(atomic layer deposition) 방법을 이용하여 상기 콘택홀들(25) 내부에 촉매층을 형성할 수 있게 되므로 고집적화 소자의 콘택불량을 방지할 수 있게 된다.
도 3 및 도 4f를 다시 참조하여 본 발명의 실시예들에 따른 콘택구조체를 설명하기로 한다.
도 3 및 도 4f를 참조하면, 기판(1) 상에 제 1 층간절연막(5)이 배치된다. 상기 제 1 층간절연막(5) 상에 하부전극들(10)이 배치된다. 상기 하부전극들(10)은 Cu, W, TiN, Mo, Al, Ti 및 Si로 이루어진 일군 중 선택된 어느 하나의 막이거나 적어도 두개의 적층막 또는 합금막일 수 있다. 상기 하부 전극들(10)을 갖는 기판 상에 제 2 층간절연막(15)이 배치된다. 상기 제 2 층간절연막(15)을 관통하여 상기 하부 전극(10)의 소정영역을 노출시키는 콘택홀들(25)이 배치된다.
상기 콘택홀들(25)의 측벽 하부영역 및 상기 콘택홀들(25)의 저면부를 덮는 차례로 적층된 배리어층 패턴(27') 및 촉매층 패턴(30')이 배치될 수 있다. 또는 이와 달리, 도시하지 않았지만, 배리어층 물질 및 촉매층 물질의 합금막인 합금촉매층 패턴이 형성될 수 도 있다. 상기 합금촉매층은 단일합금막일 수 있다. 즉, 상기 합금촉매층은 단일막으로 배리어층의 역할 및 촉매층의 역할을 동시에 수행할 수 있게 된다. 따라서, 콘택홀의 직경이 작을 경우 유리한 구조이다.
상기 배리어층 패턴(27')은 타이타늄막(Ti), 타이타늄질화막(TiN), 탄탈늄 막(Ta), 탄탈늄질화막(TaN) 및 알루미늄막(Al)으로 이루어진 일군 중 선택된 하나의 막 또는 적어도 두개의 합금막(alloy layer)일 수 있다. 상기 촉매층 패턴(30')은 니켈(Ni), 코발트(Co), 철(Fe), 이트륨(Y), 란탄(La), 타이타늄(Ti), 금(Au), 팔라듐(Pd) 및 백금(Pt)으로 이루어진 일군 중 선택된 하나의 막이거나 적어도 두개의 합금막(alloy layer) 또는 적층막일 수 있다.
상기 촉매층 패턴(30')과 접촉하면서 상기 콘택홀들(25)을 수직방향으로 채우는 나노 물질들(35')이 배치된다. 상기 나노 물질들(35')은 탄소 나노 튜브 또는 나노 도선일 수 있다. 상기 나노 도선은 실리콘 나노 도선 또는 게르마늄 나노 도선일 수 있다. 상기 나노 물질들(35')은 도 3에 도시된 바와 같이, 상기 콘택홀들(25) 내부를 전체적으로 모두 채우면서 배치될 수 있다. 따라서, 종래기술과 비교하여 상기 나노 물질들(35')의 밀도가 증가한 것을 알 수 있다.
상기 제 2 층간절연막(15) 상에 상기 나노 물질들(35')과 접촉하는 상부전극(40)이 배치된다. 상기 상부전극(40)은 Ti, Al, Ta, TiN, TaN, Cu, W, Si 및 Mo으로 이루어진 일군 중 선택된 어느 하나의 막이거나 적어도 두개의 합금막 또는 적층막일 수 있다. 상기 상부 전극(40)의 두께는 수십 내지 수천 Å일 수 있다.
상술한 바와 같이, 상기 촉매층 패턴(30')은 상기 콘택홀들(25)의 저면부를 모두 덮는다. 또한, 상기 촉매층 패턴(30')은 상기 콘택홀들(25)의 측벽들 하부 영역을 덮을 수 있다. 따라서, 종래기술에서는 콘택홀들의 가장자리 영역은 상기 나노 물질들이 채워지지 않은데 반해, 본 발명에서는 도 3에 도시된 바와 같이, 상기 나노 물질들(35')이 상기 콘택홀들(25) 내부를 전체적으로 모두 채우면서 배치될수 있게 된다. 결과적으로, 종래기술과 비교하여 상기 나노 물질들(35')의 밀도가 증가한 것을 알 수 있다.
본 발명은 상술한 실시 예들에 한정되지 않고 본 발명의 사상 내에서 여러 가지의 다른 형태로 변형될 수 있다. 예를 들어, 콘택구조 뿐만 아니라 콘택홀 내에 나노 튜브 또는 나노 도선을 성장시키는 방법을 모두 포함할 수 있다. 또한, 이러한 방법으로 형성된 나노 튜브 또는 나노 도선을 이용해서 제작된 모든 소자들을 포함할 수 있다 예를 들어, 캐패시터, 수직 스위치, 히터 및 웨이퍼 패키지 등에 응용될 수 있다.
상술한 바와 같이 본 발명에 따르면, 촉매층 패턴은 콘택홀들의 저면부를 모두 덮고 또한 상기 콘택홀들의 측벽들 하부 영역을 덮도록 형성된다. 따라서, 종래기술에서는 콘택홀들의 가장자리 영역은 상기 나노 물질들이 채워지지 않은데 반해, 본 발명에서는 나노 물질들이 상기 콘택홀들 내부를 전체적으로 모두 채우면서 형성될 수 있게 된다. 결과적으로, 종래기술과 비교하여 상기 나노 물질들의 밀도가 증가한 것을 알 수 있다. 또한, 콘택홀들의 직경이 작아지더라도 ALD(atomic layer deposition) 방법을 이용하여 상기 콘택홀들 내부에 촉매층을 형성할 수 있게 되므로 고집적화 소자의 콘택불량을 방지할 수 있게 된다.

Claims (24)

  1. 기판 상에 하부전극을 형성하고,
    상기 하부전극을 갖는 기판 상에 콘택홀을 갖는 층간절연막을 형성하고,
    상기 콘택홀을 갖는 기판 상에 배리어층 및 촉매층을 차례로 형성하고,
    상기 배리어층 및 촉매층을 갖는 기판 상에 상기 콘택홀을 채우는 포토레지스막을 형성하고,
    상기 포토레지스트막을 에치백하여 상기 층간절연막 상부에 형성된 상기 촉매층을 노출시키되, 상기 콘택홀 내부는 상기 포토레지스트막이 잔존하도록 형성하고,
    염소가스를 함유하는 식각가스를 이용하여 상기 촉매층 및 상기 배리어층을 에치백하여 상기 콘택홀 내부에 잔존하는 촉매층 패턴 및 배리어층 패턴을 형성하고,
    상기 콘택홀 내부의 포토레지스트막을 에싱공정을 통해 제거하고,
    상기 촉매층 패턴을 씨드층으로 상기 콘택홀 내부를 채우는 나노 물질을 형성하는 것을 포함하는 콘택구조체의 형성방법.
  2. 제 1 항에 있어서,
    상기 촉매층은 니켈(Ni), 코발트(Co), 철(Fe), 이트륨(Y), 란탄(La), 타이타늄(Ti), 금(Au), 팔라듐(Pd) 및 백금(Pt)으로 이루어진 일군 중 선택된 하나의 막 이거나 적어도 두개의 합금막(alloy layer) 또는 적층막으로 형성하는 것을 특징으로 하는 콘택구조체의 형성방법.
  3. 제 1 항에 있어서,
    상기 촉매층은 ALD(atomic layer deposition) 공정, CVD(chemical vapoer deposition) 공정 또는 PVD(physical vapor deposition) 공정으로 형성하는 것을 특징으로 하는 콘택구조체의 형성방법.
  4. 제 1 항에 있어서,
    상기 배리어층은 타이타늄막(Ti), 타이타늄질화막(TiN), 탄탈늄막(Ta), 탄탈늄질화막(TaN) 및 알루미늄막(Al)으로 이루어진 일군 중 선택된 하나의 막 또는 적어도 두개의 합금막(alloy layer)으로 형성하는 것을 특징으로 하는 콘택구조체의 형성방법.
  5. 제 1 항에 있어서,
    상기 나노 물질은 탄소 나노 튜브 또는 나노 도선으로 형성하는 것을 특징으로 하는 콘택구조체의 형성방법.
  6. 제 1 항에 있어서,
    상기 나노 물질을 형성하는 것은
    상기 촉매층 패턴을 갖는 기판 상에 나노 물질 형성을 위한 소스가스를 주입하여 CVD 방식으로 형성하는 것을 포함하는 것을 특징으로 하는 콘택구조체의 형성방법.
  7. 제 6 항에 있어서,
    상기 나노 물질을 형성하는 것은
    CH4, C2H2, 에탄올 또는 CO 가스를 사용하여 300℃~900℃에서 CVD공정을 진행하여 탄소 나노튜브(carbon nano tube;CNT)를 형성하는 것을 포함하는 것을 특징으로 하는 콘택구조체의 형성방법.
  8. 제 6 항에 있어서,
    상기 나노 물질을 형성하는 것은
    SiH4 또는 Si2H6을 함유하는 가스를 사용하여 300℃~900℃의 온도에서 CVD공정을 진행하여 실리콘 나노도선을 형성하는 것을 포함하는 것을 특징으로 하는 콘택구조체의 형성방법.
  9. 제 6 항에 있어서,
    상기 나노 물질을 형성하는 것은
    게르마늄(Ge)을 함유하는 가스를 사용하여 300℃~900℃의 온도에서 CVD공정 을 진행하여 게르마늄 나노도선 형성하는 것을 포함하는 것을 특징으로 하는 콘택구조체의 형성방법.
  10. 제 1 항에 있어서,
    상기 나노 물질을 갖는 기판 상에 상기 나노 물질과 접촉하는 상부 전극을 형성하는 것을 더 포함하는 것을 특징으로 하는 콘택구조체의 형성방법.
  11. 제 10 항에 있어서,
    상기 상부 전극을 형성한 후,
    상기 기판을 300℃ 내지 1000℃에서 열처리하는 것을 더 포함하되, 상기 열처리에 의해 나노 물질과 상부 및 하부 전극 간의 콘택 저항이 감소되는 것을 특징으로 하는 콘택구조체의 형성방법.
  12. 기판 상에 하부전극을 형성하고,
    상기 하부전극을 갖는 기판 상에 콘택홀을 갖는 층간절연막을 형성하고,
    상기 콘택홀을 갖는 기판 상에 배리어 물질 및 촉매 물질로 이루어진 합금촉매층을 형성하고,
    상기 합금촉매층을 갖는 기판 상에 상기 콘택홀을 채우는 포토레지스막을 형성하고,
    상기 포토레지스트막을 에치백하여 상기 층간절연막 상부에 형성된 상기 합 금촉매층을 노출시키되, 상기 콘택홀 내부는 상기 포토레지스트막이 잔존하도록 형성하고,
    염소가스를 함유하는 식각가스를 이용하여 상기 합금촉매층을 에치백하여 상기 콘택홀 내부에 잔존하는 합금촉매층 패턴을 형성하고,
    상기 콘택홀 내부의 포토레지스트막을 에싱공정을 통해 제거하고,
    상기 합금촉매층 패턴을 씨드층으로 상기 콘택홀 내부를 채우는 나노 물질을 형성하는 것을 포함하는 콘택구조체의 형성방법.
  13. 제 12 항에 있어서,
    상기 촉매 물질은 니켈(Ni), 코발트(Co), 철(Fe), 이트륨(Y), 란탄(La), 타이타늄(Ti), 금(Au), 팔라듐(Pd) 및 백금(Pt)으로 이루어진 일군 중 선택된 적어도 하나의 물질인 것을 특징으로 하는 콘택구조체의 형성방법.
  14. 제 12 항에 있어서,
    상기 배리어 물질은 Ti, TiN, Ta, TaN 및 Al으로 이루어진 일군 중 선택된 적어도 하나의 물질인 것을 특징으로 하는 콘택구조체의 형성방법.
  15. 제 12 항에 있어서,
    상기 합금촉매층은 ALD(atomic layer deposition) 공정, CVD(chemical vapoer deposition) 공정 또는 PVD(physical vapor deposition) 공정으로 형성하는 것을 특징으로 하는 콘택구조체의 형성방법.
  16. 제 12 항에 있어서,
    상기 나노 물질은 탄소 나노 튜브, 실리콘 나노 도선 또는 게르마늄 나노 도선으로 형성하는 것을 특징으로 하는 콘택구조체의 형성방법.
  17. 제 12 항에 있어서,
    상기 나노 물질을 갖는 기판 상에 상기 나노 물질과 접촉하는 상부 전극을 형성하는 것을 더 포함하는 것을 특징으로 하는 콘택구조체의 형성방법.
  18. 제 17 항에 있어서,
    상기 상부 전극을 형성한 후,
    상기 기판을 300℃ 내지 1000℃에서 열처리하는 것을 더 포함하되, 상기 열처리에 의해 나노 물질과 상부 및 하부 전극 간의 콘택 저항이 감소되는 것을 특징으로 하는 콘택구조체의 형성방법.
  19. 기판 상에 배치된 하부전극;
    상기 하부전극을 갖는 기판 상에 배치된 콘택홀을 갖는 층간절연막;
    상기 콘택홀의 측벽 하부영역 및 상기 콘택홀의 저면부을 덮는 촉매층 패턴;
    상기 촉매층 패턴과 접촉하면서 상기 콘택홀을 수직방향으로 채우는 나노 물 질; 및
    상기 층간절연막 상에 상기 나노 물질과 접촉하는 상부전극을 포함하는 콘택구조체.
  20. 제 19 항에 있어서,
    상기 촉매층 패턴은 니켈(Ni), 코발트(Co), 철(Fe), 이트륨(Y), 란탄(La), 타이타늄(Ti), 금(Au), 팔라듐(Pd) 및 백금(Pt)으로 이루어진 일군 중 선택된 하나의 막이거나 적어도 두개의 합금막(alloy layer) 또는 적층막인 것을 특징으로 하는 콘택구조체.
  21. 제 19 항에 있어서,
    상기 콘택홀 및 상기 촉매층 패턴 사이에 개재된 배리어층 패턴을 더 포함하는 것을 특징으로 하는 콘택구조체.
  22. 제 21 항에 있어서,
    상기 배리어층 패턴은 타이타늄막(Ti), 타이타늄질화막(TiN), 탄탈늄막(Ta), 탄탈늄질화막(TaN) 및 알루미늄막(Al)으로 이루어진 일군 중 선택된 하나의 막 또는 적어도 두개의 합금막(alloy layer)인 것을 특징으로 하는 콘택구조체.
  23. 제 19 항에 있어서,
    상기 촉매층 패턴은 배리어 물질과 촉매 물질로 이루어진 합금단일막인 것을 특징으로 하는 콘택구조체.
  24. 제 19 항에 있어서,
    상기 나노 물질은 탄소 나노 튜브, 실리콘 나노 도선 또는 게르마늄 나도 도선인 것을 특징으로 하는 콘택구조체.
KR1020060098460A 2006-10-10 2006-10-10 나노 물질이 채워진 콘택구조체 및 그의 형성방법들. KR20080032518A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060098460A KR20080032518A (ko) 2006-10-10 2006-10-10 나노 물질이 채워진 콘택구조체 및 그의 형성방법들.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060098460A KR20080032518A (ko) 2006-10-10 2006-10-10 나노 물질이 채워진 콘택구조체 및 그의 형성방법들.

Publications (1)

Publication Number Publication Date
KR20080032518A true KR20080032518A (ko) 2008-04-15

Family

ID=39533268

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060098460A KR20080032518A (ko) 2006-10-10 2006-10-10 나노 물질이 채워진 콘택구조체 및 그의 형성방법들.

Country Status (1)

Country Link
KR (1) KR20080032518A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8236682B2 (en) 2009-04-01 2012-08-07 Samsung Electronics Co., Ltd. Method of forming contact structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8236682B2 (en) 2009-04-01 2012-08-07 Samsung Electronics Co., Ltd. Method of forming contact structure

Similar Documents

Publication Publication Date Title
Graham et al. How do carbon nanotubes fit into the semiconductor roadmap?
Graham et al. Towards the integration of carbon nanotubes in microelectronics
US7777291B2 (en) Integrated circuits having interconnects and heat dissipators based on nanostructures
US10385449B2 (en) Method for graphene and carbon nanotube growth
EP2586744B1 (en) Nanostructure and precursor formation on conducting substrate
TWI461349B (zh) Carbon nanotube wiring and its manufacturing method
JP5519936B2 (ja) ナノ構造体に基づく相互接続および熱の散逸体
US20060292716A1 (en) Use selective growth metallization to improve electrical connection between carbon nanotubes and electrodes
KR100827524B1 (ko) 반도체 소자의 제조 방법
Nihei et al. Carbon nanotube vias for future LSI interconnects
US20080131352A1 (en) Bundle of long thin carbon structures, manufacturing method thereof, and electronic device
TW200527667A (en) Vertical nanotube semiconductor device structures and methods of forming the same
TWI567915B (zh) Wiring structure and manufacturing method thereof
KR100858453B1 (ko) 전기적 접속 구조, 그 제조 방법 및 반도체 집적 회로 장치
US20140061916A1 (en) Semiconductor device with low resistance wiring and manufacturing method for the device
US8394664B2 (en) Electrical device fabrication from nanotube formations
JP4208668B2 (ja) 半導体装置およびその製造方法
EP2587514B1 (en) Nanostructure-based electron beam writer
US7326465B2 (en) Integrated electronic component
Ramos et al. Nanocarbon interconnects combining vertical CNT interconnects and horizontal graphene lines
Srivastava et al. Overview of carbon nanotube interconnects
KR20080032518A (ko) 나노 물질이 채워진 콘택구조체 및 그의 형성방법들.
JP5572944B2 (ja) 配線構造体の製造方法及び配線構造体
KR101472512B1 (ko) 나노 필라멘트 구조체
KR100713916B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination