KR100858453B1 - 전기적 접속 구조, 그 제조 방법 및 반도체 집적 회로 장치 - Google Patents

전기적 접속 구조, 그 제조 방법 및 반도체 집적 회로 장치 Download PDF

Info

Publication number
KR100858453B1
KR100858453B1 KR1020050105990A KR20050105990A KR100858453B1 KR 100858453 B1 KR100858453 B1 KR 100858453B1 KR 1020050105990 A KR1020050105990 A KR 1020050105990A KR 20050105990 A KR20050105990 A KR 20050105990A KR 100858453 B1 KR100858453 B1 KR 100858453B1
Authority
KR
South Korea
Prior art keywords
layer
catalyst
carbon
electrical connection
film
Prior art date
Application number
KR1020050105990A
Other languages
English (en)
Other versions
KR20060127378A (ko
Inventor
신타로 사토
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20060127378A publication Critical patent/KR20060127378A/ko
Application granted granted Critical
Publication of KR100858453B1 publication Critical patent/KR100858453B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 저저항의 전기적 접속 구조를 제공 한다. 도전체에 탄소 세장(細長) 구조체가 전기적으로 접속된 전기적 접속 구조에 있어서, 도전체 위에, 도전성 촉매 담지체층과 탄소 세장 구조체를 생성하기 위한 촉매 미립자층과 탄소 세장 구조체를 차례로 적층해서 전기적 접속 구조를 얻는다.
기판, 하지층, 절연막, 배선층, 층간 절연막, 콘택트, 보호층

Description

전기적 접속 구조, 그 제조 방법 및 반도체 집적 회로 장치{ELECTRICAL CONNECTION STRUCTURE, MANUFACTURING METHOD THEREOF AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE}
도 1은 CNT를 이용한 비어 구조를 갖는 전기적 접속 구조를 나타내는 모식도.
도 2는 비어홀(via hole) 바닥에 퇴적된 Ti막 위의 코발트 미립자로부터 성장한 CNT가 비어홀 위에까지 뻗어있는 상태를 나타내는 사진.
도 3은 CNT 성장후, CNT 성장 표면의 X선 회절을 행한 결과를 나타내는 X선 회절 차트.
도 4는 HfN막 위, TiN막 위, Si 기판 위 및 Mo막 위에 퇴적한 평균 직경 5㎚의 Co미립자로부터 성장한 CNT의 주사 전자 현미경 형상을 나타내는 사진.
도 5a는 본 실시예에서 얻어진 CNT 비어 구조의 일례를 나타내는 단면도.
도 5b는 본 실시예에서 얻어진 CNT 비어 구조의 제작 중의 상태를 나타내는 단면도.
도 5c는 본 실시예에서 얻어진 CNT 비어 구조의 제작 중의 상태를 나타내는 단면도.
도 5d는 본 실시예에서 얻어진 CNT비어 구조의 제작 중의 상태를 나타내는 단면도.
도 5e는 본 실시예에서 얻어진 CNT 비어 구조의 제작 중의 상태를 나타내는 단면도.
도 6은 본 발명에 따른 전기적 접속 구조를 이용한 반도체 집적 회로 장치를 모식적으로 나타내는 단면도.
도 7은 본 발명에 따른 촉매 미립자층의 제작에 사용할 수 있는 퇴적 장치를 나타내는 모식도.
도 8은 CNT성장 직후의 전기적 접속 구조체가 비어홀로부터 드러내고 있는 상태를 나타내는 SEM사진.
*도면의 주요 부분에 대한 부호의 설명*
1 기판 2 하지층
3 Cu 배선층 4 Ta막
5 절연층 6 Ti막
7 촉매 금속막 8 CNT
51 구리 배선층 52 Ta막
53 SiO2절연층 54 비어홀(via hole)
55 CNT 56 TiN막
57 Co미립자 58 포토레지스트층
61 실리콘 기판 62 트랜지스터
63a∼63f 층간 절연층 65 배선
66 비어(via) 67 콘택트
68 보호막 70 기판
71 미립자 발생 수단 72 펌프
73 분급(分級) 수단 74 퇴적 챔버
75 차동(差動) 배기부 75a, b 차동 배기용 진공 펌프
76 노즐 77 고진공부
78 미립자 수렴부 79 가동(可動) 스테이지
본 발명은 전기적 접속 구조, 그 제조 방법 및 반도체 집적 회로 장치에 관한 것으로, 특히 카본나노튜브 등의 탄소 세장(細長) 구조체를 이용한 전기적 접속 구조, 그 제조 방법 및 반도체 집적 회로 장치에 관한 것이다.
반도체 장치나 프린트 배선 기판 등을 포함하는 반도체 집적 회로 장치에는, 다른 층이나 면에 존재하는 배선 등의 도전체 사이를 전기적으로 접속하기 위해서, 층간 절연막이나 기판 등에 비어홀(via hole)을 형성하고, 거기에 도전성 재료를 형성한 비어 구조가 널리 채용되어 있다.
배선 재료에는 구리(Cu)가 사용되어 있는 것이 많고, 그러한 Cu 배선에 연결되도록 소정 위치에 형성한 비어홀 내에 Cu 등의 도전성 금속 재료를 충전 등을 함 으로써, 비어를 형성하는 것이 일반적이다.
최근에는, 이러한 비어에, Cu와 같은 금속재료 외에, 소위 카본나노튜브(CNT)나 카본파이버 속에서 발견되는 통 형상으로 된 탄소 재료를 사용하는 검토가 이루어지고 있다. 특히 CNT는 화학적 안정성이 뛰어나고, 또한 특이한 물리적·전기적 성질을 갖는 등 여러가지 특성을 갖고 있어, 반도체 디바이스의 형성 재료로서 주목받고, 예를 들어, 그 굵기나 길이의 제어 이외에, 형성 위치 제어나 광학 이성질체(chirality) 제어 등, 현재도 여러가지 검토가 계속되고 있다.
도 1에 그러한 CNT를 이용한 배선 비어 구조(예를 들어 특허문헌 1 및 비특허문헌 1 참조)의 일례를 나타낸다. 이러한 비어 구조는 도 1에 나타낸 바와 같이, 예를 들어, 기판(1) 위에, 하지층(2) 및 Cu 배선층(3)을 설치하고, 이 Cu 배선층(3) 위에 Cu의 확산을 막는 배리어막(Ta막 등)(4)을 퇴적하고, 절연층(5)을 그 위에 설치하고, 비어홀을 설치한 후, 촉매 금속 담지막(예를 들어 Ti막)(6)과 Co 등의 촉매 금속막(7)을 스퍼터 등에 의해 퇴적하고, 이어서, 탄화수소계 가스(CH4, C2H2 등)를 사용한 열CVD법(화학적 기상 성장법) 등으로 CNT(8)를 성장시켜, 그 후에 상부 배선을 형성함으로써 제작할 수 있다.
[특허문헌 1] 일본국 공개특허공보 2002-329723호공보(특허청구범위)
[특허문헌 2] 일본국 공개특허공보 2005-022885호공보(특허청구범위)
[비특허문헌 1] 니헤이 외, 재팬 저널 오브 어플라이드 피직스 「Japan Journal of Applied Physics」, 2005년, 제 44권, p.1626
[비특허문헌 2] 사토우 외, 케미컬 피직스 레터스「Chemical Physics Letters」, 2003년, 제 382권, p.361
상술한 바와 같이 촉매 스퍼터막으로부터 CNT를 성장시킬 경우, CNT의 직경이나 밀도의 제어가 어렵고, 결과로서 CNT 배선의 특성을 제어가 곤란하게 되는 것이 판명됐다.
이러한 문제를 해결하기 위해서, 미리 입자 직경을 제어한 촉매 미립자를 생성한 후 퇴적하고, 거기에서 직경, 개수가 제어된 CNT를 성장시키는 것이 시도되고 있다.( 예를 들어 특허문헌 2, 비특허문헌 2참조)
이 경우, 촉매 미립자는 보통 Ta 등의 배리어막이나, 근래 CNT의 성장을 촉진하는 것이 명백해진 Ti막 위에 퇴적되고, 거기에서 CNT가 성장할 수 있게 된다. 도 2는 비어홀 바닥에 퇴적된 Ti막 위의 코발트 미립자로부터 성장한 CNT가 비어홀 위에까지 뻗어있는 상태를 나타낸 사진이다. 도 2에서, CNT가 비어(via)의 축방향으로 배향(配向)되고, 고밀도로 비어홀 내에 성장하고 있는 것을 알 수 있다.
그러나, 이 경우에도 해결해야 하는 과제가 있는 것이 판명됐다. 즉, 이들 CNT 비어의 상하에 전극을 취해서, 비어 배선의 저항을 측정하면 수 메가옴(비어 직경: 2㎛)이 되고, 수 옴 정도라는 예상에 반해 상당히 높다는 것을 알았다.
본 발명은 이 문제를 해결하고, CNT 등의 탄소 세장(細長) 구조체를 고밀도로 배합한 저저항의 전기적 접속 구조를 제공하는 것을 목적으로 하고 있다. 본 발명의 또 다른 목적 및 이점은 이하의 설명에서 명백해질 것이다.
본 발명의 일 형태에 의하면, 도전체에 탄소 세장 구조체가 전기적으로 접속된 전기적 접속 구조에 있어서, 해당 도전체 위에 도전성 촉매 담지체층과 해당 탄소 세장 구조체를 생성하기 위한 촉매 미립자층과 해당 탄소 세장 구조체가 차례로 적층되어 이루어진 전기적 접속 구조가 제공된다. 본 발명 형태에 의해, 저저항의 전기적 접속 구조를 얻을 수 있다. 상기 촉매 미립자층이 상기 도전성 촉매 담지체층 위에, 미리 미립자화한 촉매 미립자를 퇴적해서 이루어진 것이 바람직하다.
본 발명의 다른 일 형태에 의하면, 도전체 위에 도전성 촉매 담지체층을 설치하고, 미리 미립자화한 촉매 미립자를 해당 도전성 촉매 담지체층 위에 퇴적해서 촉매 미립자층을 이루고, 해당 촉매 미립자층 위에 탄소 세장 구조체를 설치하는 전기적 접속 구조의 제조 방법이 제공된다. 본 발명 형태에 의해, 저저항의 전기적 접속 구조를 제조할 수 있다. 또한 상기 촉매 미립자층은 저압하에서 입자 직경을 갖춘 촉매 미립자 빔을 상기 도전성 촉매 담지체층면 위에 조사(照射)해서 형성하는 것이 바람직하다.
또한, 상기 두 개의 형태에 공통(共通)해서, 상기 탄소 세장 구조체가 비어홀 속에 설치된 것, 상기 도전성 촉매 담지체층이 내산화성 물질로 이루어진 것, 상기 도전성 촉매 담지체층이 탄소 세장 구조체의 성장을 촉진하는 기능을 갖는 것, 상기 도전성 촉매 담지체층이 상기 도전체를 구성하는 금속의 확산 방지 기능을 갖는 것, 상기 촉매 미립자가 Co, Ni, Fe, Pd, Pt 및 그것들을 포함하는 합금으로 이루어진 그룹에서 선택된 금속의 미립자인 것, 상기 도전성 촉매 담지체층이 HfN 막층, ZrN막층, TiN막층, 또는 그것들의 다층막인 것, 상기 도전성 촉매 담지체층이 상기 도전체측에 설치된, 상기 도전체를 구성하는 금속의 확산 방지 기능을 갖는 제 1층과, 상기 촉매 미립자층측에 설치된, 탄소 세장 구조체의 성장을 촉진하는 기능을 갖는 제 2층을 포함해서 이루어진 것, 상기 제 1층이 Ta층이며, 상기 제 2층이 HfN막층, ZrN막층 또는 TiN막층으로 이루어진 것이 바람직하다.
본 발명의 또 다른 형태에 의하면, 상기 두 개의 형태에 따른 전기적 접속 구조를 갖춘 반도체 집적 회로 장치가 제공된다. 본 발명 형태에 의해, 저저항의 전기적 접속 구조를 갖는, 신뢰성이 높고, 고도로 집적된 반도체 집적 회로 장치를 얻을 수 있다.
이하에서, 본 발명의 실시 형태를 도면, 실시예 등을 사용해서 설명한다. 또한, 이들 도면, 실시예 등 및 설명은 본 발명을 예시하는 것이며, 본 발명의 범위를 제한하는 것은 아니다. 본 발명의 취지에 합치하는 한, 다른 실시예도 본 발명의 범주에 속할 수 있는 것은 말할 필요도 없다. 도면 중, 동일한 부호는 동일한 요소를 나타낸다.
본 발명에 따른 전기적 접속 구조는 도전체에 탄소 세장 구조체가 전기적으로 접속된 전기적 접속 구조에 있어서, 해당 도전체 위에 도전성 촉매 담지체층과 해당 탄소 세장 구조체를 생성하기 위한 촉매 미립자층과 해당 탄소 세장 구조체가 차례로 적층되어 이루어진다.
본 발명에 있어서, 「도전체」는 전형적으로는 반도체 집적 회로 장치 등의 배선 부분을 의미하지만, 탄소 세장 구조체와 전기적으로 접속할 수 있는 도전성 물질로 이루어진 것이라면, 그 형상에 특별한 제한은 없다. 이러한 도전성 물질로서는 알루미늄, 구리, 금, 은, 텅스텐, 폴리실리콘 등을 들 수 있다. 도전체의 두께에는 특히 제한은 없지만, 반도체 집적 회로 장치의 배선의 경우에는 1OO∼1OOO㎚의 범위가 일반적이다. 본 발명에 있어서의 도전체의 제작 방법에 대해서는 특별한 제한은 없고, 공지의 방법에서 선택할 수 있는 도금법, 스퍼터링법을 예시할 수 있다.
또한, 이하에 있어서, 상하의 관계는 「도전체」를 최하층으로서 판단하는 것이지만, 매크로적으로 보면(macroscopic view), 도전성 촉매 담지체층 위에 설치된 촉매 미립자층 위에 탄소 세장 구조체를 형성한 경우라도, 미크로적으로 보면(microscopic view), 후술하는 바와 같이, 도전성 촉매 담지체층이 사이에 촉매 미립자층을 삽입하지 않고, 직접 탄소 세장 구조체와 접촉하고 있는 구조 부분도 있을 수 있다는 것을 생각할 수 있다. 따라서, 본 발명에 있어서의 상하 관계는 철저히 매크로적으로 각층을 형성하는 순서를 나타낸다고 이해해야 한다.
상기 도 1에 관계되는 구조가 고저항의 원인의 하나로서 촉매 미립자층 밑에 있는 금속막(티탄 막)이 산화될 것이라고 판명됐다. 보통, 촉매 미립자를 금속막위에 퇴적할 때에는, 금속막은 대기에 1회 드러나게 되는데, 그 때 산화되기 쉬운 금속이라면 정도의 차이는 있지만 산화되게 된다. 상기의 예에서, CNT 성장후 CNT성장 표면의 X선 회절을 실행한 결과를 도 3에 나타낸다. 티탄막을 이용한 경우, 막이 산화하지 않으면, 탄소와 티탄이 결합한 TiC의 피크가 보여지고, 저저항 접합이 부여된다고 알려져 있지만, 이 경우에는 TiC가 관찰되지 않았다. 도 3에는, 촉 매 스퍼터막을 Ti막 위에 연속 성막(成膜)하고, Ti의 산화를 방지한 경우의 결과도 나타나 있다. 이 경우에는, CNT의 직경 등의 제어성은 충분하지 않지만 CNT를 형성할 수 있어서, TiC의 존재가 확인되었다. 이것으로부터, 상기 고저항은 Ti막의 산화에 기인하는 것이 아닐까라고 추측되었다.
본 발명에 따른 전기적 접속 구조에서는, 이러한 추측을 감안하여, 탄소 세장(細長) 구조체를 형성할 때, 촉매 미립자층 밑에 도전성 촉매 담지체층을 설치한다.
본 발명에 따른 촉매 미립자층은 도전성 촉매 담지체층 위에 미리 미립자화한 촉매 미립자를 퇴적하여 이루어지는 것이 바람직하다. 즉, 도전체 위에 도전성 촉매 담지체층을 설치하고, 미리 미립자화한 촉매 미립자를 도전성 촉매 담지체층 위에 퇴적해서 촉매 미립자층을 형성하고, 이어서 촉매 미립자층 위에 탄소 세장 구조체를 설치한다. 이렇게 함으로써, 촉매 미립자의 입자 직경을 갖출 수 있고, CNT의 직경 제어나 밀도 제어가 용이해진다.
이러한 촉매로서는, 사용하는 탄소 세장 구조체에 따라, 적절히 공지된 것으로부터 선택할 수 있다. Co , Ni, Fe, Pd, Pt 및 그것들을 포함하는 합금으로 이루어진 그룹으로부터 추출한 금속을 들 수 있다. 탄소 세장 구조체가 카본나노튜브의 경우에는, 특히 Co, Ni 또는 Fe나 그것들을 포함하는 합금이 바람직하다.
촉매 미립자의 크기에는 특별한 제한은 없지만, 카본나노튜브를 형성하기 위해서는, 평균 입자 직경이 0.5∼50㎚의 범위의 것이 바람직하다. 이 입자 직경은 전자 현미경에 의한 관찰로 측정할 수 있다. 카본나노튜브가 촉매 미립자를 핵에 성장시키는 것을 고려하면, 예를 들어 비어홀에 있어서의 카본나노튜브의 직경과 밀도(소정 면적에 몇 개의 카본나노튜브가 설치되는지)가 촉매 미립자의 입자 직경과 분포 밀도에 좌우되게 된다. 원하는 카본나노튜브의 밀도는 카본나노튜브의 직경에도 따르지만, 일반적으로는 밀도가 높으면 높을수록 좋다. 더 구체적으로는 5×1010 개/㎠ 이상이 바람직하다. 촉매 미립자의 입자 직경과 분포 밀도는 이러한 카본나노튜브의 직경이나 밀도를 얻을 수 있도록 결정하는 것이 바람직하다.
촉매 미립자의 퇴적 방법에 대해서는 특별히 제한은 없지만, 어떠한 방법으로 촉매 미립자를 형성해서, 필요하다면 분급(分級)해서 입자 직경을 갖추고, 이 촉매 미립자를 도전성 촉매 담지체층 위에 퇴적시키는 방법을 들 수 있다. 본 발명에 따른 탄소 세장 구조체는 촉매 미립자를 중심으로 해서 성장하기 때문에, 입자 직경의 균일화는 탄소 세장 구조의 직경이나 형성 위치의 제어가 중요하다. 일반적으로는 도전성 촉매 담지체층 위에 균일하게 분포해서 퇴적하는 것이 바람직하다.
촉매 미립자는 레이저 어블레이션(laser ablation)법, 증발 응축법 등, 공지의 방법을 적절히 선택해서 형성할 수 있다. 미리 미립자화한 촉매 미립자를 퇴적시키는 방법으로서는, 촉매 미립자를 퇴적시키는 장소가 충분히 넓을 경우에는, 대전 입자 또는 비대전 입자의 분무 등으로 충분하지만, 비어홀의 저부(低部)의 경우와 같이, 종횡비가 1/1 이상으로 높을 경우에는, 방향이 정렬된 미립자 빔을 저압하에서 도전성 촉매 담지체층에 충돌시키는 방법이 바람직하다(특허문헌 2 참조). 분급(分級)에는 미분식 이동도 측정기(DMA)나 임팩터(impactor) 등을 이용할 수 있다.
본 발명에 따른 도전성 촉매 담지체층은 도전성을 갖고, 탄소 세장 구조체를 생성하기 위해 촉매 미립자층을 퇴적하고 있는, 또는 퇴적하고 있었던 층을 의미한다.
촉매 미립자층은 탄소 세장 구조체를 형성하기 전에 도전성 촉매 담지체층 에 퇴적된다. 그러나 탄소 세장 구조체의 형성과 함께 촉매 미립자가(예를 들어 탄소 세장 구조체의 선단에) 이동할 경우가 있는 것이 알려져 있다. 또한, 촉매 미립자가 카본나노튜브의 근본에 있는 경우라도, 상기한 바와 같이 TiC 등의 금속 탄화물이 생길 경우에는, 도전성 촉매 담지체층과 카본나노튜브의 직접 접촉이 생기고 있다고 여겨진다. 상기의 「촉매 미립자층을 퇴적하고 있는 또는 퇴적하고 있었던 층」은 이러한 의미를 갖고 있다.
「도전성을 갖는다」는 것은 도전성을 갖는 물질을 사용해서 이루어지는 것을 의미하는 것이 아니고, 예를 들어 본 발명에 따른 탄소 세장 구조체를 이용하여 비어를 형성했을 경우에, 원하는 저항값 이하의 저항값을 얻을 수 있는 것을 의미한다.
도전체 간의 도전성에 대해서는 특별히 문제는 없지만, 탄소 세장 구조체 간의 도전성에 대해서는, 도전성 촉매 담지체층을 구성하는 물질에 따라서, 산화 등에 의해 도전성이 저하될 경우가 있기 때문에, 도전성 촉매 담지체층을 구성하는 물질을 선택할 때에 유의하는 것이 중요하다. 이런 의미에서, 본 발명에 따르는 도전성 촉매 담지체층에는, 본 발명에 따른 전기적 접속 구조를 제조할 때에, 내산화성 물질, 즉 산화에 의해 도전성을 소실 또는 감소하지 않는 물질을 사용하는 것이 바람직하다.
상기 원하는 저항값은 용도에 따라 임의로 정할 수 있다. 구체적으로는, 직경 2㎛, 두께 350㎚의 비어홀에 5×1010 개/㎠의 카본나노튜브를 형성한 경우에는, 5오옴 이하의 저항값이 되는 것이 바람직하고, 1오옴 이하의 저항값이 되는 것이 보다 바람직하다.
본 발명에 따른 도전성 촉매 담지체층은 탄소 세장 구조체의 성장을 촉진하는 기능을 갖는 것이 바람직하다. 탄소 세장 구조체는 촉매 미립자의 촉매 작용에 의해 생성되는 것이지만, 도전성 촉매 담지체층에 의해서도 영향을 받고, 탄소 세장 구조체가 전혀 생성하지 않는 경우나, 탄소 세장 구조체가 생성되도 그 직경이나 밀도의 제어가 곤란해질 경우가 있기 때문에, 적절한 재료의 선택이 중요해진다. 탄소 세장 구조체의 소정 길이가 성장한 후는, 탄소 세장 구조체의 성장을 촉진하는 기능을 상실해도 되는 것은 말할 필요도 없다.
본 도전성 촉매 담지체층은 상기 기능과 함께 아래에 있는 도전체를 구성하는 금속의 확산 방지 기능을 갖는 것이 바람직하다. 도전성 촉매 담지체층이 이러한 기능을 가짐으로써, 도전성 촉매 담지체층으로서의 본래의 기능을 유지하면서, 도전체의 확산에 의한 전기적 접속 구조의 기능 열화를 방지할 수 있다.
본 도전성 촉매 담지체층은 1층으로 이루어질 수도, 복수의 층으로 이루어질 수도 있다. 따라서, 상기 기능은 1층으로 전부 갖추어도 좋지만, 복수의 층에 기능을 분담시킬 수도 있다. 후자의 경우, 구체적으로는, 본 도전성 촉매 담지체층이 도전체측에 설치된 제 1 층으로서 도전체를 구성하는 금속의 확산 방지 기능을 갖는 층과, 촉매 미립자층측에 설치되어진 제 2 층으로서 탄소 세장 구조체의 성장을 촉진하는 기능을 갖는 층을 포함해서 이루어진 구조를 들 수 있다. 제 1 층과 제 2 층 사이에는 다른 층이 존재할 수도 있다.
본 도전성 촉매 담지체층은, HfN막층, ZrN막층, TiN막층, 또는 그것들의 다층막인 것이 바람직하다. 「그것들의 다층막」은 그것들뿐인 다층막일 수도 있고, 그것들의 어느 쪽이든 1 이상과 다른 재료로 이루어진 층의 조합일 수도 있다.
이들 막은 대기에 드러나도 산화되기 어려운 것으로 알려져 있다. 일례로서, 도 4에, (a)의 HfN막 위, (b)의 TiN막 위, (c)의 Si기판 위 및 (d)의 Mo막 위에 퇴적한 평균 직경 5㎚의 Co 미립자로부터 성장한 CNT의 주사 전자 현미경 형상을 나타낸다. CNT 성장 온도는 600℃ 정도, 원료 가스는 아세틸렌 아르곤 혼합 가스이다. 도 4로부터 알 수 있는 바와 같이, 이 조건에서는, Si기판 위나 Mo막 위에서는 거의 CNT는 성장하지 않지만, HfN, TiN막 위에서는 CNT가 양호하게 성장하고 있는 것을 알 수 있다. 이렇게, HfN, ZrN, TiN막은 CNT의 성장을 촉진하는 막이다. 위에서도 상술한 바와 같이, 이들 막은 상당히 산화되기 어려운 것으로 알려져 있어, CNT 배선에 있어서의 전극의 재료로서 적절하다는 것을 알 수 있다.
HfN막층, ZrN막층 및 TiN막층은 단일층으로, 도전체를 구성하는 금속의 확산 방지 기능과 그 밖의 기능을 겸비한 것으로서 취급할 수도 있지만, 도전체측에, 도 전체를 구성하는 금속의 확산 방지 기능을 갖는 층을 설치한 적층 구조의 일부로서 사용하는 것이 바람직한 경우도 많다. 이 경우에는, 도전체측에 설치하는 제 1 층으로서 공지의 어떤 금속 확산 방지용 재료를 사용할 수도 있지만, Ta 층을 사용하는 것이 바람직하다.
또한, 본 발명에 따른 도전성 촉매 담지체층의 두께에 대해서는 특히 제한은 없지만, 확산 방지 기능도 겸할 경우에는, 1∼50㎚의 범위가 일반적이다. 본 발명에 따른 도전성 촉매 담지체층의 제작 방법에는 특별한 제한은 없고, 진공 증착법, 스퍼터링법, CVD 등을 이용할 수 있다.
본 발명에 있어서, 「탄소 세장 구조체」에는, 전형적으로는 카본나노튜브가 포함되지만, 그 밖의 사이즈나 형상의 것이라도, 주로 탄소로 이루어지고 있어, 가늘고 긴 형상을 갖고 있는 도전체라면 어떤 것이라도 좋다.
카본나노튜브에는 금속적인 성질을 나타내기 위한 조건을 충족시키는 밴드 구조를 취하는 것과, 반도체적(반금속적)인 성질을 나타내기 위한 조건을 충족시키는 밴드구조를 취하는 것이 있다. 본 발명에 따른 카본나노튜브로서는 금속적인 성질을 나타내는 것이 바람직하다.
본 발명에 따른 탄소 세장 구조체를 사용함으로써, 저저항의 전기적 접속 구조를 제공할 수 있다. 단선의 원인이 되는 마이그레이션(migration) 내성을 높게 할 수 있다. 또한 본 발명에 따른 탄소 세장 구조체는 비어홀과 같이, 고 종횡비의 경우에 유용하다.
예를 들어, 비어홀 충전재로서 알루미늄이나 구리를 사용한 경우에는, 마이 그레이션 현상으로서 알려지는 배선 재료의 금속 원자의 이동 현상 문제가 알려져 있다. 이것은 도전 재료에 가해지는 스트레스나 배선 속을 흐르는 전자에 기인하는 단선 현상으로, 복잡한 구조를 선택하지 않을 수 없는 배선이나 비어 부분 등에서, 특히 이 현상이 발생할 경우가 많다. 스트레스에 기인해서 발생하는 마이그레이션은 스트레스 마이그레이션이라 하고, 배선 속을 흐르는 전자에 기인해서 발생하는 것은 일렉트로 마이그레이션이라고 불린다. 마이그레이션 내성은 도전 재료의 방열 능력과도 밀접한 관계에 있고, 방열이 좋지 않고 도전 재료의 온도가 상승하면 마이그레이션 내성이 저하하는 것이 알려져 있다.
이에 대하여 예를 들어, 카본나노튜브를 비어홀 충전재로서 사용한 경우에는, 기계적 강도가 뛰어나기 때문에, 스트레스 마이그레이션 내성이 높고, 탄소 원자끼리의 결합이 강고하기 때문에 원자의 이동이 일어나기 어려워서, 일렉트로 마이그레이션 내성도 높다. 또한 탄소의 열전도성이 양호하기 때문에 방열 능력 면에서도 양호하다.
본 탄소 세장 구조체가 비어홀과 같이 고 종횡비의 경우에 유용한 것은 촉매 미립자층 위에 자기 조직화에 의해 형성할 수 있기 때문에, 종횡비에 의한 영향을 받기 어려운 것, 카본나노튜브의 통 직경이 0.5∼50㎚정도이며, 예를 들어 2㎛ 직경의 비어홀에 수백 개 이상의 카본나노튜브를 임립(林立)시킬 수 있는 것 등에 의한다.
또한, 비어홀의 벽을 형성하는 재료에 대해서는 특별히 제한은 없다. 예를 들어 산화 규소 등의 규소계 절연 재료를 사용할 수 있다. 다공질일 수도 있다. 저유전율성의 재료여도 되는 것은 말할 필요도 없다.
카본나노튜브의 형성에는, 종래에는 아크 방전이나 레이저 어블레이션이 사용되어 왔지만, 현재에는 플라즈마 CVD나 열 CVD가 자주 사용되고 있다. CVD에 의한 형성 방법은 나노튜브를 직접 기판 위에 형성할 수 있기 때문에, 집적 회로제조에의 응용이 기대되고 있다.
또한, 본 발명에 따른 카본나노튜브는 금속을 내포한 플러렌(fullerenes) 등의, 전체로서 금속적 성질을 나타내는, 나노튜브와는 다른 나노 구조체가 카본나노튜브 내에 채워져 있는, 소위 피포드(peapod) 구조의 나노튜브로서 형성할 수도 있다.
이러한 다른 나노 구조체를 포함하는 피포드 구조의 나노튜브를 사용함으로써, 비어의 전기 전도 특성 또는 기계적 강도를 증강할 수 있게 된다. 예를 들어 금속 내포 플러렌을 포함하는 카본 나노튜브의 경우, 내포된 금속의 전하가 플러렌 외측에 나타나고, 또한 나노튜브 외측에 나타나는 것이 제 1 원리 계산으로 알려지고 있으며, 그것에 의해서 비어의 전기 전도 특성을 향상시킬 수 있다.
금속 내포 플러렌과 같이 전체로서 금속적 성질을 나타내는, 나노튜브와는 다른 구조체 또는 분자 또는 원자는 나노튜브 내에서가 아니고, 하나의 비어를 구성하고 있는 인접 나노튜브 사이에 존재할 수도 있다. 또한 내부에 금속 플러렌을 포함하는 인접 나노튜브 사이에, 상기의 나노튜브는 별도의 구조체 또는 분자 또는 원자를 배치하는 것도 가능하다.
이렇게 하여, 본 발명에 따른 전기적 접속 구조는 반도체 집적 회로 장치에 이용할 수 있다. 그 경우, 신뢰성이 높고, 고도로 집적된 반도체 집적 회로 장치를 실현할 수 있다.
도 6은 본 발명에 따른 전기적 접속 구조를 이용한 반도체 집적 회로 장치를 모식적으로 나타내는 단면도이다. 실리콘 기판(61)에 트랜지스터(62) 등의 소자가 복수로 만들어져 넣어지고, 그것들을 덮어서 복수의 절연층(층간 절연막)(63a∼63f)이 형성되어 있다. 절연층을 사이에 두고 배선층이 위치하고, 소정 배선층의 배선(65)은 절연층을 관통해서 형성된 비어(66)에 의해 다른 층의 배선(65)에 연결되어 있다. 67은 소자끼리를 연결하는 배선(65)에 접속하는 컨택트를 나타내고 있다. 가장 위의 배선층은 보호층(68)으로 피복되어 있다. 이 도면에 나타낸 집적 회로 장치로에서는, 비어(66)에 본 발명에 따른 전기적 접속 구조를 적용할 수 있다.
다음에 본 발명의 실시예를 상세히 설명한다. 도 5a는 본 발명의 실시예에서 얻어진 CNT 비어 구조의 일례이다. 도 5a에는, 구리 배선층(51) 위에 확산 방지용의 5㎚ 두께의 Ta막(52)이 형성되고, 그 위에 막 두께 350㎚의 SiO2절연층(53)이 형성된 다층체에 비어홀(54)이 만들어지고, 그 비어홀(54)에 CNT(55)가 형성되어 있는 형상이 전기적 접속 구조의 모식적 횡단면도로서 나타나 있다. 구리 배선층(51)이 본 발명에 따른 도전체에 해당한다. Ta막(52)은 구리의 확산 방지층이다.
비어홀(54)의 저부에는, Ta막(52) 위에 두께 5㎚의 TiN막(56)이 형성되어 있 고, 그 위에 평균 직경 5㎚의 Co 미립자(57)가 퇴적되어, 그 촉매 미립자로부터 CNT(55)가 성장되어 있다. Co 미립자로부터 CNT(55)가 성장되어 있는 형상은 상상도이다. TiN막(56)이 본 발명에 따른 도전성 촉매 담지층에 해당하고, 미립자(57)의 층이 본 발명에 따른 촉매 미립자층에 해당하고, CNT(55)가 본 발명에 따른 탄소 세장 구조체에 해당한다. Ta막(52)+TiN막(56)을 본 발명에 따른 도전성 촉매 담지층이라고 생각해도 좋다.
도 5a에서는 촉매 미립자가 CNT의 근본에 있지만, 상술한 바와 같이, 촉매 미립자가 CNT의 선단에 있을 경우나, CNT의 구조 중에 결합해 있는 경우도 있다. CNT의 선단은 촉매 미립자를 제거하거나, 결합이 약한 5 원환(圓環) 구조 부분을 제거하기 위해서 산소 플라즈마 애싱 처리를 행해도 좋다. CNT 상부의 평탄화에는 CMP(화학적 기계적 폴리싱)를 적용할 수도 있다. 도 5a에는 도시되어 있지 않지만, 이 비어에 또한 상부 구리 배선을 접속할 수 있다.
이하에, 이러한 CNT 비어의 제작법에 관하여 설명한다. 우선, 하부 구리 배선(51)을 스퍼터링법으로 퇴적했다. 스퍼터링법 대신에 도금법을 채용할 수도 있다. 그 위에, 스퍼터링법에 의해 Ta막(52)을 5㎚ 퇴적했다. 그 후에 TEOS(테트라에톡시실란)-CVD법에 의해 350㎚의 SiO2 산화막(53)을 퇴적했다. 이에 따라 도 5b의 단면 구조를 얻을 수 있다.
이어서, SiO2산화막(53) 위에 포토레지스트를 도포하고, 포토리소그래피법에 의해, 비어홀(54)의 개구 예정 개소의 포토레지스트를 제거하고, 그 후 불소를 사 용한 건식 에칭에 의해 SiO2 산화막(53)에 비어홀(54)을 개구했다. 건식 에칭 대신에 불산을 사용한 습식 에칭 등을 채용할 수도 있다. 이에 따라 도 5c의 단면 구조를 얻을 수 있었다. 또한, SiO2 산화막(53) 위에는 포토레지스트층(58)이 남겨져 있다.
그 후에 기판 전면(全面)에, TiN막(56)을 스퍼터링법으로 5㎚ 퇴적하고, 그 위에, 특허문헌 2에 기재된 방법으로, 평균 직경 5㎚의 Co미립자(57)를 퇴적했다. 구체적으로는, 도 7에 나타낸 바와 같은 퇴적 장치를 사용했다.
이 퇴적 장치에서는, 진공하에서 입자 직경을 갖춘 촉매 미립자 빔을 상기 도전성 촉매 담지체층면 위에 조사해서 상기 촉매 미립자층을 형성한다. 이러한 방법은 본 발명에 따른 촉매 미립자층을 형성하는데 적합하다.
이 퇴적 장치의 사용 방법은 다음과 같다. 퇴적 장치는 미립자를 생성하는 발생 수단(71)과, 미립자를 소정 사이즈의 것에 분급(分級)하는 분급 수단(73)과, 미립자 빔의 조사 및 미립자의 퇴적이 실행되는 퇴적 챔버(74)를 구비해서 구성된다.
퇴적 챔버(74)는 차동 배기부(75)와 고진공부(77)(예를 들어 10-3Pa 정도의 압력)를 갖고, 미립자 빔의 방향을 정렬하기 위해 미립자 수속부(78), 피조사 대상인 기판(70)이 재치(載置)되는 가동 스테이지(79) 등을 구비하고 있다.
미립자는 발생 수단(71)에 의해 예를 들어 레이저 어브레이션이나 증발 응축법 등으로 생성되고, 그 후에 필요하면 분급 수단(73), 예를 들어 미분식 이동도 측정기(DMA) 등을 이용해서 사이즈를 갖출 수 있고(분급하고), 캐리어 가스와 함께 퇴적 챔버(74)에 인도된다. 본 실시예에서는, 분급 수단으로서 미분식 이동도 측정기(DMA)를 사용했다.
미립자를 포함하는 캐리어 가스는 노즐(76)을 통해서 퇴적 챔버(74)에 도입되었다. 노즐(76)은 세공(오리피스(orifice))또는 모세관(capillary)을 갖고 있다. 본 실시예에서는 오리피스를 사용했다.
퇴적 챔버(74)에 도입된 미립자는 1단 또는 다단의 차동 배기부(75)를 통해서 고진공부(77)에 인도된다. 본 실시예에서는 차동 배기부는 2단이 되고 있고, 각각 70Pa, O.1Pa 정도의 압력으로 유지되어 있다. 이 때, 미립자의 관성을 이용해서 캐리어 가스만이 2단의 차동 배기용 진공 펌프(75a, 75b)로 인도되도록 한다. 고진공부(77)는 펌프(72)에 의해 고진공(예를 들어10-3Pa)으로 유지되어 있다. 고진공부(77)에 인도된 미립자는 캐리어 가스의 영향으로 어느 정도의 퍼짐을 갖고 있다. 이러한 미립자는 다음에 미립자 수속부(78)(예를 들어 정전 렌즈)에 인도되어, 그 수속 효과에 의해 방향을 갖춘 미립자 빔으로 되었다.
방향을 갖춘 고지향성의 미립자 빔은 가동 스테이지(79) 위에 재치(載置) 고정된 고 종횡비의 홈 구조가 형성된 기판(70)에 조사되었다. 고진공하이기 때문에 기체 분자에 의한 교란은 작다. 이 결과, 미립자는 미립자 수속부(78)에서 주어진 방향을 거의 유지하고, 고 종횡비의 홈 구조에서의 실질적인 저부에 퇴적되었다.
이에 따라 도 5d의 단면 구조를 얻을 수 있었다. 또한, 이 TiN막(56)은 상 기의 Ta막의 퇴적 시에 연속해서 퇴적할 수도 있다.
그 후에 리프트오프법에 의해, 비어홀 저부 이외의 TiN막 및 Co 미립자를 제거한다. 이에 따라 도 5e의 단면 구조를 얻을 수 있었다.
이렇게 하여 비어홀이 제작된 전기적 접속 구조체는 CVD실에 반송되어, 열 CVD법에 의해 비어홀에서의 CNT 성장을 했다. 본 실시예에서는, 원료 가스로서 아세틸렌·아르곤 혼합 가스(체적 비율 1:9)를 사용했다. 원료 가스의 압력, 유량은 각각 1kPa, 200sccm(표준입방 센티미터마다)이며, 성장 온도는 510℃였다. 이 결과, 도 5a의 구조를 얻을 수 있었다. 본 발명의 실시예에서는, CNT성장후, CNT 속(束)의 상단에 금속 전극을 더 제작하고, CNT 비어의 저항 측정을 행했다. 도 8은 상기 CNT 성장 직후의 전기적 접속 구조체가 비어홀로부터 드러나 있는 형상을 나타내는 SEM 사진(하측은 상측의 확대도)이다.
이와 같이 제작한 CNT 비어가 1000개 직렬하고 있는 비어 체인의 저항을 측정하고, 그것으로부터 직경 2㎛의 비어 1 개당의 저항을 구한 결과, 약 1오옴이었다. 이 결과, 예상대로 본 발명에 따른 전기적 접속 구조가 낮은 저항을 주는 것을 알았다. 또한, HfN막이나 ZrN막을 사용한 경우도, 거의 같은 결과를 얻을 수 있었다.
또한, 상기에 개시한 내용으로부터, 하기의 부기에 나타낸 발명이 도출된다.
(부기 1)
도전체에 탄소 세장(細長) 구조체가 전기적으로 접속된 전기적 접속 구조에 있어서, 해당 도전체 위에, 도전성 촉매 담지체층과 해당 탄소 세장 구조체를 생성 하기 위한 촉매 미립자층과 해당 탄소 세장 구조체가 차례로 적층되어서 이루어진 전기적 접속 구조.
(부기 2)
상기 촉매 미립자층이 상기 도전성 촉매 담지체층 위에 미리 미립자화한 촉매 미립자를 퇴적하여 이루어지는 것인 부기 1에 기재된 전기적 접속 구조.
(부기 3)
상기 탄소 세장 구조체가 비어홀(via hole) 안에 설치된 것인 부기 1 또는 부기 2에 기재된 전기적 접속 구조.
(부기 4)
상기 도전성 촉매 담지체층이 내산화성 물질로 이루어지는 부기 1 내지 부기 3 중 어느 한 부기에 기재된 전기적 접속 구조.
(부기 5)
상기 도전성 촉매 담지체층이 탄소 세장 구조체의 성장을 촉진하는 기능을 갖는 부기 1 내지 부기 4 중 어느 한 부기에 기재된 전기적 접속 구조.
(부기 6)
상기 도전성 촉매 담지체층이 상기 도전체를 구성하는 금속의 확산 방지 기능을 갖는 부기 1 내지 부기 5 중 어느 한 부기에 기재된 전기적 접속 구조.
(부기 7)
상기 촉매 미립자가 Co, Ni, Fe, Pd, Pt 및 그것들의 합금으로 이루어지는 그룹으로부터 선택된 금속의 미립자인 부기 1 내지 부기 6 중 어느 한 부기에 기재된 전기적 접속 구조.
(부기 8)
상기 도전성 촉매 담지체층이 HfN막층, ZrN막층, TiN막층, 또는 그것들의 다층막인 부기 1 내지 부기 7 중 어느 한 부기에 기재된 전기적 접속 구조.
(부기 9)
상기 도전성 촉매 담지체층이 상기 도전체측에 설치된 상기 도전체를 구성하는 금속의 확산 방지 기능을 갖는 제 1 층과, 상기 촉매 미립자층측에 설치된 탄소 세장 구조체의 성장을 촉진하는 기능을 갖는 제 2 층을 포함해서 이루어지는 부기 1 내지 부기 8 중 어느 한 부기에 기재된 전기적 접속 구조.
(부기 10)
상기 제 1 층이 Ta층이며, 상기 제 2 층이 HfN막층, ZrN막층 또는 TiN막층인 부기 9에 기재된 전기적 접속 구조.
(부기 11)
부기 1 내지 부기 10 중 어느 한 부기에 기재된 전기적 접속 구조를 구비하여 이루어지는 반도체 집적 회로 장치.
(부기 12)
도전체 위에 도전성 촉매 담지체층을 설치하고,
미리 미립자화한 촉매 미립자를 해당 도전성 촉매 담지체층 위에 퇴적해서 촉매 미립자층이 되고,
해당 촉매 미립자층 위에 탄소 세장 구조체를 설치하는 전기적 접속 구조의 제조 방법.
(부기 13)
진공하에서, 입자 직경을 갖춘 촉매 미립자 빔을 상기 도전성 촉매 담지체층면 위에 조사해서 상기 촉매 미립자층을 형성하는 부기 12에 기재된 전기적 접속 구조의 제조 방법.
(부기 14)
상기 탄소 세장 구조체가 비어홀 속에 설치된 부기 12 또는 부기 13에 기재된 전기적 접속 구조의 제조 방법.
(부기 15)
상기 도전성 촉매 담지체층이 내산화성 물질로 이루어진 부기 12 내지 부기 14 중 어느 한 부기에 기재된 전기적 접속 구조의 제조 방법.
(부기 16)
상기 도전성 촉매 담지체층이 탄소 세장 구조체의 성장을 촉진하는 기능을 갖는 부기 12 내지 부기 15 중 어느 한 부기에 기재된 전기적 접속 구조의 제조 방법.
(부기 17)
상기 도전성 촉매 담지체층이 상기 도전체를 구성하는 금속의 확산 방지 기능을 갖는 부기 12 내지 부기 16 중 어느 한 부기에 기재된 전기적 접속 구조의 제조 방법.
(부기 18)
상기 촉매 미립자가 Co, Ni, Fe, Pd, Pt 및 그것들의 합금으로 이루어진 그룹으로부터 선택된 금속의 미립자인 부기 12 내지 부기 17 중 어느 한 부기에 기재된 전기적 접속 구조의 제조 방법.
(부기 19)
상기 도전성 촉매 담지체층이 HfN막층, ZrN막층, TiN막층, 또는 그것들의 다층막인 부기 12 내지 부기 18 중 어느 한 부기에 기재된 전기적 접속 구조의 제조 방법.
(부기 20)
상기 도전성 촉매 담지체층이 상기 도전체측에 설치된 상기 도전체를 구성하는 금속의 확산 방지 기능을 갖는 제 1 층과, 상기 촉매 미립자층측에 설치된 탄소 세장 구조체의 성장을 촉진하는 기능을 갖는 제 2 층을 포함해서 이루어지는 부기 12 내지 부기 19 중 어느 한 부기에 기재된 전기적 접속 구조의 제조 방법.
(부기 21)
상기 제 1 층이 Ta층이며, 상기 제 2 층이 HfN막층, ZrN막층 또는 TiN막층인 부기 20에 기재된 전기적 접속 구조의 제조 방법.
(부기 22)
부기 12 내지 부기 21 중 어느 한 부기에 기재된 전기적 접속 구조의 제조 방법에 의해 제조된 전기적 접속 구조를 구비하여 이루어진 반도체 집적 회로 장치.
본 발명에 의해, 저저항의 전기적 접속 구조를 제공할 수 있다.

Claims (10)

  1. 도전체에 탄소 세장(細長) 구조체가 전기적으로 접속된 전기적 접속 구조에 있어서,
    해당 도전체 위에, 도전성 촉매 담지체층과 해당 탄소 세장 구조체를 생성하기 위한 촉매 미립자층과 해당 탄소 세장 구조체가 차례로 적층되어서 이루어지며,
    상기 도전성 촉매 담지체층이 HfN막층, ZrN막층, TiN막층, 또는 그것들의 다층막이며,
    상기 도전성 촉매 담지체층이 탄소 세장 구조체의 성장을 촉진하는 기능을 갖는 전기적 접속 구조.
  2. 제 1 항에 있어서,
    상기 촉매 미립자층이 상기 도전성 촉매 담지체층 위에 미리 미립자화한 촉매 미립자를 퇴적하여 이루어지는 것인 전기적 접속 구조.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 탄소 세장 구조체가 비어홀(via hole) 속에 설치된 것인 전기적 접속 구조.
  4. 삭제
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 도전성 촉매 담지체층이 상기 도전체를 구성하는 금속의 확산 방지 기능을 갖는 전기적 접속 구조.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 촉매 미립자층을 이루는 촉매 미립자는 Co, Ni, Fe, Pd, Pt 및 그것들을 포함하는 합금으로 이루어지는 그룹으로부터 선택된 금속의 미립자인 전기적 접속 구조.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 도전성 촉매 담지체층이, 상기 도전체측에 설치된, 상기 도전체를 구성하는 금속의 확산 방지 기능을 갖는 제 1층과, 상기 촉매 미립자층측에 설치된, 탄소 세장 구조체의 성장을 촉진하는 기능을 갖는 제 2층을 포함해서 이루어지며,
    상기 제 1층이 Ta층이며, 상기 제 2층이 HfN막층, ZrN막층, TiN막층, 또는 그것들의 다층막인 전기적 접속 구조.
  8. 제 1 항 또는 제 2 항에 기재된 전기적 접속 구조를 구비하여 이루어지는 반도체 집적 회로 장치.
  9. 도전체 위에 도전성 촉매 담지체층을 설치하고,
    미리 미립자화한 촉매 미립자를 해당 도전성 촉매 담지체층 위에 퇴적해서 촉매 미립자층을 이루고,
    해당 촉매 미립자층 위에 탄소 세장 구조체층을 설치하며,
    상기 도전성 촉매 담지체층이 HfN막층, ZrN막층, TiN막층, 또는 그것들의 다층막이며,
    상기 도전성 촉매 담지체층이 탄소 세장 구조체의 성장을 촉진하는 기능을 갖는 전기적 접속 구조의 제조 방법.
  10. 제 9 항에 있어서,
    진공하에서, 입자 직경을 갖춘 촉매 미립자를 미립자 빔의 형태로 상기 도전성 촉매 담지체층면 위에 조사해서 상기 촉매 미립자층을 형성하는 전기적 접속 구조의 제조 방법.
KR1020050105990A 2005-06-06 2005-11-07 전기적 접속 구조, 그 제조 방법 및 반도체 집적 회로 장치 KR100858453B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005165004A JP5009511B2 (ja) 2005-06-06 2005-06-06 電気的接続構造、その製造方法および半導体集積回路装置
JPJP-P-2005-00165004 2005-06-06

Publications (2)

Publication Number Publication Date
KR20060127378A KR20060127378A (ko) 2006-12-12
KR100858453B1 true KR100858453B1 (ko) 2008-09-16

Family

ID=37559815

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050105990A KR100858453B1 (ko) 2005-06-06 2005-11-07 전기적 접속 구조, 그 제조 방법 및 반도체 집적 회로 장치

Country Status (3)

Country Link
US (1) US8338822B2 (ko)
JP (1) JP5009511B2 (ko)
KR (1) KR100858453B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881621B1 (ko) * 2007-01-12 2009-02-04 삼성전자주식회사 반도체 장치 및 그 형성방법
JP2008210954A (ja) * 2007-02-26 2008-09-11 Fujitsu Ltd カーボンナノチューブバンプ構造体とその製造方法、およびこれを用いた半導体装置
JP5092500B2 (ja) * 2007-03-30 2012-12-05 富士通株式会社 カーボンナノチューブデバイス及びその製造方法
US8283786B2 (en) * 2007-12-21 2012-10-09 Advanced Micro Devices, Inc. Integrated circuit system with contact integration
EP2269948B1 (en) 2008-02-29 2017-08-02 Fujitsu Limited Sheet structure
WO2011062072A1 (ja) * 2009-11-19 2011-05-26 株式会社 村田製作所 電子デバイス
JP2011204769A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体装置及びその製造方法
CN102214509B (zh) * 2010-04-12 2013-03-20 北京有色金属研究总院 一种（FeCo）N微波吸收材料及其制备方法
CN105226006B (zh) * 2014-06-12 2019-01-22 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
JP2016012798A (ja) 2014-06-27 2016-01-21 Tdk株式会社 高周波伝送線路、アンテナ及び電子回路基板
JP2016012799A (ja) 2014-06-27 2016-01-21 Tdk株式会社 高周波伝送線路、アンテナ及び電子回路基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004284919A (ja) * 2003-03-25 2004-10-14 Mitsubishi Electric Corp カーボンナノチューブ形成用基板の製造方法およびこの基板を用いたカーボンナノチューブの製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10006964C2 (de) * 2000-02-16 2002-01-31 Infineon Technologies Ag Elektronisches Bauelement mit einer leitenden Verbindung zwischen zwei leitenden Schichten und Verfahren zum Herstellen eines elektronischen Bauelements
JP3768908B2 (ja) * 2001-03-27 2006-04-19 キヤノン株式会社 電子放出素子、電子源、画像形成装置
US7084507B2 (en) * 2001-05-02 2006-08-01 Fujitsu Limited Integrated circuit device and method of producing the same
JP4212258B2 (ja) 2001-05-02 2009-01-21 富士通株式会社 集積回路装置及び集積回路装置製造方法
US6596187B2 (en) * 2001-08-29 2003-07-22 Motorola, Inc. Method of forming a nano-supported sponge catalyst on a substrate for nanotube growth
US6803708B2 (en) * 2002-08-22 2004-10-12 Cdream Display Corporation Barrier metal layer for a carbon nanotube flat panel display
US7518247B2 (en) * 2002-11-29 2009-04-14 Nec Corporation Semiconductor device and its manufacturing method
JP4401094B2 (ja) * 2003-03-20 2010-01-20 富士通株式会社 炭素元素円筒型構造体へのオーミック接続構造及びその作製方法
JP3697257B2 (ja) * 2003-03-25 2005-09-21 キヤノン株式会社 カーボンファイバー、電子放出素子、電子源、画像形成装置、ライトバルブ、二次電池の製造方法
JP3982759B2 (ja) 2003-06-30 2007-09-26 学校法人大阪産業大学 光化学アブレーションによるカーボンナノチューブの製造方法
JP3869394B2 (ja) * 2003-06-30 2007-01-17 富士通株式会社 微粒子の堆積方法及びカーボンナノチューブの形成方法
US7135773B2 (en) * 2004-02-26 2006-11-14 International Business Machines Corporation Integrated circuit chip utilizing carbon nanotube composite interconnection vias
JP4448356B2 (ja) * 2004-03-26 2010-04-07 富士通株式会社 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004284919A (ja) * 2003-03-25 2004-10-14 Mitsubishi Electric Corp カーボンナノチューブ形成用基板の製造方法およびこの基板を用いたカーボンナノチューブの製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Chemical Physics Letters, Vol.382, pp.361-366*
JJAP, Vol.44, No.4A, pp.1626-1628*

Also Published As

Publication number Publication date
JP5009511B2 (ja) 2012-08-22
KR20060127378A (ko) 2006-12-12
US20060286851A1 (en) 2006-12-21
JP2006339552A (ja) 2006-12-14
US8338822B2 (en) 2012-12-25

Similar Documents

Publication Publication Date Title
KR100858453B1 (ko) 전기적 접속 구조, 그 제조 방법 및 반도체 집적 회로 장치
JP4549002B2 (ja) カーボンナノチューブからなる電気的に導電性の接続を有する電子部品とその製造方法
TWI465389B (zh) 用於奈米結構加工之導電性助層之沉積及選擇性移除
KR101304146B1 (ko) 그라핀 배선 및 그 제조 방법
CN101573772B (zh) Mim电容器
KR20100108503A (ko) 전자 디바이스 및 그 제조 방법
US8981569B2 (en) Semiconductor device with low resistance wiring and manufacturing method for the device
JP2011023420A (ja) 半導体装置
JP2008137846A (ja) 炭素細長構造束状体、その製造方法および電子素子
JP5414756B2 (ja) 半導体装置とその製造方法
TW201221466A (en) Carbon nanotube wire and manufacturing method thereof
US20130075929A1 (en) Semiconductor device and method of manufacturing the same
KR101110804B1 (ko) 배선 구조체의 형성 방법
JP5233147B2 (ja) 電子デバイス及びその製造方法
JP2005072171A (ja) 半導体装置およびその製造方法
JP4555695B2 (ja) カーボンナノチューブ配線を備えた電子デバイス及びその製造方法
CN102881651B (zh) 一种改善碳纳米管互连电特性的方法
KR101721060B1 (ko) 적어도 2개의 다른 방향을 따라 확장하는 전기 커넥션들을 포함하는 전자 장치 및 이를 형성하는 방법
JP2009032819A (ja) 電子装置の製造方法及びそれを用いた電子装置
US8461037B2 (en) Method for fabricating interconnections with carbon nanotubes
JP5769916B2 (ja) 導体または半導体基板上に堆積させたカーボンナノチューブマットの製造方法
US20060138658A1 (en) Carbon nanotube interconnects in porous diamond interlayer dielectrics
JP2010263227A (ja) 電気的接続構造の製造方法
JP2006108210A (ja) 配線接続構造およびその形成方法
US8011091B2 (en) Fabrication method of a nanotube-based electric connection having air gaps

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140825

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 11