JP5769916B2 - 導体または半導体基板上に堆積させたカーボンナノチューブマットの製造方法 - Google Patents

導体または半導体基板上に堆積させたカーボンナノチューブマットの製造方法 Download PDF

Info

Publication number
JP5769916B2
JP5769916B2 JP2009153277A JP2009153277A JP5769916B2 JP 5769916 B2 JP5769916 B2 JP 5769916B2 JP 2009153277 A JP2009153277 A JP 2009153277A JP 2009153277 A JP2009153277 A JP 2009153277A JP 5769916 B2 JP5769916 B2 JP 5769916B2
Authority
JP
Japan
Prior art keywords
layer
via hole
metal layer
deposited
catalyst composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009153277A
Other languages
English (en)
Other versions
JP2010006696A (ja
Inventor
ジャン、ディジョン
アデリーヌ、フルニエ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of JP2010006696A publication Critical patent/JP2010006696A/ja
Application granted granted Critical
Publication of JP5769916B2 publication Critical patent/JP5769916B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J37/00—Processes, in general, for preparing catalysts; Processes, in general, for activation of catalysts
    • B01J37/02—Impregnation, coating or precipitation
    • B01J37/024—Multiple impregnation or coating
    • B01J37/0244—Coatings comprising several layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J23/00—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00
    • B01J23/70—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00 of the iron group metals or copper
    • B01J23/74—Iron group metals
    • B01J23/745—Iron
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J37/00—Processes, in general, for preparing catalysts; Processes, in general, for activation of catalysts
    • B01J37/12—Oxidising
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/158—Carbon nanotubes
    • C01B32/16—Preparation
    • C01B32/162—Preparation characterised by catalysts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nanotechnology (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Composite Materials (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Catalysts (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明はカーボンナノチューブの分野に関する。本発明は、とりわけ集積回路のビアの製造に適用できる。
近年、集積回路の種々の層を相互接続するのにカーボンナノチューブを利用することが、多くの研究主題とされている。その優れた導電性や電気的、熱的安定性は、カーボンナノチューブ（ＣＮＴ）が極小径のビアを形成するのに非常に適していることを意味する。国際公開ＷＯ０１／６１７５３号パンフレットには、ＣＮＴから形成したビアの例が記載されている。
ビアをＣＮＴから形成した場合の、ビアの本質的特徴の一つにその電気抵抗が挙げられ、電気抵抗は、単位面積あたりのナノチューブの密度に依存する。特に、ビア中のＣＮＴマットは、銅の電気抵抗に匹敵するためには、ナノチューブの密度を１０１１〜１０１３ｃｍ−２のオーダーにしなければならない。これらカーボンナノチューブは、ビアの底部に配置された半導体基板または導電層に接続している必要がある。
上記のようなＣＮＴ密度を得るための成長方法として、近年、アルミナやＭｇＯなどの酸化物から成長を開始させることが考えられている。例えば、G. Zhongらの文献（「０．５ｃｍ垂直配向した単層型カーボンナノチューブの成長動力学」、Chem. B （Letters）, 111(8), 1907-1910, [2007]）には、アルミナ層の上にＳＷＣＮＴ（単層型カーボンナノチューブ）マットを成長させる方法が記載されている。より正確には、ＰＥＣＶＤ（プラズマ化学気相成長法）によってＣＮＴを基板上に成長させる前に、Ｓｉ基板を事前に、カソードスパッタリングによって形成されたＡｌ２Ｏ３（０．５ｎｍ）／Ｆｅ（０．５ｎｍ）／Ａｌ２Ｏ ３ （≧５ｎｍ）からなる触媒積層体で被覆する。ナノチューブの成長を開始させる鉄ナノ微粒子を形成するために、減圧雰囲気下で試料の温度を上昇させる前処理が必要である。
後記するように、酸化層は、集積回路中の相互接続を形成するのに不適当である。
したがって、本発明の目的は、酸化層の前堆積を行うことなく、導体または半導体材料上に高密度のカーボンナノチューブマットを製造する方法を提供することである。
本発明は、導体または半導体基板上にカーボンナノチューブマットを製造する方法であって、
少なくとも１層以上の金属層を含んでなる触媒複合体を、前記基板上に堆積させる工程、
前記金属層の酸化処理を行う工程、および
前記酸化処理された金属層からカーボンナノチューブを成長させる工程、
を含んでなる方法により規定されるものである。
好ましくは、前記酸化処理は、プラズマによる酸化手段または連続プラズマによる酸化手段により行われる。
本発明の変形態様によれば、前記酸化処理は、第一の圧力および第一のエネルギーで第一のプラズマを用いる第一酸化工程と、前記第一の圧力よりも高い第二の圧力および前記第一のエネルギーよりも低い第二のエネルギーで第二のプラズマを用いる第二酸化工程と、を含む。
前記プラズマ誘起による酸化は、室温において行われる。
有利には、前記触媒複合体は、アモルファスシリコン層上に堆積した金属層を含み、前記アモルファスシリコン層は前記導体基板上に堆積している。
基板は、とりわけ窒化チタンまたは窒化タンタルからなるものであってよく、金属層は鉄またはコバルトからなるものであってよい。
本発明は、 第一および第二導電層を相互接続するためのビアを製造する方法であって、
前記第一導電層上に拡散バリアを堆積させる工程、
第一アモルファスシリコン層と前記拡散バリア上に堆積した金属層とを含んでなる触媒複合体を、ビアホールの底部に形成する工程、
前記金属層の酸化処理を行う工程、および
前記酸化処理された金属層上にカーボンナノチューブを成長させる工程、を含んでなり、
前記成長時間が、前記カーボンナノチューブの長さが前記ビアホールの深さよりも大きくなるように決定される方法にも関する。
有利には、前記拡散バリア上に前記アモルファスシリコン層を堆積させる工程、
前記アモルファスシリコン層上に誘電体層を堆積させ、続いて前記誘電体層上に前記第二導電層を堆積させる工程、および
前記ビアホールをエッチングマスクで被覆して、前記アモルファスシリコン層に達するまでエッチングを行う工程、
を含む。
前記ビアホールをエッチングする工程に続いて、前記金属層を堆積させ、前記マスクを除去して、前記触媒複合体を前記ビアホールの底部に局在化させる。
有利には、前記ビアホールをエッチングする工程に続いて、前記マスクを除去し、前記金属層を堆積させて、前記触媒複合体を前記ビアホールの底部に局在化させ、前記第二導電層を前記金属層で被覆してもよい。
本発明の実施態様によれば、前記拡散バリア（５２０）上に誘電体層（５４０）を堆積させ、続いて前記誘電体層上に第二導電層（５５０）を堆積させる工程、
前記ビアホールをエッチングマスク（５６０）で被覆して、前記アモルファスシリコン層（５３０）に達するまでエッチングを行い、前記マスクを除去する工程、および
前記金属層（５７０）を堆積させ、続いて前記第二導電層上に存在する前記触媒複合体が除去されるように化学的−機械的研磨を行い、前記触媒複合体を前記ビアホールの底部に局在化させる工程、を含んでなる。
好ましくは、前記金属層を、イオンビームスパッタリング手段によって堆積させる。
有利には、前記酸化処理が、プラズマによる酸化手段または連続プラズマによる酸化手段により、室温において行われる。
図１は、第一の種類の基板上に、本発明による方法の一例の手段によって得られたナノチューブマットを示したものである。 図２は、この第一の種類の基板上に、先行技術として知られる方法によって得られたナノチューブマットを示したものである。 図３は、第二の種類の基板上に、本発明による方法の他の一例の手段によって得られたナノチューブマットを示したものである。 図４は、この第二の種類の基板上に、先行技術として知られる方法を用いると、カーボンナノチューブが得られなかったことを示したものである。 図５Ａは、本発明の一実施態様によるビアの製造方法を示したものである。 図５Ｂは、本発明の一実施態様によるビアの製造方法を示したものである。 図５Ｃは、本発明の一実施態様によるビアの製造方法を示したものである。 図５Ｄは、本発明の一実施態様によるビアの製造方法を示したものである。 図５Ｅは、本発明の一実施態様によるビアの製造方法を示したものである。 図５Ｆは、本発明の一実施態様によるビアの製造方法を示したものである。 図５Ｇは、本発明の一実施態様によるビアの製造方法を示したものである。 図５Ｈは、本発明の一実施態様によるビアの製造方法を示したものである。 図５Ｆ−１は、図５Ａ〜図５Ｈに示された方法の第一の変形によるビアの製造方法の特定の行程を示したものである。 図５Ｇ−１は、図５Ａ〜図５Ｈに示された方法の第一の変形によるビアの製造方法の特定の行程を示したものである。 図５Ｈ−１は、図５Ａ〜図５Ｈに示された方法の第一の変形によるビアの製造方法の特定の行程を示したものである。 図５Ｆ−２は、図５Ａ〜図５Ｈに示された方法の第一の変形によるビアの製造方法の特定の行程を示したものである。 図５Ｇ−２は、図５Ａ〜図５Ｈに示された方法の第一の変形によるビアの製造方法の特定の行程を示したものである。 図５Ｈ−２は、図５Ａ〜図５Ｈに示された方法の第一の変形によるビアの製造方法の特定の行程を示したものである。 図５Ｉ−２は、図５Ａ〜図５Ｈに示された方法の第一の変形によるビアの製造方法の特定の行程を示したものである。
発明の詳細な説明
本発明の他の特徴および利点は、添付の図面を参照しながら、本発明の好ましい態様を読むことにより明らかになるだろう。
本発明によるＣＮＴの成長方法は、酸化性雰囲気中で金属触媒の前処理を行うと、カーボンナノチューブの成長が開始するという驚くべき知見に基づくものである。
より正確には、成長触媒として働く金属層、例えばＦｅまたはＣｏの層を、先ず導体または半導体上に堆積させる。本明細書中、用語「基板」とは、カーボンナノチューブが成長する基板を意味するものと理解される。特に、一般的な意味において、基板上に堆積した導体または半導体の層は、それ自体を導体または半導体と呼んでもよい。
次に、酸化性雰囲気中での処理が、ナノチューブが成長する前の試料上で行われる。
特定の事例において、金属触媒層を堆積させる前に基板上にアモルファスシリコン層を堆積させるのが有利である。例えば、基板が、窒化チタン（ＴｉＮ）または窒化タンタル（ＴａＮ）のような拡散バリアとして使用される材料である場合、触媒系は、厚みが数ナノメートル、好ましくは１〜１０ｎｍのアモルファスシリコン層と、厚みが約１ナノメートル〜数ナノメートル、好ましくは０．５〜５ｎｍの金属層とからなるバリアであってよい。
酸化処理は、異なる組成および／または異なる条件下（例えばエネルギー、圧または温度）での酸化プラズマあるいは連続酸化プラズマ処理としてもよい。二種の連続プラズマが用いられる場合、第一のプラズマは高エネルギープラズマおよび／または第二よりも低圧でのプラズマであってよい。例えば、高エネルギー、好ましくは０．１〜１Ｗ／ｃｍ２で、低圧、好ましくは０．０５〜１ｍｂａｒでのプラズマに続いて、低エネルギー、好ましくは０．０５〜０．５Ｗ／ｃｍ２で、高圧、好ましくは例えば０．２〜１０ｍｂａｒでのプラズマを使用してもよい。
プラズマに使用されるガスは、純酸素または空気、すなわち、実質的に酸素／窒素の混合物や、その他、酸素とアルゴン、ヘリウムもしくはキセノン等の不活性ガスとの混合物であってよい。
プラズマは、典型的には高周波プラズマが使用される。
全ての場合において、酸化処理、とりわけ酸化プラズマ処理は、室温または高温、例えば約５００℃の温度で行われる。
触媒系の酸化処理は、金属触媒の酸化状態を変更するために実施される。他の全ての場合と同様に、触媒の酸化状態が成長の種類を決定することが示されている。酸化状態では、ナノチューブの底部から急速な成長が始まり、一方、非酸化状態では、ナノチューブの上部からの成長となる。そして、酸化金属触媒は、基板から優先的に新たなナノチューブを成長させ、結果的に、得られるナノチューブの単位面積あたりの密度が高くなる。得られたナノチューブは単層型（ＳＷＣＮＴ）または多層型（ＭＷＣＮＴ）であってよい。
本発明者らは、本発明によるカーボンナノチューブマットの製造方法のいくつかの例を以下に示す。
例１
使用した基板は、アルゴンイオン照射によって酸化した単結晶シリコンであった。触媒系は、アルゴンイオンビームスパッタリング手段によって酸化したシリコン上に堆積した１ｎｍの鉄層からなるものであった。
そして、鉄層に、２つの連続空気プラズマを用いて室温および０．４ｍｂａｒの圧力で酸化プラズマ処理を施した。
試料を、ＲＦソースに接続された電極上に配置した。
相対的に高エネルギーを有する第一プラズマは、試料に照射しながら試料を酸化できるように、試料上に１２０Ｖの自己バイアス電圧を誘起した。
相対的に低エネルギーを有する第二プラズマは、６５Ｖの自己バイアス電圧を誘起した。
酸化処理が完了した後、試料を０．２ｍｂａｒの水素分圧下で５６０℃に加熱した。
そして、アセチレン、ヘリウムおよび水素の混合ガス（それぞれ、１０Ｎｃｍ３／分、５０Ｎｃｍ３／分、５０Ｎｃｍ３／分の流量）を１時間、０．２４ｍｂａｒの圧力で反応器に導入することによって、ナノチューブが成長した。ナノチューブ成長は５６０℃で行われた。
これらの条件下で、図１のＳＥＭ写真に示されるような、小径（５ｎｍ）で６０μmの長さの４×１０１１ｃｍ−２の密度を有するマットが得られた。
図２には、鉄層の前酸化を行わなかった以外は上記と同様の条件下で得られたナノチューブを比較として示す。得られたナノチューブは、図１に示されたナノチューブより著しく短く（６μｍ）、より大きな径（１２ｎｍ）である。
例２
本例は、鉄層の堆積方法が異なる以外は上記と同様である。シリコンをフッ化水素酸でウエットエッチングした後、電子ビーム蒸着によって鉄層を堆積させた。その後の成長行程は例１と同様にして行った。得られた結果は上記で得られた結果と非常に近似している。
例３
基板として窒化タンタル（ＴｉＮ）を用いた。本例の触媒系は、５ｎｍのアモルファスシリコン上に２ｎｍの鉄層を設けたものであった。アモルファスシリコン層および鉄層を、同じ真空サイクルによって、イオンビームスパッタリング手段により堆積させた。
そして、酸化プラズマ処理が例１と同様の条件下で行われ、次いでナノチューブを成長させた。
これらの条件下において、図３に示されるように、長さ３２μｍ、密度２×１０１１ｃｍ−２のナノチューブ高密度マットが得られた。
図４に前酸化処理を行わなかったＴｉＮ層上に堆積させた単層の鉄層を用いた場合を比較として示す。従って、この層上にはナノチューブの形成は観測されなかった。
本発明によるＣＮＴマットの製造方法は、相互接続部品の製造、とりわけ、集積回路中のビアの製造に使用されてよい。
図５Ａ〜５Ｈは、本発明による方法を用いた相互接続部品の製造方法の種々の工程を示したものである。
図５Ａは、ビアが形成される導体または半導体基板５１０を示したものである。すでに上記したように、この基板は、バルク基板（図示せず）上に堆積させた、Ｔｉ，Ｔａ，Ｗ，Ｃｕ等からなる単金属層または他の半導体層であってよい。基板５１０は、窒化チタン（ＴｉＮ）等からなる拡散バリア５２０で被覆される。金属層および拡散バリアは当業者に公知の方法によって堆積させる。
図５Ｂに示される次の工程において、アモルファスシリコン層５３０が、拡散バリア５２０上に堆積する。当該層５３０の厚みは約５ｎｍ程度でよい。
次に、図５Ｃに示されるようにして、ＳｉＯ２またはＳｉ３Ｎ４等の誘電体層５４０を、アモルファスシリコン層上に堆積させ、次いでＴｉＮ層等の導電層５５０を堆積させる。
図５Ｄに示された次の工程は、マスキングを行い、そしてマスクにより規定されたパターンにドライエッチング手段によりエッチングを行うことからなる。エッチングはアモルファスシリコン層５３０に達したところで終了する。
次に、図５Ｅに示されるように、エッチング工程は、希薄フッ化水素酸中で行われる。フッ化水素酸によりアモルファスシリコンは脱酸素され、ビアの側壁５４１は、側面のみがエッチングされる。
このウエットエッチング工程の後すぐに、試料を真空系に戻し、イオンビームスパッタリング手段によって、金属層５７０，５７１（例えば２ｎｍ厚の鉄層）を堆積させる。イオンビームは通常入射である。ビアの側面は、図５Ｆに示されるように、マスクによって形成された遮蔽およびビームの直進性により、金属層は堆積しない。
次に、図５Ｇに示されるように、樹脂とそれに続く樹脂上に堆積した鉄層の部分５７１とを除去し、そして酸化処理、例えばプラズマまたは数種の連続プラズマを用いた酸化を、室温で同じ真空サイクル内にて行う。
次に、ナノチューブ成長工程を同じ真空サイクル内にて行う。これを行うために、試料を昇温し、反応混合物、例えばヘリウムをキャリアガスとしたアセチレンおよび水素を、チャンバー内に導入する。成長時間は、ナノチューブがビアの深さを超える長さになるように決定する。
次いで、ナノチューブが導体層５５０の表面と面一になるように、試料を機械的に研磨する。必要に応じてさらに金属層を堆積させて、層５２０と層５５０との電気接続を改善するようにしてもよい。
本発明の第一の変形によれば、ビアの製造方法は、上記の図５Ａ〜５Ｅに示される工程で始まり、以下の工程に続く。
図５Ｆ−１において、すなわち希薄フッ化水素酸中でのエッチングの後、レジストマスクを除去し、次いで図５Ｇ−１に示されるように、金属層、例えば１ｎｍの鉄層を堆積させ、酸化工程を同じ真空サイクルにおいて行う。
次に、ナノチューブを上記と同様の条件下で成長させる。ナノチューブは、ビアの底部に堆積した鉄層５７０上でのみ成長し、上部層５７１では成長しない。これは、ＴｉＮ（またはＴａＮ）層上にある金属（鉄）層およびアモルファスシリコン層からなる触媒複合体のみがナノチューブの成長を可能にするからである。
そして上記したように上部に残っている層５７１を除去する機械的研磨工程や、必要に応じて行うさらなる導体層の堆積工程を経て製造工程が終了する。
本発明の第二の変形によれば、ビアの製造方法は、アモルファスシリコンの堆積を除く以外は、上記の図５Ａ〜５Ｅに示される工程で始まる。
希薄フッ化水素酸中でのエッチングおよびレジスト除去の後の構成は、図５Ｆ−２に示される通りである。この構成は、図５Ｆ−１に示された構成と、アモルファスシリコン層がない点で相違することに注意すべきである。
図５Ｇ−２において、触媒複合体を形成するためアモルファスシリコン層５３０および金属層５７０を同じ真空サイクルにおいて堆積させる。
図５Ｉ−２において、試料の化学的−機械的研磨を行い、残った金属層５７１およびアモルファスシリコン層５３１を除去する。次いで触媒複合体上で酸化工程が行われる。
図５Ｉ−２に示すナノチューブ成長工程は、図５Ｈに示したのと同じである。

Claims (10)

  1. 導体または半導体基板上にカーボンナノチューブマットを製造する方法であって、
    少なくとも一層以上の金属層を含んでなる触媒複合体であって、前記基板上に堆積したアモルファスシリコン層と、前記アモルファスシリコン層上に堆積している前記金属層とを含んでなる、前記触媒複合体を、前記基板上に形成する工程、
    前記金属層の酸化処理を行う工程、および
    前記酸化処理された金属層上にカーボンナノチューブを成長させる工程、
    を含んでなり、
    前記金属層が鉄からなり、
    前記金属層の酸化処理がプラズマまたは連続プラズマにより行われる、
    ことを特徴とする、方法。
  2. 前記酸化処理が、第一の圧力および第一のエネルギーで第一のプラズマを用いる第一酸化工程と、前記第一の圧力よりも高い第二の圧力および前記第一のエネルギーよりも低い第二のエネルギーで第二のプラズマを用いる第二酸化工程と、を含んでなる、請求項１に記載の方法。
  3. 前記プラズマ誘起による酸化が室温において行われる、請求項１または２に記載の方法。
  4. 前記基板が窒化チタンまたは窒化タンタルからなる、請求項１〜３のいずれか一項に記載の方法。
  5. 前記カーボンナノチューブマットが第一および第二導電層の相互接続用のビアを製造するために製造され、
    前記第一導電層上に拡散バリアが堆積されており、前記拡散バリアおよび前記第一導電層は共に前記導体または半導体基板を形成し、
    前記触媒複合体が前記基板上のビアホールの底部に形成されており、
    前記カーボンナノチューブの成長時間は、前記カーボンナノチューブの長さが前記ビアホールの深さよりも大きくなるように決定される、請求項１〜４のいずれか一項に記載の方法。
  6. 前記触媒複合体を前記ビアホールの底部に形成する工程が、
    前記拡散バリア上に前記アモルファスシリコン層を堆積させる工程、
    前記アモルファスシリコン層上に誘電体層を堆積させ、続いて前記誘電体層上に前記第二導電層を堆積させる工程、および
    前記ビアホールを前記エッチングマスクで被覆して、前記アモルファスシリコン層に達するまでエッチングを行う工程、
    を含んでなる、請求項５に記載の方法。
  7. 前記ビアホールをエッチングする工程に続いて、前記金属層を堆積させ、前記マスクを除去して、前記触媒複合体を前記ビアホールの底部に局在化させる、請求項６に記載の方法。
  8. 前記ビアホールをエッチングする工程に続いて、前記マスクを除去し、前記金属層を堆積させて、前記触媒複合体を前記ビアホールの底部に局在化させ、前記第二導電層を前記金属層で被覆する、請求項６に記載の方法。
  9. 前記触媒複合体を前記ビアホールの底部に形成する工程が、
    前記拡散バリア上に誘電体層を堆積させ、続いて前記誘電体層上に第二導電層を堆積させる工程、
    前記ビアホールをエッチングマスクで被覆して、前記アモルファスシリコン層に達するまでエッチングを行い、前記マスクを除去する工程、および
    前記金属層を堆積させ、続いて前記第二導電層上に存在する前記触媒複合体が除去されるように化学的−機械的研磨を行い、前記触媒複合体を前記ビアホールの底部に局在化させる工程、を含んでなる、請求項５に記載の方法。
  10. 前記金属層を、イオンビームスパッタリング手段によって堆積させる、請求項５〜９のいずれか一項に記載の方法。
JP2009153277A 2008-06-27 2009-06-29 導体または半導体基板上に堆積させたカーボンナノチューブマットの製造方法 Active JP5769916B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0854326A FR2933106B1 (fr) 2008-06-27 2008-06-27 Procede d'obtention de tapis de nanotubes de carbone sur substat conducteur ou semi-conducteur
FR0854326 2008-06-27

Publications (2)

Publication Number Publication Date
JP2010006696A JP2010006696A (ja) 2010-01-14
JP5769916B2 true JP5769916B2 (ja) 2015-08-26

Family

ID=40101075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009153277A Active JP5769916B2 (ja) 2008-06-27 2009-06-29 導体または半導体基板上に堆積させたカーボンナノチューブマットの製造方法

Country Status (3)

Country Link
EP (1) EP2138457B1 (ja)
JP (1) JP5769916B2 (ja)
FR (1) FR2933106B1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2956243B1 (fr) * 2010-02-11 2013-10-25 Commissariat Energie Atomique Structure d'interconnexion a base de nanotubes de carbone rediriges
JP5238775B2 (ja) 2010-08-25 2013-07-17 株式会社東芝 カーボンナノチューブ配線の製造方法
JP6016339B2 (ja) * 2011-08-12 2016-10-26 東京エレクトロン株式会社 カーボンナノチューブの加工方法及び加工装置
JP5813682B2 (ja) 2013-03-08 2015-11-17 株式会社東芝 半導体装置及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232706B1 (en) * 1998-11-12 2001-05-15 The Board Of Trustees Of The Leland Stanford Junior University Self-oriented bundles of carbon nanotubes and method of making same
DE10006964C2 (de) 2000-02-16 2002-01-31 Infineon Technologies Ag Elektronisches Bauelement mit einer leitenden Verbindung zwischen zwei leitenden Schichten und Verfahren zum Herstellen eines elektronischen Bauelements
JP4120918B2 (ja) * 2002-03-18 2008-07-16 富士通株式会社 柱状カーボン構造物の選択成長方法及び電子デバイス
JP2004292216A (ja) * 2003-03-26 2004-10-21 Canon Inc 炭素繊維の製造方法およびそれを用いた電子放出素子、画像形成装置
US7235159B2 (en) * 2003-09-17 2007-06-26 Molecular Nanosystems, Inc. Methods for producing and using catalytic substrates for carbon nanotube growth
JP4448356B2 (ja) * 2004-03-26 2010-04-07 富士通株式会社 半導体装置およびその製造方法
US7687876B2 (en) * 2005-04-25 2010-03-30 Smoltek Ab Controlled growth of a nanostructure on a substrate
JP5042482B2 (ja) * 2005-09-06 2012-10-03 国立大学法人名古屋大学 カーボンナノチューブ集合体の製造方法
EP1964809A4 (en) * 2005-11-25 2009-04-08 Nat Inst For Materials Science CARBON NANOTUBE, SUBSTRATE, AND ELECTRON EMITTING ELEMENT EQUIPPED WITH SUCH SUBSTRATE, SUBSTRATE FOR CARBON NANOTUBE SYNTHESIS, METHOD FOR MANUFACTURING SAME, AND DEVICE FOR MANUFACTURING SAME
KR100745734B1 (ko) * 2005-12-13 2007-08-02 삼성에스디아이 주식회사 탄소나노튜브의 형성방법 및 이를 이용한 전계방출소자의제조방법
JP4730707B2 (ja) * 2006-03-08 2011-07-20 株式会社豊田中央研究所 カーボンナノチューブ合成用触媒及びその製造方法、触媒分散液、並びに、カーボンナノチューブの製造方法
JP5089898B2 (ja) * 2006-03-20 2012-12-05 株式会社アルバック カーボンナノチューブの成長方法
CN101573797B (zh) * 2006-09-04 2011-01-26 皇家飞利浦电子股份有限公司 互连结构中的碳纳米结构生长的控制

Also Published As

Publication number Publication date
FR2933106B1 (fr) 2010-12-24
EP2138457B1 (fr) 2019-02-27
EP2138457A1 (fr) 2009-12-30
FR2933106A1 (fr) 2010-01-01
JP2010006696A (ja) 2010-01-14

Similar Documents

Publication Publication Date Title
US8039380B2 (en) Procedure for obtaining nanotube layers of carbon with conductor or semiconductor substrate
JP5414760B2 (ja) 半導体装置およびその製造方法
JP5009511B2 (ja) 電気的接続構造、その製造方法および半導体集積回路装置
JP5414756B2 (ja) 半導体装置とその製造方法
Shelimov et al. Template-grown high-density nanocapacitor arrays
US8981569B2 (en) Semiconductor device with low resistance wiring and manufacturing method for the device
JP2003523608A (ja) カーボンナノチューブからなる電気的に導電性の接続を有する電子部品とその製造方法
JP2009536912A (ja) 高密度であって垂直方向に整列されたカーボンナノチューブの補助付きの選択的成長
US8940628B2 (en) Method of manufacturing interconnection and semiconductor device
JP4899703B2 (ja) カーボン配線構造およびその製造方法、および半導体装置
US20120052680A1 (en) Manufacturing method of semiconductor substrate
JP5769916B2 (ja) 導体または半導体基板上に堆積させたカーボンナノチューブマットの製造方法
Na et al. Simple and engineered process yielding carbon nanotube arrays with 1.2× 1013 cm− 2 wall density on conductive underlayer at 400 C
JP4401094B2 (ja) 炭素元素円筒型構造体へのオーミック接続構造及びその作製方法
CN102881651B (zh) 一种改善碳纳米管互连电特性的方法
JP6158798B2 (ja) ナノ構造を含む装置及びその製造方法
US8011091B2 (en) Fabrication method of a nanotube-based electric connection having air gaps
JP2006108210A (ja) 配線接続構造およびその形成方法
JP5649494B2 (ja) 半導体基板、その製造方法、および電子装置
WO2007145080A1 (ja) カーボン・ナノチューブ・ネットワーク複合材料およびその製造方法
JP5478958B2 (ja) カーボンナノチューブへの金属接合方法及びカーボンナノチューブを用いた配線構造
JP5577665B2 (ja) 半導体装置の製造方法
Jung Vertical semiconducting single-walled carbon nanotube Schottky diode
Liebau et al. Electrical interconnects made of carbon nanotubes
KR101034894B1 (ko) 마이크로 마스킹 현상을 이용한 전계방출소자의 제작방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131219

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140909

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141209

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141212

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150624

R150 Certificate of patent or registration of utility model

Ref document number: 5769916

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250