JP5813682B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5813682B2
JP5813682B2 JP2013046523A JP2013046523A JP5813682B2 JP 5813682 B2 JP5813682 B2 JP 5813682B2 JP 2013046523 A JP2013046523 A JP 2013046523A JP 2013046523 A JP2013046523 A JP 2013046523A JP 5813682 B2 JP5813682 B2 JP 5813682B2
Authority
JP
Japan
Prior art keywords
layer
hole
wiring
base
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013046523A
Other languages
English (en)
Other versions
JP2014175451A (ja
Inventor
達朗 斎藤
達朗 斎藤
和田　真
真 和田
厚伸 磯林
厚伸 磯林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013046523A priority Critical patent/JP5813682B2/ja
Priority to US13/958,155 priority patent/US9076794B2/en
Publication of JP2014175451A publication Critical patent/JP2014175451A/ja
Application granted granted Critical
Publication of JP5813682B2 publication Critical patent/JP5813682B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明の実施形態は、カーボンナノチューブを用いた半導体装置及びその製造方法に関する。
ＬＳＩ配線のビア材料として、カーボンナノチューブ（ＣＮＴ：Carbon Nanotube）を適用する開発が世界的に活発化している。カーボンナノチューブによるビア形成では、ビアホールの側面及び底面上に触媒下地層が形成され、この触媒下地層上に触媒層が形成され、この触媒層からカーボンナノチューブが成長されてビアホールが埋め込まれる。
この場合、ビアホールの側面に触媒層及び触媒下地層が成膜されるため、ビアホールの側面からも電気伝導に寄与しないカーボンナノチューブが成長してしまう。ビアホールの側面から成長したカーボンナノチューブは、ビアホールの側面のバリアメタルの伝導を介した電気伝導になるので、ビア抵抗を大幅に上昇させてしまう。また、ビアホールの上部がビアホールの側面から成長したカーボンナノチューブで埋まってしまい、回路が事実上断線してしまうことが懸念される。
そこで、ビアホールの側面からカーボンナノチューブが成長することを抑制するために、ビアホールの側面における触媒層と触媒下地層との間に触媒不活性層を形成する方法が知られている。この方法では、ビアホールの底面からカーボンナノチューブを成長させるために、エッチバックにより、ビアホールの底面上に形成された触媒不活性層を除去する必要がある。
しかし、高アスペクトのビアホールにおいて、このビアホールの底面の触媒不活性層を確実に除去するのは非常に困難である。また、触媒不活性層をエッチバックする際に、触媒下地層にダメージが入り、カーボンナノチューブの成長を阻害する可能性ある。
特開２０１２−０４９２６１号公報
カーボンナノチューブによるビアの電気特性を向上することが可能な半導体装置及びその製造方法を提供する。
実施形態による半導体装置は、配線と、前記配線上に形成され、前記配線を露出するホールを有する第１の絶縁膜と、前記ホールの底面の前記配線を露出し、前記ホールの側面の前記第１の絶縁膜上に形成された下地不活性層と、前記ホールの前記底面の前記配線の露出面上及び前記ホールの前記側面の前記下地不活性層上に形成された下地層と、前記ホールの前記底面及び前記側面の前記下地層上に形成された触媒層と、前記ホールの前記底面の前記触媒層から伸び、前記ホールを埋め込むカーボンナノチューブと、を具備する。
第１の実施形態に係る半導体装置の構造を示す断面図。 第１の実施形態に係る半導体装置の製造工程を示す断面図。 図２に続く、第１の実施形態に係る半導体装置の製造工程を示す断面図。 図３に続く、第１の実施形態に係る半導体装置の製造工程を示す断面図。 図４に続く、第１の実施形態に係る半導体装置の製造工程を示す断面図。 図５に続く、第１の実施形態に係る半導体装置の製造工程を示す断面図。 図６に続く、第１の実施形態に係る半導体装置の製造工程を示す断面図。 図７に続く、第１の実施形態に係る半導体装置の製造工程を示す断面図。 第２の実施形態に係る半導体装置の構造を示す断面図。
以下、実施の形態について、図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
［１］第１の実施形態
第１の実施形態は、ＬＳＩの多層配線に関する技術であり、ビアホール側面の触媒下地層の外周に下地不活性層を形成することで、ビアホール側面からカーボンナノチューブが成長することを抑制するものである。
［１−１］構造
図１を用いて、第１の実施形態に係る半導体装置の構造について説明する。
図１に示すように、配線層絶縁膜１２内には、例えば金属により構成された配線１１が形成されている。配線層絶縁膜１２の下方には、トランジスタやキャパシタ等の半導体素子（図示せず）が形成された半導体基板（図示せず）が設けられている。この半導体基板の上方に配線１１と半導体素子とを接続するためのコンタクト（図示せず）が形成されている。
配線１１及び配線層絶縁膜１２上には、ビア層絶縁膜１３が形成されている。このビア層絶縁膜１３内には、配線１１の表面を露出するビアホール（コンタクトホール）１４が形成されている。ビアホール１４の側面のビア層絶縁膜１３上には、下地不活性層１５が形成されている。ビアホー１４の底面の配線１１の露出面上及びビアホール１４の側面の下地不活性層１５上には、触媒の下地層１６が形成されている。ビアホール１４の底面及び側面の下地層１６上には、触媒層１７が形成されている。ビアホール１４内には、ビアホール１４の底面の触媒層１７から伸びたカーボンナノチューブ１８が埋め込まれている。このように、ビアホール１４内には、カーボンナノチューブビア１９が形成されている。
ビア層絶縁膜１３上には、配線層絶縁膜２１が形成されている。この配線層絶縁膜２１内には、カーボンナノチューブビア１９に接続する配線２０が形成されている。
このような本実施形態では、下地不活性層１５は、ビアホール１４の側面における下地層１６とビア層絶縁膜１３との間に形成されており、ビアホール１４の底面における下地層１６と配線１１との間には形成されていない。下地不活性層１５は、ビアホール１４の側面の全面に形成されることが望ましい。下地不活性層１５は、ビアホール１４の底面において、配線１１と直接接している。
下地不活性層１５の材料としては、（ａ）下地層１６の組成を変える材料、（ｂ）下地層１６の結晶構造を変える材料、（ｃ）下地層１６の結晶方位又は格子定数を変える材料、（ｄ）下地層１６の配向を崩すような配向性の強い材料、（ｅ）下地層１６の格子間隔を変える材料等が挙げられる。このような材料の下地不活性層１５を用いることで、下地層１６の触媒下地作用を不活性化し、カーボンナノチューブ１８の成長を阻害させる。
（ａ）下地層１６の組成を変える材料とは、例えば、下地層１６中の元素よりも、より酸化や窒化に耐性のある原料の酸化物や窒化物である。この材料を下地不活性層１５として用いることにより、下地層１６の材料にＯ（酸素）やＮ（窒素）を拡散させ、下地層１６を酸化又は窒化させることで、下地層１６を違う組成の材料に変化させる。
下地層１６の組成を変える材料としては、例えば、Ｃｕ，Ｃｏ，Ｎｉ，Ｗ等の下地層１６の材料より酸化物形成エネルギーの高い金属酸化物（例えば、ＣｕＯ，Ｃｕ２Ｏ，ＮｉＯ，Ｃｏ３Ｏ４，ＣｏＯ，ＷＯ２等）、Ｓｉ，Ｔａ，Ａｌ等の下地層１６の材料より窒化物形成エネルギーの高い金属窒化物（例えば、Ｓｉ３Ｎ４，ＴａＮ，ＡｌＮ等）等が挙げられる。
（ｂ）下地層１６の結晶構造を変える材料としては、下地層１６に含まれる金属と金属間化合物を形成する材料である。例えば、下地層１６がＴａを含む場合は、下地不活性層１５としてＳｉを用い、金属間化合物としてＳｉＴａ２が形成される。また、下地層１６がＴｉを含む場合は、下地不活性層１５としてＡｌを用い、金属間化合物としてＡｌ３Ｔｉが形成される。このように、下地不活性層１５として、下地層１６に含まれる金属と金属間化合物が形成される材料を用いるとよい。金属間化合物の例としては、ＮｉＭｎ，Ｎｉ４Ｍｏ，ＷＩｒ，ＷＳｉ２，ＳｉＴａ２，Ａｌ３Ｔｉ等が挙げられる。
（ｃ）下地層１６の結晶方位又は格子定数を変える材料としては、下地層１６が触媒下地として作用をしないような結晶方位や格子定数を有する材料と結晶方位や格子定数が近い材料を用いるとよい。
（ｄ）下地層１６の配向を崩すような配向性の強い材料としては、下地層１６が触媒下地として作用をしないような下地層１６の配向を崩すことができる配向性の強い材料を用いるとよい。
（ｅ）下地層１６の格子間隔を変える材料とは、下地層１６に含まれる材料と化合物を形成する材料である。下地層１６と下地不活性層１５間に化合物を形成することで、下地層１６の格子間隔を変化させ、触媒下地として不活性化させる。
下地層１６は、ビアホール１４の底面では、配線１１上に形成され、ビアホール１４の側面では、下地不活性層１５上に形成されている。ビアホール１４の底面の下地層１６の膜厚は、ビアホール１４の側面の下地層１６の膜厚より厚い。これにより、ビアホール１４の底面からのカーボンナノチューブ１８の成長を向上させることができる。
下地層１６の材料としては、例えば、Ｔａ，Ｔｉ，Ｒｕ，Ｗ，Ａｌ等、これらの材料の窒化物や酸化物、又は、これらの材料を含む積層材料が挙げられる。
触媒層１７の材料としては、Ｃｏ，Ｎｉ，Ｆｅ，Ｒｕ，Ｃｕ等の単体金属、少なくともこれらの材料のいずれかを含む合金、又は、これらの材料の炭化物等が挙げられる。触媒層１７は、分散状態で不連続に形成されていることが望ましい。これにより、ビアホール１４内に高密度のカーボンナノチューブ１８を成長させることができる。触媒層１７を不連続膜とする場合、例えば膜厚が５ｎｍより小さいことが望ましい。
カーボンナノチューブ１８は、量子化伝導（バリスティック（Ballistic）伝導）を有するため、既存の金属材料（例えばＣｕ配線）に替わる超低抵抗材料である。カーボンナノチューブ１８は、優れた電流密度耐性を有し、高電流密度下（〜１．０×１０１９Ａ／ｃｍ２）でも破断することなく、導通材料として使用される。
カーボンナノチューブ１８は、ビアホール１４の底面の触媒層１７から垂直方向に伸びて（成長して）、ビアホール１４内を埋め込むように形成されている。従って、カーボンナノチューブ１８で形成されたカーボンナノチューブビア１９は、一端がビアホール１４の底面の触媒層１７に接し、他端が配線２０に接して形成されている。これにより、カーボンナノチューブビア１９は、配線１１と配線２０とを電気的に接続している。
［１−２］製造方法
図１乃至図８を用いて、第１の実施形態に係る半導体装置の製造方法について説明する。
まず、図２に示すように、トランジスタやキャパシタ等の半導体素子（図示せず）が形成された半導体基板（図示せず）上に、半導体素子と配線１１を接続するためのコンタクト層（図示せず）が形成される。このコンタクト層は、コンタクト層絶縁膜（図示せず）とこのコンタクト層絶縁膜内に形成されたコンタクト（図示せず）とで構成される。コンタクト層絶縁膜の材料には、例えばＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜を用い、コンタクトの導電材料には、例えばＷ，Ｃｕ，Ａｌの単体金属を用いる。コンタクトは、導電材料の金属の拡散を防止する目的で、バリアメタル層を有してもよい。バリアメタル層の材料には、例えばＴａ，Ｔｉ，Ｒｕ，Ｍｎ，Ｃｏ又はこれらの窒化物が用いられる。
次に、例えばＣＶＤ（Chemical Vapor Deposition）法等により、配線１１の加工制御用のストッパ層（図示せず）がコンタクト層上に形成される。このストッパ層には、配線層絶縁膜１２と加工の選択比の高い材料（例えばＳｉＣＮ膜等）を用いる。ストッパ層により、ＲＩＥ（Reactive Ion Etching）による配線１１の加工深さが均一に揃えられる。但し、配線層絶縁膜１２とコンタクト層絶縁膜の加工選択比が十分に高い場合は、配線１１の加工深さを十分に制御することができるため、このストッパ層は形成しなくてもよい。
次に、例えばＣＶＤ法等により、ストッパ層上に配線層絶縁膜１２が形成される。配線層絶縁膜１２には、例えばＳｉＯＣ膜を用いる。このＳｉＯＣ膜は、誘電率を下げる目的で微小空孔（Ｐｏｒｅ）を含んだ膜であってもよい。
次に、配線層絶縁膜１２上に、ＲＩＥダメージ及びＣＭＰ（Chemical Mechanical Polish）ダメージの保護膜となるキャップ膜（図示せず）が形成される。キャップ膜は、例えばＳｉＯ２やＳｉＯＣ膜である。キャップ膜は、配線層絶縁膜１２がＲＩＥダメージに強い膜（例えばＴＥＯＳ膜）や、微小空孔（Ｐｏｒｅ）を含まないＳｉＯＣ膜の場合には、特に成膜しなくてもよい。
次に、キャップ膜上にレジスト（図示せず）が塗布され、リソグラフィの工程を経て、レジストがパターニングされる。このパターニングされたレジストをマスクとして、配線層絶縁膜１２がＲＩＥにより加工される。これにより、配線層絶縁膜１２内に、コンタクトの表面を露出する配線溝が形成される。次に、配線溝内及び配線層絶縁膜１２上にバリアメタル（ＢＭ）膜が形成される。バリアメタル膜の成膜法には、例えばＰＶＤ（Physical Vapor Deposition）法、ＣＶＤ法、原子層気相成長法等が用いられる。バリアメタル膜の材料には、例えばＴａ，Ｔｉ，Ｒｕ，Ｃｏ，Ｍｎ等や、これら元素の窒化物や酸化物が用いられる。
次に、例えばＰＶＤ法、ＣＶＤ法、原子層気相成長法等により、電界めっきのカソード極となるＣｕシード膜（図示せず）が、バリアメタル膜上に形成される。次に、例えば電界めっき法等により、導電性材料となるＣｕ膜がＣｕシード膜上に形成される。その後、Ｃｕ膜に対してアニール処理が行われ、結晶組織の安定化が行われる。次に、ＣＭＰ処理が行われ、余剰なＣｕ膜が研磨除去される。これにより、シングルダマシン構造の配線１１が形成される。その後、Ｃｕの表面拡散を防止し、かつ、上層配線構造の加工ストッパ層となる拡散防止膜（又はストッパ層）（図示せず）が形成される。このようにして、下層配線構造を完成させる。以上までのプロセスは、既存のＣｕ配線形成の方法と変わらず、他の方法に適宜変更可能である。
次に、配線１１及び配線層絶縁膜１２上に、上層配線のビアを形成するためのビア層絶縁膜１３が形成される。ビア層絶縁膜１３は、例えばＳｉＯＣ膜からなる。ビア層絶縁膜１３は、例えばＣＶＤ法や塗布法により成膜される。このビア層絶縁膜１３は、誘電率を下げる目的で微小空孔（Ｐｏｒｅ）を含んだ膜であってもよい。
次に、ビア層絶縁膜１３のＲＩＥダメージ及びＣＭＰダメージに対する保護膜として、キャップ膜（図示せず）が形成される。キャップ膜は、例えばＳｉＯ２やＳｉＯＣ膜である。キャップ膜は、ビア層絶縁膜１３がＲＩＥダメージに強い膜（例えばＴＥＯＳ膜）や微小空孔（Ｐｏｒｅ）を含まないＳｉＯＣ膜の場合には、特に成膜しなくてもよい。
次に、キャップ膜上にレジスト（図示せず）が塗布され、リソグラフィの工程を経て、レジストがパターニングされる。このパターニングされたレジストをマスクとして、ビア層絶縁膜１３がＲＩＥにより加工される。これにより、ビア層絶縁膜１３内に、配線１１の表面を露出するビアホール１４が形成される。
次に、図３に示すように、例えばＣＶＤ法を用いて、ビアホール１４の底面の配線１１上、ビアホール１４の側面のビア層絶縁膜１３上及びビア層絶縁膜１３の上面上に、触媒下地の活性を失わせるための下地不活性層１５が形成される。この際、下地不活性層１５は、必ずビアホール１４の側面に成膜させる。
次に、図４に示すように、例えば並進性（異方性）の高いＲＩＥ法によって、下地不活性層１５に対してエッチバック処理が行われる。これにより、ビアホール１４の底面の配線１１上及びビア層絶縁膜１３の上面上の下地不活性層１５が除去され、配線１１及びビア層絶縁膜１３の表面が露出され、ビアホール１４の側面のみに下地不活性層１５が残存する。この際、本実施形態では、ビアホール１４の底面において、下地不活性層１５下に触媒の下地層１６が形成されていないため、下地不活性層１５を過剰にエッチバックしても、ビアホール１４の底面からのカーボンナノチューブ１８の成長に影響を与えない。
次に、図５に示すように、成膜カバレッジのよい成膜法として例えばＣＶＤ法を用いて、ビアホール１４の底面の配線１１の露出面上、ビアホール１４の側面の下地不活性層１５上及びビア層絶縁膜１３の上面上に、触媒の下地層１６が形成される。この際、下地層１６は、ビアホール１４の底面の部分とビア層絶縁膜１３の上面の部分が、均一な膜厚で形成されることが望ましい。また、ビアホール１４の底面における配線１１の上面上に形成された下地層の膜厚は、ビアホール１４の側面における下地不活性層１５の側面上に形成された下地層１６の膜厚より厚くなる。
次に、図６に示すように、例えばＣＶＤ法を用いて、ビアホール１４の底面及び側面の下地層１６上、ビア層絶縁膜１３の上面の下地層１６上に、触媒層１７が形成される。触媒層１７は、高密度なカーボンナノチューブ１８を成長させるために、分散状態となった不連続膜であることが望ましい。
例えば、下地層１６／触媒層１７の材料としては、Ｔｉ（Ｎ）／Ｃｏが挙げられる。この場合、Ｔｉ（Ｎ）は、カーボンナノチューブの端面をＴｉ炭化物として終端する役割を有し、良好なカーボンナノチューブの界面コンタクトに必要である。Ｔｉ（Ｎ）自体にも、カーボンナノチューブの成長を促進させる助触媒効果がある。Ｃｏは、カーボンナノチューブの本触媒であり、カーボンナノチューブの成長に必要不可欠である。
次に、図７に示すように、ビアホール１４の底面の触媒層１７及びビア層絶縁膜１３の上面の触媒層１７から、電気伝導層となるカーボンナノチューブ１８が成長される。カーボンナノチューブ１８の成膜には、例えばＣＶＤ法を用いる。ＣＶＤ法の炭素源には、メタン、アセチレン等の炭化水素系ガス又はその混合ガスを使用し、キャリアガスには、水素や希ガスを使用する。例えば、処理温度の上限は１０００℃程度、下限は２００℃程度であり、成長温度は３５０度程度が望ましい。リモートプラズマを使用し、さらにイオン、電子を除去するために、基板上部に電極（図示せず）を設置し、電圧を印加するのも効果的である。この場合、印加電圧は０〜±１００Ｖ程度が好ましい。
本実施形態の構造では、ビアホール１４の側面に下地不活性層１５が形成されている。このため、ビアホール１４の側面からのカーボンナノチューブ１８の成長が起こらない、又は、ビアホール１４の側面からのカーボンナノチューブ１８の成長が著しく遅い。これにより、ビアホール１４の底面から成長したカーボンナノチューブ１８によってビアの伝導材料が構築されるので、電子伝導に直接寄与するカーボンナノチューブ１８の本数が、従来よりも大幅に増加し、ビア抵抗の低抵抗化が実現できる。
次に、ＳＯＤ（Spin on Direct；塗布膜）のＳｉＯ２膜等を、カーボンナノチューブ１８中に含浸させ、カーボンナノチューブ１８を固定する。
次に、図８に示すように、例えばＣＭＰにより、ビア層絶縁膜１３の上面上に余剰に形成されているカーボンナノチューブ１８、触媒層１７及び下地層１６が除去される。この時、低誘電率化の目的で、キャップ絶縁膜も除去されてもよい。このようにして、ビア層絶縁膜１３内にカーボンナノチューブビア１９が形成される。
次に、図１に示すように、配線２０の加工制御用のストッパ層（図示せず）がカーボンナノチューブビア１９及びビア層絶縁膜１３上に形成され、このストッパ層上に配線層絶縁膜２１が形成され、この配線層絶縁膜２１上にダメージ保護膜となるキャップ膜（図示せず）が形成される。次に、レジスト（図示せず）の塗布及びリソグラフィの工程を経て、ＲＩＥ加工により配線溝が形成される。そして、金属膜の成膜、熱安定化処理、ＣＭＰ処理が行われ、シングルダマシン構造の配線２０が形成され、拡散防止膜（図示せず）が形成される。このようにして、上層配線構造を完成させる。このような上層配線構造の形成の詳細は、上述した下層配線構造の形成と同様である。
尚、上記の製造方法では、配線１１、２０は、ダマシン型で形成されているが、ＲＩＥ型で形成されてもよい。
［１−３］効果
第１の実施形態では、ビアホール１４内の側面上には、下地不活性層１５、下地層１６及び触媒層１７が積層され、ビアホール１４内の底面上には、下地層１６及び触媒層１７が積層されている。すなわち、ビアホール１４の側面における下地層１６の外周にだけ、下地層１６を不活性化させる下地不活性層１５が形成されている。これにより、ビアホール１４の側面における下地層１６のみを触媒下地として不活性化し、ビアホール１４の側面からカーボンナノチューブ１８が成長することを抑制しつつ、ビアホール１４の底面からはカーボンナノチューブ１８を成長させることができる。従って、ビアホール１４の側面から成長するカーボンナノチューブ１８によるビア１９の高抵抗化や、ビアホール１４の上部を埋めてしまう問題を回避することができる。さらに、電子伝導に直接寄与するビアホール１４の底面から成長するカーボンナノチューブ１８の本数を従来よりも大幅に増加することができ、ビア１９の低抵抗化が実現できる。よって、ビア１９の電気特性を向上することができる。
また、ビアホール１４の底面の下地不活性層１５をエッチバックにより除去する際、下地不活性層１５の下は配線１１である。従って、オーバーエッチングしても、下地層１６にダメージが入ることはないため、ビアホール１４の底面からのカーボンナノチューブ１８の成長が阻害されることもない。このように、オーバーエッチングをしても問題がないため、ビアホール１４の底面の下地不活性層１５を確実に除去することが可能である。
［２］第２の実施形態
第２の実施形態は、ビアホール１４の底面の周囲にストッパ層３０が設けられ、ビアホール１４の底面近くの側面に下地不活性層１４が形成されない構造になっている。
［２−１］構造
図９を用いて、第２の実施形態に係る半導体装置の構造について説明する。
図９に示すように、第２の実施形態において、第１の実施形態と異なる点は、配線１１及び配線層絶縁膜１２上にストッパ層３０が形成されている点である。このため、ビアホール１４の底面の周囲には、下地不活性層１５は形成されていない。下地不活性層１５と配線１１との間にストッパ層３０が存在するため、下地不活性層１５は、配線１１と直接接しない。
下地層１６は、ビアホール１４の底面では、配線１１上に形成され、ビアホール１４の底面近傍の側面では、ストッパ層３０上に形成され、ビアホール１４の底面近傍以外の側面では、下地不活性層１５上に形成されている。
ストッパ層３０の膜厚は、例えば１５ｎｍ以上であり、ビアホール１４の底面の下地層１６の膜厚と同じでもよい。ストッパ層３０の材料としては、例えば、ＳｉＮ等の絶縁材料が挙げられる。
［２−２］製造方法
図９を用いて、第２の実施形態に係る半導体装置の製造方法について説明する。尚、第１の実施形態と同様の工程は、説明を省略する。
まず、第１の実施形態と同様、配線層絶縁膜１２内に配線１１が形成される。次に、配線１１及び配線層絶縁膜１２上に、配線１１のＣｕの表面拡散を防止し、かつ、上層配線構造の加工ストッパとなるストッパ層３０が形成され、このストッパ層３０上に、ビア層絶縁膜１３が形成される。ストッパ層３０は、例えばＳｉＯＣ膜等からなるビア層絶縁膜１３に対して、加工選択比の高い材料で形成される。
次に、ビア層絶縁膜１３内に、ストッパ層３０の表面を露出するビアホール１４が形成される。次に、ビアホール１４の底面のストッパ層３０の上面上及びビアホール１４の側面のビア層絶縁膜１３の上面上に、下地不活性層１５が形成される。次に、下地不活性層１５に対してエッチバック処理が行われる。これにより、ビアホール１４の底面及びビア層絶縁膜１３の上面上の下地不活性層１５が除去され、ビアホール１４の側面のみに下地不活性層１５が残存する。この際、ビアホール１４の底面上の下地不活性層１５の除去とともに、この下地不活性層１５下のストッパ層３０も除去され、配線１１が露出される。
次に、ビアホール１４の底面の配線１１の露出面上、ビアホール１４の側面のストッパ層３０及び下地不活性層１５上及びビア層絶縁膜１３の上面上に下地層１６が形成され、この下地層１６上に触媒層１７が形成される。次に、ビアホール１４の底面の触媒層１７及びビア層絶縁膜１３の上面の触媒層１７からカーボンナノチューブ１８が成長される。その後は、第１の実施形態と同様の工程である。
［２−３］効果
上記第２の実施形態によれば、第１の実施形態と同様の効果を得ることができるだけでなく、次のような効果も得ることができる。
第２の実施形態では、ビアホール１４の底面近くの側面上には、下地不活性層１５が形成されていない。このため、ビアホール１４の底面近くの下地層１６の不活性化が抑制され、ビアホール１４の底面からカーボンナノチューブ１８をより成長させることができる。これにより、ビア１９の電気特性をさらに向上させることができる。
尚、上記第１及び第２の実施形態では、下地不活性層１５は、ビアホール１４の側面のみに残し、ビアホール１４の底面及びビア層絶縁膜１３の上面上は除去されている。しかし、ビアホール１４の底面上の下地不活性層１５のみ除去し、ビアホール１４の側面及びビア層絶縁膜１３の上面上に残存させてもよい。この場合、ビア層絶縁膜１３の上面上における下地層１６も不活性化させることができるため、ビア層絶縁膜１３の上面上にカーボンナノチューブ１８が成長することを抑制できる。これにより、ビア層絶縁膜１３の上面上に形成された余剰のカーボンナノチューブ１８のＣＭＰが容易になる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
以下に、本実施形態に含まれる発明を付記する。
［１］ 配線と、
前記配線上に形成され、前記配線を露出するホールを有する第１の絶縁膜と、
前記ホールの底面の前記配線を露出し、前記ホールの側面の前記第１の絶縁膜上に形成された下地不活性層と、
前記ホールの前記底面の前記配線の露出面上及び前記ホールの前記側面の前記下地不活性層上に形成された下地層と、
前記ホールの前記底面及び前記側面の前記下地層上に形成された触媒層と、
前記ホールの前記底面の前記触媒層から成長し伸び、前記ホールを埋め込むカーボンナノチューブと、
を具備する半導体装置。
［２］ 前記配線と前記下地不活性層との間に形成された第２の絶縁膜をさらに具備し、
前記ホールの前記底面近傍の前記側面では、前記下地層は、前記第２の絶縁膜上に形成されている、前記［１］に記載の半導体装置。
［３］ 前記第２の絶縁膜の膜厚は、前記ホールの前記底面の前記下地層の膜厚と同じである、前記［２］に記載の半導体装置。
［４］ 前記下地不活性層は、前記配線と直接接しない、前記［２］に記載の半導体装置。
［５］ 前記下地不活性層の前記下地層の組成を変える第１の材料は、前記下地層の材料より酸化物形成エネルギーの高い金属酸化物、又は、前記下地層の前記材料より窒化物形成エネルギーの高い金属窒化物である、前記［１］に記載の半導体装置。
［６］ 前記金属酸化物は、ＣｕＯ，Ｃｕ２Ｏ，ＮｉＯ，Ｃｏ３Ｏ４，ＣｏＯ，ＷＯ２のいずれかである、前記［５］に記載の半導体装置。
［７］ 前記金属窒化物は、Ｓｉ３Ｎ４，ＴａＮ，ＡｌＮのいずれかである、前記［５］に記載の半導体装置。
［８］ 前記下地不活性層の前記下地層の結晶構造を変える第２の材料は、前記下地層の材料に含まれる金属と金属間化合物が形成される材料である、前記［１］に記載の半導体装置。
［９］ 前記金属間化合物は、ＮｉＭｎ，Ｎｉ４Ｍｏ，ＷＩｒ，ＷＳｉ２，ＳｉＴａ２，Ａｌ３Ｔｉのいずれかである、前記［８］に記載の半導体装置。
［１０］ 配線を形成する工程と、
前記配線上に絶縁膜を形成する工程と、
前記絶縁膜を選択的に除去し、前記配線を露出するホールを形成する工程と、
前記ホールの底面の前記配線を露出し、前記ホールの側面の前記絶縁膜上に下地不活性層を形成する工程と、
前記ホールの前記底面の前記配線の露出面上及び前記ホールの前記側面の前記下地不活性層上に下地層を形成する工程と、
前記ホールの前記底面及び前記側面の前記下地層上に触媒層を形成する工程と、
前記ホールの前記底面の前記触媒層からカーボンナノチューブを成長させ、前記カーボンナノチューブで前記ホールを埋め込む工程と、
を具備する半導体装置の製造方法。
［１１］ 前記ホールの前記底面の前記下地層の膜厚は、前記ホールの前記側面の前記下地層の膜厚より厚い、前記［１０］に記載の半導体装置の製造方法。
［１２］ 前記下地不活性層の材料は、前記下地層の組成を変える第１の材料、前記下地層の結晶構造を変える第２の材料、前記下地層の結晶方位又は格子定数を変える第３の材料、前記下地層の配向を崩すような配向性の強い結晶性の高い第４の材料、前記下地層の格子間隔を変える第５の材料のいずれかである、前記［１０］に記載の半導体装置の製造方法。
［１３］ 配線を形成する工程と、
前記配線上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜を選択的に除去し、前記第１の絶縁膜を露出するホールを形成する工程と、
前記ホールの底面の前記第１の絶縁膜の露出面上及び前記ホールの側面の前記第２の絶縁膜上に下地不活性層を形成する工程と、
前記ホールの前記底面の前記第１の絶縁膜及び前記下地不活性層を除去し、前記配線を露出し、前記ホールの前記側面の前記第２の絶縁膜上に前記下地不活性層を残存させる工程と、
前記ホールの前記底面の前記配線の露出面上、前記ホールの前記底面近傍の前記第１の絶縁膜上及び前記ホールの前記側面の前記下地不活性層上に下地層を形成する工程と、
前記ホールの前記底面及び前記側面の前記下地層上に触媒層を形成する工程と、
前記ホールの前記底面の前記触媒層からカーボンナノチューブを成長させ、前記カーボンナノチューブで前記ホールを埋め込む工程と、
を具備する半導体装置の製造方法。
［１４］ 前記ホールの前記底面の前記下地層の膜厚は、前記ホールの前記側面の前記下地層の膜厚より厚い、前記［１３］に記載の半導体装置の製造方法。
［１５］ 前記第１の絶縁膜の膜厚は、前記ホールの前記底面の前記下地層の膜厚と同じである、前記［１３］に記載の半導体装置の製造方法。
［１６］ 前記下地不活性層の材料は、前記下地層の組成を変える第１の材料、前記下地層の結晶構造を変える第２の材料、前記下地層の結晶方位又は格子定数を変える第３の材料、前記下地層の配向を崩すような配向性の強い結晶性の高い第４の材料、前記下地層の格子間隔を変える第５の材料のいずれかである、前記［１３］に記載の半導体装置の製造方法。
１１、２０…配線、１２、２１…配線層絶縁膜、１３…ビア層絶縁膜、１４…ビアホール、１５…下地不活性層、１６…下地層、１７…触媒層、１８…カーボンナノチューブ、１９…カーボンナノチューブビア、３０…ストッパ層。

Claims (7)

  1. 配線と、
    前記配線上に形成され、前記配線を露出するホールを有する第１の絶縁膜と、
    前記ホールの底面の前記配線を露出し、前記ホールの側面の前記第１の絶縁膜上に形成された下地不活性層と、
    前記ホールの前記底面の前記配線の露出面上及び前記ホールの前記側面の前記下地不活性層上に形成された下地層と、
    前記ホールの前記底面及び前記側面の前記下地層上に形成された触媒層と、
    前記ホールの前記底面の前記触媒層から伸び、前記ホールを埋め込むカーボンナノチューブと、
    を具備し、
    前記ホールの前記底面の前記下地層の膜厚は、前記ホールの前記側面の前記下地層の膜厚より厚く、
    前記下地不活性層の材料は、前記下地層の組成を変える第１の材料、前記下地層の結晶構造を変える第２の材料、前記下地層の結晶方位又は格子定数を変える第３の材料、前記下地層の配向を崩すような配向性の強い第４の材料、前記下地層の格子間隔を変える第５の材料のいずれかである、半導体装置。
  2. 配線と、
    前記配線上に形成され、前記配線を露出するホールを有する第１の絶縁膜と、
    前記ホールの底面の前記配線を露出し、前記ホールの側面の前記第１の絶縁膜上に形成された下地不活性層と、
    前記ホールの前記底面の前記配線の露出面上及び前記ホールの前記側面の前記下地不活性層上に形成された下地層と、
    前記ホールの前記底面及び前記側面の前記下地層上に形成された触媒層と、
    前記ホールの前記底面の前記触媒層から伸び、前記ホールを埋め込むカーボンナノチューブと、
    を具備し、
    前記下地不活性層は、前記下地層を不活性にする材料により構成されている、半導体装置。
  3. 前記ホールの前記底面の前記下地層の膜厚は、前記ホールの前記側面の前記下地層の膜厚より厚い、請求項２に記載の半導体装置。
  4. 前記配線と前記下地不活性層との間に形成された第２の絶縁膜をさらに具備し、
    前記ホールの前記底面近傍の前記側面では、前記下地層は、前記第２の絶縁膜上に形成されている、請求項２に記載の半導体装置。
  5. 前記下地不活性層の材料は、前記下地層の組成を変える第１の材料、前記下地層の結晶構造を変える第２の材料、前記下地層の結晶方位又は格子定数を変える第３の材料、前記下地層の配向を崩すような配向性の強い第４の材料、前記下地層の格子間隔を変える第５の材料のいずれかである、請求項２に記載の半導体装置。
  6. 配線を形成する工程と、
    前記配線上に絶縁膜を形成する工程と、
    前記絶縁膜を選択的に除去し、前記配線を露出するホールを形成する工程と、
    前記ホールの底面の前記配線を露出し、前記ホールの側面の前記絶縁膜上に下地不活性層を形成する工程と、
    前記ホールの前記底面の前記配線の露出面上及び前記ホールの前記側面の前記下地不活性層上に下地層を形成する工程と、
    前記ホールの前記底面及び前記側面の前記下地層上に触媒層を形成する工程と、
    前記ホールの前記底面の前記触媒層からカーボンナノチューブを成長させ、前記カーボンナノチューブで前記ホールを埋め込む工程と、
    を具備し、
    前記下地不活性層は、前記下地層を不活性にする材料により構成されている、半導体装置の製造方法。
  7. 配線を形成する工程と、
    前記配線上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、
    前記第２の絶縁膜を選択的に除去し、前記第１の絶縁膜を露出するホールを形成する工程と、
    前記ホールの底面の前記第１の絶縁膜の露出面上及び前記ホールの側面の前記第２の絶縁膜上に下地不活性層を形成する工程と、
    前記ホールの前記底面の前記第１の絶縁膜及び前記下地不活性層を除去し、前記配線を露出し、前記ホールの前記側面の前記第２の絶縁膜上に前記下地不活性層を残存させる工程と、
    前記ホールの前記底面の前記配線の露出面上、前記ホールの前記底面近傍の前記第１の絶縁膜上及び前記ホールの前記側面の前記下地不活性層上に下地層を形成する工程と、
    前記ホールの前記底面及び前記側面の前記下地層上に触媒層を形成する工程と、
    前記ホールの前記底面の前記触媒層からカーボンナノチューブを成長させ、前記カーボンナノチューブで前記ホールを埋め込む工程と、
    を具備し、
    前記下地不活性層は、前記下地層を不活性にする材料により構成されている、半導体装置の製造方法。
JP2013046523A 2013-03-08 2013-03-08 半導体装置及びその製造方法 Expired - Fee Related JP5813682B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013046523A JP5813682B2 (ja) 2013-03-08 2013-03-08 半導体装置及びその製造方法
US13/958,155 US9076794B2 (en) 2013-03-08 2013-08-02 Semiconductor device using carbon nanotube, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013046523A JP5813682B2 (ja) 2013-03-08 2013-03-08 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014175451A JP2014175451A (ja) 2014-09-22
JP5813682B2 true JP5813682B2 (ja) 2015-11-17

Family

ID=51486862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013046523A Expired - Fee Related JP5813682B2 (ja) 2013-03-08 2013-03-08 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US9076794B2 (ja)
JP (1) JP5813682B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104126220B (zh) 2011-12-20 2017-06-20 英特尔公司 保形低温密闭性电介质扩散屏障

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10006964C2 (de) * 2000-02-16 2002-01-31 Infineon Technologies Ag Elektronisches Bauelement mit einer leitenden Verbindung zwischen zwei leitenden Schichten und Verfahren zum Herstellen eines elektronischen Bauelements
KR100721020B1 (ko) * 2006-01-20 2007-05-23 삼성전자주식회사 콘택 구조체를 포함하는 반도체 소자 및 그 형성 방법
JP2010503191A (ja) * 2006-09-04 2010-01-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 相互接続構造内におけるカーボンナノ構造成長の制御
FR2917893B1 (fr) * 2007-06-22 2009-08-28 Commissariat Energie Atomique Procede de fabrication d'une connexion electrique a base de nanotubes de carbone
JP2009117591A (ja) * 2007-11-06 2009-05-28 Panasonic Corp 配線構造及びその形成方法
FR2933106B1 (fr) 2008-06-27 2010-12-24 Commissariat Energie Atomique Procede d'obtention de tapis de nanotubes de carbone sur substat conducteur ou semi-conducteur
JP2010135631A (ja) 2008-12-05 2010-06-17 Fujitsu Microelectronics Ltd 配線構造及びその形成方法、並びに半導体装置
JP5423029B2 (ja) 2009-02-12 2014-02-19 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5577665B2 (ja) 2009-10-07 2014-08-27 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2011204769A (ja) 2010-03-24 2011-10-13 Toshiba Corp 半導体装置及びその製造方法
JP5238775B2 (ja) * 2010-08-25 2013-07-17 株式会社東芝 カーボンナノチューブ配線の製造方法
TWI428274B (zh) * 2010-11-30 2014-03-01 Nat Univ Tsing Hua Process of nanotubes with internal connections

Also Published As

Publication number Publication date
JP2014175451A (ja) 2014-09-22
US20140252615A1 (en) 2014-09-11
US9076794B2 (en) 2015-07-07

Similar Documents

Publication Publication Date Title
JP5238775B2 (ja) カーボンナノチューブ配線の製造方法
US8358008B2 (en) Semiconductor device
JP5550515B2 (ja) グラフェン配線およびその製造方法
JP5972735B2 (ja) 半導体装置
JP2011204769A (ja) 半導体装置及びその製造方法
US9117885B2 (en) Graphene interconnection and method of manufacturing the same
JP5755618B2 (ja) 半導体装置
JP5242643B2 (ja) 半導体装置
JP5624600B2 (ja) 配線及び半導体装置の製造方法
JP2016058521A (ja) 半導体装置およびその製造方法
JP6083197B2 (ja) 配線構造及びその製造方法
JP5414756B2 (ja) 半導体装置とその製造方法
JP2013239728A (ja) 半導体装置及びその製造方法
JP2015050305A (ja) 半導体装置及びその製造方法
JP2015050209A (ja) 半導体装置及びその製造方法
JP5813682B2 (ja) 半導体装置及びその製造方法
JP2015138901A (ja) 半導体装置及びその製造方法
JP2016174039A (ja) 半導体装置及び半導体装置の製造方法
JP2005340601A (ja) 半導体装置の製造方法及び半導体装置
JP5921475B2 (ja) 半導体装置及びその製造方法
JP2005203568A (ja) 半導体装置の製造方法及び半導体装置
JPWO2012074131A1 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150916

LAPS Cancellation because of no payment of annual fees