JPWO2012074131A1 - 半導体装置及びその製造方法 - Google Patents

Abstract

少ない工程数で製造することが可能な半導体装置及びその製造方法を提供する。半導体装置は、抵抗変化素子と、第１層間絶縁膜と、第１層間絶縁膜より上方に形成された第２層間絶縁膜と、少なくとも一部が第１層間絶縁膜中に形成されている第１配線と、第１層間絶縁膜と第２層間絶縁膜の間に介在し、第２層間絶縁膜加工時にエッチング停止層として機能するバリア絶縁膜と、少なくとも一部が第２層間絶縁膜中に形成されている導電材と、を備える。抵抗変化素子は、第１配線の一部と兼用の下部電極と、バリア絶縁膜の層に形成され、第１配線と電気的に接続されている抵抗変化層と、バリア絶縁膜の層に形成され、抵抗変化層及び導電材と電気的に接続されている上部電極と、を有する。上部電極の上面とバリア絶縁膜の上面とは同一面を形成する。

Description

［関連出願についての記載］
本発明は、日本国特許出願：特願２０１０−２７０４２５号（２０１０年１２月０３日出願）の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
本発明は、抵抗変化素子を有する半導体装置及びその製造方法に関する。

プログラマブルロジックの機能を多様化し、電子機器などへの実装を推進して行くためには、ロジックセル間を相互に結線するスイッチのサイズを小さくし、そのオン抵抗を小さくすることが必要となる。特許文献１及び非特許文献１に記載されているような、金属の析出を利用したスイッチは、このような要求を満たすことができることが知られている。特許文献１は２端子スイッチを示し、非特許文献１は３端子スイッチを示している。

特許文献１に記載のような２端子スイッチは、金属イオンを供給する第１電極と、イオンを供給しない第２電極と、第１電極及び第２電極で挟まれたイオン伝導層と、を有する。スイッチングは、イオン伝導層中において両電極間に金属架橋を形成・消滅させることによって行う。２端子スイッチは、構造が単純であるため、作製プロセスが簡便であり、素子サイズをナノメートルオーダーまで小さく加工可能である。

非特許文献１に記載のような３端子スイッチは、金属架橋の形成・消滅をコントロールする第３電極を設けることで、金属架橋の太さを制御可能とし、書き込み及び消去に必要な電流を大幅に低減することができる。

このようなスイッチをプログラマブルロジックの配線切り替えスイッチとして搭載するためには、ロジック動作電圧（１Ｖ）以上のスイッチング電圧と半導体集積回路の製造工程に耐える熱耐性が必要となる。スイッチング電圧はイオン伝導体中の金属イオンの拡散速度に大きく依存するため、イオン伝導体材料の選択・最適化が重要である。そこで、特許文献２に記載のスイッチング素子においては、酸化タンタルを含むイオン伝導層を用いている。

また、当該スイッチをプログラマブルロジックの配線切り替えスイッチとして搭載するためには、スイッチの小型化による高密度化、及び作製工程を簡略化する必要もある。最先端の半導体装置の配線材料は主に銅で構成されており、銅配線内に抵抗変化素子を効率的に形成する手法が望まれている。電気化学反応を利用するスイッチ素子の半導体装置への集積化する技術について、特許文献３及び非特許文献２に記載されている。特許文献３及び非特許文献２に記載の技術においては、半導体基板上の銅配線とスイッチ素子の第１電極（下部電極）とが兼用されている。

特表２００２−５３６８４０号公報 特開２００６−３１９０２８号公報 特開２００９−２６００５２号公報

Naoki Banno, et al.、"Solid-Electrolyte Nanometer Switch"、 IEICE TRANSACTIONS ON ELECTRONICS、Ｅ８９−Ｃ巻、１１号、１４９２ページ〜１４９８ページ、２００６年 Munehiro Tada, et al.、"Nonvolatile Crossbar Switch Using TiOx/TaSiOy Solid Electrolyte"、 IEEE TRANSACTIONS ON ELECTRON DEVICES、５７巻、８号、１９８７ページ〜１９９５ページ、２０１０年

上記の特許文献及び非特許文献の各開示を、本書に引用をもって繰り込むものとする。以下の分析は、本発明の観点から与えられる。

非特許文献２に記載の抵抗変化素子の製造方法よれば、第１電極を新たに形成するための工程が削減できる。そのため、第１電極を作成するためのマスクは不要となる。しかしながら、それでも抵抗変化素子を作製するためには、２枚のマスクを要することになる。すなわち、工程数を削減する余地が残されている。

特許文献１及び特許文献３に記載の抵抗変化素子においては、コンタクトホール中に抵抗可変層及び第２電極（上部電極）を形成した後に、層間絶縁層上の抵抗可変層及び第２電極を除去している。これにより、工程数を削減することは可能となる。

しかしながら、特許文献１に記載の製造方法においては、配線層間に抵抗変化素子を製造することはできない。配線層間の層間絶縁層には通常、ＳｉＯ_２膜やＬｏｗ−ｋ膜等の酸素を含有する層が使用される。このような層間絶縁層には通常酸素原子を含有するため、配線に銅を使用した場合、銅が層間絶縁層中に拡散しやすくなる。一方、誘電率の高い材料を層間絶縁層に使用すると、特に、抵抗変化素子を薄型にする場合、すなわち層間絶縁層を薄くする場合には、その誘電率の高さゆえに動作速度が低下したり、消費電力が大きくなったりするなどの問題が生じる。一方、層間絶縁層を通常の２００ｎｍ〜３００ｎｍとすると、特許文献１に記載の製造方法では、薄く均一な抵抗可変層を形成することが困難となる。したがって、特許文献１に記載の製造方法では、配線材料の拡散と低誘電率化の問題を同時に解決することはできない。

特許文献３に記載の不揮発性半導体記憶装置の製造方法においては、層間絶縁層に形成した複数のコンタクトホールに、抵抗可変層とプラグを同時に形成することになるので、安定した抵抗可変層を形成することが困難である。また、これにより、通常の多層配線プロセスとは異なるプラグの形成工程が必要となる。

特許文献１〜３及び非特許文献２に記載の技術においては、抵抗変化素子を導入する絶縁膜の上面と、抵抗変化素子の上面とが平坦になっていない。このため、抵抗変化素子の上層に層間絶縁層を形成した後に、ＣＭＰ（Chemical Mechanical Polishing；化学機械研磨）など、層間絶縁層の上面を平坦化する工程がさらに必要となってしまう。

本発明の第１視点によれば、抵抗変化素子と、第１層間絶縁膜と、第１層間絶縁膜より上方に形成された第２層間絶縁膜と、少なくとも一部が第１層間絶縁膜中に形成されている第１配線と、第１層間絶縁膜と第２層間絶縁膜の間に介在し、第２層間絶縁膜加工時にエッチング停止層として機能するバリア絶縁膜と、少なくとも一部が第２層間絶縁膜中に形成されている導電材と、を備える半導体装置が提供される。抵抗変化素子は、第１配線の一部と兼用の下部電極と、バリア絶縁膜の層に形成され、第１配線と電気的に接続されている抵抗変化層と、バリア絶縁膜の層に形成され、抵抗変化層及び導電材と電気的に接続されている上部電極と、を有する。上部電極の上面とバリア絶縁膜の上面とは同一面を形成する。

本発明の第２視点によれば、第１層間絶縁膜を形成する工程と、第１層間絶縁膜に第１開口を形成する工程と、第１層間絶縁膜の第１開口に、抵抗変化素子の下部電極と兼用する第１配線を形成する工程と、第１層間絶縁膜上にバリア絶縁膜を形成する工程と、バリア絶縁膜に、第１配線が露出するように第２開口を形成する工程と、バリア絶縁膜上及び第２開口中に、第１配線と電気的に接続されるように、抵抗変化素子の抵抗変化層となる抵抗変化層前駆層を堆積する工程と、バリア絶縁膜上及び第２開口中に、抵抗変化層と電気的に接続されるように、抵抗変化素子の上部電極となる上部電極前駆層を形成する工程と、第２開口以外に存在する抵抗変化層前駆層及び上部電極前駆層を除去して抵抗変化層及び上部電極を形成すると共に、バリア絶縁膜の上面に合わせて抵抗変化層及び上部電極を平坦化する工程と、を含む半導体装置の製造方法が提供される。

本発明は、以下の効果のうち少なくとも１つを有する。

本発明においては、抵抗変化素子の上面が、抵抗変化素子を導入する絶縁膜の上面と同一面を形成している。これにより、抵抗変化素子の上層に形成した絶縁膜を平坦にする工程が不要となる。

また、抵抗変化素子を形成する工程においてマスクを形成する工程を１回にすることができ、さらに工程数を削減することができる。さらに、抵抗変化素子上の導電材（例えば配線やプラグ）は、通常の多層配線プロセスを用いて形成することができ、製造工程をより簡易にすることができる。

本発明の第１実施形態に係る半導体装置の概略断面図。 図１に示す抵抗可変素子部分の概略部分断面図。 本発明の第１実施形態に係る半導体装置の製造方法を説明するための概略工程図。 本発明の第１実施形態に係る半導体装置の製造方法を説明するための概略工程図。 本発明の第１実施形態に係る半導体装置の製造方法を説明するための概略工程図。 図４（ｈ）に示す抵抗可変素子部分の概略部分断面図。 本発明の第２実施形態に係る半導体装置の製造方法を説明するための概略断面図。

上記各視点の好ましい形態を以下に記載する。

上記第１視点の好ましい形態によれば、バリア絶縁膜は、第１配線を露出する開口を有する。抵抗変化層は、開口の内壁及び第１配線の上面に沿って形成されている。

上記第１視点の好ましい形態によれば、抵抗変化層の一部は開口から露出している。開口から露出した抵抗変化層の一部は上記同一面を形成する。

上記第１視点の好ましい形態によれば、バリア絶縁膜は、第２層間絶縁膜よりも薄い。

上記第１視点の好ましい形態によれば、バリア絶縁膜の厚さに対する開口の大きさは３．５以下である。

上記第１視点の好ましい形態によれば、バリア絶縁膜の材料は、層間絶縁膜の材料よりも第１配線の材料の絶縁膜への拡散を抑制する。

上記第１視点の好ましい形態によれば、半導体装置は、バリア絶縁膜と第２層間絶縁膜との間に、抵抗変化素子を保護する保護絶縁膜をさらに備える。

上記第２視点の好ましい形態によれば、半導体装置の製造方法は、抵抗変化層及び上部電極を形成した後に、バリア絶縁膜上に第２層間絶縁膜を形成する工程と、上部電極が露出するように第２層間絶縁膜に第３開口を形成する工程と、第２層間絶縁膜の第３開口に、上部電極と電気的に接続するように導電材を充填する工程と、をさらに含む。

上記第２視点の好ましい形態によれば、半導体装置の製造方法は、抵抗変化層及び上部電極を形成した後に、バリア絶縁膜上に第２層間絶縁膜を形成する工程と、第２層間絶縁膜上に第３層間絶縁膜を形成する工程と、上部電極及び第１配線が露出するように、第２層間絶縁膜に第３開口を形成すると共に、第２層間絶縁膜に第４開口を形成する工程と、上部電極及び第１配線と電気的に接続するように第３開口及び第４開口に導電材を充填し、第３層間絶縁膜に第２配線を形成すると共に、第２層間絶縁膜にプラグを形成する工程と、をさらに含む。

本発明の第１実施形態に係る半導体装置について説明する。図１に、本発明の第１実施形態に係る半導体装置の概略断面図を示す。図２に、図１に示す可変抵抗素子部分の概略部分断面図を示す。以下の説明において、図面参照符号は理解を助けるためのものであり、図示の態様に限定することを意図するものではない。

半導体装置１００は、スイッチ素子（抵抗変化素子）１４０を備える。半導体装置１００は、絶縁積層体及び多層配線層を備える。絶縁積層体は、図面下から順に、半導体基板１０１、第１層間絶縁膜１０２、第１バリア絶縁膜１０３、第２層間絶縁膜１０４、第２バリア絶縁膜１０５、キャップ絶縁膜１０６、第３層間絶縁膜１０７、第３バリア絶縁膜１０８、第４層間絶縁膜１０９、第４バリア絶縁膜１１０、及び第５層間絶縁膜１１１を有する。多層配線層は、第１配線１１３，１１８及び第２配線１１６，１２１を備える。

図１に示す形態においては、第１配線１１３，１１８は、第１バリア絶縁膜１０３及び第２層間絶縁膜１０４に形成された配線溝に第１バリアメタル１１２及び第３バリアメタル１１７を介して埋め込まれている。

スイッチ素子１４０は、抵抗変化型不揮発素子であり、例えば、イオン伝導体中における金属イオン移動と電気化学反応とを利用したスイッチング素子とすることができる。スイッチ素子１４０は、下部電極１１３と、抵抗変化層１４１と、第１上部電極１４２と、第２上部電極１４３と、を備える。下部電極１１３は第１配線１１３と共用されている。すなわち、第１配線１１３をスイッチ素子１４０の下部電極として利用している。第２バリア絶縁膜１０５は、第１配線１１３の上面を露出するような開口を有する。抵抗変化層１４１、第１上部電極１４２及び第２上部電極１４３は、第１配線１１３，１１８及び第２層間絶縁膜１０４上の第２バリア絶縁膜１０５の開口に埋め込まれている。

抵抗変化層１４１は、第１配線１１３及び第２バリア絶縁膜１０５で形成された凹部に沿って形成されている。抵抗変化層１４１は、第１配線１１３上に形成され、第１配線１１３と電気的に接続されている。抵抗変化層１４１は、第２バリア絶縁膜１０５の開口の内壁面と接している。抵抗変化層１４１の一部は、第２バリア絶縁膜１０５の開口から露出している。

抵抗変化層１４１は、抵抗が変化する膜である。抵抗変化層１４１は、第１配線１１３（第１電極）に係る金属の作用（拡散、イオン伝導など）により抵抗が変化する材料を用いることができる。抵抗変化層１４１の抵抗変化を金属イオンの析出（例えば銅の架橋形成）によって行う場合には、イオン伝導可能な膜が用いられ、例えば、ＴａもしくはＴｉを含む酸化物絶縁膜であって、酸化タンタル（Ｔａ_２Ｏ_５）、酸化シリコン（ＳｉＯ_２）を添加したＴａ_２Ｏ_５、酸化チタン（ＴｉＯ_２）等を用いることができる。他には、抵抗変化層１４１として、炭素、酸素及びシリコンを含み、１０ｎｍ以下の空孔を有するポリマー膜を用いることもできる。また、抵抗変化層１４１は、第１配線１１３に接する側からＴｉＯ_２もしくはＴａ_２Ｏ_５、次にＴａ_２Ｏ_５、ＳｉＯ_２を添加したＴａ_２Ｏ_５、又は、炭素、酸素及びシリコンを含み、１０ｎｍ以下の空孔を有するポリマー膜の積層構造にすることができる。このような積層構造にする場合、第１配線１１３に接するＴｉＯ_２もしくはＴａ_２Ｏ_５は、まず金属のＴａもしくはＴｉを成膜し、その後Ｔａ_２Ｏ_５、ＳｉＯ_２を添加したＴａ_２Ｏ_５、又は、炭素、酸素およびシリコンを含み、１０ｎｍ以下の空孔を有するポリマー膜を積層する際の酸素雰囲気下で酸化されることで形成される。このような積層構造とすることで、抵抗変化層１４１を成膜する際に第１配線１１３の表面が酸化されることを防ぎ、第１配線１１３を構成する金属が抵抗変化層１４１中へ拡散することを防ぐ。これによって、半導体装置１００のリーク電流増加を防ぐことができる。

第１上部電極１４２は、抵抗変化層１４１上に、抵抗変化層１４１に沿って形成され、抵抗変化層１４１と電気的に接続されている。第１上部電極１４２の一部は、第２バリア絶縁膜１０５の開口から露出している。第１上部電極１４２は、金属イオンを抵抗変化層１４１内に供給しない層であり、例えば、Ｒｕ、Ｎｉ、又はＰｔのような金属で構成されている。

第２上部電極１４３は、第１上部電極１４２上に、第１上部電極１４２に沿って形成され、第１上部電極１４２と電気的に接続されている。第２上部電極１４３の一部は、第２バリア絶縁膜１０５の開口から露出している。第２上部電極１４３は、第１上部電極１４２を保護する役割を有する。すなわち、第２上部電極１４３が第１上部電極１４２を保護することで、プロセス中の第１上部電極１４２へのダメージを抑制し、半導体装置１００のスイッチング特性を維持することができる。第２上部電極１４３には、例えば、Ｔａ、ＴａＮ、ＴｉＮ、Ａｌ、Ｃｕを用いることができる。ただし、Ａｌ又はＣｕを第２上部電極１４３に用いる場合は、第１上部電極１４２との合金化を防ぐため、例えば、第１上部電極１４２側からＴａＮ／Ｃｕ、ＴｉＮ／Ｃｕ、ＴａＮ／Ａｌ、又はＴｉＮ／Ａｌといった積層構造を用いると好ましい。

スイッチ素子１４０は、第２バリア絶縁膜１０５の上面と面一に形成されている。すなわち、抵抗変化層１４１、第１上部電極１４２及び第２上部電極１４３の、第２バリア絶縁膜１０５の開口からの露出面は、第２バリア絶縁膜１０５の上面と同一面を形成している。

少なくとも第２上部電極１４３の上面には、第２バリアメタル１１４を介して第１プラグ１１５が電気的に接続されている。第１プラグ１１５は、第３層間絶縁膜１０７中に形成されている。

第１配線１１８の上面には、第４バリアメタル１１９を介して第２プラグ１２０が電気的に接続されている。第２プラグ１２０は、第２バリア絶縁膜１０５、キャップ絶縁膜１０６及び第３層間絶縁膜１０７中に形成されている。

第２配線１１６，１２１は、第３バリア絶縁膜１０８及び第４層間絶縁膜１０９に形成された配線溝に第２バリアメタル１１４及び第４バリアメタル１１９を介して埋め込まれている。第１プラグ１１５と第２配線１１６は一体的に形成されている。これにより、第２配線１１６は、第２上部電極１４３と電気的に接続されている。第２プラグ１２０と第２配線１２１は、一体的に形成されている。これより、第２配線１２１は、第１配線１１８と電気的に接続されている。第２配線１１６及び第１プラグ１１５の側面及び底面は、第２バリアメタル１１４に覆われている。第２配線１２１及び第２プラグ１２０の側面及び底面は、第４バリアメタル１１９に覆われている。

キャップ絶縁膜１０６は、第２上部電極１４３と第２バリアメタル１１４とが接触している領域以外のスイッチ素子１４０上を覆っている。抵抗変化層１４１、第１上部電極１４２、及び第２上部電極１４３と、第２バリアメタル１１４又はキャップ絶縁膜１０６との界面は平坦になっている。

スイッチ素子１４０は、電圧の印加、あるいは電流を流すことで高抵抗状態と低抵抗状態間のスイッチングを行い、例えば、抵抗変化層１４１中への第１配線１１３に含まれる金属イオンの電界による拡散を利用してスイッチングを行う。

半導体基板１０１は、半導体素子が形成された基板である。半導体基板１０１には、例えば、シリコン基板、単結晶基板、ＳＯＩ（Silicon on Insulator）基板、ＴＦＴ（Thin Film Transistor）基板、液晶製造用基板等の基板を用いることができる。

層間絶縁膜１０２，１０４，１０７，１０９，１１１は、半導体基板１０１上に形成された絶縁膜である。層間絶縁膜には、例えば、シリコン酸化膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）等を用いることができる。層間絶縁膜は、複数の絶縁膜を積層したものであってもよい。

バリア絶縁膜１０３，１０５，１０８，１１０は、層間絶縁膜間に介在したバリア性を有する絶縁膜である。例えば、第１バリア絶縁膜１０３は、第１配線１１３，１１８用の配線溝の加工時にエッチングストップ層として機能する。バリア絶縁膜には、例えば、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜等を用いることができる。バリア絶縁膜は、配線溝のエッチング条件の選択によっては設けなくてもよい。

第１配線１１３，１１８及び第２配線１１６，１２１は、層間絶縁膜及びバリア絶縁膜に形成された配線溝にバリアメタルを介して埋め込まれた配線である。第１配線１１３とスイッチ素子１４０の間には、電極層などが挿入されていてもよい。電極層が形成される場合は、電極層と抵抗変化層は連続工程にて堆積され、連続工程にて加工される。配線１１３，１１８，１１６，１２１には、抵抗変化層１４１において拡散、イオン伝導可能な金属が用いられ、例えば、Ｃｕ等を用いることができる。配線は、アルミニウム（Ａｌ）と合金化されていてもよい。

バリアメタル１１２，１１４，１１７，１１９は、配線１１３，１１８，１１６，１２１に含まれる金属が層間絶縁膜や下層へ拡散したり、酸化したりすることを防止するために、配線の側面及び底面を被覆する、バリア性を有する導電性膜である。バリアメタルは、例えば、配線がＣｕを主成分とする金属元素からなる場合には、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。

第１配線１１３を露出し、スイッチ素子１４０を形成するための第２バリア絶縁膜１０５の開口は、第１配線１１３，１１８の領域内に形成すると好ましい。これにより、凹凸の小さい第１配線１１３の表面上にスイッチ素子１４０を形成することができる。バリア絶縁膜の膜厚は、層間絶縁膜より薄くすると好ましい。バリア絶縁膜の厚さは、５０ｎｍ〜１００ｎｍが好ましい。バリア絶縁膜の厚さが５０ｎｍ未満であると、ＣＭＰ時に下層を露出させてしまうおそれがある。また、バリア絶縁膜の厚さが１００ｎｍよりも厚いと、抵抗変化層の膜厚のコントロールが困難になる。第２バリア絶縁膜１０５の開口の大きさ（最も幅広い部分の長さ、円形の場合には直径）は、３０ｎｍ〜１，０００ｎｍであると好ましい。第２バリア絶縁膜１０５の開口の大きさが３０ｎｍ未満の場合には、最も太い金属架橋の径よりも小さくなるので、金属架橋形成に悪影響が及んでしまう。第２バリア絶縁膜１０５の開口の大きさが１，０００ｎｍ以上となるとリーク電流が大きくなりすぎてしまう。第２バリア絶縁膜１０５の開口のアスペクト比（深さ／大きさ（径））は、３．５以下であると好ましい。第２バリア絶縁膜１０５の開口のアスペクト比が３．５よりも大きい場合、スイッチ素子１４０の抵抗変化層１４１、第１上部電極１４２、及び第２上部電極１４３は想定膜厚以上に堆積しないと想定膜厚が得られなくなってしまう。

キャップ絶縁膜１０６は、スイッチ素子１４０を保護する役割を有する。すなわち、キャップ絶縁膜１０６がスイッチ素子１４０を保護することで、プロセス中のスイッチ素子１４０へのダメージを抑制し、半導体装置１００のスイッチング特性を維持することができる。また、キャップ絶縁膜１０６は、抵抗変化層１４１中を拡散した第１配線１１３の金属や、第１上部電極１４２、及び第２上部電極１４３を構成する金属が層間絶縁膜中に拡散することを防ぐ。キャップ絶縁膜１０６には、例えば、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜等を用いることができる。

プラグ１１５，１２０は、配線間を低抵抗に接続できるようにする。プラグには、例えば、Ａｌ、Ｃｕ、Ｗ等を用いることができる。ＣｕはＡｌと合金化されていてもよい。さらに、プラグはシリサイド化、又は窒化されていてもよい。第１プラグ１１５は、スイッチ素子１４０を介して第１配線１１３と接続するようにする。

次に、本発明の第１実施形態に係る半導体装置の製造方法について説明する。図３〜図５に、本発明の第１実施形態に係る半導体装置の製造方法を説明するための概略工程図を示す。

半導体基板１０１（例えば、半導体素子が形成された基板）上に第１層間絶縁膜１０２（例えば、シリコン酸化膜、膜厚３００ｎｍ）を堆積し、その後、第１層間絶縁膜１０２上に第１バリア絶縁膜１０３（例えば、窒化シリコン膜、膜厚５０ｎｍ）を堆積し、その後、第１バリア絶縁膜１０３上に第２層間絶縁膜１０４（例えば、シリコン酸化膜、膜厚３０ｎｍ）を堆積し、その後、例えばリソグラフィ法（フォトレジスト形成、ドライエッチング、フォトレジスト除去を含む）を用いて、第２層間絶縁膜１０４及び第１バリア絶縁膜１０３に配線溝を形成し、その後、当該配線溝に第１バリアメタル１１２及び第３バリアメタル１１７（例えば、窒化タンタル／タンタル、膜厚５ｎｍ／５ｎｍ）を介して第１配線１１３，１１８（例えば、銅）を埋め込む（図３（ａ））。層間絶縁膜１０２，１０４は、例えばプラズマＣＶＤ法によって形成することができる。第１配線１１３，１１８は、例えば、ＰＶＤ法によってバリアメタル１１２，１１７（例えば、窒化タンタル／タンタルの積層膜）を形成し、ＰＶＤ法によるＣｕシード（電界めっき時の導通確保のための銅薄膜）の形成後、電解めっき法によって銅を配線溝内に埋設し、２００℃以上の温度で熱処理処理後、ＣＭＰ（Chemical Mechanical Polishing）法によって配線溝内以外の余剰の銅を除去することで形成することができる。このような一連の銅配線の形成方法は、当該技術分野における一般的な手法を用いることができる。ここで、ＣＭＰ法とは、多層配線形成プロセス中に生じるウエハ表面の凹凸を、研磨液をウエハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。溝に埋め込まれた余剰の銅を研磨することによって埋め込み配線（ダマシン配線）を形成したり、層間絶縁膜を研磨することで平坦化を行う。

次に、第１配線１１３，１１８及び第２層間絶縁膜１０４上に第２バリア絶縁膜１０５（例えば、窒化シリコン膜、膜厚５０ｎｍ）を形成する（図３（ｂ））。ここで、第２バリア絶縁膜１０５は、例えば、プラズマＣＶＤ法によって形成することができる。

次に、第２バリア絶縁膜１０５上にハードマスク膜１３１（例えば、シリコン酸化膜）を形成する（図３（ｃ））。このとき、ハードマスク膜１３１は、ドライエッチング加工におけるエッチング選択比を大きく保つ観点から、第２バリア絶縁膜１０５とは異なる材料であることが好ましく、絶縁膜であっても導電膜であってもよい。ハードマスク膜１３１には、例えば、シリコン酸化膜、シリコン窒化膜、窒化チタン、チタン、タンタル、窒化タンタル等を用いることができ、窒化シリコン／シリコン酸化膜の積層体を用いることができる。

次に、ハードマスク膜１３１上にフォトレジスト（不図示）を用いて開口部をパターニングし、フォトレジストをマスクとしてドライエッチングすることによりハードマスク膜１３１に開口１３１ａを形成する（図３（ｄ））。次に、酸素プラズマアッシング等によってフォトレジストを剥離する。このとき、ドライエッチングは必ずしも第２バリア絶縁膜１０５の上面で停止している必要はなく、第２バリア絶縁膜１０５の内部にまで到達していてもよい。半導体装置１００の製造工程において、マスクの形成は本工程のみである。

次に、ハードマスク膜１３１をマスクとして、ハードマスク膜１３１の開口１３１ａから露出する第２バリア絶縁膜１０５をエッチバック（ドライエッチング）することにより、第２バリア絶縁膜１０５に開口１０５ａを形成して、第２バリア絶縁膜１０５の開口１０５ａから第１配線１１３を露出させる（図３（ｅ））。次に、アミン系の剥離液などで有機剥離処理を行うことで、第１配線１１３の露出面に形成された酸化銅を除去するとともに、エッチバック時に発生したエッチング複生成物などを除去する。第２バリア絶縁膜１０５のエッチバックでは、エッチングガスとして例えばフルオロカーボンを含むガスを用いることができる。ハードマスク膜１３１は、エッチバック中に完全に除去されることが好ましいが、絶縁材料である場合にはそのまま残存してもよい。また、第２バリア絶縁膜１０５の開口１０５ａの形状は円形とし、円の直径は４０ｎｍから１，０００ｎｍとすることができる。非反応性ガスを用いたＲＦ（Radio Frequency；高周波）エッチングによって、第１配線１１３の表面の酸化物を除去する。非反応性ガスとしては、ヘリウムやアルゴンを用いることができる。

次に、第２バリア絶縁膜１０５上に４ｎｍ以下の例えば金属Ｔｉ（例えば、膜厚１ｎｍ）を堆積する。金属ＴｉはＰＶＤ法やＣＶＤ法を用いて形成することができる。さらに、抵抗変化層の前駆層１４１Ａとして炭素、酸素及びシリコンを含み、１０ｎｍ以下の空孔を有するポリマー膜（膜厚６ｎｍ）を形成する（図４（ｆ））。このポリマー膜は、例えば、有機シロキサン原料と不活性キャリアガスとを反応室に供給しプラズマＣＶＤ法により堆積することができる。プラズマＣＶＤ装置の反応室での原料ガスの分圧は例えば４０Ｐａ（０．３Ｔｏｒｒ）とする。そして、成膜時の反応室の雰囲気圧は１３０Ｐａ〜８００Ｐａ（１Ｔｏｒｒ〜６Ｔｏｒｒ）程度の範囲内に設定し、成膜時における温度は２００℃とすることができる。金属Ｔｉは抵抗変化層１４１の形成中に酸素プラズマ雰囲気に曝されることで自動的に酸化し、酸化チタンとなることで酸化防止層となり、抵抗変化層１４１の前駆層１４１Ａの一部となる。第２バリア絶縁膜１０５の開口１０５ａは有機剥離処理によって水分などが付着しているため、金属Ｔｉ、及び抵抗変化層の前駆層１４１Ａの堆積前に２５０℃から３５０℃程度の温度にて、減圧下で熱処理を加えて脱ガスしておくことが好ましい。

次に、抵抗変化層１４１上に第１上部電極１４２の前駆層１４２Ａ（例えば、ルテニウム、膜厚１０ｎｍ）及び第２上部電極１４３の前駆層１４３Ａ（例えば、窒化チタン、膜厚５０ｎｍ）をこの順に形成する（図４（ｇ））。

次に、ＣＭＰ法によって第２上部電極１４３の前駆層１４３Ａ、第１上部電極１４２の前駆層１４２Ａ、及び抵抗変化層１４１の前駆層１４１Ａの一部を除去し、スイッチ素子１４０を形成する（図４（ｈ））。すなわち、第１配線１１３上に開けられた第２バリア絶縁膜１０５の開口１０５ａ内部以外の第２上部電極１４３の前駆層１４３Ａ、第１上部電極１４２の前駆層１４２Ａ、及び抵抗変化層１４１の前駆層１４１Ａは除去される。ＣＭＰによる除去によって第２バリア絶縁膜１０５は削られてもよい。また、第２バリア絶縁膜１０５上の抵抗変化層１４１の前駆層１４１ＡはＣＭＰによって完全に取り除かれることが望ましいが、わずかに残っても絶縁性を有していれば問題ない。この時のＣＭＰのスラリーは、例えば、二酸化珪素、水酸化カリウム、水、過酸化水素水などから構成されたものを用い、圧力２ｋＰＳＩで行うことができる。

図６に、図４（ｈ）のスイッチ素子１４０部分の概略部分断面図を示す。このとき、第２バリア絶縁膜１０５及びスイッチ素子１４０の上面は平坦化されている。すなわち、第２バリア絶縁膜１０５の上面１０５ｂ、並びに、第２バリア絶縁膜１０５の開口１０５ａから露出した抵抗変化層１４１の上面１４１ａ、第１上部電極１４２の上面１４２ａ及び第２上部電極１４３の上面１４３ａは、同一平面上に存在している。

次に、スイッチ素子１４０及び第２バリア絶縁膜１０５上に、キャップ絶縁膜１０６（例えば、窒化シリコン膜、３０ｎｍ）を形成する（図４（ｉ））。キャップ絶縁膜１０６は、例えばプラズマＣＶＤ法によって形成することができる。ＣＶＤ法によって形成する場合、成膜前には反応室内で減圧に維持する必要があり、このとき抵抗変化層１４１から酸素が脱離すると、スイッチ素子１４０のリーク電流が増加するという問題が生じる。そこで、これを抑制するためには、キャップ絶縁膜１０６の成膜温度を２５０℃以下とすることが好ましい。さらに、成膜前に減圧化で成膜ガスに曝されるため、還元性のガスを用いないことが好ましい。例えば、ＳｉＨ_４／Ｎ_２の混合ガスを高密度プラズマによって、基板温度２００℃で形成したＳｉＮ膜などを用いることが好ましい。

次に、キャップ絶縁膜１０６上に、第３層間絶縁膜１０７（例えば、シリコン酸化膜）、第３バリア絶縁膜１０８（例えば、窒化シリコン膜）、第４層間絶縁膜１０９（例えば、シリコン酸化膜）をこの順に堆積する（図４（ｊ））。

次に、リソグラフィ法によって第４層間絶縁膜１０９及び第３バリア絶縁膜１０８に、第２配線１１６，１２１用の配線溝（開口）１０９ａを形成する（図５（ｋ））。

次に、リソグラフィ法によって第３層間絶縁膜１０７に第１プラグ１１５用の下穴（開口）１０７ａを形成する（図５（ｌ））。この時、スイッチ素子１４０が、次の工程の第２プラグ１２０用の下穴形成時にダメージを受けないように、キャップ絶縁膜１０６は残しておく。

次に、リソグラフィ法によって第３層間絶縁膜１０７、キャップ絶縁膜１０６、及び第２バリア絶縁膜１０５に第２プラグ１２０用の下穴１０７ｂを形成する（図５（ｍ））。この時、第２バリア絶縁膜１０５は第１プラグ１１５下のキャップ絶縁膜１０６と同じ程度の膜厚を残すと好ましい。

次に、第２プラグ１２０用の下穴を形成する際に使用したフォトレジストをアッシング法で除去した後、例えばドライエッチングで第１プラグ１１５下のキャップ絶縁膜１０６、及び第２プラグ１２０下の第２バリア絶縁膜１０５を同時に除去する。さらに銅デュアルダマシン配線プロセスを用いて、当該配線溝及び当該下穴内に第２バリアメタル１１４及び第４バリアメタル１１９（例えば、窒化タンタル／タンタル）を介して第２配線１１６，１２１（例えば、銅）、第１プラグ１１５、及び第２プラグ１２０（例えば、銅）を同時に形成する。これにより、第２上部電極１４３及び第１配線１１８と電気的に接続する第２配線１１６，１２１を同時に形成することができる。その後、第４バリア絶縁膜１１０（例えば、窒化シリコン膜）と第５層間絶縁膜１１１（例えば、シリコン酸化膜）をプラズマＣＶＤ法によって形成する。これにより、半導体装置１００が製造される（図１）。

本発明の製造方法によれば、スイッチ素子１４０の上面と第２バリア絶縁膜１０５の上面とが平坦に（同一平面に）形成されているので、第３〜第５層間絶縁膜１０７，１０９，１１１を形成した際に、層間絶縁膜の平坦化工程が不要となる。

次に、本発明の第２実施形態に係る半導体装置の製造方法について説明する。図７に、本発明の第２実施形態に係る半導体装置の製造方法を説明するための概略断面図を示す。第２実施形態において、第１実施形態における図４（ｇ）〜図４（ｈ）の工程以外は、第１実施形態と同様である。

図４（ｇ）後において、ＣＭＰ法によって第２上部電極１４３の前駆層１４３Ａの一部を除去する（図７）。これにより、第１配線１１３上に開けられた第２バリア絶縁膜１０５の開口内部以外の第２上部電極１４３の前駆層１４３Ａは除去される。この時、第２上部電極１４３に用いられる金属のＣＭＰレートから判断したＣＭＰ時間より１０〜２０％程度増しでＣＭＰを行うことで、第２バリア絶縁膜１０５の開口内でディッシングを発生させる。これによって、次の工程で第１上部電極１４２、及び抵抗変化層１４１をエッチングした後、第２バリア絶縁膜１０５の開口の上面と、第２上部電極１４３の上面が揃い、平坦となる。ＣＭＰによる除去によって第１上部電極１４２は削られても良い。この時のＣＭＰのスラリーは、二酸化珪素、水酸化カリウム、水、過酸化水素水などから構成されたものを用い、圧力２ｋＰＳＩで行う。

次に、ドライエッチング法によって、第１上部電極１４２の前駆層１４２Ａ及び抵抗変化層１４１の前駆層１４１Ａの一部を除去する（図４（ｈ））。例えば、第１上部電極１４２がルテニウムの場合、エッチングガスは酸素と塩素の混合ガスを使用する。酸素と塩素の混合比は、酸素４に対し、塩素１である。また、抵抗変化層１４１はドライエッチングによって完全に取り除かれることが望ましいが、わずかに残っても絶縁性を有していれば問題ない。

本発明の半導体装置及びその製造方法は、上記実施形態に基づいて説明されているが、上記実施形態に限定されることなく、本発明の範囲内において、かつ本発明の基本的技術思想に基づいて、上記実施形態に対し種々の変形、変更及び改良を含むことができることはいうまでもない。また、本発明の請求の範囲の枠内において、種々の開示要素（各請求項の各要素、各実施例の各要素、各図面の各要素等を含む）の多様な組み合わせ・置換ないし選択が可能である。

本発明のさらなる課題、目的及び展開形態は、請求の範囲を含む本発明の全開示事項からも明らかにされる。

１００ 半導体装置
１０１ 半導体基板
１０２ 第１層間絶縁膜
１０３ 第１バリア絶縁膜
１０４ 第２層間絶縁膜
１０５ 第２バリア絶縁膜
１０５ａ 開口
１０５ｂ 上面
１０６ キャップ絶縁膜
１０７ 第３層間絶縁膜
１０７ａ，１０７ｂ 下穴（開口）
１０８ 第３バリア絶縁膜
１０９ 第４層間絶縁膜
１０９ａ 配線溝（開口）
１１０ 第４バリア絶縁膜
１１１ 第５層間絶縁膜
１１２ 第１バリアメタル
１１３ 第１配線
１１４ 第２バリアメタル
１１５ 第１プラグ
１１６ 第２配線
１１７ 第３バリアメタル
１１８ 第１配線
１１９ 第４バリアメタル
１２０ 第２プラグ
１２１ 第２配線
１３１ ハードマスク膜
１３１ａ 開口
１４０ 抵抗変化素子（スイッチ素子）
１４１ 抵抗変化層
１４１ａ 上面
１４１Ａ 前駆層
１４２ 第１上部電極
１４２ａ 上面
１４２Ａ 第１上部電極の前駆層
１４３ 第２上部電極
１４３ａ 上面
１４３Ａ 第２上部電極の前駆層

Claims (10)

1. 抵抗変化素子と、
   第１層間絶縁膜と、
   前記第１層間絶縁膜より上方に形成された第２層間絶縁膜と、
   少なくとも一部が前記第１層間絶縁膜中に形成されている第１配線と、
   前記第１層間絶縁膜と前記第２層間絶縁膜の間に介在し、前記第２層間絶縁膜加工時にエッチング停止層として機能するバリア絶縁膜と、
   少なくとも一部が前記第２層間絶縁膜中に形成されている導電材と、を備え、
   前記抵抗変化素子は、前記第１配線の一部と兼用の下部電極と、前記バリア絶縁膜の層に形成され、前記第１配線と電気的に接続されている抵抗変化層と、前記バリア絶縁膜の層に形成され、前記抵抗変化層及び前記導電材と電気的に接続されている上部電極と、を有し、
   前記上部電極の上面と前記バリア絶縁膜の上面とは同一面を形成することを特徴とする半導体装置。
2. 前記バリア絶縁膜は、前記第１配線を露出する開口を有し、
   前記抵抗変化層は、前記開口の内壁及び前記第１配線の上面に沿って形成されていることを特徴とする請求項１に記載の半導体装置。
3. 前記抵抗変化層の一部は前記開口から露出し、
   前記開口から露出した前記抵抗変化層の一部は前記同一面を形成することを特徴とする請求項２に記載の半導体装置。
4. 前記バリア絶縁膜の厚さに対する前記開口の大きさは３．５以下であることを特徴とする請求項２又は３に記載の半導体装置。
5. 前記バリア絶縁膜は、前記第２層間絶縁膜よりも薄いことを特徴とする請求項１〜４のいずれか一項に記載の半導体装置。
6. 前記バリア絶縁膜の材料は、前記層間絶縁膜の材料よりも前記第１配線の材料の絶縁膜への拡散を抑制することを特徴とする請求項１〜５のいずれか一項に記載の半導体装置。
7. 前記バリア絶縁膜と前記第２層間絶縁膜との間に、前記抵抗変化素子を保護する保護絶縁膜をさらに備えることを特徴とする請求項１〜６のいずれか一項に記載の半導体装置。
8. 第１層間絶縁膜を形成する工程と、
   前記第１層間絶縁膜に第１開口を形成する工程と、
   前記第１層間絶縁膜の前記第１開口に、抵抗変化素子の下部電極と兼用する第１配線を形成する工程と、
   前記第１層間絶縁膜上にバリア絶縁膜を形成する工程と、
   前記バリア絶縁膜に、前記第１配線が露出するように第２開口を形成する工程と、
   前記バリア絶縁膜上及び前記第２開口中に、前記第１配線と電気的に接続されるように、抵抗変化素子の抵抗変化層となる抵抗変化層前駆層を堆積する工程と、
   前記バリア絶縁膜上及び前記第２開口中に、前記抵抗変化層と電気的に接続されるように、抵抗変化素子の上部電極となる上部電極前駆層を形成する工程と、
   前記第２開口以外に存在する前記抵抗変化層前駆層及び前記上部電極前駆層を除去して抵抗変化層及び上部電極を形成すると共に、前記バリア絶縁膜の上面に合わせて前記抵抗変化層及び前記上部電極を平坦化する工程と、
   を含むことを特徴とする半導体装置の製造方法。
9. 前記抵抗変化層及び前記上部電極を形成した後に、前記バリア絶縁膜上に第２層間絶縁膜を形成する工程と、
   前記上部電極が露出するように前記第２層間絶縁膜に第３開口を形成する工程と、
   前記第２層間絶縁膜の前記第３開口に、前記上部電極と電気的に接続するように導電材を充填する工程と、
   をさらに含むことを特徴とする請求項８に記載の半導体装置の製造方法。
10. 前記抵抗変化層及び前記上部電極を形成した後に、前記バリア絶縁膜上に第２層間絶縁膜を形成する工程と、
    前記第２層間絶縁膜上に第３層間絶縁膜を形成する工程と、
    前記上部電極及び前記第１配線が露出するように、前記第２層間絶縁膜に第３開口を形成すると共に、前記第２層間絶縁膜に第４開口を形成する工程と、
    前記上部電極及び前記第１配線と電気的に接続するように前記第３開口及び前記第４開口に導電材を充填し、前記第３層間絶縁膜に第２配線を形成すると共に、前記第２層間絶縁膜にプラグを形成する工程と、
    をさらに含むことを特徴とする請求項８に記載の半導体装置の製造方法。

Images