JP5423029B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5423029B2 JP5423029B2 JP2009029768A JP2009029768A JP5423029B2 JP 5423029 B2 JP5423029 B2 JP 5423029B2 JP 2009029768 A JP2009029768 A JP 2009029768A JP 2009029768 A JP2009029768 A JP 2009029768A JP 5423029 B2 JP5423029 B2 JP 5423029B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- etching
- carbon nanotube
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Carbon And Carbon Compounds (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
カーボンナノチューブを使用する半導体装置の配線構造として、絶縁膜のホールの底からカーボンナノチューブを膜厚方向に伸ばしてビアとして使用する構造が知られている。そのようなビアは、例えば次の方法で形成される。
まず、横方向に隣接する2つの電極を絶縁膜で覆った後に、それらの電極の一部を跨ぐ領域に開口部を形成する。続いて、開口部から露出する2つの電極上に触媒膜を形成した後に、2つの電極を接続するカーボンナノチューブを開口部内に形成する。その後に、開口部内と絶縁膜の上に絶縁性の埋込膜を形成し、さらに、電極間を接続しない埋込膜中のカーボンナノチューブをCMPで研磨するかエッチングして除去する。
を与え、半導体装置の信頼性を低下させるおそれがある。
本発明は、歩留まりを向上することができる半導体装置の製造方法を提供することにある。
発明の目的および利点は、請求の範囲に具体的に記載された構成要素および組み合わせによって実現され達成される。
前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない、と理解すべきである。
従って、カーボンナノチューブをホール内に残し、第1絶縁膜上から除去するための研磨処理は不要になり、研磨剤による第1絶縁膜のダメージの発生や、カーボンナノチューブの研磨残による第1絶縁膜の損傷を回避することができる。
(第1の実施の形態)
図1、図2A〜図2Pは、本発明の第1実施形態に係る半導体装置の製造方法を示す断面図である。
次に、図1に示す構造を形成するまでの工程を説明する。
まず、半導体基板であるシリコン基板1内に素子分離絶縁膜2、例えばシャロートレンチアイソレーション(STI)を形成する。STIは、シリコン基板1の素子分離領域に溝を形成した後に、その溝内に絶縁膜、例えばシリコン酸化膜を埋め込む方法により形成される。なお、素子分離絶縁膜2としてLOCOS法によってシリコン基板1の表面に形成したシリコン酸化膜を採用してもよい。
Sトランジスタ形成領域にp型不純物、例えばホウ素をイオン注入することによりpウェル3を形成する。なお、P型MOSトランジスタを形成する領域では、シリコン基板1の活性領域にnウェルを形成する。
続いて、絶縁膜として例えばシリコン酸化膜をCVD法によりシリコン基板1及びゲート電極5上に形成した後に、絶縁膜をエッチバックしてゲート電極5の側面に残し、これを絶縁性サイドウォール6とする。
続いて、N型MOSトランジスタを覆うカバー膜9、例えばシリコン窒化膜をCVD法によりシリコン基板1上に形成する。さらに、カバー膜9の上に、第1層間絶縁膜10としてシリコン酸化膜をCVD法により形成する。
続いて、キャップ絶縁膜18上に第1の反射防止(BARC)膜19を形成する。第1のBARC膜19として本実施形態では有機系絶縁膜を形成するが、無機系絶縁膜を形成してもよい。
まず、図2Aに示すように、第1のBARC膜19上にフォトレジストを塗布し、これを露光、現像することにより、第1層目の配線15a、15bの上にビアホールを形成するための開口部20a、20bを有するレジストパターン20を形成する。
まず、レジストパターン20の開口部20a、20bを通してキャップ絶縁膜18をプラズマエッチング法によりエッチングし、これによりビアホール17a、17bを形成する。キャップ絶縁膜18であるSiCH膜用のエッチングガスとして例えばCH2F2を含むガスを使用する。
18及び第1のバリア絶縁膜16、即ちSiCH膜に対してエッチング選択比の大きなガス、例えばC4F6とO2とArを含むガスを使用する。
カーボンナノチューブ22はシリコン基板1の上方でほぼ同じ長さに形成されるので、多数のカーボンナノチューブ22からなる層はビアホール17a、17bの上では窪みが生じている。
まず、図2Eに示すように、多数のカーボンナノチューブ22の層の上に、塗布系絶縁膜としてスピンオングラス(SOG)膜23を形成する。SOG膜23の形成方法として、例えば、スピンコーティング法によりSOGを塗布し、その形成後に温度約250℃で約5分間の加熱によりSOGをベークし、続いて例えば温度約400℃で約3分間の加熱によりSOGをキュアして硬化するという方法が採用される。
その後、シリコン基板1を例えばプラズマエッチング装置のエッチングチャンバに入れ、SOG膜23とカーボンナノチューブ22を以下のように交互にエッチングする。
SOG膜23のエッチングでは、反応ガスとしてフロロカーボン系ガス、例えばCF4を100sccm〜200sccmの流量でエッチングチャンバ内に導入するとともに、エッチングチャンバ内の圧力を20mTorr〜200mTorr(2.7Pa〜27Pa)となるように排気量を調整する。この場合、エッチングチャンバの電極には100〜500Wの高周波パワーを印加する。フロロカーボン系ガスとして、CF4の他に、C4F6、C4F8がある。
続いて、エッチングチャンバに導入する反応ガスをフロロカーボン系から酸素系に切り替えてカーボンナノチューブ22をエッチングする。これにより、図2Gに示すように、ビアホール17a、17bの上方の厚いSOG膜23の側部を露出する。
ら第2のLow−k絶縁膜17を遮り、第2のLow−k絶縁膜17のダメージを防止することができる。
図4は、エッチングチャンバ内に導入するO2とフロロカーボンであるCF4の流量比率を変えることによるSOG膜とカーボンナノチューブ(CNT)のエッチングレートの変化を示している。
実験によれば、SOG膜23に対してカーボンナノチューブ22を選択的にエッチングするためには、O2とCF4の総ガス流量に対するCF4流量の比を20流量%以下、例えば20流量%〜5流量%に設定することが望ましく、CF4の導入を停止してO2だけを導入してもよい。そのようなガス流量比を上記の酸素系ガスとする。
第2のBARC膜27のエッチングは、第1のBARC膜18のエッチングと同じ条件で行われ、また、ハードマスク層26であるSiCH膜のエッチングは、キャップ絶縁膜18のエッチングと同じ条件で行われる。
その後に、第2層目の配線30a、30bに接続されるビア、配線、絶縁膜等を繰り返して形成することにより、多層配線構造を形成する。
の研磨は不要になる。これにより、研磨剤によるLow−k絶縁膜の損傷は発生せず、しかもカーボンナノチューブ22の研磨残渣による層間絶縁膜の損傷も生じない。
図6A〜図6Cは、本発明の第2実施形態に係る半導体装置の製造工程を示す断面図である。なお、図6A〜図6Cは、図1に示した構造のうち第1層間絶縁膜10の上部から上側の構造を示している。
−k絶縁膜17、キャップ絶縁膜18をパターニングしてビアホール17a、17bを形成する。
次に、図2Cに示す第1実施形態と同様に、ビアホール17a、17bの底の第1層目の配線15a、15bの上面とキャップ絶縁膜18の上面に触媒金属粒子21を形成した後に、図2Dに示すようにそれらの面の上にカーボンナノチューブ22を形成する。
なお、フォトレジスト膜32の代わりにポリイミド等の樹脂膜を形成してもよい。
次に、シリコン基板1を例えばプラズマエッチング装置のエッチングチャンバに入れ、図6B、図6Cに示すように、フォトレジスト膜32とカーボンナノチューブ22をキャップ絶縁膜18又は触媒金属21が露出するまでエッチングする。フォトレジスト膜32とカーボンナノチューブ22のエッチングは同じ条件で連続して行ってもよいが、エッチング選択性、エッチング速度等の優位性を確保するために、以下のように変えることが好ましい。
フォトレジスト膜32は有機材料から形成されているので、条件を調整することにより、酸素系ガスを使用してフォトレジスト膜32とカーボンナノチューブ22をほぼ同じエッチングレートでエッチングすることができる。
図7A〜図7Fは、本発明の第3実施形態に係る半導体装置の製造工程を示す断面図である。なお、図7A〜図7Fは、図1に示した構造のうち第1層間絶縁膜10の上部から上側の構造を示している。
次に、図7Aに示すように、ビアホール17a、17bの底の第1層目の配線15a、15bの上面とキャップ絶縁膜18の上面に触媒金属粒子21を形成する。触媒金属粒子21は、例えば第1実施形態に示した方法により形成する。
ッチング装置のエッチングチャンバ内にシリコン基板1を入れ、フロロカーボン系ガスを用いてキャップ絶縁膜18の上面から触媒金属粒子21を除去する。この場合、ビアホール17a、17bの底に触媒金属粒子21を次の条件により選択的に残す。
さらに、図7Eに示すように、フロロカーボン系ガスを使用してSOG膜23をプラズマエッチング法によりエッチングし、カーボンナノチューブ22の上部を露出させる。
アホール17a、17b内に触媒金属粒子21を選択的に残している。そして、ビアホール17a、17b内にカーボンナノチューブ22を形成し、さらにカーボンナノチューブ22上にSOG膜23を形成している。ついで、SOG膜23、カーボンナノチューブ22を交互にエッチングし、カーボンナノチューブ22のうちビアホール17a、17bからはみ出した部分をエッチングする。これにより、ビアホール17a、17bの中に残されたカーボンナノチューブ22をビア22a、22bとして適用する。
なお、本実施形態において、SOG膜23の代わりに、第2実施形態で示したように有機絶縁膜を使用してもよい。
図8A〜図8Oは、本発明の第4実施形態に係る半導体装置の製造工程を示す断面図である。なお、図8A〜図8Oは、図1に示した第1層間絶縁膜10の上部から上側の構造を示している。
まず、第2のLow−k絶縁膜17の上に第1、第2のハードマスク層41、42を順に形成する。第1のハードマスク層41としてシリコン酸化膜をプラズマCVD法により例えば約50nmの厚さに形成し、第2のハードマスク層42としてシリコン窒化膜をプラズマCVD法により例えば約30nmの厚さに形成する。
さらに、レジストパターン43をマスクにして第1のBARC膜40をエッチングし、これにより開口部43aから第2のハードマスク層42の一部を露出させる。
まず、レジストパターン43及び第1のBARC膜40をマスクに使用して、フッ素系ガスを使用するRIE法により第1、第2のハードマスク層41、42をエッチングして開口部42aをする。
形成する。
その後に、レジストパターン43及び第1のBARC膜40を除去する。
その後に、図8Cに示すように、例えば酸素含有ガスを用いてプラズマエッチング法により樹脂膜44をエッチバックし、第2のハードマスク層42上から除去するとともにビアホール17c内に残す。
まず、レジストパターン46をマスクにして第2のBARC膜45をエッチングして開口部46aの下に配線形状の開口部45aを形成する。さらに、レジストパターン46をマスクにして、開口部46a、45aを通して第2のハードマスク層42をプラズマエッチング法、RIE法等によりエッチングする。これにより、第2のハードマスク層42に配線形状の開口部42aを形成する。
さらに、図8Gに示すように、ビアホール17cと第2のハードマスク層42の開口部42aを通してSiCHの第1のバリア絶縁膜16をプラズマエッチング法によりエッチングし、これにより第1層目の配線15bを露出させる。
そのエッチング条件では、SiO2の第1のハードマスク層41の上層部もエッチングされる。
ビアホール17cの底に残す。
なお、第3実施形態の図7A〜図7Cに示した方法を採用することより、カーボンナノチューブ47を例えばビアホール17cの深さにほぼ等しい長さに形成してもよい。
ここで、シリコン窒化膜に対するシリコン酸化膜のエッチング選択比が小さい条件にすることにより、第2のハードマスク層42を除去する。
この条件によれば、第1のハードマスク層41であるシリコン酸化膜に対して第2のLow−k絶縁膜17のエッチング選択比が高くなる。
後に、バリアメタル膜48a及び銅シード膜を電極としてその上に銅膜48bを電解メッキ法により形成する。これにより、第2配線用溝17d内にCu膜48bを埋め込む。
以上説明したように実施形態によれば、第2のLow−k絶縁膜17にビアホール17cを形成した後に、第3実施形態と同様な方法によりビアホール17c内に選択的にカーボンナノチューブ47を形成している。その後に、カーボンナノチューブ47を選択的にエッチングすることによりビア47aに使用できる長さを調整している。
そのようなデュアルダマシンを採用することにより、ビア47aの形成後から第2層目の配線49の形成の間の成膜工程が不要となり、配線形成のスループットが向上する。
図10Aは本発明の第5実施形態を示す半導体装置を示す断面図であり、図1に示した第1層間絶縁膜10の上部から上側の構造を示している。
縁膜17を防御する機能を有する。
まず、第1層間絶縁膜10のうち半導体装置形成領域60の外周領域Bに第1のリング状溝10cを形成し、その溝10c内にTi膜,TiN膜、W膜を順に埋め込むことにより第1の耐湿リング50を形成する。第1の耐湿リング50は、上記の実施形態で示したコンタクトプラグ11、12の形成と同じ工程で形成される。
ル形成用の直径約50nmの開口部20a、20bを有するレジストパターン20を形成する。同時に、レジストパターン20のうち外周領域Bの第2の耐湿リング51の上方にはリング状の開口部20cを形成する。ここで、リング状の開口部20cの幅は、ビアホール形成用の開口部20a、20bよりも広く、例えばそれらの直径の5倍以上に形成される。
次に、シリコン基板1をプラズマエッチング装置に入れ、図11Bに示すように、レジストパターン20の開口部20a、20bを通してトランジスタ形成領域Aの第2のハードマスク層52から第1のバリア絶縁膜16までをエッチングし、第1層目の配線15a、15b上方にビアホール17a、17bを形成する。同時に、レジストパターン20のリング状の開口部20cを通して外周領域Bの第1、第2のハードマスク層52、53の一部をエッチングして凹部54を形成する。なお、第2のハードマスク層53には、凹部54の貫通により開口部が形成される。
このエッチングでは、フロロカーボンポリマーの膜への堆積が多くなる条件とする。この場合、寸法の小さいビアホール形成用の開口部20a、20bの下にはフロロカーボンポリマーが堆積し難い条件とし、その下のエッチングレートを高くする。同時に、寸法の大きなリング状の開口部20cの下ではフロロカーボンポリマーが堆積し易い条件とし、その下のエッチングを阻害してエッチングレートを低くする。
えば、C4F6を15sccm〜30sccm、O2を約10sccm、Arを約200sccmの流量、或いはそのような流量比率でそれらのガスをエッチングチャンバ内に導入する。さらに、エッチングチャンバ内の圧力を約30mTorrに設定し、また、エッチングチャンバの電極に印加する電力を約1000Wとする。この場合、O2に対するC4F6の流量は1.5〜3倍である。
次に、レジストパターン20及び第1のBARC膜19を除去した状態で、図11Cに示すように、第2のハードマスク層53の上と、ビアホール17a、17b内の第1層目の配線15a、15bの上にそれぞれ触媒金属微粒子21を形成する。触媒金属粒子21の形成条件は、例えば第1実施形態に示したと同じに設定する。
さらに、図11Eに示すように、カーボンナノチューブ22上にSOG膜23を形成する。SOG膜23の形成条件は、例えば第1実施形態と同じに設定し、その上面を平坦化する。
次に、エッチングガスを第1実施形態に示したと同様に酸素系ガスに切り替えてカーボンナノチューブ22をエッチングする。これにより、図11Gに示すように、SOG膜23の側部を露出させる。
なお、SOG膜23の代わりに、第2実施形態で示したように有機絶縁膜を使用してもよい。
時には、第2の耐湿リング51上方の凹部54の底面に形成されたカーボンナノチューブ22を除去できるエッチング時間に設定する。
なお、ビアホール17a、17b内にカーボンナノチューブ22を埋め込むために、第2、第3実施形態に示した方法を採用してもよい。
続いて、第2のハードマスク層53と凹部54の底面の上に残された触媒金属粒子21を除去する。その除去方法として例えば第1実施形態に示した方法を採用する。
さらに、開口部28a、28b、28cを通して第3のハードマスク層26、第3のLow−k絶縁膜25をエッチングする。これにより、図11Lに示すように、第2の配線溝25a、25bを形成するとともに、第2の耐湿リング51の上方に耐湿リング用溝25cを形成する。なお、図11Lは、レジストパターン28及び第2のBARC膜27を除去した状態を示している。
C4F6の流量比を調整してエッチングレートを高くするともに、ビア22a、22bであるカーボンナノチューブ22を実質的にエッチングしない条件とする。
次に、第2、第3のハードマスク層26、53をマスクにして第1のバリア絶縁膜16をエッチングし、これにより耐湿リング用溝25cを深くして第2の耐湿リング51を露出する。
これにより、耐湿リング用溝25cは、第2のLow−k絶縁膜17、第1のバリア絶縁膜16を貫通して第2の耐湿リング51に達する。
念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈すべきであり、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができると理解すべきである。
(付記1) 半導体基板の上方に第1配線を形成する工程と、前記第1配線の上方に第1絶縁膜を形成する工程と、前記第1絶縁膜をパターニングし、前記第1配線に達するホールを形成する工程と、前記ホール内と前記第1絶縁膜上面にカーボンナノチューブ層を形成する工程と、前記カーボンナノチューブ層の上に第2絶縁膜を形成する工程と、前記第2絶縁膜をエッチングすることにより前記カーボンナノチューブ層を露出するとともに、前記カーボンナノチューブ層の凹部に前記第2絶縁膜を残す工程と、前記カーボンナノチューブ層をエッチングし、前記カーボンナノチューブ層の上端の位置を揃える工程と、前記カーボンナノチューブ層上の前記第2絶縁膜をエッチングする工程と、前記カーボンナノチューブ層をエッチングし、前記第1絶縁膜の上面から除去するとともに前記ホール内に残す工程と、を有することを特徴とする半導体装置の製造方法。
(付記2) 前記第2絶縁膜は塗布系絶縁膜であることを特徴とする付記1に記載の半導体装置の製造方法。
(付記3) フロロカーボンを含む第1ガスで前記塗布系絶縁膜をエッチングし、酸素を含む第2ガスで前記カーボンナノチューブをエッチングする
ことを特徴とする付記2に記載の半導体装置の製造方法。
(付記4) 前記第1ガスと前記第2ガスは、それぞれ異なる流量比で前記フロロカーボンと前記酸素を含むことを特徴とする付記2に記載の半導体装置の製造方法。
(付記5) 前記第2ガスを導入するエッチング雰囲気には、前記酸素と前記フロロカーボンの総流量に対してCF4を5流量%〜20流量%で導入することを特徴とする付記3又は付記4に記載の半導体装置の製造方法。
(付記6) 前記第1絶縁膜の上にはSiCH、SiOC、SiO2のいずれかからなるキャップ膜を形成し、前記キャップ膜に前記ホールを形成する工程を有することを特徴とする付記1乃至付記5のいずれか1つに記載の半導体装置の製造方法。
(付記7) 半導体基板の上方に第1配線を形成する工程と、前記第1配線の上方に第1絶縁膜を形成する工程と、前記第1絶縁膜をエッチングし、前記第1配線に達するホールを形成する工程と、少なくとも前記ホール内にカーボンナノチューブを形成する工程と、前記第1絶縁膜の上方に前記カーボンナノチューブを覆う第2絶縁膜を形成する工程と、酸素を有するガスを用いて前記第2絶縁膜と前記カーボンナノチューブをエッチングし、前記第1絶縁膜の上面を露出するとともに前記カーボンナノチューブを前記ホール内に残す工程と、を有することを特徴とする半導体装置の製造方法。
(付記8) 前記第2絶縁膜は塗布系樹脂膜であることを特徴とする付記7に記載の半導体装置の製造方法。
(付記9) 前記カーボンナノチューブは前記第1絶縁膜上にも形成されることを特徴とする付記7又は付記8に記載の半導体装置の製造方法。
(付記10) 前記ガスは、前記カーボンナノチューブが露出した後にフロロカーボンが添加されることを特徴とする付記7乃至付記9のいずれか1つに記載の半導体装置の製造方法。
(付記11) 前記第1絶縁膜及び前記ホールの上に第3絶縁膜を形成する工程と、第3絶縁膜のうち前記ホールの上を含む領域に配線用溝を形成する工程と、前記ホール内の前記カーボンナノチューブに接続する第2配線を前記配線用溝内に形成する工程と、を有することを特徴とする付記1乃至付記10のいずれかに記載の半導体装置の製造方法。
(付記12) 半導体基板の上方に第1配線を形成する工程と、前記第1配線の上方に第1絶縁膜を形成する工程と、前記第1絶縁膜をエッチングし、前記第1配線に達するホー
ルを形成する工程と、前記ホール内と前記第1絶縁膜上面に触媒金属を形成する工程と、フロロカーボンを含むガスを用いて200mTorr〜300mTorrの圧力の雰囲気にて、前記第1絶縁膜上の前記触媒金属を選択的にエッチングする工程と、前記ホール内に選択的にカーボンナノチューブを形成する工程と、を有する半導体装置の製造方法。
(付記13) 前記触媒金属はコバルト又はニッケルを有することを特徴とする付記12に記載の半導体装置の製造方法。
(付記14) 前記ガスには一酸化炭素を含むことを特徴とする付記12又は付記13に記載の半導体装置の製造方法。
(付記15) 前記ホール内の前記カーボンナノチューブをエッチングにより短くする工程と、前記第1絶縁膜の上部をエッチングし、前記ホールの上を含む領域に配線用溝を形成する工程と、前記カーボンナノチューブに接続する第2配線を前記配線用溝内に形成する工程と、を有することを特徴とする付記12乃至付記14のいずれか1つに記載の半導体装置の製造方法。
(付記16) 半導体基板の上方に第1配線を形成する工程と、前記第1配線の上方に第1絶縁膜、第1ハードマスク層、第2ハードマスク層を形成する工程と、前記第2ハードマスク層のうちの第1領域に、第1の幅を有する第1開口部を形成し、第2領域に、前記第1の幅よりも大きい第2の幅を有する第2開口部を形成する工程と、前記第1ハードマスク層をエッチングし、前記第1開口部から前記第1絶縁膜を露出し、前記第2開口部から前記第1絶縁膜を露出しない工程と、エッチングにより前記第1開口部の下に前記第1配線を露出するホールを形成し、前記第2開口部の下に凹部を形成する工程と、前記ホール内にカーボンナノチューブを埋め込む工程と、前記第1ハードマスク層、前記第2ハードマスク層、前記第1絶縁膜及び前記カーボンナノチューブの上に第2絶縁膜を形成する工程と、エッチングにより、前記第2絶縁膜のうち前記カーボンナノチューブを含む配線領域に第1溝を形成するとともに、前記第2領域で前記第1絶縁膜を貫通する第2溝を形成する工程と、前記第1溝、前記第2溝内に導電材を埋め込む工程と、を有することを特徴とする半導体装置の製造方法。
(付記17) 前記第1ハードマスク層はSiCH層であり、前記第2ハードマスク層はシリコン酸化層であることを特徴とする付記16に記載の半導体装置の製造方法。
(付記18) 前記第2絶縁膜の上層部は、第2ハードマスク層と同じ材料からなることを特徴とする付記17に記載の半導体装置の製造方法。
(付記19) 前記第1ハードマスク層のエッチングに使用するガスはハイドロフロンカーボン、フロロカーボンガスのいずれかのガスと酸素ガスを含み、前記酸素ガスに対する前記フロロカーボンガス、前記ハイドロフロンカーボンガスの流量は1.5〜4倍であることを特徴とする付記16乃至付記18のいずれか1つに記載の半導体装置の製造方法。(付記20) 前記導電材は銅を有することを特徴とする付記16乃至付記19のいずれか1つに記載の半導体装置の製造方法。
(付記21) 前記第1溝内に埋め込まれる前記導電材により第2配線を形成し、前記第2溝内に埋め込まれる導電材により耐湿リングを形成することを特徴とする付記16乃至付記20のいずれか1つに記載の半導体装置の製造方法。
(付記22) 前記カーボンナノチューブはCVD法により形成することを特徴とする付記1乃至付記21のいずれか1つに記載の半導体装置の製造方法。
7、8 ソース/ドレイン領域
11、12 コンタクトプラグ
10 層間絶縁膜
13、17、25 Low−k絶縁膜
15a、15b 第1層目の配線
16 バリア絶縁膜
18 キャップ絶縁膜
19 第1のBARC膜
20 レジストパターン
21 触媒金属微粒子
22 カーボンナノチューブ
22a、22b ビア
23 SOG膜
26 ハードマスク層
27 第2のBARC膜
28 レジストパターン
30a〜30e 第2層目の配線
31 バリア絶縁膜
32 フォトレジスト層(樹脂層)
41、42 ハードマスク層
43 レジストパターン
44 樹脂膜
45 BARC膜
46 触媒金属粒子
47 カーボンナノチューブ
49 第2層目の配線
50、51、55 耐湿リング
Claims (5)
- 半導体基板の上方に第1配線を形成する工程と、
前記第1配線の上方に第1絶縁膜を形成する工程と、
前記第1絶縁膜をパターニングし、前記第1配線に達するホールを形成する工程と、
前記ホール内と前記第1絶縁膜上面にカーボンナノチューブ層を形成する工程と、
前記カーボンナノチューブ層の上に第2絶縁膜を形成する工程と、
前記第2絶縁膜をエッチングすることにより前記カーボンナノチューブ層を露出するとともに、前記カーボンナノチューブ層の凹部に前記第2絶縁膜を残す工程と、
前記凹部に残した前記第2絶縁膜をマスクとして前記カーボンナノチューブ層をエッチングし、前記カーボンナノチューブ層の上端の位置を揃える工程と、
前記カーボンナノチューブ層上で前記マスクとして用いた前記第2絶縁膜をエッチングする工程と、
前記第2絶縁膜を除去した後、前記カーボンナノチューブ層をエッチングし、前記第1絶縁膜の上面から除去するとともに前記ホール内に残す工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記第2絶縁膜は塗布系絶縁膜であることを特徴とする請求項1に記載の半導体装置の製造方法。
- フロロカーボンを含む第1ガスで前記塗布系絶縁膜をエッチングし、
酸素を含む第2ガスで前記カーボンナノチューブをエッチングする
ことを特徴とする請求項2に記載の半導体装置の製造方法。 - 前記第2絶縁膜はSOG膜であることを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。
- 半導体基板の上方に第1配線を形成する工程と、
前記第1配線の上方に第1絶縁膜を形成する工程と、
前記第1絶縁膜をパターニングし、前記第1配線に達するホールを形成する工程と、
前記ホール内と前記第1絶縁膜上面にカーボンナノチューブ層を形成する工程と、
前記カーボンナノチューブ層の上に第2絶縁膜として塗布系絶縁膜を形成する工程と、
フロロカーボンを含む第1ガスで前記塗布系絶縁膜をエッチングすることにより前記カーボンナノチューブ層を露出するとともに、前記カーボンナノチューブ層の凹部に前記塗布系絶縁膜を残す工程と、
酸素を含む第2ガスで前記カーボンナノチューブ層をエッチングし、前記カーボンナノチューブ層の上端の位置を揃える工程と、
前記カーボンナノチューブ層上の前記塗布系絶縁膜をエッチングする工程と、
前記カーボンナノチューブ層をエッチングし、前記第1絶縁膜の上面から除去するとともに前記ホール内に残す工程と、
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009029768A JP5423029B2 (ja) | 2009-02-12 | 2009-02-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009029768A JP5423029B2 (ja) | 2009-02-12 | 2009-02-12 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010186858A JP2010186858A (ja) | 2010-08-26 |
JP5423029B2 true JP5423029B2 (ja) | 2014-02-19 |
Family
ID=42767334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009029768A Expired - Fee Related JP5423029B2 (ja) | 2009-02-12 | 2009-02-12 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5423029B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5573669B2 (ja) * | 2010-12-28 | 2014-08-20 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
JP2012186208A (ja) * | 2011-03-03 | 2012-09-27 | Ulvac Japan Ltd | 配線形成方法、及び配線形成装置 |
JP6016339B2 (ja) | 2011-08-12 | 2016-10-26 | 東京エレクトロン株式会社 | カーボンナノチューブの加工方法及び加工装置 |
US20130047348A1 (en) * | 2011-08-31 | 2013-02-28 | Charles Robert Smith | Method and Kit For Depilation |
JP5813682B2 (ja) | 2013-03-08 | 2015-11-17 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP5921475B2 (ja) * | 2013-03-22 | 2016-05-24 | 株式会社東芝 | 半導体装置及びその製造方法 |
US10604443B2 (en) * | 2015-08-27 | 2020-03-31 | Surrey Nanosystems Limited | Low reflectivity coating and method and system for coating a substrate |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10006964C2 (de) * | 2000-02-16 | 2002-01-31 | Infineon Technologies Ag | Elektronisches Bauelement mit einer leitenden Verbindung zwischen zwei leitenden Schichten und Verfahren zum Herstellen eines elektronischen Bauelements |
JP4538209B2 (ja) * | 2003-08-28 | 2010-09-08 | 株式会社日立ハイテクノロジーズ | 半導体装置の製造方法 |
JP4864307B2 (ja) * | 2003-09-30 | 2012-02-01 | アイメック | エアーギャップを選択的に形成する方法及び当該方法により得られる装置 |
JP2006049459A (ja) * | 2004-08-03 | 2006-02-16 | Fujitsu Ltd | カーボンナノチューブトランジスタの製造方法 |
JP4903374B2 (ja) * | 2004-09-02 | 2012-03-28 | ローム株式会社 | 半導体装置の製造方法 |
JP4904696B2 (ja) * | 2005-02-16 | 2012-03-28 | 日本電気株式会社 | 電界効果トランジスタおよびその製造方法 |
JP4899703B2 (ja) * | 2006-08-07 | 2012-03-21 | 富士通株式会社 | カーボン配線構造およびその製造方法、および半導体装置 |
JP5233147B2 (ja) * | 2007-03-30 | 2013-07-10 | 富士通セミコンダクター株式会社 | 電子デバイス及びその製造方法 |
JP5181512B2 (ja) * | 2007-03-30 | 2013-04-10 | 富士通セミコンダクター株式会社 | 電子デバイスの製造方法 |
JP5106933B2 (ja) * | 2007-07-04 | 2012-12-26 | ラピスセミコンダクタ株式会社 | 半導体装置 |
-
2009
- 2009-02-12 JP JP2009029768A patent/JP5423029B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010186858A (ja) | 2010-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10879178B2 (en) | Electrically conductive laminate structures | |
JP5423029B2 (ja) | 半導体装置の製造方法 | |
US9287213B2 (en) | Integrated circuits with improved contact structures | |
US8048796B2 (en) | Microstructure device including a metallization structure with self-aligned air gaps formed based on a sacrificial material | |
US7875547B2 (en) | Contact hole structures and contact structures and fabrication methods thereof | |
KR100416596B1 (ko) | 반도체 소자의 연결 배선 형성 방법 | |
US9305878B2 (en) | Integrated circuits and methods for fabricating integrated circuits with capping layers between metal contacts and interconnects | |
US8415750B2 (en) | Semiconductor device and method of fabricating the same | |
US20070054486A1 (en) | Method for forming opening | |
US8703606B2 (en) | Method for manufacturing semiconductor device having a wiring structure | |
US6767826B2 (en) | Method of manufacturing semiconductor device | |
KR20080033300A (ko) | 인터커넥트 컨택트의 건식 에치백 | |
TW200303599A (en) | Manufacturing method of semiconductor device | |
JP3781729B2 (ja) | 半導体装置の製造方法 | |
CN112435983B (zh) | 金属内连线结构及其制作方法 | |
JP5218214B2 (ja) | 半導体装置の製造方法 | |
CN115241123A (zh) | 半导体器件及其形成方法 | |
KR20220043851A (ko) | 라인 벤딩을 감소시키기 위한 금속 하드 마스크들 | |
KR100987871B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR20050066887A (ko) | 트랜지스터의 게이트 구조 및 그 제조 방법 | |
KR100772077B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
JP2012079792A (ja) | 半導体装置の製造方法 | |
JP2006049534A (ja) | 半導体装置の製造方法及び半導体装置 | |
KR100850088B1 (ko) | 반도체장치의 제조방법 | |
US7842608B2 (en) | Method for manufacturing semiconductor device having via plug |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131111 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5423029 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |