KR101472512B1 - 나노 필라멘트 구조체 - Google Patents

나노 필라멘트 구조체 Download PDF

Info

Publication number
KR101472512B1
KR101472512B1 KR1020080061773A KR20080061773A KR101472512B1 KR 101472512 B1 KR101472512 B1 KR 101472512B1 KR 1020080061773 A KR1020080061773 A KR 1020080061773A KR 20080061773 A KR20080061773 A KR 20080061773A KR 101472512 B1 KR101472512 B1 KR 101472512B1
Authority
KR
South Korea
Prior art keywords
layer
nanofilaments
nanofilament
catalyst layer
interlayer insulating
Prior art date
Application number
KR1020080061773A
Other languages
English (en)
Other versions
KR20100001740A (ko
Inventor
수브라마냐 마야 코라케
여인석
왕샤오펑
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080061773A priority Critical patent/KR101472512B1/ko
Priority to US12/487,238 priority patent/US8125131B2/en
Publication of KR20100001740A publication Critical patent/KR20100001740A/ko
Application granted granted Critical
Publication of KR101472512B1 publication Critical patent/KR101472512B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H1/00—Contacts
    • H01H1/0094—Switches making use of nanoelectromechanical systems [NEMS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 나노 필라멘트 구조체 및 그 형성 방법을 제공한다. 나노 필라멘트 구조체는 기판에 배치된 제1 층, 나노 미터 사이즈의 틈새를 가지고 상기 제1 층 상에 배치된 제2 층, 상기 제1 층과 상기 제2 층 사이에 개재된 촉매층, 및 나노 필라멘트를 포함한다. 상기 나노 필라멘트의 일단은 상기 촉매층에 접촉하고 상기 제2 층의 상기 틈새를 관통하여 성장한다.
탄소나노튜브, 샌드위치 구조

Description

나노 필라멘트 구조체{NANO FILAMENT STRUCTURE AND METHOD OF FORMING THE SAME}
본 발명은 나노 필라멘트에 관한 것으로, 더 구체적으로 탄소나노튜브에 관한 것이다.
탄소나노튜브의 구조는 큰 비등방성을 가진다. 탄소나노튜브는 단일벽, 다중벽 다발 등의 다양한 구조가 있다. 탄소나노튜브의 특이한 구조 및 물성은 평면표시소자, 메모리 소자(memory device), 2차 전지, 화학 센서(nano chemical sensor), 및 전자파 차례 물질, 정전기 제거 복합 재료 등에 응용될 수 있다.
본 발명이 해결하고자 하는 일 기술적 과제는 균일하고 견고한 지지부를 가지는 나노필라멘트를 포함하는 나노 필라멘트 구조체를 제공하는 것이다.
본 발명이 해결하고자 하는 일 기술적 과제는 접촉면적이 증가하고 접촉 저항을 감소한 나노 필라멘트 구조체를 제공하는 것이다.
본 발명이 해결하고자 하는 일 기술적 과제는 나노 필라멘트의 밀도 및/또는 반경을 조절가능한 나노 필라멘트 구조체를 제공하는 것이다.
본 발명이 해결하고자 하는 일 기술적 과제는 균일하고 견고한 지지부를 가지는 나노필라멘트 구조체의 형성 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 일 기술적 과제는 접촉면적이 증가하고 접촉 저항을 감소한 나노 필라멘트 구조체의 형성 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 일 기술적 과제는 나노 필라멘트의 밀도 및/또는 직격을 조절가능한 나노 필라멘트 구조체의 형성 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 나노 필라멘트 구조체는 기판에 배치된 제1 층, 나노 미터 사이즈의 틈새를 가지고 상기 제1 층 상에 배치된 제2 층, 상기 제1 층과 상기 제2 층 사이에 개재된 촉매층, 상기 제 2 층의 상기 틈새를 관통하여 상기 촉매 층에 접촉되어 나노 필라멘트, 및 상기 촉매 층에 대향되는 상기 나노 필라멘트의 타측 방향으로 연장되는 상부 전극을 포함할 수 있다. 여기서, 상기 상부 전극과 상기 나노 필라멘트 사이에 인가되는 전압에 따라, 상기 나노 필라멘트가 상기 상부 전극에 탈착할 수 있다.
삭제
본 발명의 일 실시예에 있어서, 상기 촉매층은 나노 파티클, 계면활성제로 둘러싸인 나노 파티클 중에서 적어도 하나를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 층, 제2층, 및 상기 촉매층은 도전체일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 층은 금(Au), 은(Ag), 실리콘(Si), 인듐틴옥사이드(Induim Tin Oxide:ITO,InSnOx), 및 텅스텐(W) 중에서 적어도 하나를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 층은 텅스텐(W), 타이타늄나이트라이드(TiN), 탄탈늄나이트라이드(TaN), 탄탈늄(Ta), 텅스텐나이드라이드(WN) 중에서 적어도 하나의 금속을 포함할 수 있다. 상기 금속은 컬럼나 구조, 아머퍼스 구조, 및 다공성(porous) 구조 중에서 적어도 하나를 포함할 수 있다.
삭제
본 발명의 일 실시예에 있어서,상기 제1 층, 제2층, 및 상기 촉매층을 덮는 층간 절연막과, 상기 제2 층 상의 상기 층간 절연막의 일부 또는 전부를 제거한 비아 홀과, 상기 비아 홀을 채우는 실리콘 산화막의 비아 충진막( via filling layer)을 포함할 수 있다. 상기 나노 필라멘트는 상기 비아 홀의 내부에 배치될 수 있다.
삭제
삭제
삭제
본 발명의 일 실시예에 있어서, 상기 상부 전극은 상기 층간 절연막 상에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 층간 절연 상에 형광막을 더 포함하되,
상기 나노 필라멘트가 방출하는 전자가 상기 형광막에 충돌하여 빛을 방출할 수 있다.
본 발명의 일 실시예에 있어서, 상기 나노 필라멘트의 상기 일단은 인접한 나노 필라멘트의 일단과 서로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 촉매층은 순수한 금속, 또는 탄소,산소, 및 질소 중에서 적어도 하나를 포함하는 금속 화합물일 수 있다.
본 발명의 일 실시예에 있어서, 상기 나노 필라멘트는 탄소 나노 튜브일 수 있다.
본 발명의 일 실시예에 따른 나노 필라멘트 구조체의 형성 방법은 기판에 제1 층을 형성하는 단계, 나노 미터 사이즈의 틈새를 가지고 상기 제1 층 상에 제2 층을 형성하는 단계, 상기 제1 층과 상기 제2 층 사이에 개재된 촉매층을 형성하는 단계, 및 나노 필라멘트를 형성하는 단계를 포함하되, 상기 나노 필라멘트의 일단은 상기 촉매층에 접촉하고 상기 제2 층의 상기 틈새를 관통하여 성장한다.
본 발명의 일 실시예에 있어서, 상기 나노 필라멘트를 형성하는 단계는 상기 기판을 섭씨 600도 내지 섭씨 800도에서 열처리하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 나노 필라멘트를 형성하는 온도와 상기 열처리하는 온도는 같을 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 층을 형성하는 단계는 상기 기판을 섭씨 600도 내지 섭씨 800도에서 열처리하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 나노 필라멘트 구조체는 나노 필라멘트를 견고히 지지하고, 나노 필라멘트의 접촉저항이 적고, 나노 필라멘트의 밀도 및 직경의 조절이 가능하다.
나노 필라멘트는 구조상 지지부에 견고히 고정되어야 한다. 통상적인 나노 필라멘트의 형성 방법에 의하면, 상기 나노 필라멘트는 촉매층 상에 직진성을 가지고 성장한다. 이에 따라, 상기 나노 필라멘트는 촉매층과 견고히 고정되기 어렵다. 또한 상기 나노 필라메트에 전압을 인가하기 위하여, 상기 나노 피라멘트와 지지부 사이의 접촉 저항이 작아야 한다. 또한, 나노 필라멘트의 밀도 및 지름의 조절은 상기 촉매층의 특성에 주로 의존한다. 따라서, 나노 필라멘트의 밀도 및 지름의 조절이 어렵다. 본 발명의 일 실시예에 따른 나노 필라멘트 구조체는 전계 방출 소자(electric field emission device), 주사탐침 현미경의 팁(tips of scanning probe microscope), 전기 구동장치(elctro mechanical actuator), 나노 핀셋(nano tweezer), 메모리, 및 스위치(switch), 전기 재료 등에 응용될 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달 될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 나노 필라멘트 구조체를 나타내는 단면도이다.
도 1을 참조하면, 상기 나노 필라멘트 구조체(10)는 기판(100) 상에 전극(162), 제1 층(110), 나노 미터 사이즈의 틈새(132)를 가지고 상기 제1 층(110) 상에 배치된 제2 층(130), 상기 제1 층(110)과 상기 제2 층(130) 사이에 개재된 촉매층(120), 및 나노 필라멘트(140)를 포함할 수 있다. 상기 제1 층(110), 상기 촉매층(120), 상기 제2 층(130)은 차례로 적층될 수 있다. 상기 나노 필라멘트(140)의 일단은 상기 촉매층(120)에 접촉하고, 상기 나노 필라멘트(140)는 상기 제2 층(130)의 상기 틈새(132)를 관통하여 배치될 수 있다. 상기 전극(162)은 상기 기판(100)과 상기 제1 층(110) 사이에 배치될 수 있다. 상기 전극(162)은 상기 나노 필라멘트(140)에 전압 또는 전류를 인가하는 수단일 수 있다.
상기 기판(100)은 반도체, 유리, 도체, 및 유전체 중에서 적어도 하나일 수 있다. 상기 기판(100)은 상기 나노 필라멘트 구조체(10)의 기능에 따라 다양하게 선택될 수 있다. 상기 기판(100)은 상기 나노 필라멘트 구조체(10)을 지지하는 수단일 수 있다. 상기 기판(100)은 상기 나노 필라멘트(140)와 수직하게 배치될 수 있다. 변형된 실시예에 따르면, 상기 나노 필라멘트(140)는 상기 기판(100)과 수평하게 배치될 수 있다.
상기 제1층(110)은 도전성 물질일 수 있다. 예를 들어, 상기 제1 층(100)은 금(Au), 은(Ag), 실리콘(Si), 타이타늄 나이트라이드(TiN), 탄탈늄 나이트라이드(TaN), 탄탈늄(Ta), 타이타늄(Ti), 텅스텐나이트라이드(WN), 인듐틴옥사이드(Induim Tin Oxide:ITO), 및 텅스텐(W) 중에서 적어도 하나를 포함할 수 있다. 상기 제1 층(110)의 두께는 5nm 내지 100 nm 일 수 있다. 상기 제1 층(110)은 물리적 기상 증착법(physical vapor deposition: PVD)으로 형성될 수 있다. 상기 제1 층은, 예를 들어, 타이타늄 나이트라이드(TiN)있다.
상기 촉매층(120)은 나노 필라멘트(140)가 성장할 수 있는 촉매를 포함할 수 있다. 상기 촉매층(120)은 순수한 금속, 또는 탄소,산소, 및 질소 중에서 적어도 하나를 포함하는 금속 화합물일 수 있다. 상기 촉매층(120)은 나노 파티클, 계면활성제(surfactancts)로 둘러싸인 나노 파티클 중에서 적어도 하나를 포함할 수 있다. 상기 촉매층(130)은 ,예를 들어, 코발트(Co)일 수 있다. 상기 촉매층(130)의 두께는 1 내지 50 nm일 수 있다. 상기 촉매층(130)은 화학 기상 증착법(chemical vapor deposition: CVD)으로 형성될 수 있다.
상기 제2 층(130)은 나노 미터 사이즈의 틈새(132)를 가진다. 상기 제2 층(130)은 컬럼나 구조(columnar structure), 폴리크리탈라인 구조(polycrystalline structure), 아머퍼스 구조(armophous structure), 및 다공성 구조(porous structure) 중에서 적어도 하나를 포 수 있다. 상기 틈새(132)는 상기 제2 층(130)을 관통할 수 있다. 상기 제2층(130)은 도전체일 수 있다. 상기 제2 층(130)은 텅스텐(W), 타이타늄나이트라이드(TiN), 탄탈늄 나이트라이드(TaN), 탄탈늄(Ta), 텅스텐 나이트라이드(WN) 중에서 적어도 하나를 포함할 수 있다. 상기 제 2층(130)의 두께는 5 nm 내지 300 nm일 수 있다. 상기 제1 층(110)과 제2층(130)의 재질은 같을 수 있다. 상기 제2 층(130)은 CVD 또는 PVD에 의하여 형성될 수 있다. 상기 제2층(130)은 예를 들어, 컬럼나 구조의 TiN일 수 있다. 상기 제1 층(110), 상기 촉매층(120), 및 상기 제2층(130)은 패터닝될 수 있다. 또한, 상기 제1 층(110), 촉매층(120), 및 제2층(130)의 측면은 서로 정렬될 수 있다.
상기 제2층(140)을 증착 후, 열처리 공정이 진행될 수 있다. 상기 열처리 공정은 상기 나노 필라멘트의 형성 전에 수행될 수 있다. 상기 열처리 공정은 상기 나노 필라멘트의 밀도를 변화시킬 수 있다. 상기 열처리 공정의 온도는 상기 나노 필라멘트(140)의 형성 온도와 같을 수 있다. 상기 열처리 공정을 수행하는 장치와 상기 나노 필라멘트를 형성하는 장치는 같은 장치일 수 있다. 본 발명의 변형된 실시예에 따르면, 상기 열처리 공정을 수행하는 장치와 상기 나노 필라멘트를 형성하는 장치는 다른 장치일 수 있다.
상기 나노 필라멘트(140)는 탄소나노튜브(carbon nano tube:CNT), 실리콘(Si),게르마늄(Ge), 갈륨아세나이드(GaAs), 실리콘카바이트(SiC) 중에서 적어도 하나일 수 있다. 상기 나노 필라멘트는 이에 한하지 않고 상변화 물질 등에도 적용될 수 있다. 상기 나노 필라멘트(140)의 길이는 수 마이크로 미터 정도일 수 있다. 상기 나노 필라멘트(140)의 지름은 수 나노미터일 수 있다. 상기 나노 필라 멘트(140)는 CVD에 의하여 형성될 수 있다. 구체적으로, 상기 나노 필라멘트는 플라즈마 도움 CVD(plasma enchaced CVD) 및/또는 열 CVD(thermal CVD)에 의하여 형성될 수 있다. 상기 나노 필라멘트의 형성 온도는 섭씨 600 내지 800 도 일 수 있다. 상기 나노 필라멘트의 밀도는 상기 나노 필라멘트의 형성 온도에 의존할 수 있다. 상기 열처리 공정을 진행하지 않고 상기 나노 필라멘트(140)를 형성하는 경우, 상기 열처리 공정을 진행한 경우보다 상기 나노 필라멘트(140)의 밀도는 낮을 수 있다.
상기 나노 필라멘트(140)는 직진성을 가질 수 있다. 상기 니노 필라멘트(140)는 상기 제2 층(130)의 상기 틈새(132)를 통하여 성장할 수 있다. 상기 나노 필라멘트(140)의 밀도 및 지름은 상기 제2 층(130)의 특성에 의존할 수 있다. 예를 들어, 상기 제2 층(130)의 두께는 상기 나노 필라멘트(140)의 밀도에 의존할 수 있다. 상기 제2 층(130)의 상기 틈새(132)의 밀도 및 직경은 각각 상기 나노 필라멘트(140)의 밀도 및 직경에 비례할 수 있다.
상기 나노 필라멘트 구조체(10)는 전계 방출 소자(electric field emission device), 주사탐침 현미경의 팁(tips of scanning probe microscope), 전기 구동장치(elctro mechanical actuator), 나노 핀셋(nano tweezer), 기억 소자, 및 스위치(switch), 전기 재료 등에 응용될 수 있다. 본 발명의 일 실시예에 따른 상기 나노 필라멘트 구조체(10)는 상술한 용도에 한하지 않고 다른 기능을 수행할 수 있다.
도 2는 본 발명의 다른 실시예에 따른 나노 필라멘트 구조체(10)를 설명하는 단면도이다.
도 2을 참조하면, 상기 나노 필라메트 구조체(10)은 기판(100)에 배치된 제1 층(100), 나노 미터 사이즈의 틈새(132)를 가지고 상기 제1 층(110) 상에 배치된 제2 층(130), 상기 제1 층(110)과 상기 제2 층(130) 사이에 개재된 촉매층(120), 및 나노 필라멘트(140)를 포함할 수 있다. 상기 나노 필라멘트(140)의 일단은 상기 촉매층(130)에 접촉하고 상기 제2 층(130)의 상기 틈새(132)를 관통하여 성장할 수 있다. 상기 촉매층(120)과 상기 제2층 사이에 틈새 공간(122)이 국부적으로 형성될 수 있다. 상기 나노 필라멘트(140)의 일단은 상기 틈새 공간(122)을 통하여 이웃한 나노 필라멘트의 일단과 서로 접촉할 수 있다. 상기 나노 필라멘트(140)는 상기 제2 층(130)에 견고히 부착될 수 있다. 또한, 상기 나노 필라메트 구조체(10)의 상기 나노 필라멘트(140)는 상기 촉매층(120) 및/또는 상기 제2 층(130)과 접촉면적을 증가시킬 수 있다. 이에 따라, 상기 나노 필라멘트(140)와 상기 제2층(130)의 접촉 저항을 감소시킬 수 있다.
도 3 내지 5는 본 발명의 또 다른 실시예들에 따른 나노 필라멘트 구조체를 설명하는 단면도들이다.
도 3을 참조하면, 상기 나노 필라멘트 구조체(10)는 기판(100)에 배치된 하부 배선(160), 제1 층(110), 나노 미터 사이즈의 틈새(132)를 가지고 상기 제1 층(110) 상에 배치된 제2 층(130), 상기 제1 층(110)과 상기 제2 층(130) 사이에 개재된 촉매층(120), 및 나노 필라멘트(140)를 포함할 수 있다. 상기 하부 배선(160), 상기 제1 층(110), 상기 제2 층(130)은 차례로 적층될 수 있다. 상기 나노 필라멘트(140)의 일단은 상기 촉매층(120)에 접촉하고, 상기 나노 필라멘트(140)는 상기 제2 층(130)의 상기 틈새(132)를 관통하여 배치될 수 있다. 상기 하부 배선(160),상기 제1 층(110), 상기 촉매층(120), 및 상기 제2 층(130)은 패터닝될 수 있다. 상기 하부 배선(160), 제1층(110), 촉매층(120), 및 제2 층(130)의 측면은 서로 정렬될 수 있다. 상기 하부 배선(160), 상기 제1 층(110), 상기 촉매층(120), 및 상기 제2 층(130)을 덮는 층간 절연막(150)이 배치될 수 있다. 상기 층간 절연막(150)의 상부면은 평탄화될 수 있다. 상기 층간 절연막(150)을 패터닝하여 상기 층간 절연막(150)을 관통하는 비아 홀(via hole, 154)이 형성될 수 있다. 상기 비아 홀(154)은 상기 제2 층(130)을 노출시킬 수 있다. 상기 패터닝 공정을 수행하는 동안, 상기 제2 층(130)은 식각 정지층으로 사용되고, 상기 촉매층(120)이 손상되는 것을 방지할 수 있다. 상기 비아 홀(154)은 상기 제2 층(130)의 일부 및/또는 전부를 노출시킬 수 있다. 상기 나노 필라멘트(140)는 상기 비아 홀(154)의 내부에 배치될 수 있다. 상기 나노 필라멘트(140)의 타단은 상기 층간 절연막(150)의 상부면과 같은 높이일 수 있다. 상기 나노 필라멘트(140)는 밀집되어 배치될 수 있다. 상기 나노 필라멘트와 이웃한 나노 필라멘트 사이의 공간은 진공 상태 또는 공기로 채워질 수 있다. 상부 배선(170)은 상기 나노 필라멘트(140)의 타단 및 상기 층간 절연막(150) 상에 배치될 수 있다. 상기 상부 배선(170)은 금속, 금속 화합물, 및 배리어 물질 중에서 적어도 하나를 포함할 수 있다. 상기 상부 배선(170)은 복층 구조일 수 있다. 상기 하부 배선(160)과 상기 상부 배선(170)은 상기 제1 층(110), 상기 촉매층(120), 상기 제2 층(130), 및 상 기 나노 필라멘트(140)를 통하여 전기적으로 연결될 수 있다. 상기 하부 배선(160)은 금속, 금속 화합물, 및 베리어 물질 중에서 적어도 하나를 포함할 수 있다. 상기 하부 배선(160)은 복층 구조일 수 있다.
도 4를 참조하면, 도 3을 참조하여 설명한 상기 비아 홀(154)은 비아 충진막(via filling layer)으로 채워질 수 있다. 상기 비아 충진막(152)은 상기 나노 필라멘트(140)와 이웃한 나노 필라멘트 사이의 공간을 채울 수 있다. 상기 비아 충진막(152)은 예를 들어, 실리콘 산화막일 수 있다.
도 5를 참조하면, 상기 나노 필라멘트 구조체(10)는 기판(100)에 배치된 하부 배선(160), 제1 층(110), 나노 미터 사이즈의 틈새(132)를 가지고 상기 제1 층(110) 상에 배치된 제2 층(130), 상기 제1 층(110)과 상기 제2 층(130) 사이에 개재된 촉매층(120), 나노 필라멘트(140), 및 상부 배선(170)을 포함할 수 있다. 상기 제 1층, 상기 촉매층, 상기 제2 층은 차례로 적층될 수 있다. 상기 나노 필라멘트(140)의 일단은 상기 촉매층(120)에 접촉하고, 상기 나노 필라멘트(140)는 상기 제2 층(130)의 상기 틈새(132)를 관통하여 배치된다. 상기 하부 배선(160), 상기 제1 층(110), 상기 촉매층(120), 및 상기 제2 층(130)은 패터닝될 수 있다. 상기 하부 배선(160), 제1 층(110), 촉매층(120), 및 제2 층(130)의 측면은 정렬될 수 있다. 상기 층간 절연막(150)은 상기 하부 배선(160), 상기 제1 층(110), 상기 촉매층(120), 및 상기 제2 층(130)을 덮을 수 있다. 상기 층간 절연막(130)의 상부면은 평탄화될 수 있다. 비아 홀(154)은 상기 층간절연막(150)을 관통하여 상기 제2층(130)을 노출할 수 있다. 상기 나노 필라멘트(140)는 상기 비아 홀(154)의 배 부에 배치될 수 있다. 상기 비아 홀(154)과 공간적으로 연결된 트렌치(156)가 상기 비아 홀(154) 상에 배치될 수 있다. 상기 트렌치(156)를 채우는 상부 배선(170)은 상기 나노 필라멘트(140)의 타단과 접촉할 수 있다. 상기 나노 필라메트 구조체(10)는 듀얼 다마신 공정(dual damascence process)에 의하여 형성될 수 있다.
도 6a 및 도 6b는 본 발명의 또 다른 실시예에 따른 나노 필라메트 구조체를 설명하는 단면도들이다.
도 6a 및 도 6b를 참조하면, 상기 나노 필라멘트 구조체는 기판(200)에 배치된 하부 전극(260), 제1 층(210), 나노 미터 사이즈의 틈새(232)를 가지고 상기 제1 층(210) 상에 배치된 제2 층(230), 상기 제1 층(210)과 상기 제2 층(230) 사이에 개재된 촉매층(220), 및 나노 필라멘트(240)를 포함할 수 있다. 상기 제1 층(210), 상기 촉매층(220), 상기 제2 층(230)은 차례로 적층될 수 있다. 상기 나노 필라멘트(240)의 일단은 상기 촉매층(220)에 접촉하고, 상기 나노 필라멘트(240)는 상기 제2 층(230)의 상기 틈새(132)를 관통하여 배치된다. 상기 하부 전극(260), 상기 제1 층(210), 상기 촉매층(220), 및 상기 제2 층(230)은 패터닝될 수 있다. 상기 하부 전극(260), 제1층, 촉매층, 및 제2 층의 측면은 서로 정렬될 수 있다. 층간 절연막(250)은 상기 하부 전극(260), 상기 제1 층(210), 상기 촉매층(220), 및 상기 제2 층(230)을 덮을 수 있다. 상기 층간 절연막(250)의 상부면은 평탄화될 수 있다. 상부 전극(270)은 상기 층간 절연막(250) 상에 배치될 수 있다. 상기 상부 전극(270)을 패터닝하여 상기 상부 전극(270)을 관통하는 상부 전극 비아 홀(272)을 형성할 수 있다. 상기 층간 절연막(250)을 패터닝하여 상기 층간 절연막(250)을 관통하여 상기 제2 층(230)을 노출하는 비아 홀(252)이 형성될 수 있다. 상기 상부 전극 비아 홀(272)과 상기 비아 홀(252)은 서로 정렬될 수 있다. 상기 패터닝 공정을 수행하는 동안, 상기 제2 층(230)은 식각 정지층으로 사용될 수 있고, 상기 촉매층(230)은 손상되지 않을 수 있다. 상기 비아 홀(252)은 상기 제2 층의 일부 및/또는 전부를 노출시킬 수 있다. 상기 나노 필라멘트(240)는 상기 비아(252)의 내부에 배치될 있다. 상기 나노 필라멘트(240)의 타단은 상기 층간 절연막(250)의 상부면보다 높을 수 있다. 상기 상부 전극(270)은 금속, 금속 화합물, 및 배리어 물질 중에서 적어도 하나를 포함할 수 있다. 상기 상부 전극(270)은 복층 구조일 수 있다. 상기 상부 전극(270)과 상기 하부 전극(260)에 제1 인가 전압이 인가됨에 따라, 상기 나노 필라멘트(240)는 상기 상부 전극(270)의 방향으로 휘어 상기 상부 전극(270)에 전기적으로 접촉할 수 있다. 상기 상부 전극(270)과 상기 하부 전극(260) 사이에 제1 인가 전압이 제거된 경우에도, 상기 나노 필라멘트(240)는 반데르발스 힘(van der Waals force)에 의하여 상기 상부 전극(270)과 계속 접촉할 수 있다. 상기 상부 전극(270)과 상기 하부 전극(260)에 제2 전압이 인가되는 경우, 상기 나노 필라멘트(240)는 상기 상부 전극(270)에서 분리될 수 있다. 상기 제1 전압과 상기 제2 전압의 극성은 서로 반대일 수 있다. 상기 나노 필라멘트(240)가 상기 상부 전극(270)에 접촉 여부에 따라, 상기 나노 필라멘트 구조체의 저항이 변할 수 있다. 이에 따라, 상기 나노 필라멘트 구조체는 스위치 및/또는 기억 소자로 사용될 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 나노 필라메트 구조체를 설명하는 단면도들이다.
도 7을 참조하면, 상기 나노 필라멘트 구조체는 기판(300)에 배치된 전극(360), 제1 층(310), 나노 미터 사이즈의 틈새(332)를 가지고 상기 제1 층(310) 상에 배치된 제2 층(330), 상기 제1 층(310)과 상기 제2 층(330) 사이에 개재된 촉매층(320), 및 나노 필라멘트(340)를 포함한다. 상기 제1층(310), 상기 촉매층(320), 및 상기 제2 층(330)은 차례로 적층될 수 있다. 상기 나노 필라멘트(340)의 일단은 상기 촉매층(320)과 접촉하고, 상기 나노 필라멘트(340)는 상기 제2 층(330)의 상기 틈새(332)를 관통하여 배치될 수 있다. 상기 전극(360), 상기 제1 층(310), 상기 촉매층(320), 및 상기 제2 층(330)은 패터닝될 수 있다. 상기 전극(360), 제1층(310), 촉매층(320), 및 제2 층(330)의 측면은 서로 정렬될 수 있다. 층간 절연막(350)이 상기 전극(360), 상기 제1 층(310), 상기 촉매층(320), 및 상기 제2 층(330)을 덮도록 배치될 수 있다. 상기 층간 절연막(350)의 상부면은 평탄화될 수 있다. 비아 홀(352)은 상기 층간 절연막(350)을 패터닝하여 상기 층간 절연막(350)을 관통하고 상기 제2 층(330)을 노출하도록 형성될 수 있다. 상기 패터닝 공정을 수행하는 동안, 상기 제2 층(330)은 식각 정지층으로 사용될 수 있다. 상기 비아 홀(352)은 상기 제2 층(330)의 일부 및/또는 전부와 접촉할 수 있다. 상기 나노 필라멘트(340)는 상기 비아 홀(352)의 내부에 배치될 수 있다. 상기 나노 필라멘트(340)의 타단은 상기 층간 절연막(350)의 상부면의 높이보다 낮을 수 있다. 상기 층간 절연막(350) 및 상기 나노 필라멘트(340) 상에 형광막(392)이 배치될 수 있다. 상기 형광막(392)은 전자의 충돌에 의하여 빛을 방출할 수 있다. 상기 형광막(392) 상에 상부 기판(394)이 배치될 수 있다. 상기 상부 기판(394)은 투명한 유전체일 수 있다. 상기 나노 필라멘트(340)의 타단은 전압이 인가되는 되면 전자를 방출할 수 있다. 상기 나노 필라멘트 구조체는 표시 장치(display device)로 사용될 수 있다.
도 8a 내지 도 8c는 본 발명의 실시예들에 따른 나노 필라멘트 구조체의 형성방법을 설명하는 단면도들이다.
도 8a를 참조하면, 기판 상에 하부 전극, 제1 층, 촉매층, 제2 층을 차례로 적층할 수 있다. 상기 하부 전극은 도전체일 수 있다. 상기 하부 전극은 전압 인가회로(미도시) 또는 전류 인가 회로(미도시)에 전기적으로 연결될 수 있다. 상기 제2 층, 상기 촉매층, 상기 제1 층, 상기 하부 전극을 연속적으로 패터닝할 수 있다.
상기 기판(100)은 반도체, 유리, 도체, 및 유전체 중에서 적어도 하나일 수 있다. 상기 기판(100)은 상기 나노 필라멘트 구조체(10)의 기능에 따라 다양하게 선택될 수 있다. 상기 기판(100)은 상기 나노 필라멘트(140)을 지지하는 수단일 수 있다. 상기 기판은 상기 나노 필라멘트와 수직하게 배치될 수 있다. 변형된 실시예에 따르면, 상기 나노 필라멘트는 상기 기판과 수직하게 배치될 수 있다.
상기 제1층(110)은 도전성 물질일 수 있다. 예를 들어, 상기 제1 층(100)은 금(Au), 은(Ag), 실리콘(Si), 타이타늄 나이트라이드(TiN), 탄탈늄 나이트라이드(TaN), 탄탈늄(Ta), 타이타늄(Ti), 텅스텐나이트라이드(WN), 인듐틴옥 사이드(Induim Tin Oxide:ITO,InSnO), 및 텅스텐(W) 중에서 적어도 하나를 포함할 수 있다. 상기 제1 층(110)의 두께는 5nm 내지 100 nm 일 수 있다. 상기 제1 층(110)은 물리적 기상 증착법(physical vapor deposition: PVD)으로 형성될 수 있다.
상기 촉매층(120)은 나노 필라멘트(140)가 성장할 수 있는 촉매를 포함할 수 있다. 상기 촉매층(120)은 순수한 금속, 또는 탄소,산소, 및 질소 중에서 적어도 하나를 포함하는 금속 화합물일 수 있다. 상기 촉매층(120)은 나노 파티클, 계면활성제로 둘러싸인 나노 파티클 중에서 적어도 하나를 포함할 수 있다. 상기 촉매층(130)은 ,예를 들어, 코발트(Co)일 수 있다. 상기 촉매층(130)의 두께는 1 내지 50 nm일 수 있다. 상기 촉매층(130)은 화학 기상 증착법(chemical vapor deposition: CVD)으로 형성될 수 있다.
상기 제2 층(130)은 나노 미터 사이즈의 틈새(132)를 가진다. 상기 제2 층(130)은 컬럼나 구조(columnar structure), 폴리크리탈라인 구조(polycrystalline structure), 아머퍼스 구조(armophous structure), 및 다공성 구조(porous structure) 중에서 적어도 하나를 포함할 수 있고, 상기 틈새(132)는 상기 구조들에 의하여 형성될 수 있다. 상기 제2층(130)은 도전체일 수 있다. 상기 제2 층(130)은 텅스텐(W), 타이타늄나이트라이드(TiN), 탄탈늄 나이트라이드(TaN), 탄탈늄(Ta), 텅스텐 나이트라이드(WN) 중에서 적어도 하나를 포함할 수 있다. 상기 제 2층(130)의 두께는 5 nm 내지 300 nm일 수 있다. 상기 제1 층(110)과 제2층(130)의 재질은 같을 수 있다. 상기 제2 층(130)은 CVD 또는 PVD에 의하여 형성될 수 있다.
도 8b를 참조하면, 층간 절연막이 적층된다. 상기 층간 절연막은 예를 들어, 실리콘 산화막, 실리콘 산화질화막, 실리콘 산화막일 수 있다. 상기 층간 절연막은 CVD으로 형성할 수 있다. 상기 층간 절연막의 상부면은 평탄화될 수 있다. 상기 평탄화는 화학 기계적 연마(chemical mechanical polishing) 공정 또는 에치백(etch back) 공정에 의하여 수해될 수 있다.
도 8c를 참조하면, 상기 층간 절연막을 패터닝하여 상기 비아 홀(154)을 형성할 수 있다. 상기 비아 홀(154)은 상기 제2 층간 절연막을 노출할 수 있다. 이어서, 상기 제2 층(130)의 상기 틈새(132)의 밀도 및 직경을 조절하기 위하여 열처리 공정이 수행될 수 있다. 본 발명의 변형된 실시예에 따르면, 상기 열처리 공정은 상기 제2 층을 형성한 직후 수행될 수 있다. 열처리 공정의 온도는 상기 나노 필라멘트(140)의 형성 온도와 같을 수 있다. 상기 열처리 온도는 섭씨 600 내지 800 도 일 수 있다. 상기 열처리 공정을 진행하지 않고 상기 나노 필라멘트(140)를 형성하는 경우, 상기 열처리 공정을 진행한 경우보다 상기 나노 필라멘트(140)의 밀도는 낮을 수 있다.
다시 도 3을 참조하면, 상기 나노 필라멘트(140)가 형성된다. 상기 나노 필라멘트(140)는 탄소나노튜브(carbon nano tube:CNT), 실리콘(Si),게르마늄(Ge), 갈륨아세나이드(GaAs), 실리콘카바이트(SiC) 중에서 적어도 하나일 수 있다. 상기 나노 필라멘트(140)의 길이는 수 마이크로 미터 정도일 수 있다. 상기 나노 필라멘트(140)의 지름은 수 나노미터일 수 있다. 상기 나노 필라멘트(140)는 CVD에 의하여 형성될 수 있다. 구체적으로, 상기 나노 필라멘트는 플라즈마 도움 CVD(plasma enchaced CVD) 및/또는 열 CVD(thermal CVD)에 의하여 형성될 수 있다. 상기 나노 필라멘트는 직진성을 가질 수 있다. 상기 나노 필라멘트(140)의 밀도 및 지름은 상기 제2 층(130)의 특성에 의존할 수 있다. 예를 들어, 상기 제2 층(130)의 상기 틈새(132)의 밀도 및 직경은 각각 상기 나노 필라멘트(140)의 밀도 및 직경에 비례할 수 있다. 상기 나노 필라멘트 및 상기 층간 절연막(150) 상에 상부 전극(170)이 형성될 수 있다. 상기 상부 전극(170)은 패터닝될 수 있다.
도 1은 본 발명의 일 실시예에 따른 나노 필라멘트 구조체를 나타내는 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 나노 필라멘트 구조체를 설명하는 단면도이다.
도 3 내지 5는 본 발명의 또 다른 실시예들에 따른 나노 필라멘트 구조체를 설명하는 단면도들이다.
도 6a 및 도 6b는 본 발명의 또 다른 실시예에 따른 나노 필라메트 구조체를 설명하는 단면도들이다.
도 7은 본 발명의 또 다른 실시예에 따른 나노 필라메트 구조체를 설명하는 단면도들이다.
도 8a 내지 도 8c는 본 발명의 일 실시예에 따른 나노 필라멘트 구조체의 형성방법을 설명하는 단면도들이다.

Claims (20)

  1. 기판에 배치된 제1 층;
    나노 미터 사이즈의 틈새를 가지고 상기 제1 층 상에 배치된 제2 층;
    상기 제1 층과 상기 제2 층 사이에 개재된 촉매층;
    상기 제 2 층의 상기 틈새를 관통하여 상기 촉매 층에 접촉되어 나노 필라멘트; 및
    상기 촉매 층에 대향되는 상기 나노 필라멘트의 타측 방향으로 연장되는 상부 전극을 포함하되,
    상기 상부 전극과 상기 나노 필라멘트 사이에 인가되는 전압에 따라, 상기 나노 필라멘트가 상기 상부 전극에 탈착하는 것을 특징으로 하는 나노 필라멘트 구조체.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 촉매층은 나노 파티클, 계면활성제로 둘러싸인 나노 파티클 중에서 적어도 하나를 포함하는 것을 특징으로 하는 나노 필라멘트 구조체.
  4. 제 3 항에 있어서,
    상기 제1 층, 제2층, 및 상기 촉매층은 도전성 물질인 것을 특징으로 하는 나노 필라멘트 구조체.
  5. 제 4 항에 있어서,
    상기 제1 층은 금, 은, 실리콘, 인듐틴옥사이드, 및 텅스텐 중에서 적어도 하나를 포함하는 것을 특징으로 하는 나노 필라멘트 구조체.
  6. 제 4 항에 있어서,
    상기 제2 층은 텅스텐, 타이타늄나이트라이드, 탄탈늄나이트라이드, 탄탈늄, 텅스텐나이트라이드 중에서 적어도 하나의 금속을 포함하되,
    상기 금속은 컬럼나 구조, 아머퍼스 구조, 및 다공성(porous) 구조 중에서 적어도 하나를 포함하는 것을 특징으로 하는 나노 필라멘트 구조체.
  7. 삭제
  8. 제 1 항에 있어서,
    상기 제1 층, 제2층, 및 상기 촉매층을 덮는 층간 절연막;
    상기 제2 층 상의 상기 층간 절연막의 일부 또는 전부가 제거되어 상기 제 2층을 노출하는 비아 홀(via hole); 및
    상기 비아 홀을 채우는 실리콘 산화막의 비아 충진막( via filling layer)을 더 포함하되,
    상기 나노 필라멘트는 상기 비아 홀의 내부에 배치되는 것을 특징으로 하는 나노 필라멘트 구조체.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 제 8 항에 있어서,
    상기 상부 전극은 상기 층간 절연막 상에 배치된 나노 필라멘트 구조체.
  13. 제 8 항에 있어서,
    상기 층간 절연 상에 형광막을 더 포함하되,
    상기 나노 필라멘트가 방출하는 전자가 상기 형광막에 충돌하여 빛을 내는 것을 특징으로 하는 나노 필라멘트 구조체.
  14. 삭제
  15. 제 1 항에 있어서,
    상기 촉매층은 순수한 금속, 또는 탄소,산소, 및 질소 중에서 적어도 하나를 포함하는 금속 화합물인 것을 특징으로 하는 나노 필라멘트 구조체.
  16. 제 1 항에 있어서,
    상기 나노 필라멘트는 탄소 나노 튜브인 것을 특징으로 하는 나노 필라멘트 구조체.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020080061773A 2008-06-27 2008-06-27 나노 필라멘트 구조체 KR101472512B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080061773A KR101472512B1 (ko) 2008-06-27 2008-06-27 나노 필라멘트 구조체
US12/487,238 US8125131B2 (en) 2008-06-27 2009-06-18 Nano filament structure and methods of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080061773A KR101472512B1 (ko) 2008-06-27 2008-06-27 나노 필라멘트 구조체

Publications (2)

Publication Number Publication Date
KR20100001740A KR20100001740A (ko) 2010-01-06
KR101472512B1 true KR101472512B1 (ko) 2014-12-24

Family

ID=41446523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080061773A KR101472512B1 (ko) 2008-06-27 2008-06-27 나노 필라멘트 구조체

Country Status (2)

Country Link
US (1) US8125131B2 (ko)
KR (1) KR101472512B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101243837B1 (ko) * 2009-10-23 2013-03-20 한국전자통신연구원 다층 배선 연결 구조 및 그의 제조 방법
SG180162A1 (en) * 2010-11-04 2012-05-30 Agency Science Tech & Res A switching device and a method for forming a switching device
CN103854935B (zh) * 2012-12-06 2016-09-07 清华大学 场发射阴极装置及场发射器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189142A (ja) * 1999-10-21 2001-07-10 Sharp Corp 画像形成装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6643165B2 (en) * 2001-07-25 2003-11-04 Nantero, Inc. Electromechanical memory having cell selection circuitry constructed with nanotube technology
GB2389958B (en) 2002-06-21 2005-09-07 Applied Materials Inc Multi directional mechanical scanning in an ion implanter
US6984535B2 (en) * 2002-12-20 2006-01-10 Cdream Corporation Selective etching of a protective layer to form a catalyst layer for an electron-emitting device
FR2853912B1 (fr) 2003-04-17 2005-07-15 Centre Nat Rech Scient Procede de croissance de nanotubes de carbone
KR101013438B1 (ko) * 2004-02-09 2011-02-14 삼성에스디아이 주식회사 전계방출소자 및 그를 구비한 백라이트 장치
CN1946634A (zh) 2004-04-20 2007-04-11 皇家飞利浦电子股份有限公司 纳米结构和制备这种纳米结构的方法
US20060084570A1 (en) 2004-09-21 2006-04-20 Kopley Thomas E System and method for growing nanostructures from a periphery of a catalyst layer
US7586248B2 (en) * 2005-04-29 2009-09-08 Samsung Sdi Co., Ltd. Electron emission device, method for manufacturing the device, and electron emission display using the same
US7402770B2 (en) * 2005-06-10 2008-07-22 Lsi Logic Corporation Nano structure electrode design
US7446044B2 (en) * 2005-09-19 2008-11-04 California Institute Of Technology Carbon nanotube switches for memory, RF communications and sensing applications, and methods of making the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189142A (ja) * 1999-10-21 2001-07-10 Sharp Corp 画像形成装置
US6545396B1 (en) * 1999-10-21 2003-04-08 Sharp Kabushiki Kaisha Image forming device using field emission electron source arrays

Also Published As

Publication number Publication date
US8125131B2 (en) 2012-02-28
KR20100001740A (ko) 2010-01-06
US20090322200A1 (en) 2009-12-31

Similar Documents

Publication Publication Date Title
JP4549002B2 (ja) カーボンナノチューブからなる電気的に導電性の接続を有する電子部品とその製造方法
US8115187B2 (en) Triodes using nanofabric articles and methods of making the same
US9012307B2 (en) Two terminal resistive switching device structure and method of fabricating
KR100688542B1 (ko) 수직형 나노튜브 반도체소자 및 그 제조방법
JP5550515B2 (ja) グラフェン配線およびその製造方法
US20060276056A1 (en) Nanotube articles with adjustable electrical conductivity and methods of making the same
US20060292716A1 (en) Use selective growth metallization to improve electrical connection between carbon nanotubes and electrodes
TWI567915B (zh) Wiring structure and manufacturing method thereof
US8981569B2 (en) Semiconductor device with low resistance wiring and manufacturing method for the device
TW201230063A (en) Graphene interconnection and method of manufacturing the same
TW201234607A (en) Semiconductor device
KR102386840B1 (ko) 금속과 그래핀층 사이에 절연층을 층간 삽입하는 방법 및 상기 방법을 이용한 반도체 소자 제조 방법
JP4904696B2 (ja) 電界効果トランジスタおよびその製造方法
EP2742530B1 (en) Methods of forming graphene-containing switches
JP2015191937A (ja) 半導体装置の製造方法及び半導体装置
KR101472512B1 (ko) 나노 필라멘트 구조체
JP4317015B2 (ja) カーボン含有アンチヒューズ材料を使用した金属対金属アンチヒューズ
TWI364816B (en) Interconnection structure and manufacturing method thereof
TWI474973B (zh) 於介層窗內使用離子束選擇性成長奈米管
JP5233125B2 (ja) 半導体装置
JP2012023173A (ja) 不揮発性記憶装置及びその製造方法
KR101449916B1 (ko) 스위칭 소자, 스위칭 소자의 제조방법 및 메모리 소자 어레이
JP5572944B2 (ja) 配線構造体の製造方法及び配線構造体
JP5649494B2 (ja) 半導体基板、その製造方法、および電子装置
TWI419834B (zh) 以內嵌式感應磁場電路做為奈米碳管開關的半導體裝置及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant