TWI423327B - 降低後段製程配線結構之整體介電常數的處理整合系統 - Google Patents

降低後段製程配線結構之整體介電常數的處理整合系統 Download PDF

Info

Publication number
TWI423327B
TWI423327B TW096150330A TW96150330A TWI423327B TW I423327 B TWI423327 B TW I423327B TW 096150330 A TW096150330 A TW 096150330A TW 96150330 A TW96150330 A TW 96150330A TW I423327 B TWI423327 B TW I423327B
Authority
TW
Taiwan
Prior art keywords
layer
wiring structure
forming
wire
dielectric
Prior art date
Application number
TW096150330A
Other languages
English (en)
Other versions
TW200836259A (en
Inventor
Nicolas Bright
David Hemker
Fritz Redeker
Yezdi Dordi
Original Assignee
Lam Res Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Res Corp filed Critical Lam Res Corp
Publication of TW200836259A publication Critical patent/TW200836259A/zh
Application granted granted Critical
Publication of TWI423327B publication Critical patent/TWI423327B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

降低後段製程配線結構之整體介電常數的處理整合系統
概括而言，本發明係關於半導體裝置的領域，尤其係關於後段製程(BEoL，Back-End of Line)配線結構與其製造方法。
【相關申請案的交互參照】
本申請案主張美國臨時申請案第60/887279號的益處，該臨時申請案申請於2006年12月26日，以及標題為「Process Integration Scheme to Lower OverallDielectric Constant in BEoL Interconnect Structures」，其內容藉由文獻方式合併於此。
透過例如電晶體之特徵部的進一步微型化，就某程度而言可達成半導體裝置性能的增加。為得到更佳的裝置性能，減少特徵尺寸以及減少特徵部之間的空間，可在單位面積中設置更多的特徵部。後段製程(BEoL，Back-End of Line)配線結構包含與特徵部連接的導線。當特徵密度增加時，導線的寬度以及導線之間的空間亦必須縮減。
當在後段製程配線結構內形成更多窄小的導線時會遭遇的一個問題係關於相對於其他導線的通孔設置。理想上，每一個通孔會「落在」導線上。然而，假使通孔與導線產生偏位時，通孔會落在位於導線之間的介電材料上，因此產生與導線連接的失敗。假使通孔部份地落在導線上並且部份地落在介電材料上時，雖然在導線與通孔之間產生電性連接，但銅會有害地從通孔擴散進入介電材料。此外，電性連接的減少區域會變為具有較高電流密度的區域，此會加速在通孔中的孔洞形成，並且會導致故障以及良率的降低。因此，當產生更多窄小的導線時，落在導線上的通孔需要更佳的對準精密度。
同樣地，當在後段製程配線結構內產生更多窄小的導線時， 配線結構的整體介電常數必須被降低。然而，關於配線結構中的許多介電層，整體介電常數為平均值。這些介電層中的某些層雖然薄但其特徵為大介電常數，此會不宜地升高整體介電常數。
因此，吾人亟需在後段製程配線結構中用以使通孔與更多窄小之導線對準的方法，以及後段製程配線結構的特徵為較低的整體介電常數、增加的良率、以及較佳的可靠度。
本發明用以製造配線結構的一種方法包含：形成導線；在此導線的上方形成第一覆蓋層；以及在第一覆蓋層的上方形成低介電常數層。在一些實例中，形成低介電常數層，而使其與圍繞導線的介電層產生接觸。此方法亦包含將導線曝露。導線的曝露包含：在低介電常數層的上方形成具有開口的遮罩層；縮窄遮罩層中的開口；以及藉由將縮窄開口延伸穿過低介電常數層而至少到達第一覆蓋層以形成通孔。此方法更包含：在通孔的側壁上形成第一擴散阻障層；以及用第一導電材料填充通孔。舉例而言，導線與第一導電材料可包含銅。此方法可更包含在通孔的上方選擇性地形成第二覆蓋層。在一些實施例中，第一擴散阻障層的形成可包含釕或鉭的原子層沉積、釕或鉭的超臨界CO2 沉積、或藉由選自化學氣相沉積法、電漿增強化學氣相沉積法、以及電漿增強原子層沉積法所組成之群組的方法以沉積金屬。
在一些實施例中，導線的形成包含：形成介電層；在介電層中界定第一溝渠；以及用第二導電材料(亦可為銅)填充第一溝渠。在此，介電層的形成可包含沉積有機矽酸鹽玻璃。導線的形成亦可包含在第一溝渠內形成第二擴散阻障層。
此方法可更包含在介電層以及第一覆蓋層的上方形成介電阻障層。在此，通孔的形成包含將縮窄開口延伸穿過介電阻障層。在包含於介電層上方形成介電阻障層的其他實施例中，介電阻障層的形成可包含沉積碳化矽、氮化矽、或矽氮化碳。
在不同實施例中，第一覆蓋層的形成包含鈷或鈷合金的無電電鍍；低介電常數層的形成包含沉積有機矽酸鹽玻璃；以及遮罩層的形成包含沉積光阻層並且在光阻層中形成開口。在這些後半實施例的某些實施例中，遮罩的形成包含在形成光阻層之前形成硬質遮罩層。在一些實施例中，開口的縮窄包含在開口的側壁上形成保形沉積層。在這些實施例的某些實施例中，保形沉積層的形成包含循環進行沉積與蝕刻。在一些實施例中，通孔的形成可包含將縮窄開口延伸穿過第一覆蓋層而到達導線。
在形成通孔之後並且在形成第一擴散阻障層之前，於一些實施例中，此方法更包含在低介電常數層中形成第二溝渠，此處的溝渠與通孔對準。在此，於通孔之側壁上形成第一擴散阻障層的步驟可包含在第二溝渠的側壁上形成第一擴散阻障層。同樣地，以第二導電材料填充通孔的步驟可包含以銅填充第二溝渠。
本發明的示範配線結構包含：導線；第一介電層，設置在導線的上方；以及第一覆蓋層，設置在第一介電層與導線之間，並且選擇性地設置在導線的上方。此配線結構亦包含：導電通孔，設置成穿過第一介電層以及穿過第一覆蓋層；以及擴散阻障層，設置在導電通孔與第一介電層之間。在一些實施例中，導線的關鍵尺寸係不大於60nm。在不同實施例中，第一覆蓋層包含鈷，以及擴散阻障層包含釕或鉭。
在一些實施例中，此配線結構更包含設置在第一介電層上方的介電阻障層，以及導電通孔係設置成穿過此介電阻障層。此配線結構亦可包含設置在導電通孔上方的第二覆蓋層。在一些實施例中，此配線結構更包含設置在導線周圍的第二介電層；以及在這些實施例的某些實施例中，此配線結構更包含設置在第一與第二介電層之間的介電阻障層。
本發明的另一示範配線結構包含：第一介電層；第一導線，設置在第一介電層內；第二介電層，設置在第一導線的上方並且與第一介電層接觸；以及第一覆蓋層，設置在第二介電層與第一 導線之間。此配線結構亦包含：導電通孔，設置成穿過第二介電層並且至少到達第一覆蓋層；以及第一擴散阻障層，設置在導電通孔與第二介電層之間。在一些實例中，此配線結構更包含設置在第一導線與第一介電層之間的第二擴散阻障層。在一些實施例中，第一擴散阻障層可包含釕或鉭。
在一些實施例中，此配線結構更包含設置在第二介電層內的第二導線，於其中導電通孔與第二導線接觸。在此，此配線結構可更包含選擇性地設置在第二導線上方的第二覆蓋層。在一些實例中，導電通孔係設置成穿過第一覆蓋層並且到達第一導線。
製造配線結構的又另一示範方法包含：在介電層中形成第一導線；在第一導線的上方選擇性地形成第一覆蓋層；以及在第一覆蓋層的上方形成低介電常數層，並且使其與介電層接觸。此方法更包含將導線曝露，其步驟包含：在低介電常數層上方形成具有開口的遮罩層；縮窄遮罩層中的開口；以及藉由將縮窄開口延伸穿過低介電常數層而至少到達第一覆蓋層以形成通孔。此方法更包含：在通孔的側壁上形成第一擴散阻障層；以及用第一導電材料填充通孔。在一些實施例中，將縮窄開口延伸至少到達第一覆蓋層的步驟包含將縮窄開口延伸穿過第一覆蓋層並且到達第一導線。在介電層中形成第一導線的步驟包含在介電層中形成第二擴散阻障層。此方法亦可包含在低介電常數層中形成第二導線。在這些實施例的某些實施例中，此方法可更包含在第二導線上方選擇性地形成第二覆蓋層。
本發明提供用以形成後段製程(BEoL，Back-End of Line)配線結構的方法，其特徵為降低整體介電常數值。例如，透過消除具有高介電常數的介電阻障層及/或取代較薄的擴散阻障層，而達到介電常數的降低。本發明之方法係利用保形擴散阻障層以及選擇性地形成覆蓋層而將絕緣導線及通孔(vias)與周圍介電層加以 隔絕。本發明之方法亦利用縮窄光罩之開口以界定較窄通孔的技術。利用更多窄小的通孔會增加偏位量，此偏位量在用以形成開口的光罩對準中係可被容許的。反之，增加的公差考慮較窄的導線因而可增加配線密度。
圖1提供藉由介電層110而與鄰接線(無顯示)隔絕之導線100的橫剖面圖。在一些實施例中，導線100包含銅。例如，介電層110可包含SiO2 。介電層110亦可包含低介電常數(「low-k」)材料，其具有低於SiO2 的介電常數。此種低介電常數材料，尤其係具有低於3之介電常數的材料，由於其可對成品裝置提供較佳的電性，故半導體裝置製造上有越來越多的使用趨向。合適的低介電常數材料範例包含氟矽酸玻璃(FSG，fluorosilicate glass)、有機矽酸鹽玻璃(OSG，organosilicate glass)、以及多孔性SiO2 。有機矽酸鹽玻璃的一個範例為摻雜碳的氧化膜，例如1級黑鑽石(BD，Black Diamond)。
在一些實施例中，介電層110的最上層部份可包含更具耐久性的材料(無顯示)，此材料在例如會將應力施於介電層110上之平坦化的後續操作期間用以保護介電層110。在一些實例中，此種最上層部份用之更具耐久性的材料可藉由沉積加以形成。在其他實例中，更具耐久性的材料可藉由在形成介電層110的後續階段期間改變成長條件而形成。以此方式，介電層110可包含連續膜，於其中最上層部份具有不同於介電層110主體的微結構。舉例而言，當成長有機矽酸鹽玻璃以形成介電層110時，成長條件可被修改而改變成長之有機矽酸鹽玻璃的微結構，以形成最上層部份。在此，相較於介電層110的主體，例如，最上層部份可具有增加的密度或不同的成分。修改的微結構可對最上層部份提供較佳於介電層110之主體的結構完整性。
吾人可藉由將溝渠界定在介電層110內而形成導線100，例如藉由習知微影遮罩以及蝕刻製程，然後以銅(Cu)填充溝渠而形成。在一些實施例中，吾人可在以銅填充溝渠之前，將擴散阻障 層120形成在此溝渠內。擴散阻障層120可作為有害銅從導線100擴散進入介電層110的阻障。在一些實施例中，導線100係藉由無電電鍍加以形成，並且在這些實施例中，擴散阻障層120亦提供導電鍍膜，於此鍍膜上電鍍銅。無電電鍍的方法被教示於例如下列文獻中：美國專利申請案第11/643404號，申請於2006年12月20日，標題為「Self-Limiting Plating Method」；美國專利申請案第11/382906號，申請於2006年5月25日，以及標題為「Plating Solution for Electroless Deposition of Copper」；美國專利申請案第11/427266號，申請於2006年6月28日，以及標題為「Plating Solutions for Electroless Deposition of Copper」；美國專利申請案第11/514038號，申請於2006年8月30日，以及標題為「Processes and Systems for Engineering a Barrier Surface for Copper Deposition」；美國專利申請案第11/639752號，申請於2006年12月15日，以及標題為「Controlled Ambient System for Interface Engineering」；以及美國專利申請案第11/644697號，申請於2006年12月22日，以及標題為「Electroless Deposition of Cobalt Alloys」，以上每一個專利申請案皆以文獻方式合併於此。
擴散阻障層120用的合適材料範例包含釕(Ru)、鉭(Ta)、以及氮化鉭(TaN)，並且可透過例如物理氣相沉積(PVD，physical vapor deposition)、原子層沉積(ALD，atomic layer deposition)、超臨界CO2 (SCCO2 ，supercritical CO2 )沉積、化學氣相沉積(CVD，chemical vapor deposition)、電漿增強化學氣相沉積(PECVD，plasma-enhanced chemical vapor deposition)、或電漿增強原子層沉積(PEALD，plasma-enhanced atomic layer deposition)的技術，而沉積在溝渠的側壁以及底面上。在一些實施例中，擴散阻障層120包含例如以銅、鉭、或釕之晶種層為結束部份的複數子層，以作為對後續用以填充溝渠之銅沉積加晶種的最上層。用以沉積晶種層的合適技術為物理氣相沉積。於一些 實例中，在形成擴散阻障層120之後，以含氫電漿處理擴散阻障層120而移除污染物及/或分解金屬氧化物，此亦說明於美國專利申請案第11/514038號。示範的擴散阻障層120包含：氮化鉭子層，與介電層110接觸；鉭子層，設置在氮化鉭子層的上方；以及銅晶種子層，設置在鉭子層的上方，以物理氣相沉積法沉積上述每一膜層。
用以形成擴散阻障層120或其子層的一種技術包含形成一膜層，此膜層於作為厚度函數的組成上從氮化鉭(TaN)至鉭加以變化。在此，吾人將鉭以及氮氣同時導入沉積室，而藉由物理氣相沉積將氮化鉭最初形成在溝渠的表面上。接著，移除氮氣的供應，當沉積室中的可用氮氣被耗盡時俾能使組成梯度形成在成長的膜層中。在氮氣不存在的情況下完成此膜層，可產生鉭表面。用以形成TaN/Ta膜的方法被教示於例如美國專利申請案第11/513446號，申請於2006年8月30日，以及標題為「Processes and Systems for Engineering a Silicon-Type Surface for Selective Metal Deposition to Form a Metal Silicide」，其內容藉由文獻方式合併於此。
如圖1所示，一旦例如以銅無電電鍍形成導線100後，在導線100的上方選擇性地形成覆蓋層130。在一些實施例中，覆蓋層130包含鈷(Co)或鈷合金，例如鈷鎢磷化物(CoWP)、鈷鎢硼化物(CoWB)、或鈷鎢硼磷化物(CoWBP)。藉由利用無電電鍍，覆蓋層130可選擇性地形成在導線100上。鈷合金的無電電鍍被教示於例如上述美國專利申請案第11/644697號、以及第11/513634號，申請於2006年8月30日，以及標題為「Processes and Systems for Engineering a Copper Surface for Selective Metal Deposition」，兩申請案的內容以文獻方式合併於此。
一些實施例包含可選擇的介電阻障層115，此膜層被設置在介電層110以及覆蓋層130的上方。其他實施例省略介電阻障層115以達到較低的整體介電常數。介電阻障層115可藉由各種沉積 技術加以形成。介電阻障層115用的合適材料包含碳化矽(SiC)、氮化矽(Si3 N4 )、以及矽氮化碳(SiCN)。
如圖2所示，低介電常數層200形成在介電阻障層115的上方。在其他實施例中並不包含可選擇的介電阻障層115，低介電常數層200係形成在覆蓋層130的上方並且與介電層110接觸。吾人可從圖2觀察到擴散阻障層120以及覆蓋層130可防止銅擴散進入低介電常數層200以及介電層110。除了上述關於介電層110的低介電常數材料之外，低介電常數層200亦可由黑鑽石加以形成。
同樣地，如同介電層110，低介電常數層200能夠包含可選擇之更具耐久性的最上層部份(無顯示)。舉例而言，此種最上層部份可如上述以修改的微結構加以成長。同樣地，如同介電阻障層115，碳化矽、氮化矽、或矽氮化碳的另一個介電阻障層(無顯示)可被設置在低介電常數層200的上端。
在圖3中，低介電常數層200以遮罩層300加以遮蔽，而開始進行曝露導線100的處理。遮罩層300可包含光阻層310以及可選擇的硬質遮罩層320，此硬質遮罩層係位於光阻層310與低介電常數層200之間。在其他實施例中低介電常數層200被介電阻障層所覆蓋，此種介電阻障層亦可作為硬質遮罩層320。
遮罩層300包含開口330，此開口與導線100對準並形成在光阻層310中。為了補償開口330之位置上的偏位誤差，將開口330縮窄以形成縮窄的開口340。遮罩中的縮窄開口有時被稱為遮罩縮小化或次世代圖型化。例如，藉由透過交替進行沉積與蝕刻的循環製程而在開口330的側壁上形成保形沉積層350，吾人可達成遮罩縮小化。合適的遮罩縮小化技術說明於下列文獻中：美國專利申請案第11/016455號，申請於2004年12月16日，以及標題為「Reduction of Etch Mask Feature Critical Dimensions」；美國專利申請案第11/432194號，申請於2006年5月10日，以及標題為「Pitch Reduction」；以及美國專利申請案第10/835175 號，申請於2004年4月30日，以及標題為「Gas Distribution System having Fast Gas Switching Capabilities」，以上每一個專利申請案藉由文獻方式合併於此。
如圖4所示，導線100的曝露更包含形成通孔400，此通孔可例如藉由蝕刻而自縮窄開口340延伸穿過硬質遮罩層320(假使存在時)、穿過低介電常數層200、穿過介電阻障層115(假使存在時)、以及穿過覆蓋層130而到達導線100。在此，導線100可作為蝕刻中止層。吾人可明白藉由將縮窄開口340恰好延伸至覆蓋層130但不完全穿過覆蓋層130亦可達到導線100的曝露。在此，覆蓋層130可作為蝕刻中止層。雖然在這些實施例中導線100皆被覆蓋，但由於覆蓋層130為自身電性導電，所以導線100在縮窄開口340到達覆蓋層130時可呈現電性曝露。如圖5所示，在形成通孔400之後，可剝除光阻層310。在一些實施例中，此可包含晶圓清潔處理，例如氧電漿灰洗。
如圖6所示，在曝露導線100之後，將擴散阻障層600保形地形成在通孔400的側壁上，並且遍佈硬質遮罩層320的上表面(假使存在時)。在硬質遮罩層320不存在的情況下，形成擴散阻障層600以遍佈低介電常數層200的上表面。已在上述關於擴散阻障層120的說明中說明擴散阻障層600用之合適的材料與沉積方法。
吾人應注意到雖然通孔400的側壁在此顯示為平行，但蝕刻可產生具有稍微呈錐形(減少朝向導線100的寬度)的通孔400。在不同實施例中，如在與導線100之界面上所量測之通孔400的寬度可以係不大於130奈米(nm)、100nm、80nm、65nm、50nm、或32nm。
圖7至9A顯示以例如銅之導電材料填充通孔400的示範製程。在圖7中，銅層700被形成在通孔400內並且覆蓋低介電常數層200。吾人可首先藉由將銅無電電鍍在擴散阻障層600上，然後進行如美國專利申請案第11/514038號、第11/382906號、以及第11/427266號所述之電鍍銅(以上已說明每一個專利申請 案)，而形成此銅層。如圖8所示，吾人可將銅層700進行平坦化而回復至硬質遮罩層320(假使存在時)，或者回復至低介電常數層200。舉例而言，化學機械研磨(CMP，Chemical Mechanical Polishing)可用以進行銅層700的平坦化。平坦化會在通孔400內留下銅插塞800，並且同樣用以移除鄰接銅線100以電性隔離銅線100的擴散阻障層600。接著，如圖9A所示，覆蓋層900被選擇性地形成在銅插塞800的上方。覆蓋層900可藉由上述關於覆蓋層130的材料與方法加以形成。另外的介電層(無顯示)可形成在覆蓋層900的上方。
吾人可明白藉由縮窄開口330以形成通孔400，對於導線100上方之開口330的設置只要求較低的精密度。換言之，當產生更多窄小的通孔400時，產生的銅插塞800對於導線100會產生進一步的偏位，並且仍落在覆蓋層130上。對於具有60nm之關鍵尺寸(例如圖1之導線100的寬度)的導線100以及具有34nm之關鍵尺寸的銅插塞800而言，開口330的設置可側向地在任一方向以13nm加以改變。當通孔400可完全落在導線100上時可考慮從一些實施例消除介電阻障層115。
圖9A亦用以顯示本發明的示範配線結構905。配線結構905包含例如銅的導線910，藉由介電層915隔離鄰接的銅線(無顯示)。在一些實例中，導線910具有不大於60nm的關鍵尺寸。在一些實施例中，介電層915可包含低介電常數材料。配線結構905亦包含設置在導線910上方的覆蓋層920。覆蓋層920用的合適材料包含鈷以及上述鈷合金。配線結構905的一些實施例包含擴散阻障層925，其位於導線910與介電層915之間。在一些實施例中，擴散阻障層925包含氮化鉭、鉭、釕、銅、其合金、或其子層。
配線結構905更包含設置在介電層915上方的介電層930。在一些實施例中，介電層930亦可包含低介電常數材料。在一些實例中，介電阻障層935被設置在介電層915與930之間。介電阻障層935可包含例如碳化矽、氮化矽、或矽氮化碳。配線結構 905亦能夠可選擇地包含設置在介電層930上方的介電阻障層940。介電阻障層940用的合適材料亦包含碳化矽、氮化矽、以及矽氮化碳。
配線結構905更包含導電通孔(在此範例中亦稱為銅插塞800)，此通孔設置成穿過介電層930以及覆蓋層920。在包含介電阻障層940的實施例中，此導電通孔亦設置成穿過介電阻障層940。此導電通孔可包含例如銅的導電材料，並且在一些實施例中，可包含如導線910的相同材料。配線結構905亦包含設置在導電通孔上方的覆蓋層(在此亦稱為覆蓋層900)。
配線結構905的一些實施例亦包含位於導電通孔與介電層930之間的擴散阻障層945。擴散阻障層945亦可被設置在導電通孔與導線910之間。在一些實施例中，擴散阻障層945包含氮化鉭、鉭、釕、銅、其合金、或其多重層。
圖9B顯示本發明之另一示範配線結構950。在配線結構950中，省略配線結構905(圖9A)的介電阻障層935、940，而造成較低的整體介電常數。吾人可明白另外的實施例可僅包含介電阻障層935、940其中之一，而省略另一個。
吾人可明白在配線結構905(圖9A)以及950(圖9B)中，導電通孔可如同顯示設置成穿過覆蓋層920、可部份設置成穿過覆蓋層920、或者可僅延伸至覆蓋層920。雖然覆蓋層920的材料電阻可高於導電通孔以及導線910的材料電阻，但覆蓋層920可以係非常薄，增加的電阻係可忽略。同樣地，吾人可瞭解在配線結構905與950兩者中的擴散阻障層945較佳係由具有良好導電性的材料所形成，以降低整體通孔電阻率。
圖10至圖14顯示本發明關於形成雙鑲嵌配線結構的另一示範方法。於圖10中，在藉由將通孔400延伸至導線100而曝露導線100之後(如圖5)，再次將低介電常數層200(以及硬質遮罩層320，若存在時)遮蔽並且進行蝕刻，以形成與通孔400對準的溝渠1000，此可使用例如「通孔先」或「溝渠先」之熟習本項技藝 者所知悉的製程順序加以達成。在圖11中，擴散阻障層1100被形成在通孔400以及溝渠1000的側壁上，並且遍佈硬質遮罩層320的上表面(假使存在時)，或遍佈低介電常數層200的上表面。擴散阻障層1100可由上述關於擴散阻障層600的材料以及方法加以形成。
如圖12所示，然後例如藉由上述關於銅層700(圖7)的方法以銅層1200填充通孔400以及溝渠1000。如圖13所示，例如藉由化學機械研磨將銅層1200進行平坦化，而移除溝渠1000之間的擴散阻障層1100，以形成導線1300以及導電通孔1310，此導電通孔可使導線100與導線1300產生電性連接。接著，如圖14所示，覆蓋層1400被選擇性地形成在導線1300的上方。覆蓋層1400可藉由例如上述關於覆蓋層900(圖9)的材料與方法加以形成。
圖14亦用以顯示本發明的示範配線結構1410。圖15顯示本發明的又另一示範配線結構1500。在配線結構1500中，已省略配線結構1410(圖14)的介電阻障層。吾人可明白另外的實施例可僅包含介電阻障層其中之一而省略另一個。同樣地，如上述關於圖9A與9B，導電通孔1310可被設置於覆蓋層、部份地穿過覆蓋層、或完全穿過覆蓋層而在導線100的上方。
在上述說明書中，本發明參考其特定實施例而被加以說明，但熟習本項技藝者可瞭解本發明並不界定於此。上述發明的各種特徵與實施樣態可個別或聯合地使用。又，在不離開本說明書之較廣精神與範圍的情況下，本發明可用於超出在此所述之任何數量的環境以及應用。因此，本說明書及圖式應被視為說明而非界定。
100‧‧‧導線
110‧‧‧介電層
115‧‧‧介電阻障層
120‧‧‧擴散阻障層
130‧‧‧覆蓋層
200‧‧‧低介電常數層
300‧‧‧遮罩層
310‧‧‧光阻層
320‧‧‧硬質遮罩層
330‧‧‧開口
340‧‧‧開口
350‧‧‧保形沉積層
400‧‧‧通孔
600‧‧‧擴散阻障層
700‧‧‧銅層
800‧‧‧銅插塞
900‧‧‧覆蓋層
905‧‧‧配線結構
910‧‧‧導線
915‧‧‧介電層
920‧‧‧覆蓋層
925‧‧‧擴散阻障層
930‧‧‧介電層
935‧‧‧介電阻障層
940‧‧‧介電阻障層
945‧‧‧擴散阻障層
950‧‧‧配線結構
1000‧‧‧溝渠
1100‧‧‧擴散阻障層
1300‧‧‧導線
1310‧‧‧導電通孔
1400‧‧‧覆蓋層
1410‧‧‧配線結構
1500‧‧‧配線結構
圖1至圖9A係依照本發明之示範實施例之在製造連續階段之配線結構的橫剖面圖； 圖9B係依照本發明之另一示範實施例之配線結構的橫剖面圖；圖10至圖14係依照本發明之另一示範實施例之在製造連續階段之配線結構的橫剖面圖；及圖15係依照本發明之又另一示範實施例之配線結構的橫剖面圖。
800‧‧‧銅插塞
900‧‧‧覆蓋層
905‧‧‧配線結構
910‧‧‧導線
915‧‧‧介電層
920‧‧‧覆蓋層
925‧‧‧擴散阻障層
930‧‧‧介電層
935‧‧‧介電阻障層
940‧‧‧介電阻障層
945‧‧‧擴散阻障層

Claims (43)

  1. 一種製造配線結構的方法，包含：形成一導線；在該導線的上方選擇性地形成一第一覆蓋層；在該第一覆蓋層的上方形成一低介電常數層；使該導線曝露，包含：在該低介電常數層的上方形成具有一開口的一遮罩層；縮窄該遮罩層中的該開口；及藉由將該縮窄開口延伸穿過該低介電常數層而至少到達該第一覆蓋層，以形成一通孔；將一第一擴散阻障層形成在該通孔的側壁上；及以一第一導電材料填充該通孔。
  2. 如申請專利範圍第1項之製造配線結構的方法，其中形成該導線的步驟包含：形成一介電層；在該介電層中界定一第一溝渠；及以一第二導電材料填充該第一溝渠。
  3. 如申請專利範圍第2項之製造配線結構的方法，其中形成該介電層的步驟包含沉積一有機矽酸鹽玻璃。
  4. 如申請專利範圍第2項之製造配線結構的方法，其中形成該導線的步驟包含形成一第二擴散阻障層於該第一溝渠內。
  5. 如申請專利範圍第1項之製造配線結構的方法，更包含在該低介電常數層以及該第一覆蓋層的上方形成一介電阻障層；以及形成該通孔的步驟包含將該縮窄開口延伸穿過該介電阻障層。
  6. 如申請專利範圍第5項之製造配線結構的方法，其中形成該介電阻障層的步驟包含沉積碳化矽、氮化矽、或矽氮化碳。
  7. 如申請專利範圍第1項之製造配線結構的方法，其中形成該通孔的步驟包含將該縮窄開口延伸穿過該第一覆蓋層而到達該導線。
  8. 如申請專利範圍第1項之製造配線結構的方法，其中形成該第一覆蓋層的步驟包含鈷或鈷合金的無電電鍍。
  9. 如申請專利範圍第1項之製造配線結構的方法，其中形成該低介電常數層的步驟包含沉積一有機矽酸鹽玻璃。
  10. 如申請專利範圍第1項之製造配線結構的方法，其中形成該遮罩層的步驟包含沉積一光阻層並且在該光阻層中形成該開口。
  11. 如申請專利範圍第10項之製造配線結構的方法，其中形成該遮罩層的步驟包含在形成該光阻層之前形成一硬質遮罩層。
  12. 如申請專利範圍第1項之製造配線結構的方法，其中縮窄該開口的步驟包含在該開口的側壁上形成一保形沉積層。
  13. 如申請專利範圍第12項之製造配線結構的方法，其中形成該保形沉積層的步驟包含循環進行沉積與蝕刻。
  14. 如申請專利範圍第1項之製造配線結構的方法，其中形成該第一擴散阻障層的步驟包含釕的原子層沉積。
  15. 如申請專利範圍第1項之製造配線結構的方法，其中形成該第 一擴散阻障層的步驟包含鉭的原子層沉積。
  16. 如申請專利範圍第1項之製造配線結構的方法，其中形成該第一擴散阻障層的步驟包含釕的超臨界CO2 沉積。
  17. 如申請專利範圍第1項之製造配線結構的方法，其中形成該第一擴散阻障層的步驟包含鉭的超臨界CO2 沉積。
  18. 如申請專利範圍第1項之製造配線結構的方法，其中形成該第一擴散阻障層的步驟包含藉由選自化學氣相沉積法、電漿增強化學氣相沉積法、以及電漿增強原子層沉積法所組成之群組中的一方法沉積一金屬。
  19. 如申請專利範圍第1項之製造配線結構的方法，更包含在形成該通孔之後並且在形成該第一擴散阻障層之前，在該低介電常數層中形成一第二溝渠，該溝渠與該通孔對準。
  20. 如申請專利範圍第19項之製造配線結構的方法，其中在該通孔之側壁上形成該第一擴散阻障層的步驟包含在該第二溝渠的側壁上形成該第一擴散阻障層。
  21. 如申請專利範圍第19項之製造配線結構的方法，其中以該第一導電材料填充該通孔的步驟包含以銅填充該第二溝渠。
  22. 如申請專利範圍第1項之製造配線結構的方法，更包含在該通孔的上方選擇性地形成一第二覆蓋層。
  23. 一種配線結構，包含：一導線，具有不大於60nm的關鍵尺寸； 一第一介電層，設置在該導線的上方；一第一覆蓋層，設置在該第一介電層與該導線之間，並且選擇性地設置在該導線的上方；一導電通孔，設置成穿過該第一介電層並且至少到達該第一覆蓋層；及一擴散阻障層，設置在該導電通孔與該第一介電層之間。
  24. 如申請專利範圍第23項之配線結構，其中該第一覆蓋層包含鈷。
  25. 如申請專利範圍第23項之配線結構，其中該擴散阻障層包含釕。
  26. 如申請專利範圍第23項之配線結構，其中該擴散阻障層包含鉭。
  27. 如申請專利範圍第23項之配線結構，更包含設置在該導線周圍的一第二介電層。
  28. 如申請專利範圍第27項之配線結構，更包含設置在該第一與該第二介電層之間的一介電阻障層。
  29. 如申請專利範圍第23項之配線結構，更包含設置在該第一介電層上方的一介電阻障層，該導電通孔設置成穿過該介電阻障層。
  30. 如申請專利範圍第29項之配線結構，其中該介電阻障層包含碳化矽、氮化矽、或矽氮化碳。
  31. 如申請專利範圍第23項之配線結構，更包含設置在該導電通 孔上方的一第二覆蓋層。
  32. 一種配線結構，包含：一第一介電層；一第一導線，設置在該第一介電層內；一第二介電層，設置在該第一導線的上方並且與該第一介電層接觸；一第一覆蓋層，設置在該第二介電層與該第一導線之間；一導電通孔，設置成穿過該第二介電層並且至少到達該第一覆蓋層；及一第一擴散阻障層，設置在該導電通孔與該第二介電層之間。
  33. 如申請專利範圍第32項之配線結構，更包含設置在該第一導線與該第一介電層之間的一第二擴散阻障層。
  34. 如申請專利範圍第32項之配線結構，其中該第一擴散阻障層包含釕。
  35. 如申請專利範圍第32項之配線結構，其中該第一擴散阻障層包含鉭。
  36. 如申請專利範圍第32項之配線結構，更包含設置在該第二介電層內的一第二導線，於其中該導電通孔與該第二導線接觸。
  37. 如申請專利範圍第36項之配線結構，更包含選擇性地設置在該第二導線上方的一第二覆蓋層。
  38. 如申請專利範圍第32項之配線結構，其中該導電通孔設置成穿過該第一覆蓋層並且到達該第一導線。
  39. 一種製造配線結構的方法，包含：在一介電層中形成一第一導線；在該第一導線的上方選擇性地形成一第一覆蓋層；在該第一覆蓋層的上方形成一低介電常數層，並且使該低介電常數層與該介電層接觸；使該導線曝露，包含：在該低介電常數層的上方形成具有一開口的一遮罩層；縮窄該遮罩層中的該開口；及藉由將該縮窄開口延伸穿過該低介電常數層而至少到達該第一覆蓋層，以形成一通孔；在該通孔的側壁上形成一第一擴散阻障層；及以一第一導電材料填充該通孔。
  40. 如申請專利範圍第39項之製造配線結構的方法，其中將該縮窄開口延伸至少到達該第一覆蓋層的步驟包含將該縮窄開口延伸穿過該第一覆蓋層並且到達該第一導線。
  41. 如申請專利範圍第39項之製造配線結構的方法，更包含在該低介電常數層中形成一第二導線。
  42. 如申請專利範圍第41項之製造配線結構的方法，更包含在該第二導線的上方選擇性地形成一第二覆蓋層。
  43. 如申請專利範圍第39項之製造配線結構的方法，其中在該介電層中形成該第一導線的步驟包含在該介電層中形成一第二擴散阻障層。
TW096150330A 2006-12-26 2007-12-26 降低後段製程配線結構之整體介電常數的處理整合系統 TWI423327B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US87727906P 2006-12-26 2006-12-26
US11/732,198 US7521358B2 (en) 2006-12-26 2007-04-02 Process integration scheme to lower overall dielectric constant in BEoL interconnect structures

Publications (2)

Publication Number Publication Date
TW200836259A TW200836259A (en) 2008-09-01
TWI423327B true TWI423327B (zh) 2014-01-11

Family

ID=39541670

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096150330A TWI423327B (zh) 2006-12-26 2007-12-26 降低後段製程配線結構之整體介電常數的處理整合系統

Country Status (6)

Country Link
US (2) US7521358B2 (zh)
KR (1) KR101433410B1 (zh)
CN (1) CN101617394B (zh)
SG (1) SG177912A1 (zh)
TW (1) TWI423327B (zh)
WO (1) WO2008085257A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8026605B2 (en) * 2006-12-14 2011-09-27 Lam Research Corporation Interconnect structure and method of manufacturing a damascene structure
US7521358B2 (en) * 2006-12-26 2009-04-21 Lam Research Corporation Process integration scheme to lower overall dielectric constant in BEoL interconnect structures
US8637396B2 (en) * 2008-12-01 2014-01-28 Air Products And Chemicals, Inc. Dielectric barrier deposition using oxygen containing precursor
KR20110000960A (ko) * 2009-06-29 2011-01-06 삼성전자주식회사 반도체 칩, 스택 모듈, 메모리 카드 및 그 제조 방법
US8241944B2 (en) 2010-07-02 2012-08-14 Micron Technology, Inc. Resistive RAM devices and methods
US8532796B2 (en) 2011-03-31 2013-09-10 Tokyo Electron Limited Contact processing using multi-input/multi-output (MIMO) models
CN103165514B (zh) * 2011-12-08 2015-07-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US9685404B2 (en) * 2012-01-11 2017-06-20 International Business Machines Corporation Back-end electrically programmable fuse
JP6128787B2 (ja) * 2012-09-28 2017-05-17 キヤノン株式会社 半導体装置
US8932911B2 (en) * 2013-02-27 2015-01-13 GlobalFoundries, Inc. Integrated circuits and methods for fabricating integrated circuits with capping layers between metal contacts and interconnects
DE102013107635B4 (de) * 2013-03-14 2020-10-29 Taiwan Semiconductor Mfg. Co., Ltd. Damaszenstruktur mit erster und zweiter Ätzstoppschicht sowie Verfahren zum Ausbilden einer Verbindungsstruktur
DE102013104464B4 (de) * 2013-03-15 2019-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiterstruktur
US10032712B2 (en) 2013-03-15 2018-07-24 Taiwan Semiconductor Manufacturing Company Limited Semiconductor structure
US9190321B2 (en) * 2013-04-08 2015-11-17 International Business Machines Corporation Self-forming embedded diffusion barriers
US9040421B2 (en) * 2013-05-03 2015-05-26 GlobalFoundries, Inc. Methods for fabricating integrated circuits with improved contact structures
US20150206798A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect Structure And Method of Forming
CN104795358B (zh) * 2015-04-13 2018-06-22 上海华力微电子有限公司 钴阻挡层的形成方法和金属互连工艺
US20180144973A1 (en) * 2016-11-01 2018-05-24 Applied Materials, Inc. Electromigration Improvement Using Tungsten For Selective Cobalt Deposition On Copper Surfaces
US10879120B2 (en) * 2016-11-28 2020-12-29 Taiwan Semiconductor Manufacturing Self aligned via and method for fabricating the same
KR102344320B1 (ko) * 2017-08-11 2021-12-28 삼성전자주식회사 더미 콘택을 갖는 반도체 소자
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
EP3880865A2 (en) * 2018-11-13 2021-09-22 Corning Incorporated 3d interposer with through glas vias-method of increasing adhesion between copper and class surfaces and articles therefrom
KR20210127188A (ko) 2019-02-21 2021-10-21 코닝 인코포레이티드 구리-금속화된 쓰루 홀을 갖는 유리 또는 유리 세라믹 물품 및 이를 제조하기 위한 공정
WO2021003224A1 (en) * 2019-07-03 2021-01-07 Lam Research Corporation Method for etching features using a targeted deposition for selective passivation

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613375A (ja) * 1989-12-13 1994-01-21 Intel Corp 超大規模集積装置の相互接続レベルを形成する方法
JPH11145625A (ja) * 1997-03-25 1999-05-28 Pcb Ltd エレクトロニック相互接続構造及びそれを製造するための方法
TW449818B (en) * 1999-03-19 2001-08-11 Toshiba Corp Semiconductor device and the manufacturing method thereof
JP2002043419A (ja) * 2000-07-24 2002-02-08 Nec Corp 半導体装置の製造方法及び半導体装置
TW494494B (en) * 2000-05-25 2002-07-11 Hitachi Ltd Semiconductor device and manufacturing method thereof
US20020152955A1 (en) * 1999-12-30 2002-10-24 Yezdi Dordi Apparatus and method for depositing an electroless solution
TW517310B (en) * 2000-06-27 2003-01-11 Sharp Kk A method of manufacturing semiconductor devices
TW200411771A (en) * 2002-07-30 2004-07-01 Sony Corp Method for manufacturing a semiconductor device
JP2004228580A (ja) * 2003-01-22 2004-08-12 Samsung Electronics Co Ltd 半導体装置及びその製造方法
US6864181B2 (en) * 2003-03-27 2005-03-08 Lam Research Corporation Method and apparatus to form a planarized Cu interconnect layer using electroless membrane deposition
US20050208760A1 (en) * 2003-07-31 2005-09-22 Advanced Micro Devices, Inc. Interconnects with a dielectric sealant layer
US20050241763A1 (en) * 2004-04-30 2005-11-03 Zhisong Huang Gas distribution system having fast gas switching capabilities
US20060108320A1 (en) * 2004-11-22 2006-05-25 Lazovsky David E Molecular self-assembly in substrate processing
US20060178002A1 (en) * 2005-02-05 2006-08-10 Samsung Electronics Co., Ltd. Methods for forming dual damascene wiring for semiconductor devices using protective via capping layer
US20060264033A1 (en) * 2005-04-11 2006-11-23 Olmen Jan V Dual damascene patterning method

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6824612B2 (en) * 2001-12-26 2004-11-30 Applied Materials, Inc. Electroless plating system
US8241701B2 (en) * 2005-08-31 2012-08-14 Lam Research Corporation Processes and systems for engineering a barrier surface for copper deposition
US7297190B1 (en) * 2006-06-28 2007-11-20 Lam Research Corporation Plating solutions for electroless deposition of copper
US7704367B2 (en) * 2004-06-28 2010-04-27 Lam Research Corporation Method and apparatus for plating semiconductor wafers
US7306662B2 (en) * 2006-05-11 2007-12-11 Lam Research Corporation Plating solution for electroless deposition of copper
US20070048447A1 (en) * 2005-08-31 2007-03-01 Alan Lee System and method for forming patterned copper lines through electroless copper plating
US7375033B2 (en) * 2003-11-14 2008-05-20 Micron Technology, Inc. Multi-layer interconnect with isolation layer
KR100588904B1 (ko) * 2003-12-31 2006-06-09 동부일렉트로닉스 주식회사 구리 배선 형성 방법
US7563348B2 (en) * 2004-06-28 2009-07-21 Lam Research Corporation Electroplating head and method for operating the same
US7259463B2 (en) * 2004-12-03 2007-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Damascene interconnect structure with cap layer
US20060134917A1 (en) * 2004-12-16 2006-06-22 Lam Research Corporation Reduction of etch mask feature critical dimensions
US8771804B2 (en) * 2005-08-31 2014-07-08 Lam Research Corporation Processes and systems for engineering a copper surface for selective metal deposition
US8747960B2 (en) * 2005-08-31 2014-06-10 Lam Research Corporation Processes and systems for engineering a silicon-type surface for selective metal deposition to form a metal silicide
DE102005046975A1 (de) * 2005-09-30 2007-04-05 Advanced Micro Devices, Inc., Sunnyvale Technik zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht
US7300868B2 (en) * 2006-03-30 2007-11-27 Sony Corporation Damascene interconnection having porous low k layer with a hard mask reduced in thickness
US7429533B2 (en) * 2006-05-10 2008-09-30 Lam Research Corporation Pitch reduction
US20080113508A1 (en) * 2006-11-13 2008-05-15 Akolkar Rohan N Method of fabricating metal interconnects using a sacrificial layer to protect seed layer prior to gap fill
US7521358B2 (en) 2006-12-26 2009-04-21 Lam Research Corporation Process integration scheme to lower overall dielectric constant in BEoL interconnect structures

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613375A (ja) * 1989-12-13 1994-01-21 Intel Corp 超大規模集積装置の相互接続レベルを形成する方法
JPH11145625A (ja) * 1997-03-25 1999-05-28 Pcb Ltd エレクトロニック相互接続構造及びそれを製造するための方法
TW449818B (en) * 1999-03-19 2001-08-11 Toshiba Corp Semiconductor device and the manufacturing method thereof
US20020152955A1 (en) * 1999-12-30 2002-10-24 Yezdi Dordi Apparatus and method for depositing an electroless solution
TW494494B (en) * 2000-05-25 2002-07-11 Hitachi Ltd Semiconductor device and manufacturing method thereof
TW517310B (en) * 2000-06-27 2003-01-11 Sharp Kk A method of manufacturing semiconductor devices
JP2002043419A (ja) * 2000-07-24 2002-02-08 Nec Corp 半導体装置の製造方法及び半導体装置
TW200411771A (en) * 2002-07-30 2004-07-01 Sony Corp Method for manufacturing a semiconductor device
JP2004228580A (ja) * 2003-01-22 2004-08-12 Samsung Electronics Co Ltd 半導体装置及びその製造方法
US6864181B2 (en) * 2003-03-27 2005-03-08 Lam Research Corporation Method and apparatus to form a planarized Cu interconnect layer using electroless membrane deposition
US20050208760A1 (en) * 2003-07-31 2005-09-22 Advanced Micro Devices, Inc. Interconnects with a dielectric sealant layer
US20050241763A1 (en) * 2004-04-30 2005-11-03 Zhisong Huang Gas distribution system having fast gas switching capabilities
US20060108320A1 (en) * 2004-11-22 2006-05-25 Lazovsky David E Molecular self-assembly in substrate processing
US20060178002A1 (en) * 2005-02-05 2006-08-10 Samsung Electronics Co., Ltd. Methods for forming dual damascene wiring for semiconductor devices using protective via capping layer
US20060264033A1 (en) * 2005-04-11 2006-11-23 Olmen Jan V Dual damascene patterning method

Also Published As

Publication number Publication date
US20090134520A1 (en) 2009-05-28
WO2008085257A1 (en) 2008-07-17
KR20090098905A (ko) 2009-09-17
SG177912A1 (en) 2012-02-28
US7521358B2 (en) 2009-04-21
US20080150138A1 (en) 2008-06-26
CN101617394B (zh) 2012-11-14
TW200836259A (en) 2008-09-01
US9076844B2 (en) 2015-07-07
KR101433410B1 (ko) 2014-08-26
CN101617394A (zh) 2009-12-30

Similar Documents

Publication Publication Date Title
TWI423327B (zh) 降低後段製程配線結構之整體介電常數的處理整合系統
US6821879B2 (en) Copper interconnect by immersion/electroless plating in dual damascene process
US7193327B2 (en) Barrier structure for semiconductor devices
TWI397149B (zh) 形成包括有具伸張應力之介電質蓋罩之介連接線的方法與結構
US20050153544A1 (en) Method of fabricating semiconductor device by forming diffusion barrier layer selectively and semiconductor device fabricated thereby
US8759975B2 (en) Approach for reducing copper line resistivity
US20120252206A1 (en) Process for damascene structure with reduced low-k damage
US9704740B2 (en) Semiconductor device having insulating layers containing oxygen and a barrier layer containing manganese
US7888262B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2009094378A (ja) 半導体装置及びその製造方法
KR20100080325A (ko) 전자 이동 저항성 비어-라인 배선 구조
US9875966B1 (en) Method and structure of forming low resistance interconnects
US8709906B2 (en) MIM capacitor and associated production method
CN113471139A (zh) 形成互连结构的方法
KR20050106504A (ko) 장벽-라이닝된 개구부를 갖는 반도체 소자 제조 방법
US10177030B2 (en) Cobalt contact and interconnect structures
CN1890795B (zh) 使用碳掺杂层和无碳氧化物层的双镶嵌工艺
US8008774B2 (en) Multi-layer metal wiring of semiconductor device preventing mutual metal diffusion between metal wirings and method for forming the same
JP2005129937A (ja) 低ｋ集積回路相互接続構造
US20060226549A1 (en) Semiconductor device and fabricating method thereof
US20050184288A1 (en) Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
CN112117259A (zh) 半导体器件及形成方法
KR100920040B1 (ko) 반도체 소자의 배선 및 그의 형성방법
KR20090034037A (ko) 반도체 소자의 금속배선 및 그의 형성방법