JPH0613375A

JPH0613375A - 超大規模集積装置の相互接続レベルを形成する方法

Info

Publication number: JPH0613375A
Application number: JP41011690A
Authority: JP
Inventors: Chiu H Ting; チユウ・エイチ・チン; Pei-Lin Pai; ペイーリン・パイ
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 1989-12-13
Filing date: 1990-12-13
Publication date: 1994-01-21

Abstract

(57)【要約】（修正有）【目的】超大型レベルの集積回路装置の相互接続レベ
ルを形成する方法。【構成】銅のような金属の相互接続チャネルへの選択
的無電解付着を用いる平らな相互接続を開示する。集積
回路ウエハーのような基板の表面に第１の誘電体層を付
着する。その後で、第１の誘電体層の上に第２の誘電体
層を付着する。次に、第２の誘電体層の上面にフォトレ
ジスト層を付着する。複合誘電体層にパターン化および
エッチングによりチャネルを形成する。相互接続チャネ
ルの底にシリコン原子を注入してから、金属層を第１の
誘電体層内のチャネルに選択的に無電解付着してチャネ
ルを埋め、相互接続レベルを形成する。この工程を繰り
返して次の相互接続レベルを形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は超大規模集積（ＶＬＳ
Ｉ）技術に関するものであり、とくにＶＬＳＩ装置にお
いて完全に平らな相互接続を形成する方法に関するもの
である。

【０００２】

【従来の技術】集積度が高くなり、装置の寸法が小さく
なるにつれて、ＶＬＳＩチップの性能が相互接続性能に
より限られてきた。たとえば、１ミクロンプロセス用の
ＶＬＳＩ技術は、材料と技術に対して、１ミクロン技術
よりほんのわずかだけ大きい２ミクロン技術の材料と技
術に対する制御をはるかに超える高い制御を要する。寸
法が半分になると、困難度は５〜１０倍にもなることが
ある。更に、相互接続層の数が増すと、相互接続特性に
対してはるかに厳しい要求が課される。

【０００３】装置が小型にされるにつれて、動作速度が
全体として向上し、部品密度が高くなり、電力密度は全
体として一定なままである。しかし、電流密度も高くな
る。この電流密度が高くなることが高密度の高性能装置
の制限特性であるのが一般的である。したがって、ＶＬ
ＳＩ技術で高密度の高性能装置を製造するためには、低
抵抗相互接続路が重要である。

【０００４】一般に、金属導体には電気移動により電流
密度の上限が課される。電気移動という用語は、電流の
作用の下における金属原子の輸送を一般に指す。電気移
動は電子による陽金属イオンへの運動量の移転によりひ
き起される。集積回路中の薄い金属導体を大きな電流が
流れると、ある領域に金属イオンがたまり、他の領域に
イオン欠乏部分が生ずる。このイオンの集積により隣接
する導体が短絡することがあり、イオン欠乏部分では回
路が開放される結果となることがある。電気移動による
導体の平均故障時間（ＭＴＦ）を、使用する金属導体に
関連する電流密度と活性化エネルギーに関連づけること
ができる。

【０００５】従来、集積回路における金属化および相互
接続線のためにアルミニウムおよびそれの合金が広く用
いられている。アルミニウムおよびそれの合金は低抵抗
率を有するから、これは低抵抗値という重要な要求を満
す。アルミニウムは二酸化シリコンにも良く付着する。

【０００６】しかし、接合が浅いＶＬＳＩにアルミニウ
ムを用いると、接合のスパイクおよび電気移動のような
問題をしばしばひき起す。実験的には、アルミニウムの
電気移動のための活性化エネルギーの値は約０．５ｅＶ
であることが決定されている。この活性化エネルギー
は、降伏効果または電気移動効果が観察される前に許容
できる電流密度の上限を定める。銅を含有させたり、耐
火性金属で導体を包み込んだり、または膜の付着中に酸
素を含ませるというようないくつかの技術を用いて電気
移動抵抗値を高くすることができる。しかし、金属化層
としてアルミニウムを用いる現在の技術の信頼性は全体
として低く、将来の応用のための十分に低い抵抗率の相
互接続経路を実現されることはない。それら２つの要因
は、より高密度の回路を得ることと、高速度の性能との
間に厳しい二律背反を生ずる。

【０００７】回路の構成寸法が技術の限界まで小さくさ
れるにつれて、相互接続経路の寄生容量および寄生抵抗
値のために、相互接続経路は動作周波数を通常低下させ
る。わずかに数種類の材料だけがアルミニウムよりも高
い電気的可能性と信頼性を提供できるだである。銅、金
および銀は自己拡散の活性化エネルギーが高いから、そ
れらの金属にはアルミニウムと同じ問題は起きない。相
互接続のために利用できるそれら３種類の金属のうち、
銀は容易に腐食される。その結果、ＶＬＳＩ技術の相互
接続要求のために銅と金が選択されることは当然であ
る。

【０００８】銅と金の膜が選択されることは当然である
が、それらの金属はパターン化が極めて困難である。ウ
ェットエッチングはパターンの忠実度を大きく損なうか
ら、ウェットエッチングはＶＬＳＩ技術には適合しな
い。他方、銅と金は現在のプラズマドライエッチング法
でエッチングすることが極めて困難である。

【０００９】銅の膜および金の膜の自己拡散活性化エネ
ルギーはアルミニウムのそれよりもかなり高いから、そ
れらの金属は、電気移動効果を生ずることなしに、アル
ミニウム膜よりもかなり高い電流密度で動作させること
ができる。電気移動に関連する現象はストレス移動の問
題である。ストレス移動においては、不働態膜または温
度サイクルのような外部ストレスの作用の下に、電流が
流れていなくとも、空所または突出部が形成される。銅
と金は、アルミニウムと比較して、ストレス移動に対す
る抵抗がはるかに高い。

【００１０】アルミニウム膜の電気移動の問題とストレ
ス移動の問題に加えて、ＶＬＳＩ回路の製造に用いられ
るほとんどの相互接続技術は、スパッタリング、蒸着ま
たは化学蒸着等の技術で金属膜を付着させる必要があ
る。膜が付着されたら、その膜をリソグラフィおよびエ
ッチングによりパターン化する。この方法には２つの大
きな欠点がある。第１に、パターン化された金属膜は表
面トポグラフィーを生じて、以後の付着作業およびリソ
グラフィー作業を複雑にする。第２に、付着およびエッ
チングが困難であるために、銅および金のような、低抵
抗率および高い電気移動抵抗値を示す膜は使用できな
い。

【００１１】

【発明が解決しようとする課題】したがって、求められ
ているものは、銅または金のような、高い電気移動抵抗
値と、高いストレス移動抵抗を示す金属を使用できるよ
うにすることに加えて、平らな形状構造をもたらす方法
である。

【００１２】

【課題を解決するための手段】本発明は、銅または金の
ような金属の選択的無電解付着を基にしたプレーナー相
互接続技術に関するものである。金属層の付着、パター
ン化およびエッチングにより金属化する従来のやり方
は、平らな表面を得るために多数の高度なプレーナー化
工程をウエハーに対して行う必要が通常ある。これは次
に付着する層のために平らな表面を提供するためのもの
である。したがって、本発明は別々のプレーナー化工程
の必要をなくすものである。更に、本発明は、パターン
の忠実性を損わずにパターン化することが現在は困難な
銅または金のような金属のウェットエッチングの問題と
ドライエッチングの問題を解決する。

【００１３】本発明は、銅または金を選択的かつ無電解
で相互接続チャネルとなるように付着することにより、
それらの困難を避けるものである。これによって、含ま
れる製造工程数を減少するばかりでなく、平らな表面を
得ることができる。さらに本発明は相互接続線のために
銅または金の使用を可能にする。銅と金は電気移動とス
トレス移動に対して高い抵抗を持つから、金属線の幅
と、相互接続線の間のスペースの幅との和を、超大規模
（ＶＬＳＩ）技術により求められるように大幅に減少で
きる。

【００１４】本発明は、個々の装置を製造した後で、ウ
エハーまたは他の装置の表面上に電気絶縁された誘電体
層を、相互接続線と金属間誘電体膜の希望の全厚さより
も厚い厚さに付着する。次に、周知の任意のプレーナー
法を用いてその第１の誘電体層を平らにする。そのプレ
ーナー法により平らな上面が得られ、相互接続線と金属
層間誘電体膜の希望の厚さに近い厚さの誘電体層が残さ
れる。次に、基板へ接続するために誘電体層に接触穴を
あける。接触穴すなわちスルーホールには、部分的また
は完全に詰め物をして希望の平坦性を得る。その後、マ
スク層として機能するより薄いフォトレジスト層を第１
の誘電体層の上に付着する。希望によっては、フォトレ
ジスト層の付着に先立って、前の誘電体層とは異なるマ
スキング誘電体層を付着できる。さらにフォトレジスト
層をパターン化し、誘電体膜をエッチングして相互接続
チヤネルを形成する。マスキング誘電体層が存在すると
きは、上側のフォトレジスト層を除去する周知の方法の
いずれかを再び用いて、上側のフォトレジスト層を除去
する。次に、シリコン原子またはパラジウム原子を、相
互接続チャネルの露出している底面に注入する。注入の
後で、フォトレジスト層またはマスキング誘電体層が除
去される。

【００１５】シリコン原子の注入に対して露出されてい
る相互接続チャネルの底の表面である修正された表面を
清浄にし、水洗いし、適切な活性化溶液により活性化し
た後で、銅または金を相互接続チャネルに選択的に無電
解付着する。付着速度は選択した特定の付着溶液に依存
する。チャネルを形成し、金属線の付着を容易にするた
めに相互接続チャネルの底にシリコン原子を注入する方
法、およびチャネルに金属を充填する方法を繰り返し
て、求められているのと同数の相互接続レベルを形成す
る。複雑なプレーナー化工程を行う必要なしに付加層の
形成を容易にするために、各層は平らな上面を有する。

【００１６】金属層を付着し、それからパターン化し、
エッチングする従来の方法は銅層または金層のような層
に対しては望ましくない。相互接続線の寸法を小さくす
るために現在のアルミニウム膜の特性である電流密度の
制限に釣り合わさなければならない。

【００１７】以下に、ＶＬＳＩ装置に相互接続を形成す
るのに銅または金の低抵抗率特性と、高い電気移動特性
とを有利に用いる完全に平らな金属化法を提供する発明
を説明する。本発明を完全に理解できるようにするため
に、以下の説明においては、特定の厚さのような特定の
事項の詳細について多数く述べてある。しかし、そのよ
うな特定の詳細事項なしに本発明を実施できることが当
業者には明らかであろう。その他の場合には、本発明を
不必要に詳しく説明して本発明をあいまいにしないよう
にするために、周知の工程は説明しない。

【００１８】まず、図１〜４を参照して、相互接続線用
の単一レベル金属化を行う従来の方法を説明する。この
方法が基板１００の上に相互接続レベルを形成するもの
としていくつかの図に示されている。基板１００として
はシリコンウエハーを用いることができる。そのウエハ
ーの上には導線すなわち相互接続により相互に接続され
る多数のＶＬＳＩ部品が形成される。図６に示すよう
に、基板１００は平らでない表面１０１を有する。この
平でない表面には回路装置（図示せず）が形成され、そ
の回路装置の上に二酸化シリコン層１０２が付着され
る。たとえば、二酸化シリコン層１０２は周知の化学蒸
着法を用いて付着できる。この層１０２は、形成すべき
相互接続線の希望の厚さよりわずかに厚く付着される。
次に、層１０２を処理して所定の厚さの平らな上面１０
５を得る。その後で、二酸化シリコン層１０２の上に窒
化シリコン層１０３を付着する。この層１０３は後で行
うイオン注入用のマスクとして機能する。

【００１９】層１０３の上面にフォトレジスト層１０４
を形成する。従来の技術を用いてフォトレジスト層１０
４を露光および現像して、開口部１０６，１０７のよう
な開口部を形成する。開口部１０６と１０７は次のエッ
チング工程において層１０２と１０３を除去する区域を
定める。フォトレジスト層１０４は、反応イオンエッチ
ング剤で行うことができるエッチング工程用のマスクと
して機能する。このエッチング工程が矢印１１０で線図
的に示されている。

【００２０】エッチング工程が終って、フォトレジスト
層１０４を図７に示すように除去した後で、層１０２と
１０３内に相互接続チャネル１２０と１２２を形成す
る。図示のように、相互接続チャネル１２０と１３０は
層１０３を貫通して、および層１０２の中に部分的に入
りこんで形成される。層１０２内のチャネル１２０と１
３０は、相互接続線の厚さに希望される深さまで形成す
る。

【００２１】図８に示すように、フォトレジスト層１０
４を除去した後で、二酸化シリコン層１０２と窒化シリ
コン層１０３との露出面にシリコン原子を注入する。層
１０３の上部にシリコン注入層１３０を形成し、かつチ
ャネル１２０と１２２の底の層１０２の露出面にシリコ
ン注入層１３１を形成する。シリコンイオン注入が矢印
１３４により線図的に示されている。典型的には、注入
エネルギーは、次の工程の種まきを容易にするために十
分なドーズで４０ＫｅＶ以下である。

【００２２】シリコンの注入後に、窒化シリコン層１０
３をシリコン注入層１３０とともに選択的に除去する。
層１０３と１３０の除去後に、タングステン膜を選択的
に付着してチャネル１２０と１２２を埋める。タングス
テンは注入されていない酸化物に核を形成しないから、
タングステンの選択的化学蒸着が用いられる。その結
果、それは上面１０５へは付着しない。付着が続けられ
ると、チャネル１２０と１２２は上面１０５のレベルま
で埋められるから平らな表面と相互接続線が形成され
る。

【００２３】

【実施例】図１〜４に示されている本発明の初めの４つ
の工程は図６〜９に示されている従来技術の工程に類似
する。相互接続レベルの形成前に基板２００を処理す
る。基板２００に厚い誘電体層２０２を付着する。この
誘電体層２０２の厚さは、希望の金属間誘電体層の厚さ
と、金属層の厚さとの和である。第１の誘電体層２０２
は単一層、たとえば二酸化シリコン層とすることもでき
れば、いくつかの異なる層で構成することもできる。

【００２４】マスキング層２０４を誘電体層２０３の上
に付着し、かつパターン化する。これらの作業は周知の
付着法およびパターン化法で行う。マスキング層２０
４、たとえばフォトレジスト層、は単一のフォトレジス
ト層で構成でき、または窒化シリコンのような他の無機
層の上のフォトレジストの複合層で構成できる。この実
施例のこの工程で用いられるマスクは一定の金属マスク
の逆であり、金属膜のパターンがマスキング層から除去
される。

【００２５】図２に示すように、マスクパターンと呼ば
れる相互接続チャネル２２０と２２２を通じて、周知の
ドライエッチング法またはウェットエッチング法によ
り、誘電体膜２０３，２０２までエッチングする。相互
接続チャネル２２０，２２２は、相互接続線２４０と２
４２の間の間隔を２ミクロンまたはそれ以下の範囲にで
きる。

【００２６】エッチングされる誘電体膜２０２の量は金
属相互接続線の希望の厚さである。エッチング工程が図
１に矢印２１０により示されている。したがって、相互
接続線の下側に残されている誘電体層２０２′は希望の
金属間誘電体厚さを有する。

【００２７】チャネル２２０と２３０が形成されると、
チャネルの底における露出面とフォトレジスト層２０４
にシリコンイオンを注入する。この注入工程が矢印２３
４で線図的に示されている。典型的な注入法は、付着法
を容易にするために十分なドーズに対して４０ＫｅＶの
エネルギーを用いる。好適な実施例においては、シリコ
ンイオンのドーズは約８×１０¹⁶／cm² である。しか
し、より高いドーズと、より低いエネルギーとの少なく
とも一方を採用することもでき、その場合でも本発明の
要旨範囲内である。更に、別の実施例においては、チャ
ネル２２０と２２２の底の表面が修正されて、選択的な
無電解金属付着を促進するように、シリコンイオンの代
わりにパラジウム、銅、金、または銀のイオンを注入で
きる。このイオン注入は、好適な実施例または別の実施
例においては、図７に示すように、エッチングされた相
互接続チャネルの底面２３１を修正する。露出面２３１
を修正すると、反応性触媒面を設けることによって、選
択的金属付着が開始される。

【００２８】イオン注入の後で、周知のフォトレジスト
除去法を用いてフォトレジスト層２０４を除去し、ウエ
ハー１０の上面２０５を露出状態のまま残す。フォトレ
ジスト層２０４がフォトレジストと、窒化シリコンのよ
うな無機物層との組合わせで構成される場合には、従来
の周知方法のいずれかを用いて両方の層を同時に除去す
る。図４に示すようにフォトレジスト層２０４を除去し
て銅または金の層を無電解で付着し、金属相互接続線２
４０と２４２を形成する。選択的な無電解付着法では、
誘電体層２０３の一定の修正されない表面上に銅または
金の層は付着しない。

【００２９】この製造法が図４に示す点まで進むと、選
択的な無電解付着法が下記の順序で進むのが普通であ
る。工程番号工程時間１湿らす１分２洗浄２０〜６０秒３水洗い１分４活性化３０秒５水洗い２分６付着可変７水洗い２分

【００３０】まず、ウエハー１０を超純水浴中に浸し、
超音波で振動を加えて表面を良く湿らす。この工程によ
り、小さいパターン内に捕らえられている空気を逃すこ
とができる。次に洗浄工程またはエッチング工程により
誘電体層の一部を除去して、シリコン注入のピークに露
出させると同時に、表面をきれいにする。好適な実施例
においては、典型的な洗浄液は脱イオン（ＤＩ）水とＨ
Ｆを約９対１の比で含む。しかし、ＤＩ水とＨＦの比は
５対１から５０対１の範囲にできる。次に、ウエハー１
０をＤＩ水中で洗って残留酸を除去する。ウエハー１０
を洗浄し、水洗いした後で、金属を一層効率良く付着す
るために、修正された表面を活性化する。注入ドーズが
十分に高ければ、この活性化工程は不必要なことがあ
る。下記の活性化溶液はシリコン（Ｓｉ）原子のいくら
かをパラジウム（Ｐｄ）原子で置換する。その理由は、
Ｐｄ原子はＳｉ原子よりも、銅（Ｃｕ）付着のために触
媒的に一層よく反応するからである。

【００３１】典型的な活性化溶液を挙げれば次の通りで
ある。ＰｄＣｌ₂ ０．００１モル／リットル，ＨＣｌ０．００４モル／リットル，酢酸８．３モル／リットル，ＨＦ０．１３モル／リットル，

【００３２】表面２３１を活性化し、次に洗浄した後
で、ウエハー１０を銅付着溶液中に浸す。付着時間は相
互接続線の希望の厚さと付着速度により決定される。好
適な実施例で用いられる付着溶液の例を下に示す。ＣｕＳＯ₄５Ｈ₂Ｏ７ｇ／リットル，ナトリウムＥＤＴＡ３０ｇ／リットル，ＮａＯＨ１０ｇ／リットル，ＫＣＮ０．２ｍｇ／リット
ル，ＣＨ₂Ｏ１０ｍｌ／リットル，ガファック（Gafac）RE610 ３ｇ／リットル，ＮＨ₄Ｆ／ＨＦ３ｇ／リットル，最終ｐＨ＞１２．５，注：ガファック（Ｇafac）ＲＥ６１０は、表面の湿りを
改善するために用いられる界面活性剤であって、ガファ
ック社（Ｇafac Ｃompany ）の商標である。好適な実施例の上記付着溶液を用いると、７０℃におけ
る付着速度は１時間当り約１．２ミクロンである。相互
接続チャネル２２０と２２２が完全に埋められて、ウエ
ハー１０の上面と同一レベルの平らな上面を形成した後
で、ウエハー１０を最後に水洗いする。

【００３３】好適な実施例は金属相互接続線のための付
着膜として銅を用いるが、金（Ａｕ）を用いる別の付着
溶液も使用できる。別の実施例で用いる金付着溶液の例
を下に示す。ＫＡｕ（ＣＮ）₂ ５ｇ／リットル，ＫＣＮ１３ｇ／リットル，ＫＯＨｐＨ調整用，ＫＢＨ₄ １０ｇ／リットル，最終的なｐＨ＞１３金は高いが、腐食環境に対して抵抗性が高い。さらに、
前記のように、金は銅と同様に自己拡散活性エネルギー
は０．８５〜１．０ｅＶの範囲である。銅と同様に、金
は、電気移動効果を引き起こすことなしに、従来のアル
ミニウムまたはアルミニウム合金よりもかなり高い電流
密度で動作できる。

【００３４】

【発明の効果】本発明方法により、アルミニウムよりも
高い自己拡散活性化エネルギーを有する銅または金を使
用できるから、電気移動およびストレス移動の問題は小
さくなる。さらに、選択的無電解付着法により、パター
ンの忠実度を維持しながらウェットエッチングまたはド
ライエッチングを満足に行うことができない銅または金
をエッチングする必要はなくなる。

【００３５】したがって、本発明の方法は数多くの望ま
しい特徴を有する。第１に、金属層のパターン化とエッ
チングはもはや不要である。第２に、各レベルの相互接
続の形成後はウエハーの表面は完全に平らである。更
に、銅または金を用いた相互接続線の抵抗値が極めて低
く、高密度の電流を流すことができる。両方の特徴はＶ
ＬＳＩの製造のために望ましいから、本発明の方法と構
造は従来技術の諸問題を克服するものである。

【００３６】超高密度ＶＬＳＩ装置の時代において、本
発明ははるかに多くの需要がある回路要求に応え、本発
明の方法は従来の相互接続処理の改良した代替技術を提
供できる。

【図面の簡単な説明】

【図１】〜

【図５】本発明を用いて相互接続チャネルをパターン化
し、銅または金をチャネル内に付着する製造工程を示す
断面図。

【図６】〜

【図９】相互接続チャネルのパターン化する従来の技術
を示す断面図。

【符号の説明】

２００基板２０２誘電体層２０３誘電体層２０４マスキング層２２０相互接続チャネル２２２相互接続チャネル２４０相互接続線２４２相互接続線

Claims

【特許請求の範囲】

【請求項１】超大規模集積（ＶＬＳＩ）のウエハーの
表面に、平らな上面を有する、第１の誘電体層を付着す
る工程と、マスク層として機能する第２の誘電体層を前記第１の誘
電体層の上に付着する工程と、前記マスク層をパターン化する工程と、前記第１の誘電体層と前記第２の誘電体層をエッチング
して、前記第１の誘電層内に少なくとも１つの相互接続
チャネルを生ずる工程と、前記第１の層の相互接続チャネルの露出した底の表面に
イオンを注入する工程と、前記マスク層を除去する工程と、前記相互接続チャネル内に金属を選択的に付着して、前
記第１の誘電体層の前記平らな表面のレベルまで前記チ
ャネルを充して、金属相互接続線を形成する工程と、を備える超大規模集積回路の相互接続レベルを形成する
方法。
【請求項２】第１の誘電体層を表面で基板上に付着す
る工程と、前記第１の誘電体層を平らにする工程と、第２の誘電体層を付着する工程と、この第２の誘電体層の上にフォトレジスト層を付着する
工程と、前記第１の誘電体層と前記第２の誘電体層をエッチング
して、前記第１の誘電体層中に複数の相互接続チャネル
を生じる工程と、前記相互接続チャネルの露出された底面に原子を注入す
る工程と、前記フォトレジスト層と前記第２の誘電体層を除去する
工程と、前記相互接続チャネル内に金属を選択的に付着して、前
記第１の誘電体層の前記平らな上面のレベルまで前記チ
ャネルを充す工程と、を備え、超大規模集積（ＶＬＳＩ）装置の完全に平らな
相互接続線を形成する方法。
【請求項３】基板上に第１の誘電体層を化学的蒸着に
より付着する工程と、前記第１の誘電体層を平らにする工程と、前記第１の誘電体層の上にフォトレジスト層を付着する
工程と、逆金属マスクで前記フォトレジスト層をマスキングする
工程と、前記第１の誘電体層と前記第２の誘電体層をエッチング
して、前記第１の誘電体層の内部に、底面が露出した複
数の相互接続チャネルを生じる工程と、前記相互接続チャネルの前記露出面にイオンを注入する
工程と、前記フォトレジスト層を除去する工程と、前記相互接続チャネル内に金属を選択的に付着して、前
記チャネルを前記第１の誘電体層の前記平らな表面のレ
ベルまで前記チャネルを充す工程と、を備える、超大規模集積（ＶＬＳＩ）装置の完全に平ら
な相互接続線を形成する改良した方法。