JP6857750B2 - Ｔｆｔ基板の製造方法 - Google Patents

Ｔｆｔ基板の製造方法 Download PDF

Info

Publication number
JP6857750B2
JP6857750B2 JP2019562541A JP2019562541A JP6857750B2 JP 6857750 B2 JP6857750 B2 JP 6857750B2 JP 2019562541 A JP2019562541 A JP 2019562541A JP 2019562541 A JP2019562541 A JP 2019562541A JP 6857750 B2 JP6857750 B2 JP 6857750B2
Authority
JP
Japan
Prior art keywords
layer
graphene
insulating layer
tft substrate
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019562541A
Other languages
English (en)
Other versions
JP2020520119A (ja
Inventor
慧 夏
慧 夏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Publication of JP2020520119A publication Critical patent/JP2020520119A/ja
Application granted granted Critical
Publication of JP6857750B2 publication Critical patent/JP6857750B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/044—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明はディスプレイ技術の分野に関するものであり、特にＴＦＴ基板の製造方法に関するものである。
アクティブマトリクスディスプレイ技術において、各々のピクセルはその背後に集積されている薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）によって駆動されるため、高速、高輝度、高コントラストのスクリーン表示効果を実現することができる。一般的なＴＦＴは通常、ゲート電極／ソース電極／ドレイン電極（Ｇａｔｅ／Ｓｏｕｒｃｅ／Ｄｒａｉｎ）の３つの電極と、絶縁層と、半導体層とで構成されている。
グラフェンは現在、世界で最も薄く、硬いナノ材料として知られており、優れた導電調整特性、機械的特性及び熱伝導特性を有するため、今最も研究されているホットスポットの一つである。グラフェンは極めて薄く、且つ導電率が極めて高い新規な材料として、電子素子／トランジスタ中に応用され得る大いなる潜在性を有している。報告によると、グラフェン薄膜は極めて低いシート抵抗（＜１００Ω／□）を有する一方で、ドーピング後に広帯域の二次元絶縁材料を形成することもできる。これにより、一定の処理を施されたグラフェンは、ｎ型又はｐ型半導体の特性を形成することができるため、ディスプレイ業界におけるＴＦＴ部品に応用され得る。現在、大面積のグラフェンの調製に関して、比較的一般的に用いられ、且つ比較的性能のよいグラフェンが得られる技術としては、主に化学気相堆積法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、ＣＶＤ）がある。当該方法によってＴＦＴ部品を製造する工程は、以下の通りである。先ずＣＶＤ法により、銅／ニッケル等の金属ベース上にグラフェンを堆積させ、さらに金属ベースをエッチングすることでグラフェン薄膜が得られる。次に、ロールツーロール（Ｒｏｌｌ ｔｏ Ｒｏｌｌ）又はその他の方法により、所望する薄膜が既に堆積されたベース上に当該グラフェン薄膜を移すことで、ＴＦＴ部品が組み立てられる。当該方法は、長いサイクル時間、複雑な工程、且つ金属ベースの消耗が多く、高コスト等の欠点がある。
このため、グラフェンを含むＴＦＴ基板に対して、工程が簡単で、且つ低コストの製造方法を開発することは、重要な意義がある。
本発明の目的はＴＦＴ基板の製造方法を提供することであり、当該方法は、生産コストを削減し、工程を簡略化し、且つフォトマスク工程を減少させることができる。
上記の目的を達成するために、本発明のＴＦＴ基板の製造方法は、
金属箔片を提供し、前記金属箔片上にグラフェン薄膜を堆積させ、グラフェンのバンドギャップを変化させる方法によってグラフェン半導体活性層を得るステップＳ１と；
前記グラフェン半導体活性層上に無機物絶縁層を堆積により形成するステップＳ２と；
前記無機物絶縁層上に有機ベースを形成して一次構造を得るステップＳ３と；
前記ステップＳ３で得られた前記一次構造を上下方向において逆転させることで、前記有機ベースが最下層となり、前記金属箔片が最上層となり、１つのフォトマスクを用いたパターニング工程により前記金属箔片上にフォトレジスト層を形成するステップＳ４と；
前記フォトレジスト層を遮蔽層として、前記金属箔片に対してエッチングを施すことで、互いに離間したソース電極及びドレイン電極を得るステップＳ５と；
前記フォトレジスト層及び前記グラフェン半導体活性層上に有機絶縁層を形成し、前記有機絶縁層上に堆積によりゲート電極導電層を形成するステップＳ６と；
フォトレジスト剥離液を用いて前記フォトレジスト層を除去すると同時に、前記フォトレジスト層の除去に伴い、前記フォトレジスト層上の前記有機絶縁層及び前記ゲート電極導電層も除去され、残存した前記有機絶縁層によって、前記グラフェン半導体活性層上に位置し、且つ前記ソース電極と前記ドレイン電極との間に位置するゲート電極絶縁層が得られ、残存した前記ゲート電極導電層によって、前記ゲート電極絶縁層上に位置するゲート電極が得られるステップＳ７と、を含む。
前記金属箔片の材料は、銅又はニッケルである。
前記ステップＳ１において、グラフェンのバンドギャップを変化させる前記方法は化学ドーピング法であり、具体的には、前記グラフェン薄膜を堆積させるのと同時に化学ドーピングを行い、堆積した前記グラフェン薄膜がドープされたグラフェン薄膜となることで、前記グラフェン半導体活性層が得られ；或いは、
グラフェンのバンドギャップを変化させる前記方法はフォトリソグラフィであり、具体的には、前記グラフェン薄膜を堆積させた後、前記グラフェン薄膜を細い帯状に切断してグラフェンナノリボンとすることで、前記グラフェン半導体活性層が得られる。
前記ステップＳ１において、プラズマ化学気相堆積法を用いて前記グラフェン薄膜を堆積させ、堆積した前記グラフェン薄膜は単層グラフェン薄膜であり；
前記グラフェン半導体活性層のバンドギャップ値は、０．１ｅＶよりも大きい。
前記ステップＳ２において、化学気相堆積法を用いて前記無機物絶縁層を堆積により形成し、前記無機物絶縁層の材料は窒化ケイ素、二酸化ケイ素、酸化イットリウム（ＩＩＩ）又は二酸化ハフニウムである。
前記ステップＳ３において、溶液の塗布及び硬化により前記有機ベースを形成し、前記有機ベースの材料はポリジメチルシロキサンである。
前記ステップＳ５において、ウェットエッチング工程によって前記金属箔片に対してエッチングを行う。
前記ステップＳ６において、塗布工程により前記有機絶縁層を形成し、前記有機絶縁層の材料はポリメタクリル酸メチルである。
前記ステップＳ６において、物理気相堆積法を用いて前記ゲート電極導電層を堆積により形成し、前記ゲート電極導電層の材料は、アルミニウム、銅、又は酸化インジウムスズである。
補強ベースを提供し、前記有機ベースを溶融させた後に前記補強ベース上に付着させるステップＳ８をさらに含み；
前記補強ベースは、ガラス、ポリエチレンテレフタレートプラスチック、又はシリコンウェーハである。
本発明はＴＦＴ基板の製造方法をさらに提供し、当該方法は、
金属箔片を提供し、前記金属箔片上にグラフェン薄膜を堆積させ、グラフェンのバンドギャップを変化させる方法によってグラフェン半導体活性層を得るステップＳ１と；
前記グラフェン半導体活性層上に無機物絶縁層を堆積により形成するステップＳ２と；
前記無機物絶縁層上に有機ベースを形成して一次構造を得るステップＳ３と；
前記ステップＳ３で得られた前記一次構造を上下方向において逆転させることで、前記有機ベースが最下層となり、前記金属箔片が最上層となり、１つのフォトマスクを用いたパターニング工程により前記金属箔片上にフォトレジスト層を形成するステップＳ４と；
前記フォトレジスト層を遮蔽層として、前記金属箔片に対してエッチングを施すことで、互いに離間したソース電極及びドレイン電極を得るステップＳ５と；
前記フォトレジスト層及び前記グラフェン半導体活性層上に有機絶縁層を形成し、前記有機絶縁層上に堆積によりゲート電極導電層を形成するステップＳ６と；
フォトレジスト剥離液を用いて前記フォトレジスト層を除去すると同時に、前記フォトレジスト層の除去に伴い、前記フォトレジスト層上の前記有機絶縁層及び前記ゲート電極導電層も除去され、残存した前記有機絶縁層によって、前記グラフェン半導体活性層上に位置し、且つ前記ソース電極と前記ドレイン電極との間に位置するゲート電極絶縁層が得られ、残存した前記ゲート電極導電層によって、前記ゲート電極絶縁層上に位置するゲート電極が得られるステップＳ７と；を含み、
前記ステップＳ２において、化学気相堆積法を用いて前記無機物絶縁層を堆積により形成し、前記無機物絶縁層の材料は、窒化ケイ素、二酸化ケイ素、酸化イットリウム（ＩＩＩ）、又は二酸化ハフニウムであり；
前記ステップＳ３において、溶液の塗布及び硬化により前記有機ベースを形成し、前記有機ベースの材料はポリジメチルシロキサンである。
本発明の有益な効果は以下の通りである。本発明の提供するＴＦＴ基板の製造方法において、先ず金属箔片上にグラフェン薄膜を堆積させ、グラフェンのバンドギャップを変化させる方法によって、グラフェン半導体活性層が得られる。次に、グラフェン半導体活性層上に、無機物絶縁層及び有機ベースを順次形成し、上下方向において逆転させることによって、前記金属箔片が最上層となり、前記金属箔片上でパターニング工程を施すことでフォトレジスト層を形成する。さらに、前記フォトレジスト層を遮蔽層として前記金属箔片に対してエッチングを行なうことで、ソース電極及びドレイン電極が得られ、その後、前記フォトレジスト層及びグラフェン半導体活性層上に、有機絶縁層及びゲート電極導電層を順次形成する。最後に、フォトレジスト剥離液でフォトレジスト層を除去し、且つフォトレジスト層の除去に伴い、当該フォトレジスト層上の有機絶縁層及びゲート電極導電層も除去されるため、パターニングされたゲート電極絶縁層及びゲート電極が得られる。当該製造方法において、上下方向において逆転させることにより、グラフェン薄膜を堆積させるのに用いた金属箔片を、ソース電極及びドレイン電極を形成するための電極材料として再度利用することができ、コストの削減及び工程の簡略化の効果が達せられる。加えて、剥離（ｌｉｆｔ−ｏｆｆ）工程により、１つのフォトマスクのみの使用で、パターニングされたソース電極と、ドレイン電極と、ゲート電極とを得ることができる。
本発明の特徴及び技術内容をより理解するために、以下において、本発明の詳細な説明及び添付の図面を参照されたい。なお、添付の図面は参考及び説明に供するためのものにすぎず、本発明を限定するためのものではない。
以下において、図面と組み合わせて、本発明の具体的な実施形態を詳述することで、本発明の技術案及びその他の有益な効果を明らかにする。
添付の図面中、
本発明のＴＦＴ基板の製造方法に係るフロートチャート概略図である。 本発明のＴＦＴ基板の製造方法に係るステップＳ１の概略図である。 本発明のＴＦＴ基板の製造方法に係るステップＳ２の概略図である。 本発明のＴＦＴ基板の製造方法に係るステップＳ３の概略図である。 本発明のＴＦＴ基板の製造方法に係るステップＳ４の概略図である。 本発明のＴＦＴ基板の製造方法に係るステップＳ５の概略図である。 本発明のＴＦＴ基板の製造方法に係るステップＳ６の概略図である。 本発明のＴＦＴ基板の製造方法に係るステップＳ７の概略図である。 本発明のＴＦＴ基板の製造方法に係るステップＳ８の概略図である。
本発明で採用する技術的手段及びその効果についてさらに詳述するために、以下において、本発明の好ましい実施形態と添付の図面とを組み合わせた上で詳細に説明を行なう。
図１を参照されたい。本発明はＴＦＴ基板の製造方法を提供するものであり、当該製造方法は以下のステップを含む。
ステップＳ１：図２に示すように、金属箔片１００’を提供し、前記金属箔片１００’上にグラフェン薄膜を堆積させ、グラフェンのバンドギャップを変化させる方法によってグラフェン半導体活性層２００を得る。
具体的には、本発明において、前記金属箔片１００’の材料は、グラフェン薄膜を堆積によって形成するためのベース材料として用いてもよく、且つ後続で電極材料として用いることができるように導電性を有する必要もある。前記金属箔片１００’の材料としては、例えば、銅（Ｃｕ）又はニッケル（Ｎｉ）等の金属材料が挙げられる。
具体的には、前記ステップＳ１において、グラフェンのバンドギャップを変化させる前記方法は化学ドーピング法である。具体的には、グラフェン薄膜を堆積させるのと同時に化学ドーピングを行い、堆積したグラフェン薄膜がドープされたグラフェン薄膜となることで、グラフェン半導体活性層２００が得られ；或いは、
グラフェンのバンドギャップを変化させる前記方法はフォトリソグラフィである。具体的には、グラフェン薄膜を堆積させた後、グラフェン薄膜を細い帯状に切断してグラフェンナノリボン（ＧＮＲ）とすることで、グラフェン半導体活性層２００が得られる。
具体的には、前記ステップＳ１において、このように形成されたグラフェン半導体活性層２００のバンドギャップ値は、０．１ｅＶよりも大きい。
具体的には、前記ステップＳ１において、プラズマ化学気相堆積法（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、ＰＥＣＶＤ）を用いて前記グラフェン薄膜を堆積させ、このように堆積したグラフェン薄膜は好ましくは単層グラフェン薄膜であり、好ましくは５ｎｍより小さい膜厚を有する。
ステップＳ２：図３に示すように、前記グラフェン半導体活性層２００上に無機物絶縁層３００を堆積により形成することで、グラフェン半導体活性層２００に対し一定の絶縁保護作用が達せられ、後続で形成する有機ベースがグラフェン半導体活性層２００に影響を及ぼすのを阻止することができる。
具体的には、前記ステップＳ２において、化学気相堆積法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、ＣＶＤ）を用いて無機物絶縁層３００を堆積により形成し、前記無機物絶縁層３００の材料としては、窒化ケイ素（ＳｉＮｘ）、二酸化ケイ素（ＳｉＯ２）、酸化イットリウム（ＩＩＩ）、又は二酸化ハフニウム（ＨｆＯ２）等の無機材料が挙げられる。
ステップＳ３：図４に示すように、前記無機物絶縁層３００上に有機ベース４００を形成して一次構造を得る。
具体的には、前記ステップＳ３において、溶液の塗布及び硬化により前記有機ベース４００を形成し、前記有機ベース４００の材料はポリジメチルシロキサン（ＰＤＭＳ）であってもよい。
ステップＳ４：図５に示すように、前記ステップＳ３で得られた一次構造を上下方向において逆転させることで、有機ベース４００が最下層となり、金属箔片１００’が最上層となり、１つのフォトマスクを用いたパターニング工程により前記金属箔片１００’上にフォトレジスト（ＰＲ）層５００を形成する。
具体的には、前記ステップＳ４において、前記パターニング工程は具体的に順次行なわれる、塗布ステップと、露光ステップと、現像ステップとを含む。
ステップＳ５：図６に示すように、前記フォトレジスト層５００を遮蔽層として、前記金属箔片１００’に対してエッチングを施すことで、互いに離間したソース電極１１０及びドレイン電極１２０を得る。
具体的には、前記ステップＳ５において、ウェットエッチング工程によって前記金属箔片１００’に対してエッチングを行う。
ステップＳ６：図７に示すように、前記フォトレジスト層５００及びグラフェン半導体活性層２００上に有機絶縁層６００’を形成し、前記有機絶縁層６００’上に堆積によりゲート電極導電層７００’を形成する。
具体的には、前記ステップＳ６において、塗布工程により有機絶縁層６００’を形成し、前記有機絶縁層６００’は低温で前記フォトレジスト層５００上に形成することができ、且つ前記有機絶縁層６００’の誘電率は真空の誘電率の３倍に達している必要があり、このような材料としては、例えば、ポリメタクリル酸メチル（ＰＭＭＡ）が挙げられる。
具体的には、前記ステップＳ６において、物理気相堆積法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、ＰＶＤ）を用いてゲート電極導電層７００’を堆積により形成し、前記ゲート電極導電層７００’の材料は導電性を有する金属又はその酸化物であり、例えば、アルミニウム（Ａｌ）、銅、酸化インジウムスズ（ＩＴＯ）等が挙げられる。
ステップＳ７：図８に示すように、フォトレジスト剥離液を用いてフォトレジスト層５００を除去すると同時に、フォトレジスト層５００の除去に伴い、フォトレジスト層５００上の有機絶縁層６００’及びゲート電極導電層７００’も除去される。残存した有機絶縁層６００’によって、グラフェン半導体活性層２００上に位置し、且つソース電極１１０とドレイン電極１２０との間に位置するゲート電極絶縁層６００が得られ；残存したゲート電極導電層７００’によって、前記ゲート電極絶縁層６００上に位置するゲート電極７００が得られる。
本発明で得られるＴＦＴ基板において、前記有機ベース４００は最も外側の基部としてＴＦＴ部品を支持する作用を果たしてもよく、そのため前記有機ベース４００の材料は、酸、アルカリ及び水に対して耐性を有する必要があり、例えば、ＰＤＭＳ、又はその他の溶液の塗布方法により調製されるベース材料から選択することができる。また、図９に示すように、本発明のＴＦＴ基板の製造方法はステップＳ８をさらに含んでもよく、ステップＳ８では補強ベース８００が提供され、有機ベース４００を溶融させた後に補強ベース８００上に付着させる。
具体的には、前記補強ベース８００は、ガラス、ポリエチレンテレフタレート（ＰＥＴ）プラスチック、又はシリコンウェーハ等であってもよい。
上述のＴＦＴ基板の製造方法において、上下方向において逆転させることにより、グラフェン薄膜を堆積させるのに用いた金属箔片１００’を、ソース電極１１０及びドレイン電極１２０を形成するための電極材料として再度利用することができ、コストの削減及び工程の簡略化の効果が達せられる。さらに、剥離工程により、１つのフォトマスクのみの使用で、パターニングされたソース電極１１０と、ドレイン電極１２０と、ゲート電極７００とを得ることができる。
以上のように、本発明の提供するＴＦＴ基板の製造方法において、先ず金属箔片上にグラフェン薄膜を堆積させ、グラフェンのバンドギャップを変化させる方法によって、グラフェン半導体活性層が得られる。次に、グラフェン半導体活性層上に、無機物絶縁層及び有機ベースを順次形成し、上下方向において逆転させることによって、前記金属箔片が最上層となり、前記金属箔片上でパターニング工程を施すことでフォトレジスト層を形成する。さらに、前記フォトレジスト層を遮蔽層として前記金属箔片に対してエッチングを行なうことで、ソース電極及びドレイン電極が得られ、その後、前記フォトレジスト層及びグラフェン半導体活性層上に、有機絶縁層及びゲート電極導電層を順次形成する。最後に、フォトレジスト剥離液でフォトレジスト層を除去し、且つフォトレジスト層の除去に伴い、当該フォトレジスト層上の有機絶縁層及びゲート電極導電層も除去されるため、パターニングされたゲート電極絶縁層及びゲート電極が得られる。当該製造方法において、上下方向において逆転させることにより、グラフェン薄膜を堆積させるのに用いた金属箔片を、ソース電極及びドレイン電極を形成するための電極材料として再度利用することができ、コストの削減及び工程の簡略化の効果が達せられる。加えて、剥離工程により、１つのフォトマスクのみの使用で、パターニングされたソース電極と、ドレイン電極と、ゲート電極とを得ることができる。
以上により、本分野における通常の技術者は、本発明の技術案及び技術的思想に基づいて、その他各種の対応する変更及び変形を施すことができ、これらの変更及び変形はいずれも、本発明で保護を求める特許請求の範囲に属するものである。

Claims (18)

  1. 金属箔片を提供し、前記金属箔片上にグラフェン薄膜を堆積させ、グラフェンのバンドギャップを変化させる方法によってグラフェン半導体活性層を得るステップＳ１と；
    前記グラフェン半導体活性層上に無機物絶縁層を堆積により形成するステップＳ２と；
    前記無機物絶縁層上に有機ベースを形成して一次構造を得るステップＳ３と；
    前記ステップＳ３で得られた前記一次構造を上下方向において逆転させることで、前記有機ベースが最下層となり、前記金属箔片が最上層となり、１つのフォトマスクを用いたパターニング工程により前記金属箔片上にフォトレジスト層を形成するステップＳ４と；
    前記フォトレジスト層を遮蔽層として、前記金属箔片に対してエッチングを施すことで、互いに離間したソース電極及びドレイン電極を得るステップＳ５と；
    前記フォトレジスト層及び前記グラフェン半導体活性層上に有機絶縁層を形成し、前記有機絶縁層上に堆積によりゲート電極導電層を形成するステップＳ６と；
    フォトレジスト剥離液を用いて前記フォトレジスト層を除去すると同時に、前記フォトレジスト層の除去に伴い、前記フォトレジスト層上の前記有機絶縁層及び前記ゲート電極導電層も除去され、残存した前記有機絶縁層によって、前記グラフェン半導体活性層上に位置し、且つ前記ソース電極と前記ドレイン電極との間に位置するゲート電極絶縁層が得られ、残存した前記ゲート電極導電層によって、前記ゲート電極絶縁層上に位置するゲート電極が得られるステップＳ７と、を含むことを特徴とするＴＦＴ基板の製造方法。
  2. 前記金属箔片の材料は、銅又はニッケルであることを特徴とする請求項１に記載のＴＦＴ基板の製造方法。
  3. 前記ステップＳ１において、グラフェンのバンドギャップを変化させる前記方法は化学ドーピング法であり、具体的には、前記グラフェン薄膜を堆積させるのと同時に化学ドーピングを行い、堆積した前記グラフェン薄膜がドープされたグラフェン薄膜となることで、前記グラフェン半導体活性層が得られ；或いは、
    グラフェンのバンドギャップを変化させる前記方法はフォトリソグラフィであり、具体的には、前記グラフェン薄膜を堆積させた後、前記グラフェン薄膜を細い帯状に切断してグラフェンナノリボンとすることで、前記グラフェン半導体活性層が得られることを特徴とする請求項１に記載のＴＦＴ基板の製造方法。
  4. 前記ステップＳ１において、プラズマ化学気相堆積法を用いて前記グラフェン薄膜を堆積させ、堆積した前記グラフェン薄膜は単層グラフェン薄膜であり；
    前記グラフェン半導体活性層のバンドギャップ値は、０．１ｅＶよりも大きいことを特徴とする請求項１に記載のＴＦＴ基板の製造方法。
  5. 前記ステップＳ２において、化学気相堆積法を用いて前記無機物絶縁層を堆積により形成し、前記無機物絶縁層の材料は、窒化ケイ素、二酸化ケイ素、酸化イットリウム（ＩＩＩ）、又は二酸化ハフニウムであることを特徴とする請求項１に記載のＴＦＴ基板の製造方法。
  6. 前記ステップＳ３において、溶液の塗布及び硬化により前記有機ベースを形成し、前記有機ベースの材料はポリジメチルシロキサンであることを特徴とする請求項１に記載のＴＦＴ基板の製造方法。
  7. 前記ステップＳ５において、ウェットエッチング工程によって前記金属箔片に対してエッチングを行うことを特徴とする請求項１に記載のＴＦＴ基板の製造方法。
  8. 前記ステップＳ６において、塗布工程により前記有機絶縁層を形成し、前記有機絶縁層の材料はポリメタクリル酸メチルであることを特徴とする請求項１に記載のＴＦＴ基板の製造方法。
  9. 前記ステップＳ６において、物理気相堆積法を用いて前記ゲート電極導電層を堆積により形成し、前記ゲート電極導電層の材料は、アルミニウム、銅、又は酸化インジウムスズであることを特徴とする請求項１に記載のＴＦＴ基板の製造方法。
  10. 補強ベースを提供し、前記有機ベースを溶融させた後に前記補強ベース上に付着させるステップＳ８をさらに含み；
    前記補強ベースは、ガラス、ポリエチレンテレフタレートプラスチック、又はシリコンウェーハであることを特徴とする請求項１に記載のＴＦＴ基板の製造方法。
  11. 金属箔片を提供し、前記金属箔片上にグラフェン薄膜を堆積させ、グラフェンのバンドギャップを変化させる方法によってグラフェン半導体活性層を得るステップＳ１と；
    前記グラフェン半導体活性層上に無機物絶縁層を堆積により形成するステップＳ２と；
    前記無機物絶縁層上に有機ベースを形成して一次構造を得るステップＳ３と；
    前記ステップＳ３で得られた前記一次構造を上下方向において逆転させることで、前記有機ベースが最下層となり、前記金属箔片が最上層となり、１つのフォトマスクを用いたパターニング工程により前記金属箔片上にフォトレジスト層を形成するステップＳ４と；
    前記フォトレジスト層を遮蔽層として、前記金属箔片に対してエッチングを施すことで、互いに離間したソース電極及びドレイン電極を得るステップＳ５と；
    前記フォトレジスト層及び前記グラフェン半導体活性層上に有機絶縁層を形成し、前記有機絶縁層上に堆積によりゲート電極導電層を形成するステップＳ６と；
    フォトレジスト剥離液を用いて前記フォトレジスト層を除去すると同時に、前記フォトレジスト層の除去に伴い、前記フォトレジスト層上の前記有機絶縁層及び前記ゲート電極導電層も除去され、残存した前記有機絶縁層によって、前記グラフェン半導体活性層上に位置し、且つ前記ソース電極と前記ドレイン電極との間に位置するゲート電極絶縁層が得られ、残存した前記ゲート電極導電層によって、前記ゲート電極絶縁層上に位置するゲート電極が得られるステップＳ７と；を含むＴＦＴ基板の製造方法であって、
    前記ステップＳ２において、化学気相堆積法を用いて前記無機物絶縁層を堆積により形成し、前記無機物絶縁層の材料は、窒化ケイ素、二酸化ケイ素、酸化イットリウム（ＩＩＩ）、又は二酸化ハフニウムであり；
    前記ステップＳ３において、溶液の塗布及び硬化により前記有機ベースを形成し、前記有機ベースの材料はポリジメチルシロキサンであることを特徴とするＴＦＴ基板の製造方法。
  12. 前記金属箔片の材料は、銅又はニッケルであることを特徴とする請求項１１に記載のＴＦＴ基板の製造方法。
  13. 前記ステップＳ１において、グラフェンのバンドギャップを変化させる前記方法は化学ドーピング法であり、具体的には、前記グラフェン薄膜を堆積させるのと同時に化学ドーピングを行い、堆積した前記グラフェン薄膜がドープされたグラフェン薄膜となることで、前記グラフェン半導体活性層が得られ；或いは、
    グラフェンのバンドギャップを変化させる前記方法はフォトリソグラフィであり、具体的には、前記グラフェン薄膜を堆積させた後、前記グラフェン薄膜を細い帯状に切断してグラフェンナノリボンとすることで、前記グラフェン半導体活性層が得られることを特徴とする請求項１１に記載のＴＦＴ基板の製造方法。
  14. 前記ステップＳ１において、プラズマ化学気相堆積法を用いて前記グラフェン薄膜を堆積させ、堆積した前記グラフェン薄膜は単層グラフェン薄膜であり；
    前記グラフェン半導体活性層のバンドギャップ値は、０．１ｅＶよりも大きいことを特徴とする請求項１１に記載のＴＦＴ基板の製造方法。
  15. 前記ステップＳ５において、ウェットエッチング工程によって前記金属箔片に対してエッチングを行うことを特徴とする請求項１１に記載のＴＦＴ基板の製造方法。
  16. 前記ステップＳ６において、塗布工程により前記有機絶縁層を形成し、前記有機絶縁層の材料はポリメタクリル酸メチルであることを特徴とする請求項１１に記載のＴＦＴ基板の製造方法。
  17. 前記ステップＳ６において、物理気相堆積法を用いて前記ゲート電極導電層を堆積により形成し、前記ゲート電極導電層の材料は、アルミニウム、銅又は酸化インジウムスズであることを特徴とする請求項１１に記載のＴＦＴ基板の製造方法。
  18. 補強ベースを提供し、前記有機ベースを溶融させた後に前記補強ベース上に付着させるステップＳ８をさらに含み、
    前記補強ベースは、ガラス、ポリエチレンテレフタレートプラスチック、又はシリコンウェーハであることを特徴とする請求項１１に記載のＴＦＴ基板の製造方法。
JP2019562541A 2017-05-15 2017-06-20 Ｔｆｔ基板の製造方法 Active JP6857750B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710340896.1A CN107146773B (zh) 2017-05-15 2017-05-15 Tft基板的制作方法
CN201710340896.1 2017-05-15
PCT/CN2017/089247 WO2018209751A1 (zh) 2017-05-15 2017-06-20 Tft基板的制作方法

Publications (2)

Publication Number Publication Date
JP2020520119A JP2020520119A (ja) 2020-07-02
JP6857750B2 true JP6857750B2 (ja) 2021-04-14

Family

ID=59778566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019562541A Active JP6857750B2 (ja) 2017-05-15 2017-06-20 Ｔｆｔ基板の製造方法

Country Status (5)

Country Link
EP (1) EP3627543B1 (ja)
JP (1) JP6857750B2 (ja)
KR (1) KR102190783B1 (ja)
CN (1) CN107146773B (ja)
WO (1) WO2018209751A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109741881B (zh) * 2019-01-04 2020-09-04 宁波石墨烯创新中心有限公司 一种石墨烯柔性电极及其制备方法
CN110265303B (zh) * 2019-06-12 2021-04-02 深圳市华星光电半导体显示技术有限公司 一种显示面板的制作方法
CN110729184A (zh) * 2019-10-24 2020-01-24 宁波石墨烯创新中心有限公司 薄膜晶体管、其制作方法及装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2312620A4 (en) * 2008-08-04 2013-12-25 Panasonic Corp FLEXIBLE SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
CN102629579B (zh) * 2011-09-29 2014-04-16 京东方科技集团股份有限公司 一种柔性tft阵列基板及其制造方法和显示装置
CN102629578B (zh) * 2011-09-29 2014-05-07 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和显示装置
JP5978600B2 (ja) * 2011-11-21 2016-08-24 富士通株式会社 半導体装置の製造方法
JP5910294B2 (ja) * 2012-05-10 2016-04-27 富士通株式会社 電子装置及び積層構造体の製造方法
JP2014055086A (ja) * 2012-09-13 2014-03-27 Panasonic Corp グラフェンの製造方法
KR20140114199A (ko) * 2013-03-18 2014-09-26 삼성전자주식회사 이종 적층 구조체 및 그 제조방법, 및 상기 이종 적층 구조체를 구비하는 전기소자
JP6195266B2 (ja) * 2013-05-01 2017-09-13 富士通株式会社 電子装置の製造方法
CN103318881B (zh) * 2013-07-10 2015-04-08 合肥微晶材料科技有限公司 “泡取式”石墨烯的制备及使用方法
CN103365004B (zh) * 2013-07-26 2016-04-13 深圳市华星光电技术有限公司 透明导电层、具有该透明导电层的cf基板及其制备方法
CN103769025B (zh) * 2014-01-15 2015-12-09 华中科技大学 微气泡发生器及其制备方法
JP6241318B2 (ja) * 2014-02-28 2017-12-06 富士通株式会社 グラフェン膜の製造方法及び半導体装置の製造方法
CN103922321B (zh) * 2014-03-21 2015-10-14 京东方科技集团股份有限公司 石墨烯的制备方法、薄膜晶体管、阵列基板及显示面板
KR20150121682A (ko) * 2015-07-05 2015-10-29 이윤택 그래핀의 제조방법 및 그래핀 원자층이 식각되는 그래핀 제조방법 및 웨이퍼결합방법을 구비하는 그래핀 굽힘 트랜지스터, 및 그래핀 굽힘 트랜지스터
US20170117417A1 (en) * 2015-07-13 2017-04-27 Board Of Regents, The University Of Texas System Integration of air-sensitive two-dimensional materials on arbitrary substrates for the manufacturing of electronic devices

Also Published As

Publication number Publication date
EP3627543A4 (en) 2021-06-23
WO2018209751A1 (zh) 2018-11-22
EP3627543A1 (en) 2020-03-25
JP2020520119A (ja) 2020-07-02
CN107146773B (zh) 2019-11-26
KR102190783B1 (ko) 2020-12-15
KR20200007937A (ko) 2020-01-22
EP3627543B1 (en) 2022-08-24
CN107146773A (zh) 2017-09-08

Similar Documents

Publication Publication Date Title
CN103646855B (zh) 石墨烯器件的制作方法
JP6416128B2 (ja) 薄膜トランジスターの製作方法
WO2018006441A1 (zh) 薄膜晶体管、阵列基板及其制备方法
JP2007081362A (ja) 透明薄膜トランジスタ及びその製造方法
WO2013013599A1 (zh) 阵列基板及其制作方法、液晶面板、显示装置
JP6857750B2 (ja) Ｔｆｔ基板の製造方法
WO2018090482A1 (zh) 阵列基板及其制备方法、显示装置
US9754970B2 (en) Thin film transistor, fabricating method thereof, array substrate and display device
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
WO2017024612A1 (zh) 氧化物半导体tft基板的制作方法及其结构
US10153354B2 (en) TFT substrate manufacturing method
JP6560760B2 (ja) 共平面型酸化物半導体ｔｆｔ基板構造及びその製作方法
TWI660460B (zh) Flexible thin film transistor and preparation method thereof
CN108886042B (zh) 阵列基板及其制造方法、显示面板和显示设备
WO2016000363A1 (zh) 低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置
CN107665926A (zh) 一种阵列基板及其制备方法、显示装置
GB2542094B (en) Method for manufacturing coplanar oxide semiconductor TFT substrate
JPS628570A (ja) 薄膜トランジスタの製造方法
JP2011077258A (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
US20130270556A1 (en) Active device and fabricating method thereof
JP4504335B2 (ja) ピクセル構造を作製するための方法
US20130270546A1 (en) Active device and fabricating method thereof
WO2022247148A1 (zh) 薄膜晶体管及其制备方法、阵列基板
US9741862B2 (en) Thin film transistor and manufacturing method thereof
JP6286988B2 (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210322

R150 Certificate of patent or registration of utility model

Ref document number: 6857750

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250