KR20200007937A - Tft 기판의 제조방법 - Google Patents

Tft 기판의 제조방법 Download PDF

Info

Publication number
KR20200007937A
KR20200007937A KR1020197037105A KR20197037105A KR20200007937A KR 20200007937 A KR20200007937 A KR 20200007937A KR 1020197037105 A KR1020197037105 A KR 1020197037105A KR 20197037105 A KR20197037105 A KR 20197037105A KR 20200007937 A KR20200007937 A KR 20200007937A
Authority
KR
South Korea
Prior art keywords
layer
graphene
insulating
thin film
metal foil
Prior art date
Application number
KR1020197037105A
Other languages
English (en)
Other versions
KR102190783B1 (ko
Inventor
후이 시아
Original Assignee
선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드 filed Critical 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드
Publication of KR20200007937A publication Critical patent/KR20200007937A/ko
Application granted granted Critical
Publication of KR102190783B1 publication Critical patent/KR102190783B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/044—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate

Abstract

본 발명은 TFT 기판의 제조방법을 제공하며, 우선 금속 포일 위에 그래핀 반도체 활성층을 형성하고, 다음으로 그래핀 반도체 활성층 위에 절연 무기물층 및 유기물 베이스를 순차적으로 형성하며, 상하 반전하여, 상기 금속 포일이 최상층에 위치하도록 하고, 다시 패터닝 공정을 통해 상기 금속 포일 위에 포토레지스트층을 형성하며, 상기 금속 포일을 식각하여, 소스 및 드레인을 얻으며, 그 다음으로 포토레지스트층 및 그래핀 반도체 활성층 위에 절연 유기물층 및 게이트 전도층을 형성하며, 마지막으로 포토레지스트 박리액을 사용하여 포토레지스트층을 제거하고, 그 위의 절연 유기물층 및 게이트 전도층을 스트립핑 하여, 패턴화된 게이트 절연층 및 게이트를 얻으며; 상기 제조방법은 상하 반전하는 방법에 의해, 그래핀 박막의 증착에 사용되는 금속 포일을 소스 및 드레인을 제조하는 전극 재료로 재차 이용하여, 원가절감 및 공정 간소화의 작용을 하고, 리프트 오프 공정을 통해, 포토마스크 하나만 이용하여 패턴화된 소스, 드레인 및 게이트를 얻을 수 있다.

Description

TFT 기판의 제조방법
본 발명은 디스플레이 기술 분야에 관한 것으로, 특히 TFT 기판의 제조방법에 관한 것이다.
액티브 매트릭스 디스플레이 기술에서, 고속, 고휘도 및 고 콘트라스트의 스크린 디스플레이 효과를 실현하기 위해, 각각의 픽셀은 후면에 집적된 박막 트랜지스터(Thin Film Transistor, TFT)에 의해 구동된다. 일반적인 TFT는 흔히 게이트/ 소스/ 드레인(Gate/ Source/ Drain)의 3개 전극, 절연층 및 반도체층으로 구성된다.
그래핀은, 현재 세계에서 가장 얇고 가장 견고한 나노 소재로 알려져 있으며, 전기전도성 조절 기능, 기계적 특성, 열전도성이 우수하여, 각광 받는 연구 분야 중 하나이다. 그래핀은 극히 얇고 전기전도율이 매우 높은 신형 소재이며, 전자 소자/ 트랜지스터에 적용될 잠재력이 매우 풍부하다. 보도에 따르면, 그래핀 박막은 매우 낮은 표면저항(<100Ω/□)을 갖지만, 도핑된 후에는, 밴드갭이 큰 2차원 절연 재료를 형성할 수도 있기 때문에, 그래핀은 일정하게 처리된 후, n타입 또는 p타입 반도체의 특성을 가질 수 있으며, 디스플레이 업계의 TFT 소자에 응용될 수 있다. 그러나 현재 그래핀을 대면적으로 제조함에 있어서, 흔히 사용되고 비교적 좋은 성능의 그래핀을 얻을 수 있는 기술은 주로 화학 기상 증착법(Chemical Vapor Deposition，CVD)이며, 상기 방법에 의해 TFT 소자를 제조하는 공정은 주로, 우선 CVD법에 의해 구리/ 니켈과 같은 금속 베이스 위에 그래핀을 증착하고, 다음으로 금속 베이스를 식각하여 그래핀 박막을 얻고, 그 다음으로 롤투롤(Roll to Roll) 또는 기타 방식에 의해 상기 그래핀 박막을 필요한 박막이 증착된 베이스 위에 이송하여, TFT 소자로 조립하지만, 상기 방법은 생산기간이 길고, 공정이 복잡하며, 금속 베이스를 많이 소비하고 원가가 높은 등 단점이 있다.
따라서, 그래핀을 포함하는 TFT 기판에 있어서, 공정이 간단하고 비용이 저렴한 제조방법을 개발하는 것에 큰 의미가 있다.
본 발명의 목적은 생산 원가를 절감하고, 공정을 간소화 하며, 포토 마스크 공정을 줄이는, TFT 기판의 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명은 TFT 기판의 제조방법을 제공하며, 다음과 같은 단계를 포함한다:
단계 S1, 금속 포일을 제공하며, 상기 금속 포일 위에 그래핀 박막을 증착하고, 그래핀의 밴드갭을 조절하는 방법을 통해 그래핀 반도체 활성층을 얻으며;
단계 S2, 상기 그래핀 반도체 활성층 위에 절연 무기물층을 증착하여 형성하며;
단계 S3, 상기 절연 무기물층 위에 유기물 베이스를 형성하여, 1차 구조를 형성하며;
단계 S4, 상기 단계 S3에서 얻은 1차 구조를 상하 반전하여, 유기물 베이스가 최하층에 위치하고, 금속 포일이 최상층에 위치하도록 하며, 하나의 포토마스크를 이용하여 패터닝 공정을 통해 상기 금속 포일 위에 포토레지스트층을 형성하며;
단계 S5, 상기 포토레지스트층을 차폐층으로 하며, 상기 금속 포일을 식각하여, 이격되는 소스 및 드레인을 얻으며;
단계 S6, 상기 포토 레지스트층 및 그래핀 반도체 활성층 위에 절연 유기물층을 형성하고, 상기 절연 유기물층 위에 게이트 전도층을 증착하여 형성하며;
단계 S7, 포토레지스트 박리액을 사용하여 포토레지스트층을 제거하며, 동시에 포토레지스트층을 통해 포토레지스트층 위의 절연 유기물층 및 게이트 전도층을 스트립핑하며, 나머지 절연 유기물층을 통해 그래핀 반도체 활성층 위에 위치함과 동시에 소스 및 드레인 사이에 위치하는 게이트 절연층을 얻으며, 나머지 게이트 전도층을 통해 상기 게이트 절연층 위의 게이트를 얻는다.
상기 금속 포일의 소재는 구리 또는 니켈이다.
상기 단계 S1에서, 상기 그래핀의 밴드갭을 조절하는 방법은 화학적 도핑 방법이며, 구체적으로, 그래핀 박막을 증착하는 동시에 그에 화학적 도핑을 하며, 증착된 그래핀 박막은 도핑된 그래핀 박막이며, 이를 통해 그래핀 반도체 활성층을 얻으며; 또는,
상기 그래핀의 밴드갭을 조절하는 방법은 포토에칭 방법이며, 구체적으로, 그래핀 박막을 증착한 다음, 그래핀 박막을 가는 리본 형상으로 절개하고, 그래핀 나노리본을 형성하여, 그래핀 반도체 활성층을 얻는다.
상기 단계 S1에서, 플라즈마 화학 기상 증착법에 의해 상기 그래핀 박막을 증착하며, 증착된 그래핀 박막은 단층 그래핀 박막이며; 상기 그래핀 반도체 활성층의 밴드갭의 값은 0.1eV보다 크다.
상기 단계 S2에서, 화학 기상 증착법을 통해 절연 무기물층을 증착 형성하며, 상기 절연 무기물층의 소재는 질화규소, 산화규소, 산화이트륨, 또는 이산화하프늄이다.
상기 단계 S3에서, 상기 유기물 베이스는 용액 도포 및 경화를 통해 형성되며, 상기 유기물 베이스의 소재는 폴리디메틸실록산이다.
상기 단계 S5에서, 습식식각 공정을 통해 상기 금속 포일을 식각한다.
상기 단계 S6에서, 도포 공정을 통해 절연 유기물층을 형성하며, 상기 절연 유기물층의 소재는 폴리메틸메타크릴레이트이다.
상기 단계 S6에서, 물리 기상 증착법을 통해 게이트 전도층을 증착 형성하며, 상기 게이트 전도층의 소재는 알루미늄, 구리 또는 인듐 주석 산화물이다.
상기 TFT 기판의 제조방법에는, 단계 S8이 더 포함되며, 보강 베이스를 제공하여, 유기물 베이스가 융해된 다음 보강 베이스 위에 다시 부착되도록 하며;
상기 보강 베이스는 유리, 폴리에틸렌 테레프탈레이트 플라스틱 또는 실리콘 웨이퍼이다.
본 발명은 TFT 기판의 제조방법을 더 제공하며, 다음과 같은 단계를 포함한다:
단계 S1, 금속 포일을 제공하며, 상기 금속 포일 위에 그래핀 박막을 증착하고, 그래핀의 밴드갭을 조절하는 방법을 통해 그래핀 반도체 활성층을 얻으며;
단계 S2, 상기 그래핀 반도체 활성층 위에 절연 무기물층을 증착하여 형성하며;
단계 S3, 상기 절연 무기물층 위에 유기물 베이스를 형성하여, 1차 구조를 형성하며;
단계 S4, 상기 단계 S3에서 얻은 1차 구조를 상하 반전하여, 유기물 베이스가 최하층에 위치하고, 금속 포일이 최상층에 위치하도록 하며, 하나의 포토마스크를 이용하여 패터닝 공정을 통해 상기 금속 포일 위에 포토레지스트층을 형성하며;
단계 S5, 상기 포토레지스트층을 차폐층으로 하며, 상기 금속 포일을 식각하여, 이격되는 소스 및 드레인을 얻으며;
단계 S6, 상기 포토 레지스트층 및 그래핀 반도체 활성층 위에 절연 유기물층을 형성하고, 상기 절연 유기물층 위에 게이트 전도층을 증착하여 형성하며;
단계 S7, 포토레지스트 박리액을 사용하여 포토레지스트층을 제거하며, 동시에 포토레지스트층을 통해 포토레지스트층 위의 절연 유기물층 및 게이트 전도층을 스트립핑하며, 나머지 절연 유기물층을 통해 그래핀 반도체 활성층 위에 위치함과 동시에 소스 및 드레인 사이에 위치하는 게이트 절연층을 얻으며, 나머지 게이트 전도층을 통해 상기 게이트 절연층 위의 게이트를 얻으며;
상기 단계 S2에서, 화학 기상 증착법을 통해 절연 무기물층을 증착 형성하며, 상기 절연 무기물층의 소재는 질화규소, 산화규소, 산화이트륨, 또는 이산화하프늄이며;
상기 단계 S3에서, 상기 유기물 베이스는 용액 도포 및 경화를 통해 형성되며, 상기 유기물 베이스의 소재는 폴리디메틸실록산이다.
본 발명에서 제공하는 TFT 기판의 제조방법은, 우선 금속 포일 위에 그래핀 박막을 증착하고, 그래핀의 밴드갭을 조절하는 방법을 통해 그래핀 반도체 활성층을 얻으며, 다음으로 그래핀 반도체 활성층 위에 절연 무기물층 및 유기물 베이스를 순차적으로 형성하고, 상하 반전하여, 상기 금속 포일이 최상층에 위치하도록 하며, 다시 패터닝 공정을 통해 상기 금속 포일 위에 포토레지스트층을 형성하여, 상기 포토레지스트층을 차폐층으로 하며, 상기 금속 포일을 식각하여, 소스 및 드레인을 획득하며, 그 다음으로 상기 포토레지스트층 및 그래핀 반도체 활성층 위에 절연 유기물층 및 게이트 전도층을 순차적으로 형성하며, 마지막으로 포토레지스트 박리액을 사용하여 포토레지스트층을 제거하고, 포토레지스트층을 통해 그 위의 유기물 절연층 및 게이트 전도층을 스트립핑 하여, 패턴화된 게이트 절연층 및 게이트를 획득하며; 상기 제조방법은 상하 반전하는 방법에 의해, 그래핀 박막의 증착에 사용되는 금속 포일을 소스 및 드레인을 형성하는 전극 재료로 재차 이용하며, 따라서 원가절감 및 공정 간소화의 작용을 하고, 리프트 오프(lift-off)공정을 통해, 하나의 포토마스크만 이용하여 패턴화된 소스, 드레인 및 게이트를 얻을 수 있다.
본 발명의 특징과 기술 내용을 더욱 이해할 수 있게 하기 위해, 이하 본 발명과 관련된 자세한 설명과 도면을 참조한다. 그러나 도면은 단순히 참조와 설명을 위한 것이며, 본 발명을 제한하는데 사용되는 것은 아니다.
본 발명의 특징과 기술 방안 및 기타 유익한 효과를 자명하게 하기 위해, 이하 도면과 결합하여, 본 발명을 실시하기 위한 구체적인 내용을 자세하게 설명한다.
도면에서,
도 1은 본 발명의 TFT 기판의 제조방법의 순서 개략도이다;
도 2는 본 발명의 TFT 기판의 제조방법 중 단계 S1의 개략도이다;
도 3은 본 발명의 TFT 기판의 제조방법 중 단계 S2의 개략도이다;
도 4는 본 발명의 TFT 기판의 제조방법 중 단계 S3의 개략도이다;
도 5는 본 발명의 TFT 기판의 제조방법 중 단계 S4의 개략도이다;
도 6은 본 발명의 TFT 기판의 제조방법 중 단계 S5의 개략도이다;
도 7은 본 발명의 TFT 기판의 제조방법 중 단계 S6의 개략도이다;
도 8은 본 발명의 TFT 기판의 제조방법 중 단계 S7의 개략도이다;
도 9는 본 발명의 TFT 기판의 제조방법 중 단계 S8의 개략도이다.
본 발명이 채용한 기술수단 및 그 효과를 추가로 서술하기 위해, 이하 본 발명의 바람직한 실시예 및 그 도면과 결합하여 상세하게 설명한다.
도 1을 참조하면, 본 발명은 TFT 기판의 제조방법을 제공하며, 다음과 같은 단계를 포함한다:
단계 S1, 도 2에 도시된 바와 같이, 금속 포일(100')을 제공하며, 상기 금속 포일(100') 위에 그래핀 박막을 증착하여, 그래핀의 밴드갭을 조절하는 방법을 통해 그래핀 반도체의 활성층(200)을 얻는다.
구체적으로, 본 발명에서, 상기 금속 포일(100')의 소재는 베이스 소재로서 그래핀 박막의 증착 제조에 사용될 수 있고, 또한 구리(Cu) 또는 니켈(Ni) 등과 같은 금속 재료로서 전기 전도성을 구비하여 이후 전극 재료로 사용될 수도 있다.
구체적으로, 상기 단계 S1에서, 상기 그래핀의 밴드갭을 조절하는 방법은 화학적 도핑 방법이며, 구체적으로, 그래핀 박막을 증착하는 동시에 화학적 도핑을 하며, 증착된 그래핀 박막은 도핑된 그래핀 박막이며, 이를 통해 그래핀 반도체 활성층(200)을 얻으며; 또는,
상기 그래핀의 밴드갭을 조절하는 방법은 포토에칭 방법이며, 구체적으로, 그래핀 박막을 증착한 다음, 그래핀 박막을 가는 리본 형상으로 절개하고, 그래핀 나노리본(GNR)을 형성하여, 그래핀 반도체 활성층(200)을 얻는다.
구체적으로, 상기 단계 S1에서, 형성된 그래핀 반도체 활성층(200)의 밴드갭의 값은 0.1eV보다 크다.
구체적으로, 상기 단계 S1에서, 플라즈마 화학 기상 증착법(Plasma Enhanced Chemical Vapor Deposition, PECVD)에 의해 상기 그래핀 박막을 증착하며, 증착된 그래핀 박막은 바람직하게 단층 그래핀 박막이며, 그 두께는 바람직하게 5nm를 초과하지 않는다.
단계 S2, 도 3에 도시된 바와 같이, 상기 그래핀 반도체 활성층(200) 위에 절연 무기물층(300)을 증착하여 형성하여, 그래핀 반도체 활성층(200)에 일정한 절연 보호 작용을 하며, 이어서 형성되는 유기물 베이스가 그래핀 반도체 활성층(200)에 영향을 주는 것을 방지한다.
구체적으로, 상기 단계 S2에서, 화학 기상 증착법(Chemical Vapor Deposition ，CVD)에 의해 절연 무기물층(300)을 증착 형성하며, 상기 절연 무기물층(300)의 소재는 질화규소(SiNx), 산화규소(SiO2), 산화이트륨, 이산화하프늄(HfO2) 등 무기재료일 수 있다.
단계 S3, 도 4에 도시된 바와 같이, 상기 절연 무기물층(300) 위에 유기물 베이스(400)를 형성하여, 1차 구조를 얻는다.
구체적으로, 상기 단계 S3에서, 상기 유기물 베이스(400)는 용액 도포 및 경화를 통해 형성되며, 상기 유기물 베이스(400)의 소재는 폴리디메틸실록산(PDMS)일 수 있다.
단계 S4, 도 5에 도시된 바와 같이, 상기 단계 S3에서 얻은 1차 구조를 상하 반전하여, 유기물 베이스(400)가 최하층에 위치하고, 금속 포일(100')이 최상층에 위치하도록 하며, 하나의 포토마스크를 이용하여 패터닝 공정을 통해 상기 금속 포일(100') 위에 포토레지스트(PR)층(500)을 형성한다.
구체적으로, 상기 단계 S4에서, 상기 패터닝 공정은 구체적으로 순차적으로 진행되는 도포 단계, 노광 단계, 및 현상 단계를 포함한다.
단계 S5, 도 6에 도시된 바와 같이, 상기 포토 레지스트층(500)을 차폐층으로 하며, 상기 금속 포일(100')을 식각하여, 이격되는 소스(110) 및 드레인(120)을 얻는다.
구체적으로, 상기 단계 S5에서, 습식식각 공정을 통해 상기 금속 포일(100')을 식각한다.
단계 S6, 도 7에 도시된 바와 같이, 포토 레지스트층(500) 및 그래핀 반도체 활성층(200) 위에 절연 유기물층(600')을 형성하며, 상기 절연 유기물층(600') 위에 게이트 전도층(700')을 증착하여 형성한다.
구체적으로, 상기 단계 S6에서, 도포 공정을 통해 절연 유기물층(600')을 형성하며, 상기 절연 유기물층(600')은 저온에서 상기 포토 레지스트층(500) 위에 형성될 수 있으며, 상기 절연 유기물층(600')의 유전계수는 진공 유전상수의 3배에 달해야 하며, 예를 들어 그 소재는 폴리메틸메타크릴레이트(PMMA)일 수 있다.
구체적으로, 상기 단계 S6에서, 물리 기상 증착법(Physical Vapor Deposition, PVD)을 통해 게이트 전도층(700')을 형성하며, 상기 게이트 전도층(700')의 소재는 예를 들어 알루미늄(Al), 구리와 같이 전기전도 기능을 구비하는 금속 또는 인듐 주석 산화물(ITO)과 같은 산화물 등이다.
단계 S7, 도 8에 도시된 바와 같이, 포토레지스트 박리액을 사용하여 포토레지스트층(500)을 제거하며, 동시에 포토레지스트층(500)을 통해 포토레지스트층(500) 위의 절연 유기물층(600') 및 게이트 전도층(700')을 스트립핑 하며, 잔존하는 절연 유기물층(600')으로부터 그래핀 반도체 활성층(200) 위에 위치하면서 동시에 소스(110) 및 드레인(120) 사이에 위치하는 게이트 절연층(600)을 얻으며, 잔존하는 게이트 전도층(700')으로부터 상기 게이트 절연층(600) 위의 게이트(700)를 얻는다.
본 발명에서 얻게 되는 TFT 기판에서, 상기 유기물 베이스(400)는 최외층 베이스로서, TFT 소자를 지지하는 작용을 할 수 있으며, 따라서 그 소재는 내산성 내알칼리성 방수 소재이어야 하며, 예를 들어 PDMS 또는 기타 용액 도포법에 의해 제조할 수 있는 베이스 재료일 수 있다. 또한, 본 발명의 TFT 기판의 제조방법에는, 단계 S8이 더 포함될 수 있으며, 도 9에 도시된 바와 같이, 보강 베이스(800)를 제공하며, 유기물 베이스(400)가 융해된 다음 보강 베이스(800)에 다시 부착되도록 한다.
구체적으로, 상기 보강 베이스(800)는 유리, 폴리에틸렌 테레프탈레이트(PET) 플라스틱, 실리콘 웨이퍼 등일 수 있다.
상기 TFT 기판의 제조방법은, 상하 반전하는 방법을 통해, 그래핀 박막의 증착에 사용되는 금속 포일(100')을 소스(110) 및 드레인(120)을 제조하는 전극 재료로 재차 이용하며, 따라서 원가절감 및 공정 간소화의 작용을 하고, 리프트 오프 공정을 통해, 포토마스크 하나만 이용하여 패턴화된 소스(110), 드레인(120) 및 게이트(700)를 얻을 수 있다.
상술한 바를 종합하면, 본 발명에서 제공하는 TFT 기판의 제조방법은, 우선 금속 포일 위에 그래핀 박막을 증착하고, 그래핀의 밴드갭을 조절하는 방법을 통해 그래핀 반도체 활성층을 얻으며, 다음으로 그래핀 반도체 활성층 위에 절연 무기물층 및 유기물 베이스를 순차적으로 형성하고, 상하 반전하여, 상기 금속 포일이 최상층에 위치하도록 하며, 다시 패터닝 공정을 통해 상기 금속 포일 위에 포토레지스트층을 형성하여, 상기 포토레지스트층을 차폐층으로 하며, 상기 금속 포일을 식각하여, 소스 및 드레인을 획득하며, 그 다음으로 상기 포토레지스트층 및 그래핀 반도체 활성층 위에 절연 유기물층 및 게이트 전도층을 순차적으로 형성하며, 마지막으로 포토레지스트 박리액을 사용하여 포토레지스트층을 제거하고, 포토레지스트층을 통해 그 위의 유기물 절연층 및 게이트 전도층을 스트립핑 하여, 패턴화된 게이트 절연층 및 게이트를 획득하며; 상기 제조방법은 상하 반전하는 방법에 의해, 그래핀 박막의 증착에 사용되는 금속 포일을 소스 및 드레인을 제조하는 전극 재료로 재차 이용하며, 따라서 원가절감 및 공정 간소화의 작용을 하고, 리프트 오프 공정을 통해, 포토마스크 하나만 이용하여 패턴화된 소스, 드레인 및 게이트를 얻을 수 있다.
상술한 바와 같이, 본 기술분야의 통상의 기술자는, 본 발명의 기술방안과 기술구상에 근거하여, 기타 여러 가지 변경 및 변형을 할 수 있으며, 이러한 모든 변경 및 변형은 모두 본 발명 청구범위의 보호범위에 속해야 한다.

Claims (18)

  1. 금속 포일을 제공하며, 상기 금속 포일 위에 그래핀 박막을 증착하고, 그래핀의 밴드갭을 조절하는 방법을 통해 그래핀 반도체 활성층을 얻는 단계 S1;
    상기 그래핀 반도체 활성층 위에 절연 무기물층을 증착하여 형성하는 단계 S2;
    상기 절연 무기물층 위에 유기물 베이스를 형성하여, 1차 구조를 형성하는 단계 S3;
    상기 단계 S3에서 얻은 1차 구조를 상하 반전하여, 유기물 베이스가 최하층에 위치하고, 금속 포일이 최상층에 위치하도록 하며, 하나의 포토마스크를 이용하여 패터닝 공정을 통해 상기 금속 포일 위에 포토레지스트층을 형성하는 단계 S4;
    상기 포토레지스트층을 차폐층으로 하며, 상기 금속 포일을 식각하여, 이격되는 소스 및 드레인을 얻는 단계 S5;
    상기 포토 레지스트층 및 상기 그래핀 반도체 활성층 위에 절연 유기물층을 형성하고, 상기 절연 유기물층 위에 게이트 전도층을 증착하여 형성하는 단계 S6; 및
    포토레지스트 박리액을 사용하여 포토레지스트층을 제거하며, 동시에 포토레지스트층을 통해 포토레지스트층 위의 절연 유기물층 및 게이트 전도층을 스트립핑하며, 잔존하는 절연 유기물층으로부터 그래핀 반도체 활성층 위에 위치하면서 소스 및 드레인 사이에 위치하는 게이트 절연층을 얻으며, 잔존하는 게이트 전도층으로부터 상기 게이트 절연층 위의 게이트를 얻는 단계 S7;을 포함하는 TFT 기판의 제조방법.
  2. 제1항에 있어서,
    상기 금속 포일의 소재는 구리 또는 니켈인 TFT 기판의 제조방법.
  3. 제1항에 있어서,
    상기 단계 S1에서, 상기 그래핀의 밴드갭을 조절하는 방법은 화학적 도핑 방법이며, 구체적으로, 그래핀 박막을 증착하는 동시에 화학적 도핑을 하며, 증착된 그래핀 박막은 도핑된 그래핀 박막이며, 이를 통해 그래핀 반도체 활성층을 얻으며; 또는,
    상기 그래핀의 밴드갭을 조절하는 방법은 포토에칭 방법이며, 구체적으로, 그래핀 박막을 증착한 후, 그래핀 박막을 가는 리본 형상으로 절개하고, 그래핀 나노리본을 형성하여, 그래핀 반도체 활성층을 얻는 TFT 기판의 제조방법.
  4. 제1항에 있어서,
    상기 단계 S1에서, 플라즈마 화학 기상 증착법에 의해 상기 그래핀 박막을 증착하며, 증착된 그래핀 박막은 단층 그래핀 박막이며; 상기 그래핀 반도체 활성층의 밴드갭의 값은 0.1eV보다 큰 TFT 기판의 제조방법.
  5. 제1항에 있어서,
    상기 단계 S2에서, 화학 기상 증착법을 통해 절연 무기물층을 증착 형성하며, 상기 절연 무기물층의 소재는 질화규소, 산화규소, 산화이트륨, 또는 이산화하프늄인 TFT 기판의 제조방법.
  6. 제1항에 있어서,
    상기 단계 S3에서, 상기 유기물 베이스는 용액 도포 및 경화를 통해 형성되며, 상기 유기물 베이스의 소재는 폴리디메틸실록산인 TFT 기판의 제조방법.
  7. 제1항에 있어서,
    상기 단계 S5에서, 습식식각 공정을 통해 상기 금속 포일을 식각하는 TFT 기판의 제조방법.
  8. 제1항에 있어서,
    상기 단계 S6에서, 도포 공정을 통해 절연 유기물층을 형성하며, 상기 절연 유기물층의 소재는 폴리메틸메타크릴레이트인 TFT 기판의 제조방법.
  9. 제1항에 있어서,
    상기 단계 S6에서, 물리 기상 증착법을 통해 게이트 전도층을 증착 형성하며, 상기 게이트 전도층의 소재는 알루미늄, 구리 또는 인듐 주석 산화물인 TFT 기판의 제조방법.
  10. 제1항에 있어서,
    보강 베이스를 제공하여, 유기물 베이스가 융해된 다음 보강 베이스 위에 다시 부착되도록 하는 단계 S8;을 더 포함하며,
    상기 보강 베이스는 유리, 폴리에틸렌 테레프탈레이트 플라스틱 또는 실리콘 웨이퍼인 TFT 기판의 제조방법.
  11. 금속 포일을 제공하며, 상기 금속 포일 위에 그래핀 박막을 증착하고, 그래핀의 밴드갭을 조절하는 방법을 통해 그래핀 반도체 활성층을 얻는 단계 S1;
    상기 그래핀 반도체 활성층 위에 절연 무기물층을 증착하여 형성하는 단계 S2;
    상기 절연 무기물층 위에 유기물 베이스를 형성하여, 1차 구조를 형성하는 단계 S3;
    상기 단계 S3에서 얻은 1차 구조를 상하 반전하여, 유기물 베이스가 최하층에 위치하고, 금속 포일이 최상층에 위치하도록 하며, 하나의 포토마스크를 이용하여 패터닝 공정을 통해 상기 금속 포일 위에 포토레지스트층을 형성하는 단계 S4;
    상기 포토레지스트층을 차폐층으로 하며, 상기 금속 포일을 식각하여, 이격되는 소스 및 드레인을 얻는 단계 S5;
    상기 포토 레지스트층 및 상기 그래핀 반도체 활성층 위에 절연 유기물층을 형성하고, 상기 절연 유기물층 위에 게이트 전도층을 증착하여 형성하는 단계 S6; 및
    포토레지스트 박리액을 사용하여 포토레지스트층을 제거하며, 동시에 포토레지스트층을 통해 포토레지스트층 위의 절연 유기물층 및 게이트 전도층을 스트립핑하며, 잔존하는 절연 유기물층으로부터 그래핀 반도체 활성층 위에 위치하면서 동시에 소스 및 드레인 사이에 위치하는 게이트 절연층을 얻으며, 잔존하는 게이트 전도층으로부터 상기 게이트 절연층 위의 게이트를 얻는 단계 S7;을 포함하며,
    상기 단계 S2에서, 화학 기상 증착법을 통해 절연 무기물층을 증착 형성하며, 상기 절연 무기물층의 소재는 질화규소, 산화규소, 산화이트륨, 또는 이산화하프늄이며;
    상기 단계 S3에서, 상기 유기물 베이스는 용액 도포 및 경화를 통해 형성되며, 상기 유기물 베이스의 소재는 폴리디메틸실록산인 TFT 기판의 제조방법.
  12. 제11항에 있어서,
    상기 금속 포일의 소재는 구리 또는 니켈인 TFT 기판의 제조방법.
  13. 제11항에 있어서,
    상기 단계 S1에서, 상기 그래핀의 밴드갭을 조절하는 방법은 화학적 도핑 방법이며, 구체적으로, 그래핀 박막을 증착하는 동시에 화학적 도핑을 하며, 증착된 그래핀 박막은 도핑된 그래핀 박막이며, 이를 통해 그래핀 반도체 활성층을 얻으며; 또는,
    상기 그래핀의 밴드갭을 조절하는 방법은 포토에칭 방법이며, 구체적으로, 그래핀 박막을 증착한 후, 그래핀 박막을 가는 리본 형상으로 절개하고, 그래핀 나노리본을 형성하여, 그래핀 반도체 활성층을 얻는 TFT 기판의 제조방법.
  14. 제11항에 있어서,
    상기 단계 S1에서, 플라즈마 화학 기상 증착법에 의해 상기 그래핀 박막을 증착하며, 증착된 그래핀 박막은 단층 그래핀 박막이며; 상기 그래핀 반도체 활성층의 밴드갭의 값은 0.1eV보다 큰 TFT 기판의 제조방법.
  15. 제11항에 있어서,
    상기 단계 S5에서, 습식식각 공정을 통해 상기 금속 포일을 식각하는 TFT 기판의 제조방법.
  16. 제11항에 있어서,
    상기 단계 S6에서, 도포 공정을 통해 절연 유기물층을 형성하며, 상기 절연 유기물층의 소재는 폴리메틸메타크릴레이트인 TFT 기판의 제조방법.
  17. 제11항에 있어서,
    상기 단계 S6에서, 물리 기상 증착법을 통해 게이트 전도층을 증착 형성하며, 상기 게이트 전도층의 소재는 알루미늄, 구리 또는 인듐 주석 산화물인 TFT 기판의 제조방법.
  18. 제11항에 있어서,
    보강 베이스를 제공하여, 유기물 베이스가 융해된 다음 보강 베이스 위에 다시 부착되도록 하는 단계 S8;을 더 포함하며,
    상기 보강 베이스는 유리, 폴리에틸렌 테레프탈레이트 플라스틱 또는 실리콘 웨이퍼인 TFT 기판의 제조방법.
KR1020197037105A 2017-05-15 2017-06-20 Tft 기판의 제조방법 KR102190783B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710340896.1A CN107146773B (zh) 2017-05-15 2017-05-15 Tft基板的制作方法
CN201710340896.1 2017-05-15
PCT/CN2017/089247 WO2018209751A1 (zh) 2017-05-15 2017-06-20 Tft基板的制作方法

Publications (2)

Publication Number Publication Date
KR20200007937A true KR20200007937A (ko) 2020-01-22
KR102190783B1 KR102190783B1 (ko) 2020-12-15

Family

ID=59778566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197037105A KR102190783B1 (ko) 2017-05-15 2017-06-20 Tft 기판의 제조방법

Country Status (5)

Country Link
EP (1) EP3627543B1 (ko)
JP (1) JP6857750B2 (ko)
KR (1) KR102190783B1 (ko)
CN (1) CN107146773B (ko)
WO (1) WO2018209751A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109741881B (zh) * 2019-01-04 2020-09-04 宁波石墨烯创新中心有限公司 一种石墨烯柔性电极及其制备方法
CN110265303B (zh) * 2019-06-12 2021-04-02 深圳市华星光电半导体显示技术有限公司 一种显示面板的制作方法
CN110729184A (zh) * 2019-10-24 2020-01-24 宁波石墨烯创新中心有限公司 薄膜晶体管、其制作方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629578A (zh) * 2011-09-29 2012-08-08 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和显示装置
CN103318881A (zh) * 2013-07-10 2013-09-25 合肥微晶材料科技有限公司 “泡取式”石墨烯的制备及使用方法
CN103769025A (zh) * 2014-01-15 2014-05-07 华中科技大学 微气泡发生器及其制备方法
US20140264282A1 (en) * 2013-03-18 2014-09-18 Samsung Electronics Co., Ltd. Heterogeneous layered structure, method of preparing the heterogeneous layered structure, and electronic device including the heterogeneous layered structure
KR20150121682A (ko) * 2015-07-05 2015-10-29 이윤택 그래핀의 제조방법 및 그래핀 원자층이 식각되는 그래핀 제조방법 및 웨이퍼결합방법을 구비하는 그래핀 굽힘 트랜지스터, 및 그래핀 굽힘 트랜지스터

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110050580A (ko) * 2008-08-04 2011-05-16 파나소닉 주식회사 플렉시블 반도체 장치 및 그 제조 방법
CN102629579B (zh) * 2011-09-29 2014-04-16 京东方科技集团股份有限公司 一种柔性tft阵列基板及其制造方法和显示装置
JP5978600B2 (ja) * 2011-11-21 2016-08-24 富士通株式会社 半導体装置の製造方法
JP5910294B2 (ja) * 2012-05-10 2016-04-27 富士通株式会社 電子装置及び積層構造体の製造方法
JP2014055086A (ja) * 2012-09-13 2014-03-27 Panasonic Corp グラフェンの製造方法
JP6195266B2 (ja) * 2013-05-01 2017-09-13 富士通株式会社 電子装置の製造方法
CN103365004B (zh) * 2013-07-26 2016-04-13 深圳市华星光电技术有限公司 透明导电层、具有该透明导电层的cf基板及其制备方法
JP6241318B2 (ja) * 2014-02-28 2017-12-06 富士通株式会社 グラフェン膜の製造方法及び半導体装置の製造方法
CN103922321B (zh) * 2014-03-21 2015-10-14 京东方科技集团股份有限公司 石墨烯的制备方法、薄膜晶体管、阵列基板及显示面板
US20170117417A1 (en) * 2015-07-13 2017-04-27 Board Of Regents, The University Of Texas System Integration of air-sensitive two-dimensional materials on arbitrary substrates for the manufacturing of electronic devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629578A (zh) * 2011-09-29 2012-08-08 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和显示装置
US20140264282A1 (en) * 2013-03-18 2014-09-18 Samsung Electronics Co., Ltd. Heterogeneous layered structure, method of preparing the heterogeneous layered structure, and electronic device including the heterogeneous layered structure
CN103318881A (zh) * 2013-07-10 2013-09-25 合肥微晶材料科技有限公司 “泡取式”石墨烯的制备及使用方法
CN103769025A (zh) * 2014-01-15 2014-05-07 华中科技大学 微气泡发生器及其制备方法
KR20150121682A (ko) * 2015-07-05 2015-10-29 이윤택 그래핀의 제조방법 및 그래핀 원자층이 식각되는 그래핀 제조방법 및 웨이퍼결합방법을 구비하는 그래핀 굽힘 트랜지스터, 및 그래핀 굽힘 트랜지스터

Also Published As

Publication number Publication date
JP6857750B2 (ja) 2021-04-14
CN107146773B (zh) 2019-11-26
EP3627543A4 (en) 2021-06-23
EP3627543A1 (en) 2020-03-25
JP2020520119A (ja) 2020-07-02
WO2018209751A1 (zh) 2018-11-22
CN107146773A (zh) 2017-09-08
EP3627543B1 (en) 2022-08-24
KR102190783B1 (ko) 2020-12-15

Similar Documents

Publication Publication Date Title
US9312146B2 (en) Manufacturing method of a thin film transistor
CN104752420B (zh) 显示设备的抗静电装置及其制造方法
WO2018006441A1 (zh) 薄膜晶体管、阵列基板及其制备方法
CN103151305B (zh) 一种薄膜晶体管阵列基板、制备方法以及显示装置
WO2015100935A1 (zh) 阵列基板及其制造方法、以及显示装置
JP2007081362A (ja) 透明薄膜トランジスタ及びその製造方法
WO2013131380A1 (zh) 阵列基板及其制作方法和显示装置
WO2016008226A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示设备
US9786791B2 (en) Thin film transistor, array substrate and method of manufacturing the same
WO2016123974A1 (zh) 薄膜晶体管、像素结构及其制作方法、阵列基板、显示装置
WO2016206206A1 (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
US10504926B2 (en) Thin film transistor, method for fabricating the same, array substrate, and display panel
WO2015165174A1 (zh) 一种薄膜晶体管及其制作方法、显示基板、显示装置
US20150115258A1 (en) Array substrate for liquid crystal display device and method of manufacturing the same
JP2017520914A (ja) 薄膜トランジスタおよびその製造方法、アレイ基板、並びに表示装置
JP2018523140A (ja) アレイ基板の製造方法、アレイ基板および表示装置
KR102190783B1 (ko) Tft 기판의 제조방법
WO2014117512A1 (zh) 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
TWI497689B (zh) 半導體元件及其製造方法
CN106935657B (zh) 一种薄膜晶体管及其制造方法、显示装置
WO2016011755A1 (zh) 薄膜晶体管及其制备方法、显示基板和显示设备
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
WO2016000363A1 (zh) 低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置
US10249763B2 (en) Array substrate, and display device, and fabrication methods
CN215644507U (zh) 薄膜晶体管和阵列基板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant