JP6195266B2 - 電子装置の製造方法 - Google Patents

電子装置の製造方法 Download PDF

Info

Publication number
JP6195266B2
JP6195266B2 JP2013096591A JP2013096591A JP6195266B2 JP 6195266 B2 JP6195266 B2 JP 6195266B2 JP 2013096591 A JP2013096591 A JP 2013096591A JP 2013096591 A JP2013096591 A JP 2013096591A JP 6195266 B2 JP6195266 B2 JP 6195266B2
Authority
JP
Japan
Prior art keywords
gnr
precursor
metal wire
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013096591A
Other languages
English (en)
Other versions
JP2014218386A (ja
Inventor
山口　淳一
淳一 山口
佐藤　信太郎
信太郎 佐藤
容子 山田
容子 山田
和樹 田中
和樹 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Nara Institute of Science and Technology NUC
Original Assignee
Fujitsu Ltd
Nara Institute of Science and Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Nara Institute of Science and Technology NUC filed Critical Fujitsu Ltd
Priority to JP2013096591A priority Critical patent/JP6195266B2/ja
Priority to PCT/JP2014/052864 priority patent/WO2014178208A1/ja
Priority to TW103104242A priority patent/TWI600612B/zh
Publication of JP2014218386A publication Critical patent/JP2014218386A/ja
Priority to US14/924,084 priority patent/US9929237B2/en
Application granted granted Critical
Publication of JP6195266B2 publication Critical patent/JP6195266B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • C01B32/186—Preparation by chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B2204/00—Structure or properties of graphene
    • C01B2204/06—Graphene nanoribbons
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B2204/00—Structure or properties of graphene
    • C01B2204/20—Graphene characterized by its properties
    • C01B2204/22—Electronic properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、電子装置の製造方法に関する。
炭素原子がハニカム格子状に並んだ単原子層のシート構造をもつグラフェンは、室温において極めて高い移動度を示すことから、次世代のエレクトロニクス材料、特に低消費電力及び高速動作の電界効果トランジスタ(ＦＥＴ)のチャネル材料としての応用が期待されている。ところがグラフェンは、π電子共役が２次元に拡張しているため、バンドギャップがゼロに等しく、金属的な物性を示すことから、グラフェンをチャネルに用いたトランジスタでは、実用上十分な電流オン/オフ比が得られない。このため、グラフェンをトランジスタに応用するには、グラフェンにバンドギャップを導入し、半導体化させることが必要である。
グラフェンにバンドギャップを導入する方法の一つとして、２次元のグラフェンシートを数ｎｍ〜数十ｎｍ幅の短冊状にして１次元にリボン化し、グラフェンナノリボン(ＧＮＲ)を形成する手法がある。このＧＮＲでは、量子閉じ込め効果によってバンドギャップが開き、そのギャップサイズはリボン幅によって変化することが知られている(例えば、非特許文献１を参照)。
ＧＮＲの作製方法としては、ネガ型レジスト(ハイドロシルセスキオキサン)を用いて電子線リソグラフィにより形成する方法(例えば、非特許文献２を参照)、カーボンナノチューブを化学的に切開する方法(例えば、特許文献１を参照)、有機溶媒に溶解したグラファイトフレークからソノケミカル法により形成する方法(例えば、非特許文献３を参照)などが報告されている。
最近では、アントラセンダイマーを合成し、それらを原子レベルで平坦な(１１１)結晶面を有するＡｕ又はＡｇの金属基板上に超高真空下で蒸着し、基板加熱によるラジカル反応により連結／縮環して、ボトムアップ的にＧＮＲを形成する方法(例えば、非特許文献４を参照)が示されている。
特開２０１２−１５８５１４号公報
L. Yang et al., Phys. Rev. Lett. 99, 186801 (2007) M. Y. Han et al., Phys. Rev. Lett. 98, 206805 (2007) X. Li et al., Science 319, 1229 (2008) J. Cai et al., Nature 466, 470 (2010)
ＧＮＲのエッジ構造には、炭素原子がジグザグ状に配列した所謂ジグザグ型と、２原子周期で配列した所謂アームチェア型の２種類が存在する。アームチェア型のＧＮＲは、バンドギャップを有し半導体的な性質を示す。これに対して、ジグザグ型のＧＮＲは、金属的な性質を示す。
上記の非特許文献２、非特許文献３、特許文献１で示されている方法でＧＮＲを形成した場合、均一なエッジ構造の制御が難しく、ジグザグ型のエッジ構造とアームチェア型のエッジ構造とが混在するという課題がある。更に、リボン幅を均一に揃えることも困難である。
エッジ構造、並びにリボン幅の揃ったアームチェア型のＧＮＲを形成するには、非特許文献４に示されているように、アントラセンダイマーから熱エネルギーによりＡｕ(１１１)基板上又はＡｇ(１１１)基板上に重合する方法が理想的である。
しかしながら、非特許文献４では、ベンゼン環が３つのアントラセン骨格を基本とした前駆体を用いているため、リボン幅が１ｎｍ以上のＧＮＲを形成することができない。ＦＥＴ設計の観点から、ＧＮＲのリボン幅を変えてバンドギャップのサイズを制御することは重要な技術ではあるが、ベンゼン環が４つ以上の高次アセンでは反応性の高いベンゼン環が内側に複数存在するために安定して直線的に連結されず、結果的にランダムなエッジ構造のＧＮＲが形成される可能性がある。
また、非特許文献４の方法で形成したＧＮＲを用いてＦＥＴを作製するには、金属基板からＧＮＲを切り離し、他の絶縁基板(例えば、表面にシリコン酸化膜が形成されたＳｉ基板)へ転写するというリスクの高いプロセスが要請される。更に、このように転写されたＧＮＲの位置及び方向は制御されていないため、ＧＮＲに電極を形成する工程など、そのＦＥＴ製造プロセスは非常に困難であり、より簡便なプロセスが求められる。
本発明は、上記の課題に鑑みてなされたものであり、転写法を用いることなく、幅が所望値に揃ったアームチェア型のエッジ構造を有し、所期のバンドギャップを示す実用上十分な１０5以上の電流オン／オフ比が実現する信頼性の高いグラフェン膜、電子装置、及び電子装置の製造方法を提供することを目的とする。
本発明の電子装置の製造方法は、絶縁材料上に金属細線を形成する工程と、２つのペンタセン骨格の中央のベンゼン環のそれぞれ片側にＢｒ基が導入されたペンタセンダイマー前駆体を用いた熱変換型前駆体法、又は、１つのヘプタセン骨格の中央のベンゼン環の両側にそれぞれＢｒ基が導入されたヘプタセン前駆体若しくはノナセン前駆体を用いた熱変換型前駆体法及び光変換型前駆体法により、前記金属細線上に、短手方向に炭素原子の六員環が５個以上結合して並列しており、長手方向に沿ったエッジ構造がアームチェア型とされたリボン形状のグラフェン膜を形成する工程と、前記金属細線を除去する工程とを含む。
本発明によれば、転写法を用いることなく、幅が所望値に揃ったアームチェア型のエッジ構造を有し、所期のバンドギャップを示す実用上十分な１０5以上の電流オン／オフ比を得ることができるグラフェン膜及びこれを備えた信頼性の高い電子装置が実現する。
第１の実施形態によるＧＮＲの製造方法を工程順に示す模式図である。 第１の実施形態におけるペンタセンＧＮＲの合成スキームを示す模式図である。 第１の実施形態の変形例１におけるヘプタセンＧＮＲの合成スキームを示す模式図である。 第１の実施形態の変形例２におけるノナセンＧＮＲの合成スキームを示す模式図である。 第２の実施形態によるグラフェントランジスタの製造方法を工程順に示す模式図である。
以下、本発明を適用した好適な諸実施形態について、図面を参照しながら詳細に説明する。なお、以下の図面において、図示の便宜上、大きさや厚み等について相対的に正確に示していない構成部材がある。
（第１の実施形態）
本実施形態では、ＧＮＲの構成について、その作製方法と共に説明する。
図１は、第１の実施形態によるＧＮＲの製造方法を工程順に示す模式図であり、（ａ），（ｂ）において、右側が平面図、左側が平面図の一点鎖線Ｉ−Ｉ'に沿った断面図である。
先ず、図１（ａ）に示すように、絶縁基板１を用意し、絶縁基板１上に(１１１)結晶面を有する金属細線２を形成する。
絶縁基板１としては、絶縁性結晶の基板として、例えばマイカ基板、ｃ面サファイア（α−Ａｌ2Ｏ3)結晶基板、ＭｇＯ(１１１)結晶基板等が適用可能であり、本実施形態ではマイカ基板を用いる。
金属細線材料としては、Ａｕ，Ａｇ，Ｃｕ，Ｃｏ，Ｎｉ，Ｐｄ，Ｉｒ，Ｐｔ等から選択された少なくとも１種が適用可能である。基板の種類を適宜選択することで、これらの金属のエピタキシャル結晶面を得ることができる。本実施形態では、金属細線材料としてＡｕを用いる。Ａｕは、マイカ基板上で（１１１）面に高配向することが良く知られている。
詳細には、先ず、マイカ基板である絶縁基板１を大気中で劈開することで、絶縁基板１の清浄表面を得る。
次に、絶縁基板１の劈開面上に所期の細線パターンを形成するための２層レジストをスピンコートする。下層の犠牲層レジストには、例えばPMGI SFG2S(Michrochem社製)を、上層の電子線レジストには、例えばZEP520A(日本ゼオン社製)をZEP-A(同社製)で１：１に希釈したレジストを用いる。
次に、電子線リソグラフィにより、レジストに幅１０ｎｍ程度〜１００ｎｍ程度、長さ１００ｎｍ程度〜５００ｎｍ程度の細線形状の開口を有するレジストパターンを形成する。その後、真空槽（真空度１×１０-7Ｐａ以下）内で１００℃程度〜２００℃程度、例えば１５０℃程度に基板を加熱しながら、絶縁基板１上に、Ａｕを蒸着法により０．０５ｎｍ／ｓ程度〜５ｎｍ／ｓ程度の蒸着速度、例えば０．５ｎｍ／ｓ程度で堆積する。Ａｕは、１０ｎｍ程度〜１００ｎｍ程度、例えば２０ｎｍ程度の厚みに堆積される。
なお、Ａｕと絶縁基板１との密着性を高めるため、Ａｕと絶縁基板１との間に０．５ｎｍ程度〜１ｎｍ程度の厚みにＴｉを堆積しても良い。
また、金属細線材料の堆積方法としては、蒸着法に代わって、スパッタ法、パルスレーザ堆積法、分子線エピタキシー法等を利用することもできる。
絶縁基板１上にＡｕを堆積した後、リフトオフにより、レジストパターン及びその上のＡｕを除去する。以上により、絶縁基板１上に（１１１）面を有する金属細線２が形成される。金属細線２は例えば、厚みが２０ｎｍ程度、幅（短手方向の寸法）が２０ｎｍ程度、長さ（長手方向の寸法）が２００ｎｍ程度に形成される。
次に、金属細線２に対して、Ａｒイオンスパッタ及び超高真空アニールを１セットとするＡｕ表面の清浄処理を、複数サイクル、ここでは４サイクル繰り返して行う。表面清浄処理は、１セット当たり、Ａｒイオンスパッタについてはイオン加速電圧を０．８ｋＶ程度、イオン電流を１．０μＡ程度に設定して１分間行い、超高真空アニールについては５×１０-7Ｐａ以下の真空度を保持しつつ４７０℃程度で１５分間行う。
この表面清浄処理により、リフトオフの際にＡｕの表面に付着したレジスト等の有機系の残留物が除去される。更に、金属細線２においてＡｕの（１１１）再構成表面が得られ、原子レベルでの平坦性がより向上する。
続いて、図１（ｂ）に示すように、金属細線２上にＧＮＲ３を形成する。
詳細には、熱変換型前駆体法により、絶縁基板１及び金属細線２を大気中に曝さらさすことなく、超高真空度の真空槽内で金属細線２の（１１１）表面上にＧＮＲ３をin situで形成する。
ＧＮＲ３は、図１（ｃ）に示すように、単原子層構造であって、短手方向に炭素原子の六員環（ベンゼン環）が５個以上結合して並列しており、長手方向に沿ったエッジ構造が完全なアームチェア型とされる。本実施形態では、ＧＮＲ３として、ベンゼン環が５個結合してなり、リボン幅（短手方向の寸法）が１．２ｎｍ程度のペンタセンＧＮＲを形成する。
以下、図２を用いて、熱変換型前駆体法によるペンタセンＧＮＲの形成過程について説明する。
ペンタセンダイマー前駆体の構造式を図２（ａ）に示す。このペンタセンダイマー前駆体では、２つのペンタセン骨格の中央のベンゼン環のそれぞれ片側にＢｒ基が導入されている。ペンタセン骨格の両端にビシクロ骨格が導入されることで、安定性の高い熱変換型前駆体となる。
このペンタセンダイマー前駆体を、例えば５×１０-8Ｐａ以下の超高真空下でK-cell型エバポレーターを用いて昇華させ、金属細線２上に蒸着する。蒸着速度は０．０５ｎｍ／ｍｉｎ程度〜０．１ｎｍ／ｍｉｎ程度とする。
以下のように、基板温度を上げてゆき、図２（ｂ）〜図２（ｃ）に示す過程を経て、最終的に図２（ｄ）のペンタセンＧＮＲが形成される。
先ず、図２（ａ）のペンタセンダイマー前駆体を例えば１８０℃程度〜２５０℃程度に加熱した絶縁基板１上に蒸着する。このとき、図２（ｂ）に示すように、ラジカル重合によりペンタセンダイマー前駆体が直線上に連結する。
次に、基板温度を例えば２５０℃程度〜３００℃程度に昇温することで、逆ディールス・アルダー反応によりビシクロ骨格が芳香化されてＣ2Ｈ4分子が脱離する。これにより、図２（ｃ）に示すように、ペンタセンが直線的に連結した高分子が得られる。
そして、基板温度を例えば３５０℃程度〜４５０℃程度に昇温して１０分間程度〜２０分間程度、温度を保持する。以上により、図２（ｄ）に示すように、縮環反応により、１．２ｎｍ程度の均一な幅を有し、長手方向に沿ったエッジ構造が完全なアームチェア型のペンタセンＧＮＲが形成される。
上記のようにして得られた、幅１．２ｎｍ程度のペンタセンＧＮＲのバンドギャップは、第一原理計算から約０．９ｅＶになると見積もられる(例えば、非特許文献１を参照)。
以上説明したように、本実施形態によれば、熱変換型前駆体法を用いて、高次アセン前駆体からボトムアップ的に合成することにより、１．２ｎｍ程度の均一幅でエッジ構造の揃った完全なアームチェア型のペンタセンＧＮＲを形成することが可能である。
また、(１１１)結晶面を有する金属細線上にペンタセンＧＮＲを形成することにより、ペンタセンＧＮＲの位置と方向を制御することが可能となり、リスクの高いＧＮＲの転写プロセスを行うことなく、より簡便な製造プロセスでペンタセンＧＮＲを得ることができる。
−変形例−
以下、第１の実施形態の諸変形例について説明する。
（変形例１）
本例では、第１の実施形態と同様にＧＮＲを作製するが、ＧＮＲとして、ペンタセンＧＮＲに代わって、ヘプタセンＧＮＲを作製する場合について例示する。
先ず、第１の実施形態と同様に、図１（ａ）の工程を経て、絶縁基板１上に(１１１)結晶面を有する金属細線２を形成する。
続いて、図１（ｂ）と同様に、金属細線２上にＧＮＲ３を形成する。本例では、ＧＮＲ３として、ベンゼン環が７個結合してなり、リボン幅（短手方向の寸法）が１．７ｎｍ程度のヘプタセンＧＮＲを形成する。本例では、より安定にヘプタセンを重合させるために、基板加熱による熱変換型前駆体法に加え、光照射による光変換型前駆体法を用いる。
以下、図３を用いて、熱変換型前駆体法及び光変換型前駆体法によるヘプタセンＧＮＲの形成過程について説明する。
ヘプタセン前駆体の構造式を図３（ａ）に示す。このヘプタセン前駆体では、１つのヘプタセン骨格の中央のベンゼン環の両側にそれぞれＢｒ基が導入されている。
このヘプタセン前駆体を、例えば５×１０-8Ｐａ以下の超高真空下でK-cell型エバポレーターを用いて昇華させ、金属細線２上に蒸着する。蒸着速度は０．０５ｎｍ／ｍｉｎ程度〜０．１ｎｍ／ｍｉｎ程度とする。
以下のように、基板加熱と共に光照射を行い、図３（ｂ）に示す過程を経て、最終的に
図３（ｃ）のヘプタセンＧＮＲが形成される。
先ず、絶縁基板１及び金属細線２に波長４７０ｎｍ程度の青色光を照射しながら、図３（ａ）のヘプタセン前駆体を例えば１８０℃程度〜２５０℃程度に加熱した絶縁基板１上に蒸着する。
次に、上記の青色光を照射しながら、基板温度を例えば２５０℃程度〜３００℃程度に昇温することで、逆ディールス・アルダー反応によりビシクロ骨格が芳香化されてＣＯ分子が脱離する。これにより、図３（ｂ）に示すように、ヘプタセンが直線的に連結した高分子が得られる。
そして、上記の青色光を照射しながら、基板温度を例えば３５０℃程度〜４５０℃程度に昇温して１０分間程度〜２０分間程度、温度を保持する。以上により、図３（ｃ）に示すように、縮環反応により、１．７ｎｍ程度の均一な幅を有し、長手方向に沿ったエッジ構造が完全なアームチェア型のヘプタセンＧＮＲが形成される。
上記のようにして得られた、幅１．７ｎｍ程度のヘプタセンＧＮＲのバンドギャップは、第一原理計算から約１．４ｅＶになると見積もられる(例えば、非特許文献１を参照)。
以上説明したように、本例によれば、熱変換型前駆体法及び光変換型前駆体法を用いて、高次アセン前駆体からボトムアップ的に合成することにより、１．７ｎｍ程度の均一幅でエッジ構造の揃った完全なアームチェア型のヘプタセンＧＮＲを形成することが可能である。
また、(１１１)結晶面を有する金属細線上にヘプタセンＧＮＲを形成することにより、ヘプタセンＧＮＲの位置と方向を制御することが可能となり、リスクの高いＧＮＲの転写プロセスを行うことなく、より簡便な製造プロセスでヘプタセンＧＮＲを得ることができる。
（変形例２）
本例では、第１の実施形態と同様にＧＮＲを作製するが、ＧＮＲとして、ペンタセンＧＮＲに代わって、ノナセンＧＮＲを作製する場合について例示する。
先ず、第１の実施形態と同様に、図１（ａ）の工程を経て、絶縁基板１上に(１１１)結晶面を有する金属細線２を形成する。
続いて、図１（ｂ）と同様に、金属細線２上にＧＮＲ３を形成する。本例では、ＧＮＲ３として、ベンゼン環が９個結合してなり、リボン幅（短手方向の寸法）が２．２ｎｍ程度のノナセンＧＮＲを形成する。本例では、より安定にノナセンを重合させるために、基板加熱による熱変換型前駆体法に加え、光照射による光変換型前駆体法を用いる。
以下、図４を用いて、熱変換型前駆体法及び光変換型前駆体法によるノナセンＧＮＲの形成過程について説明する。
ノナセン前駆体の構造式を図４（ａ）に示す。このノナセン前駆体では、ノナセン自身がビラジカル性を有するため、反応点として中央のベンゼン環にＢｒ基を導入する必要はない。
このノナセン前駆体を、例えば５×１０-8Ｐａ以下の超高真空下でK-cell型エバポレーターを用いて昇華させ、金属細線２上に蒸着する。蒸着速度は０．０５ｎｍ／ｍｉｎ程度〜０．１ｎｍ／ｍｉｎ程度とする。
以下のように、基板加熱と共に光照射を行い、図４（ｂ）〜図４（ｃ）に示す過程を経て、最終的に図４（ｄ）のノナセンＧＮＲが形成される。
先ず、絶縁基板１及び金属細線２に波長４７０ｎｍ程度の青色光を照射しながら、図４（ａ）のノナセン前駆体を例えば１８０℃程度〜２５０℃程度に加熱した絶縁基板１上に蒸着する。このときの様子を図４（ｂ）に示す。
次に、上記の青色光を照射しながら、基板温度を例えば２５０℃程度〜３００℃程度に昇温することで、逆ディールス・アルダー反応によりビシクロ骨格が芳香化されてＣＯ分子が脱離する。これにより、図４（ｃ）に示すように、ノナセンが直線的に連結した高分子が得られる。
そして、上記の青色光を照射しながら、基板温度を例えば３５０℃程度〜４５０℃程度に昇温して１０分間程度〜２０分間程度、温度を保持する。以上により、図４（ｄ）に示すように、縮環反応により、２．２ｎｍ程度の均一な幅を有し、長手方向に沿ったエッジ構造が完全なアームチェア型のノナセンＧＮＲが形成される。
上記のようにして得られた、幅２．２ｎｍ程度のノナセンＧＮＲのバンドギャップは、第一原理計算から約１．７ｅＶになると見積もられる(例えば、非特許文献１を参照)。
以上説明したように、本例によれば、熱変換型前駆体法及び光変換型前駆体法を用いて、高次アセン前駆体からボトムアップ的に合成することにより、２．２ｎｍ程度の均一幅でエッジ構造の揃った完全なアームチェア型のノナセンＧＮＲを形成することが可能である。
また、(１１１)結晶面を有する金属細線上にノナセンＧＮＲを形成することにより、ノナセンＧＮＲの位置と方向を制御することが可能となり、リスクの高いＧＮＲの転写プロセスを行うことなく、より簡便な製造プロセスでノナセンＧＮＲを得ることができる。
（第２の実施形態）
本実施形態では、ＧＮＲをチャネルに用いたグラフェントランジスタの構成について、その作製方法と共に説明する。
図５は、第２の実施形態によるグラフェントランジスタの製造方法を工程順に示す模式図であり、（ａ）〜（ｄ）において、右側が平面図、左側が平面図の一点鎖線Ｉ−Ｉ'に沿った断面図である。
先ず、第１の実施形態で説明した図１（ａ），（ｂ）の各工程を経て、絶縁基板１上に金属細線２を形成し、金属細線２上にＧＮＲ３を形成する。このときの様子を図５（ａ）に示す。
本実施形態では、ＧＮＲ３として、第１の実施形態で説明したペンタセンＧＮＲ、変形例１で説明したヘプタセンＧＮＲ、及び変形例２で説明したノナセンＧＮＲのうちのいずれかのＧＮＲを形成する。
続いて、図５（ｂ）に示すように、ソース電極４及びドレイン電極５を形成する。
詳細には、先ず、金属細線２を形成する工程と同様にして、電子線リソグラフィで２層レジストからなるレジストパターンを形成する。
次に、電極材料として、例えばＴｉ及びＣｒを順次、１×１０-5Ｐａ以下の高真空下で蒸着法により堆積する。Ｔｉについては、蒸着速度を０．０５ｎｍ／ｓ程度〜０．１ｎｍ／ｓ程度、厚みを０．５ｎｍ程度〜１ｎｍ程度とする。Ｃｒについては、蒸着速度を０．１ｎｍ／ｓ程度〜１ｎｍ／ｓ程度、厚みを３０ｎｍ程度〜５０ｎｍ程度とする。
電極材料の堆積方法としては、蒸着法に代わって、スパッタ法、パルスレーザ堆積法等を利用することもできる。
そして、リフトオフにより、レジストパターンとその上のＴｉ及びＣｒを除去する。以上により、金属細線２の各端部と電気的に接続されてなるソース電極４及びドレイン電極５が形成される。
金属細線２は、後工程のウェットエッチングにより最終的に除去される。そのため、ソース電極４及びドレイン電極５の電極材料の金属種は、金属細線２の金属種に対して十分なエッチング耐性を必要とする。
後述するように、Ａｕ(１１１)の金属細線２のウェットエッチングのエッチャントに、ＨＮＯ3＋ＨＣｌ混合水溶液を用いた場合、このエッチャントに溶解しないＴｉ及びＣｒは、電極材料の金属種として適切である。
また、金属細線２の材料にＣｕ(１１１)を用いた場合、そのウェットエッチングのエッチャントにはＦｅＣｌ3水溶液が利用できる。このとき、ソース電極及びドレイン電極を形成する際には、これらの水溶液に対して十分なエッチング耐性を有する金属種を適宜選択する必要がある。
続いて、図５（ｃ）に示すように、ソース電極４とドレイン電極５との間における金属細線２上に、ゲート絶縁膜６を介してゲート電極７を形成する。
詳細には、先ず、金属細線２を形成する工程と同様にして、電子線リソグラフィで２層レジストからなるレジストパターンを形成する。
次に、ゲート絶縁膜の絶縁材料及びゲート電極の電極材料を順次堆積する。絶縁材料には例えばＹ2Ｏ3を、電極材料には例えばＴｉ及びＣｒを、それぞれ用いる。
Ｙ2Ｏ3は、１×１０-5Ｐａ以下の高真空下でＯ2ガスを導入しながらＹ金属を蒸着することにより形成される。
Ｔｉ及びＣｒは、ソース電極４及びドレイン電極５の形成時と同様の蒸着条件及び厚みに蒸着することにより形成される。
絶縁材料及び電極材料の堆積方法としては、蒸着法に代わって、スパッタ法、パルスレーザ堆積法等を利用することもできる。
そして、リフトオフにより、レジストパターンとその上のＹ2Ｏ3、Ｔｉ及びＣｒを除去する。以上により、ソース電極４とドレイン電極５との間でこれらとオーバーラップしないように、金属細線２上でこれと交差するように、ゲート絶縁膜６及びゲート電極７のトップゲートスタック構造が形成される。ゲート電極７は、例えば５０ｎｍ程度のゲート長に形成される。
ゲート絶縁膜の絶縁材料としては、Ｙ2Ｏ3の代わりに、Ｙ2Ｏ3の堆積と同様に酸素ガスを導入する蒸着法により、ＳｉＯ2、ＨｆＯ2、ＺｒＯ2、Ｌａ2Ｏ3、ＴｉＯ2等を用いることもできる。
ゲート絶縁膜の絶縁材料及びゲート電極の電極材料は、後工程の金属細線の除去処理に用いるウェットエッチングのエッチャントに対して十分なエッチング耐性を有する必要がある。
続いて、図５（ｄ）に示すように、金属細線２をウェットエッチングにより除去する。
詳細には、約６０℃のＨＮＯ3（６．５ｖｏｌ％）＋ＨＣｌ（１７．５ｖｏｌ％）混合水溶液をエッチャントとして用いて、金属細線２をウェットエッチングする。これにより、金属細線２が除去される。絶縁基板１とＧＮＲ３との間に空隙８が形成され、ＧＮＲ３は、ソース電極４及びドレイン電極５によって架橋された状態とされる。
金属細線２を除去した後に、絶縁基板１に対して、純水を用いで洗浄処理、及びイソプロピルアルコールを用いたリンス処理を順次行う。続く乾燥処理では、溶液の表面張力や毛管力によるＧＮＲ３の切断を防止ことを目的として、例えばＣＯ2ガスを用いた超臨界乾燥処理を行う。
以上により、第１の実施形態又は諸変形例によるＧＮＲをチャネルに用いたトップゲート型のグラフェントランジスタが得られる。
本実施形態によれば、第１の実施形態又は諸変形例で得られたＧＮＲ３をチャネルに用いることにより、優れたバンドギャップを示し、室温動作時で１０5以上の高い電流オン/オフ比を実現する信頼性の高いグラフェントランジスタが得られる。
なお、本実施形態では、第１の実施形態によるＧＮＲを用いた電子装置としてグラフェントランジスタを例示したが、本発明はこれに限定されるものではない。例えば、ＧＮＲを表示電極に用いたディスプレイ等に適用が可能である。
以下、グラフェン膜、電子装置、及び電子装置の製造方法の諸態様を付記としてまとめて記載する。
（付記１）リボン形状のグラフェン膜であって、
短手方向に炭素原子の六員環が５個以上結合して並列しており、長手方向に沿ったエッジ構造がアームチェア型とされていることを特徴とするグラフェン膜。
（付記２）短手方向に炭素原子の六員環が５個以上結合して並列する部分の幅が１．２ｎｍ以上であることを特徴とする付記１に記載のグラフェン膜。
（付記３）単原子層構造であることを特徴とする付記１又は２に記載のグラフェン膜。
（付記４）絶縁材料と、
前記絶縁材料上の一対の電極と、
前記一対の電極によって架橋されたリボン形状のグラフェン膜と
を含み、
前記グラフェン膜は、短手方向に炭素原子の六員環が５個以上結合して並列しており、長手方向に沿ったエッジ構造がアームチェア型とされていることを特徴とする電子装置。
（付記５）前記グラフェン膜は、短手方向に炭素原子の六員環が５個以上結合して並列する部分の幅が１．２ｎｍ以上であることを特徴とする付記４に記載の電子装置。
（付記６）前記絶縁材料は、絶縁性結晶の基板であることを特徴とする付記４又は５に記載の電子装置。
（付記７）絶縁材料上に金属細線を形成する工程と、
前記金属細線上に、短手方向に炭素原子の六員環が５個以上結合して並列しており、長手方向に沿ったエッジ構造がアームチェア型とされたリボン形状のグラフェン膜を形成する工程と、
前記金属細線を除去する工程と
を含むことを特徴とする電子装置の製造方法。
（付記８）前記グラフェン膜は、短手方向に炭素原子の六員環が５個以上結合して並列する部分の幅が１．２ｎｍ以上であることを特徴とする付記７に記載の電子装置の製造方法。
（付記９）前記絶縁材料は、絶縁性結晶の基板であることを特徴とする付記７又は８に記載の電子装置の製造方法。
（付記１０）前記金属細線は、Ａｕ，Ａｇ，Ｃｕ，Ｃｏ，Ｎｉ，Ｐｄ，Ｉｒ，Ｐｔから選択された少なくとも１種により形成されることを特徴とする付記７〜９のいずれか１項に記載の電子装置の製造方法。
１ 絶縁基板
２ 金属細線
３ ＧＮＲ
４ ソース電極
５ ドレイン電極
６ ゲート絶縁膜
７ ゲート電極
８ 空隙

Claims (4)

  1. 絶縁材料上に金属細線を形成する工程と、
    ２つのペンタセン骨格の中央のベンゼン環のそれぞれ片側にＢｒ基が導入されたペンタセンダイマー前駆体を用いた熱変換型前駆体法、又は、１つのヘプタセン骨格の中央のベンゼン環の両側にそれぞれＢｒ基が導入されたヘプタセン前駆体若しくはノナセン前駆体を用いた熱変換型前駆体法及び光変換型前駆体法により、前記金属細線上に、短手方向に炭素原子の六員環が５個以上結合して並列しており、長手方向に沿ったエッジ構造がアームチェア型とされたリボン形状のグラフェン膜を形成する工程と、
    前記金属細線を除去する工程と
    を含むことを特徴とする電子装置の製造方法。
  2. 前記グラフェン膜は、短手方向に炭素原子の六員環が５個以上結合して並列する部分の幅が１．２ｎｍ以上であることを特徴とする請求項１に記載の電子装置の製造方法。
  3. 前記絶縁材料は、絶縁性結晶の基板であることを特徴とする請求項１又は２に記載の電子装置の製造方法。
  4. 前記金属細線は、Ａｕ，Ａｇ，Ｃｕ，Ｃｏ，Ｎｉ，Ｐｄ，Ｉｒ，Ｐｔから選択された少なくとも１種により形成されることを特徴とする請求項１〜３のいずれか１項に記載の電子装置の製造方法。
JP2013096591A 2013-05-01 2013-05-01 電子装置の製造方法 Active JP6195266B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013096591A JP6195266B2 (ja) 2013-05-01 2013-05-01 電子装置の製造方法
PCT/JP2014/052864 WO2014178208A1 (ja) 2013-05-01 2014-02-07 グラフェン膜、電子装置、及び電子装置の製造方法
TW103104242A TWI600612B (zh) 2013-05-01 2014-02-10 Graphene films, electronic devices, and electronic device manufacturing methods
US14/924,084 US9929237B2 (en) 2013-05-01 2015-10-27 Method for manufacturing graphine film electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013096591A JP6195266B2 (ja) 2013-05-01 2013-05-01 電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014218386A JP2014218386A (ja) 2014-11-20
JP6195266B2 true JP6195266B2 (ja) 2017-09-13

Family

ID=51843348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013096591A Active JP6195266B2 (ja) 2013-05-01 2013-05-01 電子装置の製造方法

Country Status (4)

Country Link
US (1) US9929237B2 (ja)
JP (1) JP6195266B2 (ja)
TW (1) TWI600612B (ja)
WO (1) WO2014178208A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101831017B1 (ko) * 2014-06-11 2018-03-29 광주과학기술원 그래핀 나노리본의 제조방법 및 이에 의해 제조된 나노리본을 포함하는 센서
JP6509086B2 (ja) * 2015-09-18 2019-05-08 国立大学法人 奈良先端科学技術大学院大学 グラフェンナノリボン前駆体製造方法
US11222959B1 (en) * 2016-05-20 2022-01-11 Hrl Laboratories, Llc Metal oxide semiconductor field effect transistor and method of manufacturing same
JP6876320B2 (ja) * 2016-11-29 2021-05-26 国立大学法人 奈良先端科学技術大学院大学 高次アセン誘導体の製造方法
CN107146773B (zh) * 2017-05-15 2019-11-26 深圳市华星光电半导体显示技术有限公司 Tft基板的制作方法
CN109037321B (zh) * 2018-06-22 2021-06-01 杭州电子科技大学 石墨烯条带异质结双栅tfet及其开关特性提升方法
JP7480943B2 (ja) 2020-11-13 2024-05-10 富士通株式会社 グラフェンナノリボン及びその製造方法、グラフェンナノリボン前駆体、並びに半導体装置
JP7465471B2 (ja) 2021-02-25 2024-04-11 富士通株式会社 グラフェンナノリボン、及びその製造方法、電子装置、並びにグラフェンナノリボン前駆体

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009000911A (ja) * 2007-06-21 2009-01-08 Seiko Precision Inc プリンタ
JP2009070911A (ja) * 2007-09-11 2009-04-02 Fujitsu Ltd 配線構造体、半導体装置および配線構造体の製造方法
JP2010187062A (ja) * 2009-02-10 2010-08-26 Hitachi Maxell Ltd メタマテリアル
JP5708493B2 (ja) 2009-11-13 2015-04-30 富士通株式会社 半導体装置及びその製造方法
TWI429586B (zh) 2011-02-01 2014-03-11 Univ Chang Gung Preparation of graphene nanobelt
US20120261644A1 (en) * 2011-04-18 2012-10-18 International Business Machines Corporation Structure and method of making graphene nanoribbons
ES2369953B1 (es) * 2011-08-02 2012-10-09 Fundació Institut De Ciències Fotòniques Plataforma optoelectrónica con conductor a base de carbono y puntos cuánticos y fototransistor que comprende una plataforma de este tipo
US9434619B2 (en) * 2011-10-26 2016-09-06 Basf Se Graphene nanoribbon precursors and monomers suitable for preparation thereof
TWI562960B (en) * 2011-11-14 2016-12-21 Basf Se Segmented graphene nanoribbons

Also Published As

Publication number Publication date
US20160056240A1 (en) 2016-02-25
WO2014178208A1 (ja) 2014-11-06
TWI600612B (zh) 2017-10-01
TW201442952A (zh) 2014-11-16
JP2014218386A (ja) 2014-11-20
US9929237B2 (en) 2018-03-27

Similar Documents

Publication Publication Date Title
JP6195266B2 (ja) 電子装置の製造方法
CN103476582B (zh) 用于制备石墨烯纳米带的结构和方法
Liu et al. Large scale pattern graphene electrode for high performance in transparent organic single crystal field-effect transistors
JP5353009B2 (ja) 半導体装置の製造方法および半導体装置
KR101878750B1 (ko) 알칼리 금속 함유 단일층 그라펜 및 이를 포함하는 전기소자
KR101919423B1 (ko) 그래핀 반도체 및 이를 포함하는 전기소자
JP6973208B2 (ja) グラフェンナノリボン前駆体、グラフェンナノリボン及び電子装置、グラフェンナノリボン前駆体の製造方法及びグラフェンナノリボンの製造方法
JP6187185B2 (ja) 電子装置及びその製造方法
JP4984498B2 (ja) 機能素子及びその製造方法
JP6923288B2 (ja) 共鳴トンネルダイオードの製造方法
JP5685987B2 (ja) 電子装置およびその製造方法
JP6842042B2 (ja) グラフェンナノリボン及びその製造に用いる前駆体分子
JP6658121B2 (ja) グラフェンナノリボン及びその製造方法、デバイス
KR101399347B1 (ko) 탄소나노튜브 이용한 나노 채널 제조 방법 및 이를 이용한 나노 구조물
JP6645226B2 (ja) 半導体装置及び半導体装置の製造方法
JP7465471B2 (ja) グラフェンナノリボン、及びその製造方法、電子装置、並びにグラフェンナノリボン前駆体
JP7484701B2 (ja) グラフェンナノリボン前駆体、グラフェンナノリボン、電子装置、グラフェンナノリボンの製造方法及び電子装置の製造方法
JP2013021149A (ja) グラフェンの合成方法並びに半導体装置及びその製造方法
JP5763597B2 (ja) グラフェンの製造方法
JP2019048791A (ja) 化合物、化合物の製造方法、グラフェンナノリボンの製造方法、グラフェンナノリボン及び半導体装置
JP2022100723A (ja) グラフェンナノリボン前駆体、グラフェンナノリボン、電子装置、グラフェンナノリボンの製造方法及び電子装置の製造方法
JP2022078721A (ja) グラフェンナノリボン、及びその製造方法、並びにグラフェンナノリボン前駆体
Yao et al. Graphene-like nanoribbons connected by four-/five-membered rings on pentacene/picene precursors, Au (110) surface
KR20180088127A (ko) 그래핀 나노 리본의 제조방법, 그래핀 나노 리본, 반도체 소자의 제조방법, 및 반도체 소자
Keyn et al. Feasibility study on in situ CCVD grown CNTs for field-effect power device applications

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20150312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150312

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170808

R150 Certificate of patent or registration of utility model

Ref document number: 6195266

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250