CN215644507U - 薄膜晶体管和阵列基板 - Google Patents

Abstract

一种薄膜晶体管和阵列基板，该薄膜晶体管包括：衬底基板；依次层叠设置在衬底基板上的第一有源层、第一绝缘层和第二有源层；其中，第一有源层通过位于第一绝缘层中的第一过孔结构与第二有源层接触，第一有源层与第二有源层未接触的部分通过第一绝缘层间隔开，该薄膜晶体管具有多个有源层结构，使得电荷分别聚集在每个有源层的两个表面，从而使得聚集在有源层的表面的电荷的数量成倍地增加，进而使得薄膜晶体管的开态电流成倍地增加。

Description

薄膜晶体管和阵列基板

技术领域

本实用新型的实施例涉及一种薄膜晶体管和阵列基板。

背景技术

根据薄膜晶体管的栅电极和有源层的相对位置，可以将薄膜晶体管分为顶栅结构和底栅结构，根据源漏电极层相对于有源层的位置可以将薄膜晶体管分为顶接触型结构和底接触型结构，即薄膜晶体管包括底栅顶接触、底栅底接触、顶栅顶接触和顶栅底接触四种结构。

薄膜晶体管包括硅基薄膜晶体管、金属氧化物薄膜晶体管以及有机薄膜晶体管等。硅基薄膜晶体管因其具有较好的性能和能大面积制备而广泛用于显示面板。随着显示技术的发展，硅基薄膜晶体管的固有缺点，例如非晶硅薄膜晶体管的迁移率低、稳定性差，多晶硅薄膜晶体管的均匀性差和成本高，使硅基薄膜晶体管难以满足发展的需要。有机薄膜晶体管虽然能够有效的降低成本，但是其性能远不能满足显示技术的需要。相对于硅基薄膜晶体管，金属氧化物薄膜晶体管的技术优势明显，其具有更高的迁移率、更陡的亚阈值摆幅、更小的关态泄漏电流、更好的器件性能一致性，制备金属氧化物半导体的工艺简单、工艺温度低、稳定性好，且形成的金属氧化物薄膜晶体管对于可见光的透过率高、在弯曲状态下金属氧化物薄膜晶体管器件的特性无明显退化。

实用新型内容

本实用新型所要解决的技术问题是如何使得薄膜晶体管的开态电流成倍地增加，本实用新型至少一实施例提供的薄膜晶体管具有多个有源层结构，使得电荷分别聚集在每个有源层的两个表面，从而使得聚集在有源层的表面的电荷的数量成倍地增加，进而使得薄膜晶体管的开态电流成倍地增加。

本实用新型至少一实施例提供一种薄膜晶体管，该薄膜晶体管包括：衬底基板；依次层叠设置在所述衬底基板上的第一有源层、第一绝缘层和第二有源层；其中，所述第一有源层通过位于所述第一绝缘层中的第一过孔结构与所述第二有源层接触，所述第一有源层与所述第二有源层未接触的部分通过所述第一绝缘层间隔开。

例如，本实用新型至少一实施例提供的薄膜晶体管，还包括源漏电极层，其中，所述源漏电极层与所述第一有源层和所述第二有源层电连接。

例如，在本实用新型至少一实施例提供的薄膜晶体管中，所述源漏电极层通过第二过孔结构与所述第二有源层电连接，所述第一过孔结构在所述衬底基板上的正投影和所述第二过孔结构在所述衬底基板上的正投影至少部分重叠，且至少部分所述源漏电极层延伸至所述第一过孔结构中。

例如，本实用新型至少一实施例提供的薄膜晶体管，还包括第一栅极和第二栅极，其中，所述第一栅极在所述第一有源层的靠近所述衬底基板的一侧，且在所述第一栅极和所述第一有源层之间设置有第一栅绝缘层；所述第二栅极在所述第二有源层的远离所述衬底基板的一侧，且在所述第二栅极和所述第二有源层之间设置有第二栅绝缘层。

例如，在本实用新型至少一实施例提供的薄膜晶体管中，在所述第二栅极的远离所述衬底基板的一侧设置有层间绝缘层，所述源漏电极层设置在所述层间绝缘层的远离所述衬底基板的一侧，所述第二过孔结构依次贯穿所述层间绝缘层、所述第二栅绝缘层和部分所述第一绝缘层。

例如，本实用新型至少一实施例提供的薄膜晶体管，还包括第三有源层，其中，所述第三有源层设置在所述第二栅极的远离所述衬底基板的一侧，所述层间绝缘层设置在所述第三有源层和所述第二栅极之间，且所述第三有源层和所述源漏电极层电连接。

例如，本实用新型至少一实施例提供的薄膜晶体管，还包括栅极，其中，所述栅极在所述第一有源层和所述第二有源层之间。

例如，在本实用新型至少一实施例提供的薄膜晶体管中，在所述栅极的远离所述第一绝缘层的一侧设置有栅绝缘层，所述第一过孔结构同时贯穿所述第一绝缘层和所述栅绝缘层。

例如，在本实用新型至少一实施例提供的薄膜晶体管中，在所述第二有源层和所述源漏电极层之间设置有第二绝缘层，所述第二过孔结构贯穿所述第二绝缘层。

例如，在本实用新型至少一实施例提供的薄膜晶体管中，所述源漏电极层和所述第二栅极设置在同一层，在所述第二栅极的靠近所述衬底基板的一侧设置有层间绝缘层，所述第二过孔结构依次贯穿所述层间绝缘层、所述第二栅绝缘层和部分所述第一绝缘层。

例如，在本实用新型至少一实施例提供的薄膜晶体管中，所述第一有源层包括层叠设置的第一子有源层和第二子有源层，和/或所述第二有源层包括层叠设置的第三子有源层和第四子有源层。

本实用新型至少一实施例还提供一种阵列基板，该阵列基板包括上述任一项所述的薄膜晶体管。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本实用新型的一些实施例，而非对本实用新型的限制。

图1为一种薄膜晶体管的截面结构示意图；

图2为本实用新型一实施例提供的一种薄膜晶体管的截面结构示意图；

图3为本实用新型一实施例提供的再一种薄膜晶体管的截面结构示意图；

图4为本实用新型一实施例提供的又一种薄膜晶体管的截面结构示意图；

图5为本实用新型一实施例提供的又一种薄膜晶体管的截面结构示意图；

图6为本实用新型一实施例提供的又一种薄膜晶体管的截面结构示意图；

图7为本实用新型一实施例提供的又一种薄膜晶体管的截面结构示意图；

图8为本实用新型一实施例提供的一种阵列基板的框图；

图9为本实用新型一实施例提供的一种薄膜晶体管的制备方法的流程图；

图10A-10E为本实用新型一实施例提供的一种薄膜晶体管的制备方法的过程图；

图11为本实用新型一实施例提供的一种薄膜晶体管的制备方法的流程图；以及

图12A-12K为本实用新型一实施例提供的一种薄膜晶体管的制备方法的过程图。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例的附图，对本实用新型实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本实用新型的一部分实施例，而不是全部的实施例。基于所描述的本实用新型的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

除非另外定义，本实用新型使用的技术术语或者科学术语应当为本实用新型所属领域内具有一般技能的人士所理解的通常意义。本实用新型中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

由于显示面板趋于高分辨率、大尺寸的方向发展，显示面板中的薄膜晶体管需要高的开态电流。例如，图1为一种薄膜晶体管的截面结构示意图，如图1所示，在基底01上设置有依次层叠的缓冲层02、底部栅极03、底部栅绝缘层04、有源层05、顶部栅绝缘层06、顶部栅极07、绝缘层08和源极09a/漏极09b，即图1所示的为双栅极单有源层的结构，图1所示的结构中采用底部栅极03和顶部栅极07同时对一个有源层05进行作用，从而可以提升薄膜晶体管的开态电流。

但是，图1所示的结构还存在如下缺陷：由于顶部栅极07与底部栅极 03之间仅存在底部栅绝缘层04、顶部栅绝缘层06和有源层05进行隔离，一方面当顶部栅极07与底部栅极03之间的距离较近时，容易导致顶部栅极07的电场与底部栅极03的电场之间形成串扰，从而导致有源层05中载流子的稳定性变差，薄膜晶体管的特性控制变得困难。例如，图1所示薄膜晶体管的结构的电压容易受到顶部栅极07的电压的改变而发生正负偏移，从而使得薄膜晶体管的特性变差；另一方面，图1所示的薄膜晶体管无法实现开态电流的成倍提升，目前图1所示的结构对开态电流的提升仅能达到50％左右，图1所示的薄膜晶体管对开态电流的提升很小，将其用于显示面板中时，不能满足显示面板对开态电流、分辨率的需求。

本实用新型的发明人注意到，可以设计具有多个有源层的薄膜晶体管，使得电荷分别聚集在每个有源层的两个表面，从而使得聚集在有源层的表面的电荷的数量成倍地增加，进而使得薄膜晶体管的开态电流成倍地增加。

例如，图2为本实用新型一实施例提供的一种薄膜晶体管的截面结构示意图，如图2所示，该薄膜晶体管100包括：衬底基板101，依次层叠设置在衬底基板101上的第一有源层104、第一绝缘层105和第二有源层106，第一有源层104通过位于第一绝缘层105中的第一过孔结构116与第二有源层106接触，第一有源层104与第二有源层106未接触的部分通过第一绝缘层105间隔开。例如，该第一有源层104通过第一过孔结构116与第二有源层106接触可以实现第一有源层104和第二有源层106之间的电连接；第一有源层104与第二有源层106未接触的部分通过第一绝缘层105间隔开，可以使得第一有源层104的靠近衬底基板101的表面和第一有源层104的靠近第二有源层的表面均聚集有电荷，第二有源层106的靠近衬底基板101的表面和第二有源层106的远离衬底基板101的表面均聚集有电荷，从而可以使得在有源层(包括第一有源层104和第二有源层106)的表面聚集的电荷的数量成倍地增加，从而可以使得开态电流成倍的提升。

例如，如图2所示，该第一有源层104通过位于第一绝缘层105中的第一过孔结构116与第二有源层106接触并实现电连接。

例如，该第一过孔结构116的个数可以为一个或者多个。在图2所示的薄膜晶体管的截面结构中，第一过孔结构116的个数为两个，两个第一过孔结构116相互间隔开，两个第一过孔结构116的靠近衬底基板101一侧的宽度之和小于第一有源层104的最大水平宽度，且小于第二有源层106的最大水平宽度。

例如，每个第一过孔结构116的靠近衬底基板101的一侧和限定第一过孔结构116的侧壁上都覆盖有第二有源层106，且每个第一过孔结构116都未被第二有源层106填满。

例如，如图2所示，每个第一过孔结构116在衬底基板101上的正投影均小于第一有源层104在衬底基板101上的正投影，且小于第二有源层106 在衬底基板101上的正投影。多个第一过孔结构116在衬底基板101上的正投影之和小于第一有源层104在衬底基板101上的正投影，且小于第二有源层106在衬底基板101上的正投影，当然，本实用新型的实施例也不限于此，每个第一过孔结构116在衬底基板101上的正投影还可以大于或者等于第一有源层104在衬底基板101上的正投影。

例如，该第一有源层104和第二有源层106的材料可以相同或者不同。第一有源层104和第二有源层106的材料可以均为硅基材料，或者均为金属氧化物半导体材料，或者均为有机半导体材料。第一有源层104的材料为硅基材料、金属氧化物半导体材料和有机半导体材料中的一种，第二有源层106 的材料为不同于第一有源层104的材料的另外两种材料中的一种。

例如，当第一有源层104和第二有源层106的材料均为金属氧化物半导体材料时，该金属氧化物半导体材料包括氧化锌(ZnO)、氧化铟(In₂O₃)、氧化铟锌(IZO)、铝掺杂氧化锌(AZO)、硼掺杂氧化锌(BZO)、镁掺杂氧化锌 (MZO)、氧化锌锡(ZTO)、氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化镓锌(GZO)、氧化铟锡(ITO)、氧化铪铟锌(HIZO)和氧化锡(SnO₂)等n型半导体材料，以及氧化亚锡(SnO)和氧化亚铜(Cu₂O)等p型半导体材料。例如，可以采用磁控溅射、反应溅射、阳极氧化或旋涂等方法形成金属氧化物半导体材料的第一有源层104和第二有源层106。

例如，该第一有源层104和第二有源层106的材料也可以为硅、锗、硅锗混合材料等。可以采用磁控溅射或旋涂等方法形成上述半导体材料的第一有源层104和第二有源层106。

例如，该第一有源层104和第二有源层106的材料也可以为有机半导体材料，该有机半导体材料包括并五苯、三苯基胺、富勒烯、酞箐、聚噻吩、聚苯胺、聚吡咯等，可以采用旋涂的方式形成上述有机半导体材料。

例如，该第一有源层104和第二有源层106的厚度分别为5nm～200nm。例如，该第一有源层104的厚度可以为50nm、100nm、150nm、或者200nm 等；该第二有源层106的厚度可以为50nm、100nm、150nm、或者200nm 等。

例如，衬底基板101采用刚性材料或者柔性材料形成。例如，刚性材料包括刚性玻璃和硅片中的一种。柔性材料包括聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚酰亚胺中和柔性玻璃中的一种。

例如，该第一绝缘层105的材料包括氧化硅、氮化硅、氧化铝、氧化铪、氧化钽和氧化锆中的一种或者多种。

例如，该第一绝缘层105的厚度为5nm～400nm，例如为50nm、100nm、 200nm、300nm或者400nm。

例如，如图2所示，该薄膜晶体管100还包括源漏电极层110，该源漏电极层110与第一有源层104和第二有源层106电连接。该源漏电极层110 包括源极110a和漏极110b，该源极110a和漏极110b均与第一有源层104 和第二有源层106电连接。

例如，该源漏电极层110与第一有源层104和第二有源层106电连接的形式包括：源漏电极层110与第一有源层104搭接，以使得源漏电极层110 与第一有源层104和第二有源层106电连接；源漏电极层110与第二有源层搭接，以使得源漏电极层110与第一有源层104和第二有源层106电连接；源漏电极层110与第一有源层104通过第二过孔结构113电连接，以使得源漏电极层110与第一有源层104和第二有源层106同时电连接；源漏电极层 110与第二有源层106通过第二过孔结构113电连接以使得源漏电极层110 与第一有源层104和第二有源层106同时电连接。

例如，在图2所示的结构中，源漏电极层110与第二有源层106通过第二过孔结构113电连接以使得源漏电极层110与第一有源层104和第二有源层106同时电连接。该第一过孔结构116在衬底基板101上的正投影和第二过孔结构113在衬底基板101上的正投影至少部分重叠，且至少部分源漏电极层110延伸至第一过孔结构116中。

例如，第一过孔结构116的靠近衬底基板101一侧的宽度大于第二过孔结构113的靠近衬底基板101一侧的宽度，且第二过孔结构113的靠近衬底基板101一侧套设在第一过孔结构116中，这样可以使得源漏电极层110更稳定地与第二有源层106电连接。

例如，该源漏电极层110的材料可以包括钼(Mo)、铬(Cr)、钛(Ti)、铝(Al)、铝合金和铜(Cu)等金属中的一种或者多种的组合。

例如，在一个示例中，该源漏电极层110的材料为铜基金属。铜金属具有电阻率低、导电性好的特点，因而可以提高源漏电极层110(源极110a、漏极110b)的信号传输速率，提高显示质量。

例如，该铜基金属为铜(Cu)、铜锌合金(CuZn)、铜镍合金(CuNi)或铜锌镍合金(CuZnNi)等性能稳定的铜基金属合金。

例如，该源漏电极层110的厚度可以为200-400nm，例如，可以为200 nm、230nm、250nm、300nm、350nm、380nm以及400nm。

例如，源漏电极层110不限于形成在第二有源层106的远离衬底基板101 的一侧，还可以形成在第一有源层104的靠近衬底基板的一侧，或者其他的位置，只要满足源漏电极层110能够与第一有源层104和第二有源层106同时电连接即可。

例如，第一有源层104和第二有源层106连接时的电阻较大，形成源漏电极层110时会采用干刻工艺，执行干刻工艺时需要采用还原性气体，当第一有源层104和第二有源层106的材料为金属氧化物半导体材料时，可以先采用还原性气体使得第二有源层106的暴露于第二过孔结构113的部分被还原成金属单质，从而使得第二有源层106的电阻率变小，进而使得第一有源层104和第二有源层106电连接后整体的电阻变小，即可以不用增加新的设备和材料减小第一有源层104和第二有源层106连接时的电阻。

例如，如图2所示，该薄膜晶体管100还包括第一栅极102和第二栅极 108，该第一栅极102在第一有源层104的靠近衬底基板101的一侧，且在第一栅极102和第一有源层104之间设置有第一栅绝缘层103，第二栅极108 在第二有源层106的远离衬底基板101的一侧，且在第二栅极108和第二有源层106之间设置有第二栅绝缘层107。

例如，该第一栅极102和第二栅极108的材料可以分别包括钼(Mo)、铬(Cr)、钛(Ti)、铝(Al)、铝合金和铜(Cu)等金属中的一种或者多种的组合。该第一栅极102和第二栅极108的材料还可以包括氧化铟锡(ITO)、铝掺杂氧化锌(AZO)和硼掺杂氧化锌(BZO)等透明导电材料中的一种或者多种的组合。该第一栅极102和第二栅极108可以分别为单层结构，也可以分别为双层结构。该双层结构的第一栅极102和第二栅极108可以分别为金属和透明导电材料构成的复合导电层。

例如，该第一栅极102和第二栅极108的厚度可以分别为50nm～300nm，例如，该第一栅极102的厚度可以为50nm、100nm、200nm或者300nm；该第二栅极108的厚度可以为50nm、100nm、200nm或者300nm。

例如，可以采用磁控溅射、电子束蒸发或者热蒸发等方法形成金属材料的第一栅极，也可以采用磁控溅射或光学镀膜等方法形成透明导电材料的第一栅极。

例如，该第一栅绝缘层103和第二栅绝缘层107的材料可以分别为氧化硅(SiO₂)、氮化硅(SiN_x)、氧化铝(Al₂O₃)、氧化铪(HfO₂)、氧化钽(Ta₂O₅) 和氧化锆(ZrO₂)中的一种或多种的组合。

例如，该第一栅绝缘层103和第二栅绝缘层107的厚度可以分别为 5nm～400nm，例如，该第一栅绝缘层103的厚度可以为50nm、100nm、150nm、 200nm、250nm或者300nm，该第二栅绝缘层107的厚度可以为50nm、100nm、 150nm、200nm、250nm或者300nm。

例如，可以采用等离子体增强化学气相淀积(PECVD)的方法沉积氧化硅(SiO₂)或者氮化硅(SiN_x)等氧化物绝缘材料以形成第一栅绝缘层103和第二栅绝缘层107，或者，也可以通过旋涂有机绝缘材料等方法形成第一栅绝缘层103和第二栅绝缘层107。

例如，如图2所示，在第二栅极108的远离衬底基板101的一侧设置有层间绝缘层109，源漏电极层110设置在层间绝缘层109的远离衬底基板101 的一侧，第二过孔结构113依次贯穿层间绝缘层109、第二栅绝缘层107和部分第一绝缘层105。

例如，在第一栅极102和第二栅极108之间具有第一栅绝缘层103、第一有源层104、第一绝缘层105、第二有源层106和第二栅绝缘层107，从而使得第一栅极102和第二栅极108之间间隔的距离较大，且间隔的具有绝缘性质的膜层的数量较多，从而使得第一栅极102的电场和第二栅极108的电场之间不容易串扰。

例如，图2中双栅极和双有源层的结构，使得薄膜晶体管的开态电流成倍增加，且相对于形成两个完整的薄膜晶体管，减少了一次形成源漏电极层的工艺步骤，从而使得所采用的掩膜板的数量显著减少，从而降低了生产成本，且在第二有源层106和源漏电极层110之间具有第二栅绝缘层107和层间绝缘层109，这样在形成源漏电极层时，不会对第二有源层106和第一有源层104造成刻蚀损伤，使得薄膜晶体管100的稳定性显著提升，同时由于第一栅极102和第二栅极108分别控制第一有源层104和第二有源层106，从而提高了第一栅极102和第二栅极108的控制能力，使得能确保开态电流成倍提升的情况下，保证薄膜晶体管101的特性。相对于图1中的结构，图 2中薄膜晶体管的开态电流是图1中薄膜晶体管的开态电流的2倍。

例如，如图2所示，在源漏电极层110的远离衬底基板101的一侧设置有钝化层111，该钝化层111可以防止外界杂质或者水汽进入薄膜晶体管 100，从而影响薄膜晶体管的性能。

例如，图3为本实用新型一实施例提供的再一种薄膜晶体管的截面结构示意图，如图3所示，第二过孔结构113贯穿层间绝缘层109和部分第二栅绝缘层107，源漏电极层110通过第二过孔结构113与第二有源层106的远离衬底基板101的表面直接接触。图3中的结构可以使得第二有源层106将第一过孔结构116完全填充，以保证第二有源层106不容易在第一过孔结构 116中断裂，还可以使得形成的第二过孔结构113的深度变浅，使得第二过孔结构113更容易形成。

例如，形成源漏电极层110时会采用干刻工艺，执行干刻工艺时需要采用还原性气体，当第一有源层104和第二有源层106的材料为金属氧化物半导体材料时，可以先采用还原性气体使得第二有源层106的远离衬底基板 101的部分被还原成金属单质，从而使得第二有源层106的电阻率变小，进而使得第一有源层104和第二有源层106电连接后整体的电阻变小，即可以不用增加新的设备和材料以减小第一有源层104和第二有源层106连接时的电阻。

例如，在图3中，源漏电极层110的与第二有源层106接触的表面在衬底基板101上的正投影与第一过孔结构116在衬底基板101上的正投影至少部分重叠，这样可以使得电极结构更紧凑，更有利于提高开态电流。如果源极110a向左侧偏移，漏极110b向右侧偏移，则难以表现出薄膜晶体管100 的特性。图3中的结构可以增大源漏电极层110与第二有源层106的接触面积，以实现源漏电极层110与第一有源层104和第二有源层106电连接。

例如，该源漏电极层110的材料和厚度可以参见上述对于图2的相关描述，在此不再赘述。

例如，图4为本实用新型一实施例提供的又一种薄膜晶体管的截面结构示意图，如图4所示，该薄膜晶体管100还包括第三有源层112，该第三有源层112设置在第二栅极108的远离衬底基板101的一侧，且第三有源层112 和源漏电极层110电连接，层间绝缘层109设置在第三有源层112和第二栅极108之间。例如，在图4中，源漏电极层110搭接在第三有源层112的两侧，即源极110a搭接在第三有源层112的左侧，漏极110b搭接在第三有源层112的右侧，且源漏电极层110通过第二过孔结构113与第一有源层104 和第二有源层106电连接。该第三有源层112的增加使得薄膜晶体管的开态电流进一步增加，相对于图1中的结构，图4中薄膜晶体管的开态电流是图 1中薄膜晶体管的开态电流的3倍。

例如，图5为本实用新型一实施例提供的又一种薄膜晶体管的截面结构示意图，如图5所示，第一有源层104包括层叠设置的第一子有源层104a 和第二子有源层104b，第二有源层106包括层叠设置的第三子有源层106a 和第四子有源层106b。在一个示例中，还可以是第一有源层104包括层叠设置的第一子有源层104a和第二子有源层104b，第二有源层106为单层结构。在又一个示例中，第二有源层106包括层叠设置的第三子有源层106a和第四子有源层106b，第一有源层104为单层结构。

例如，该第一子有源层104a和第二子有源层104b的材料相同或者不同，该第一子有源层104a的材料为氧化锌(ZnO)、氧化铟(In₂O₃)、氧化铟锌(IZO)、铝掺杂氧化锌(AZO)、硼掺杂氧化锌(BZO)、镁掺杂氧化锌(MZO)、氧化锌锡 (ZTO)、氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化镓锌(GZO)、氧化铟锡(ITO)、氧化铪铟锌(HIZO)、氧化锡(SnO₂)、氧化亚锡(SnO)和氧化亚铜(Cu₂O) 中的一种，该第二子有源层104b的材料为上述金属氧化物中的一种或者上述材料中不同于第一子有源层104a的材料的另一种。

例如，第一子有源层104a用于阻止元素的扩散，例如，阻止第一栅极 102中的元素扩散至第二子有源层104b，第二子有源层104b的载流子浓度大于第一子有源层104a的载流子浓度，第二子有源层104b的带隙小于第一子有源层104a的带隙，第二子有源层104b主要用于传输载流子。

例如，该第三子有源层106a和第四子有源层106b的材料相同或者不同，该第三子有源层106a的材料为氧化锌(ZnO)、氧化铟(In₂O₃)、氧化铟锌(IZO)、铝掺杂氧化锌(AZO)、硼掺杂氧化锌(BZO)、镁掺杂氧化锌(MZO)、氧化锌锡 (ZTO)、氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化镓锌(GZO)、氧化铟锡(ITO)、氧化铪铟锌(HIZO)、氧化锡(SnO₂)、氧化亚锡(SnO)和氧化亚铜(Cu₂O) 中的一种，该第四子有源层106b的材料为上述金属氧化物中的一种或者上述材料中不同于第三子有源层106a的材料的另一种。

例如，第四子有源层106b用于阻止元素的扩散，例如，阻止第二栅极 108中的元素扩散至第三子有源层106a，第三子有源层106a的载流子浓度大于第四子有源层106b的载流子浓度，第三子有源层106a的带隙小于第四子有源层106b的带隙，第三子有源层106a主要用于传输载流子。

例如，根据图5，需要说明的是，在图4所示的结构中，第三有源层112 也可以包括层叠设置的第五子有源层和第六子有源层，第五子有源层和第六子有源层的材料相同或者不同，第五子有源层和第六子有源层的材料可以参见上述关于第一子有源层104a和第二子有源层104b的相关描述，在此不再赘述。

需要说明的是，第一子有源层104a、第二子有源层104b、第三子有源层106a、第四子有源层106b、第五子有源层和第六子有源层的材料还可以是硅基材料或者有机半导体材料，该硅基材料或者有机半导体材料可以参见上述中的相关描述，在此不再赘述。

例如，图6为本实用新型一实施例提供的又一种薄膜晶体管的截面结构示意图，如图6所示，该薄膜晶体管100包括栅极114，该栅极114在第一有源层104和第二有源层106之间，即该栅极114在第一有源层104所在层和第二有源层106所在层之间，该栅极114配置为同时控制第一有源层104 和第二有源层106，从而使得薄膜晶体管100的结构变得简单，同时可以使得薄膜晶体管100的开态电流成倍提升。

需要说明的是，第二有源层106所在层不包括第二有源层106位于第二过孔结构中的部分。

例如，如图6所示，在栅极114的远离第一绝缘层105的一侧设置有栅绝缘层115，第一过孔结构116同时贯穿第一绝缘层105和栅绝缘层115，第二有源层106通过第一过孔结构116与第一有源层104电连接。

例如，如图6所示，在第二有源层106和源漏电极层110之间设置有第二绝缘层118，第二过孔结构113贯穿该第二绝缘层118，源漏电极层110 通过第二过孔结构113与第二有源层106电连接，在图6中，第二有源层106 将第一过孔结构116填充完全，源漏电极层110没有延伸至第一过孔结构116 中，但是本实用新型的实施例不限于此，源漏电极层110可以参照图2中的结构延伸至第一过孔结构116中。

例如，图7为本实用新型一实施例提供的又一种薄膜晶体管的截面结构示意图，如图7所示，源漏电极层110和第二栅极108设置在同一层，在第二栅极108的靠近衬底基板101的一侧设置有层间绝缘层109，第二过孔结构113依次贯穿层间绝缘层109、第二栅绝缘层107和部分第一绝缘层105。

例如，如图7所示，在源漏电极层100和层间绝缘层109的远离衬底基板101的一侧设置有钝化层111，该钝化层111可以防止外界杂质或者水汽进入薄膜晶体管100，从而影响薄膜晶体管的性能。

本实用新型至少一实施例还提供一种阵列基板，该阵列基板包括上述任一实施例中的薄膜晶体管，例如，图8为本实用新型一实施例提供的阵列基板的框图，该阵列基板200包括薄膜晶体管100。该阵列基板可以用于显示装置，该显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

本实用新型至少一实施例还提供一种薄膜晶体管的制备方法，该制备方法包括：提供衬底基板；在衬底基板上依次形成第一有源层、第一绝缘层和第二有源层，其中，第一有源层通过位于第一绝缘层中的第一过孔结构与第二有源层接触，第一有源层与第二有源层未接触的部分通过第一绝缘层间隔开。

例如，图9为本实用新型一实施例提供的一种薄膜晶体管的制备方法的流程图，如图9所示，该制备方法包括以下步骤。

S11：提供衬底基板。

S12：在衬底基板上形成第一有源层。

S13：在第一有源层的远离衬底基板的一侧施加第一绝缘层薄膜。

S14：对第一绝缘层薄膜进行图案化以形成具有第一过孔结构的第一绝缘层。

S15：在第一绝缘层的远离衬底基板的一侧形成第二有源层，其中，第二有源层通过第一过孔结构与第一有源层接触，第一有源层与第二有源层未接触的部分通过第一绝缘层间隔开。

例如，图10A-10E为本实用新型一实施例提供的一种薄膜晶体管的制备方法的过程图。

如图10A所示，提供衬底基板101，该衬底基板101采用刚性材料或者柔性材料。例如，刚性材料包括刚性玻璃和硅片中的一种。柔性材料包括聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚酰亚胺中和柔性玻璃中的一种。

如图10B所示，在衬底基板101上形成第一有源层104。例如，该第一有源层104的材料可以为硅基材料，或者金属氧化物半导体材料，或者为有机半导体材料。

例如，当第一有源层104的材料为金属氧化物半导体材料时，该金属氧化物半导体材料包括氧化锌(ZnO)、氧化铟(In₂O₃)、氧化铟锌(IZO)、铝掺杂氧化锌(AZO)、硼掺杂氧化锌(BZO)、镁掺杂氧化锌(MZO)、氧化锌锡(ZTO)、氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化镓锌(GZO)、氧化铟锡(ITO)、氧化铪铟锌(HIZO)和氧化锡(SnO₂)等n型半导体材料，以及氧化亚锡(SnO) 和氧化亚铜(Cu₂O)等p型半导体材料。例如，可以采用磁控溅射、反应溅射、阳极氧化或旋涂等方法形成金属氧化物半导体材料的第一有源层104。

例如，该第一有源层104的材料也可以为硅、锗、硅锗混合材料等。可以采用磁控溅射或旋涂等方法形成上述半导体材料的第一有源层104。

例如，该第一有源层104的材料也可以为有机半导体材料，该有机半导体材料包括并五苯、三苯基胺、富勒烯、酞箐、聚噻吩、聚苯胺、聚吡咯等，可以采用旋涂的方式形成上述有机半导体材料。

例如，该第一有源层104的厚度为5nm～200nm，例如，该第一有源层 104的厚度为50nm、100nm、150nm、或者200nm等。

如图10C所示，在第一有源层104的远离衬底基板101的一侧施加第一绝缘层薄膜105’。

如图10D所示，对第一绝缘层薄膜105’进行图案化以形成具有第一过孔结构116的第一绝缘层105。

例如，对第一绝缘层薄膜105’进行图案化包括在第一绝缘层薄膜105’上涂覆光刻胶，采用曝光、显影、刻蚀和剥离光刻胶等工艺对第一绝缘层薄膜105’进行处理以形成具有第一过孔结构116的第一绝缘层105。

例如，该第一绝缘层105的材料包括氧化硅、氮化硅、氧化铝、氧化铪、氧化钽和氧化锆中的一种或者多种。

例如，该第一绝缘层105的厚度为5nm～400nm，例如为50nm、100nm、200nm、300nm或者400nm。

如图10E所示，在第一绝缘层105的远离衬底基板101的一侧形成第二有源层106。该第二有源层106的材料的选择范围和第一有源层104的材料的选择范围相同，且第二有源层106的厚度为5nm～200nm，例如，该第二有源层106的厚度为50nm、100nm、150nm、或者200nm等。

如图10E所示，第二有源层106通过位于第一绝缘层105中的第一过孔结构116与第一有源层104接触，第一有源层104与第二有源层106未接触的部分通过第一绝缘层105间隔开。

例如，该第一有源层104通过位于第一绝缘层105中的第一过孔结构116 与第二有源层106接触并实现电连接。

例如，该第一过孔结构116的个数可以为一个或者多个。在图10D所示的薄膜晶体管的截面结构中，第一过孔结构116的个数为两个，两个第一过孔结构116相互间隔开，两个第一过孔结构116的靠近衬底基板101一侧的宽度之和小于第一有源层104的水平方向的最大宽度，且小于第二有源层 106的水平方向的最大宽度。

例如，每个第一过孔结构116的靠近衬底基板101的一侧和限定第一过孔结构116的侧壁上都覆盖有第二有源层106，且每个第一过孔结构116都未被第二有源层106填满。

例如，如图10E所示，每个第一过孔结构116在衬底基板101上的正投影均小于第一有源层104在衬底基板101上的正投影，且小于第二有源层106 在衬底基板101上的正投影。每个第一过孔结构116在衬底基板101上的正投影之和小于第一有源层104在衬底基板101上的正投影，且小于第二有源层106在衬底基板101上的正投影，当然，本实用新型的实施例也不限于此，每个第一过孔结构116在衬底基板101上的正投影还可以大于或者等于第一有源层104在衬底基板101上的正投影。

例如，该第一有源层104和第二有源层106的材料可以相同或者不同。第一有源层104和第二有源层106的材料可以均为硅基材料，或者均为金属氧化物半导体材料，或者均为有机半导体材料。第一有源层104的材料为硅基材料、金属氧化物半导体材料和有机半导体材料中的一种，第二有源层106 的材料为不同于第一有源层104的材料的另外两种材料中的一种。

例如，图11为本实用新型一实施例提供的一种薄膜晶体管的制备方法的流程图，如图11所示，该制备方法包括：

S21：提供衬底基板。

S22：在衬底基板上形成第一栅极。

例如，在衬底基板上施加第一栅极薄膜，在第一栅极薄膜上涂覆光刻胶，采用曝光、显影、刻蚀和剥离光刻胶等工艺对第一栅极薄膜进行图案化以形成第一栅极。

例如，光刻胶的涂覆可以采用旋涂、刮涂或者辊涂的方式。

例如，该第一栅极的材料包括钼(Mo)、铬(Cr)、钛(Ti)、铝(Al)、铝合金和铜(Cu)等金属中的一种或者多种的组合。该第一栅极的材料还可以包括氧化铟锡(ITO)、铝掺杂氧化锌(AZO)和硼掺杂氧化锌(BZO)等透明导电材料中的一种或者多种的组合。该第一栅极可以为单层结构，也可以为双层结构。该双层结构的第一栅极可以为金属和透明导电材料构成的复合导电层。

例如，在一个示例中，该第一栅极的材料可以为铜与其他金属的组合，例如，铜/钼(Cu/Mo)、铜/钛(Cu/Ti)、铜/钼钛合金(Cu/MoTi)、铜/钼钨合金(Cu/MoW)、铜/钼铌合金(Cu/MoNb)等；该第一栅极的材料也可以为铬基金属或铬与其他金属的组合，例如，铬/钼(Cr/Mo)、铬/钛(Cr/Ti)、铬/钼钛合金(Cr/MoTi)等。

例如，该第一栅极的厚度可以分别为50nm～300nm，该第一栅极102的厚度为50nm、100nm、200nm或者300nm等。

例如，可以采用磁控溅射、电子束蒸发或者热蒸发等方法形成第一栅极薄膜，也可以采用磁控溅射或光学镀膜等方法形成第一栅极薄膜。

S23：在第一栅极上形成第一栅绝缘层。

例如，在第一栅极上沉积第一栅绝缘层薄膜，并对第一栅绝缘层薄膜进行图案化以形成第一栅绝缘层。

例如，第一栅绝缘层可以采用氧化硅(SiO_x)、氮化硅(SiN_x)、氧化铝 (Al₂O₃)、氮化铝(AlN)等绝缘材料中的至少之一形成，并通过等离子体增强化学气相淀积(PECVD)的方法形成，也可以通过旋涂方法形成有机绝缘材料以形成第一栅绝缘层。

S24：在第一栅绝缘层上形成第一有源层。

例如，采用磁控溅射的方式在第一栅绝缘层上施加第一有源层薄膜，在第一有源层薄膜上形成光刻胶，采用曝光、显影、刻蚀和剥离光刻胶等工艺对第一有源层薄膜进行图案化以形成第一有源层。

例如，该第一有源层的材料可以参见上述关于薄膜晶体管的实施例中的相关描述，在此不再赘述。

S25：在第一有源层上形成第一绝缘层。

例如，在第一有源层的远离衬底基板的一侧施加第一绝缘层薄膜，对第一绝缘层薄膜进行图案化以形成具有第一过孔结构的第一绝缘层。

例如，对第一绝缘层薄膜进行图案化包括在第一绝缘层薄膜上涂覆光刻胶，采用曝光、显影、刻蚀和剥离光刻胶等工艺对第一绝缘层薄膜进行处理以形成具有第一过孔结构的第一绝缘层。

S26：在第一绝缘层上形成第二有源层。

例如，采用磁控溅射的方式在第一绝缘层上施加第二有源层薄膜，在第二有源层薄膜上形成光刻胶，采用曝光、显影、刻蚀和剥离光刻胶等工艺对第二有源层薄膜进行图案化以形成第二有源层。

例如，第二有源层填充一部分第一过孔结构，即第二有源层未将第一过孔结构填充完全。

例如，该第二有源层的材料可以参见上述关于薄膜晶体管的实施例中的相关描述，在此不再赘述。

S27：在第二有源层上形成第二栅绝缘层。

例如，在第二有源层的远离衬底基板的一侧施加第二栅绝缘层薄膜，对第二栅绝缘层薄膜进行图案化以形成第二栅绝缘层。

例如，第二栅绝缘层可以采用氧化硅(SiO_x)、氮化硅(SiN_x)、氧化铝 (Al₂O₃)、氮化铝(AlN)等绝缘材料中的至少之一形成，可以通过等离子体增强化学气相淀积(PECVD)的方法形成，也可以通过旋涂方法形成有机绝缘材料以形成第二栅绝缘层。

S28：在第二栅绝缘层上形成第二栅极。

例如，在第二栅绝缘层的远离衬底基板的一侧施加第二栅极薄膜，在第二栅极薄膜上形成光刻胶，采用曝光、显影、刻蚀和剥离光刻胶等工艺对第二栅极薄膜进行图案化以形成第二栅极。

例如，光刻胶的涂覆可以采用旋涂、刮涂或者辊涂的方式。

例如，该第二栅极的材料包括钼(Mo)、铬(Cr)、钛(Ti)、铝(Al)、铝合金和铜(Cu)等金属中的一种或者多种的组合。该第二栅极的材料还可以包括氧化铟锡(ITO)、铝掺杂氧化锌(AZO)和硼掺杂氧化锌(BZO)等透明导电材料中的一种或者多种的组合。该第二栅极可以为单层结构，也可以为双层结构。该双层结构的第二栅极可以为金属和透明导电材料构成的复合导电层。

例如，在一个示例中，该第二栅极的材料可以为铜与其他金属的组合，例如，铜/钼(Cu/Mo)、铜/钛(Cu/Ti)、铜/钼钛合金(Cu/MoTi)、铜/钼钨合金(Cu/MoW)、铜/钼铌合金(Cu/MoNb)等；该第二栅极的材料也可以为铬基金属或铬与其他金属的组合，例如，铬/钼(Cr/Mo)、铬/钛(Cr/Ti)、铬/钼钛合金(Cr/MoTi)等。

例如，该第二栅极的厚度可以分别为50nm～300nm，该第二栅极的厚度为50nm、100nm、200nm或者300nm等。

例如，可以采用磁控溅射、电子束蒸发或者热蒸发等方法形成第二栅极薄膜，也可以采用磁控溅射或光学镀膜等方法形成第二栅极薄膜。

S29：在第二栅极上形成层间绝缘层。

例如，在第二栅极的远离衬底基板的一侧施加层间绝缘层薄膜，在层间绝缘层薄膜上涂覆光刻胶，采用曝光、显影、刻蚀和剥离光刻胶等工艺对层间绝缘层薄膜、第二栅绝缘层进行图案化处理，以形成层间绝缘层以及贯穿层间绝缘层、第二栅绝缘层和部分第一绝缘层的第二过孔结构。

例如，该层间绝缘层的材料包括氧化硅(SiO_x)、氮化硅(SiN_x)、氧化铝(Al₂O₃)、氮化铝(AlN)等绝缘材料中的至少之一，并通过等离子体增强化学气相淀积(PECVD)的方法形成层间绝缘层，也可以通过旋涂方法形成有机绝缘材料以形成层间绝缘层。

S30：在层间绝缘层上形成源漏电极层。

例如，采用磁控溅射的方式在层间绝缘层的远离衬底基板的一侧施加源漏电极层薄膜，在源漏电极层薄膜上形成光刻胶，采用曝光、显影、刻蚀和剥离光刻胶等工艺对源漏电极层薄膜进行图案化以形成源漏电极层，该源漏电极层的材料和厚度可以参见上述中的相关描述，在此不再赘述。

例如，第一有源层和第二有源层连接时的电阻较大，形成源漏电极层时会采用干刻工艺，执行干刻工艺时需要采用还原性气体，当第一有源层和第二有源层的材料为金属氧化物半导体材料时，可以先采用还原性气体使得第二有源层的暴露于第二过孔结构的部分被还原成金属单质，从而使得第二有源层的电阻率变小，进而使得第一有源层和第二有源层电连接后整体的电阻变小，即可以不用增加新的设备和材料减小第一有源层和第二有源层连接时的电阻。

S31：在源漏电极层的远离衬底基板的一侧形成钝化层。

例如，可以采用等离子体化学气相沉积的方式形成钝化层，钝化层的材料为氮化硅(SiN_x)、氧化硅(SiO_x)、丙烯酸类树脂等，该钝化层可以防止外界杂质或者水汽进入薄膜晶体管，从而影响薄膜晶体管的性能。

例如，也可以在源漏电极层的远离衬底基板的一侧沉积钝化层薄膜，在钝化层薄膜上涂覆光刻胶，采用曝光、显影、刻蚀和剥离光刻胶等工艺对钝化层薄膜进行处理以形成钝化层。

例如，图12A-12K为本实用新型一实施例提供的一种薄膜晶体管的制备方法的过程图，该制备方法包括：

如图12A所示，提供衬底基板101，该衬底基板101的材料可以参见上述中的相关描述，在此不再赘述。

如图12B所示，在衬底基板101上形成第一栅极102。形成该第一栅极 102的具体过程为：在衬底基板101上形成第一栅极材料层，并对第一栅极材料层进行图案化以形成第一栅极102。

例如，该第一栅极102的材料和形成方法可以参见上述中的相关描述，在此不再赘述。

如图12C所示，在第一栅极102上形成第一栅绝缘层103，该第一栅绝缘层103的材料和厚度可以参见上述中的相关描述，在此不再赘述。

例如，可以采用等离子体增强化学气相淀积(PECVD)的方法沉积氧化硅(SiO₂)或者氮化硅(SiN_x)以形成第一栅绝缘层103，或者，也可以通过旋涂有机绝缘材料等方法形成第一栅绝缘层103。

如图12D所示，在第一栅绝缘层103上形成第一有源层104。

例如，在第一栅绝缘层103上沉积第一有源层材料并进行图形化以形成第一有源层104，该第一有源层104的材料、形成方法和厚度可以参见上述中的相关描述，在此不再赘述。

如图12E所示，在第一有源层104上形成第一绝缘层105，该第一绝缘层105中形成有第一过孔结构116。该第一绝缘层105的材料以及第一过孔结构116的形成方法可以参见上述中的相关描述，在此不再赘述。

如图12F所示，在第一绝缘层105上形成第二有源层106。第一有源层 104通过位于第一绝缘层105中的第一过孔结构116与第二有源层106接触，第一有源层104与第二有源层106未接触的部分通过第一绝缘层105间隔开。

例如，在图形化后的第一绝缘层105上沉积第二有源层材料并图形化以形成第二有源层106，例如，第一过孔结构116的个数为多个，例如为两个，第一绝缘层105中的每个第一过孔结构116的底部和侧壁都覆盖有第二有源层106，且每个第一过孔结构116都未被第二有源层106填满。

例如，第二有源层106的材料和结构可以参见上述中的相关描述，在此不再赘述。

如图12G所示，在第二有源层106上形成第二栅绝缘层107。

例如，第二栅绝缘层107的形成方法、材料可以参见上述关于第一栅绝缘层103的相关描述，在此不再赘述。

如图12H所示，在第二栅绝缘层107上形成第二栅极108。

例如，该第二栅极108的材料和形成方法可以参见上述中的相关描述，在此不再赘述。

如图12I所示，在第二栅极108上形成层间绝缘层109。

例如，该层间绝缘层109和第二栅绝缘层107中形成有第二过孔结构113，该层间绝缘层109的材料可以参见上述中的相关描述，在此不再赘述。

如图12J所示，在层间绝缘层109上形成源漏电极层110。

例如，在层间绝缘层109上和第二过孔结构113中沉积导电材料并图形化以形成源漏电极层110(包括源极110a和漏极110b)，该源极110a和漏极 110b同时与第一有源层104和第二有源层106电连接。

例如，源漏电极层110通过第二过孔结构113与第二有源层106电连接，在一个示例中，第一过孔结构116在衬底基板101上的正投影和第二过孔结构113在衬底基板101上的正投影至少部分重叠，且至少部分源漏电极层110 延伸至第一过孔结构116中。

例如，在一个示例中，第二过孔结构113的一部分形成在第一过孔结构 116中，且第二过孔结构113在衬底基板101上的正投影位于第一过孔结构 116在衬底基板101上的正投影之中。

例如，该源漏电极层110的材料可以分别包括钼(Mo)、铬(Cr)、钛(Ti)、铝(Al)、铝合金和铜(Cu)等金属中的一种或者多种的组合。

例如，该源漏电极层110的材料为铜基金属。铜金属具有电阻率低、导电性好的特点，因而可以提高源极、漏极的信号传输速率，提高显示质量。

例如，该铜基金属为铜(Cu)、铜锌合金(CuZn)、铜镍合金(CuNi)或铜锌镍合金(CuZnNi)等性能稳定的铜基金属合金。

例如，该源漏电极层110的厚度可以为200-400nm，例如，可以为200 nm、230nm、250nm、300nm、350nm、380nm以及400nm。

例如，在层间绝缘层109上沉积源漏电极层材料，在源漏电极层材料上涂覆光刻胶，并通过曝光、显影、刻蚀和剥离光刻胶等工艺对源漏电极层材料进行图形化以形成源漏电极层，例如，还可以采用还原性气体以干刻的方式形成源漏电极层。

如图12K所示，在源漏电极层的远离衬底基板101的一侧形成钝化层 111。

例如，可以采用等离子体化学气相沉积的方式形成钝化层111。

例如，相比于形成图2中薄膜晶体管的过程图，在形成图3所示的薄膜晶体管的结构时，每个第一过孔结构116都被第二有源层106填满，以使得第二有源层106将第一过孔结构116完全填充，以保证第二有源层106不容易在第一过孔结构116中断裂，还可以使得形成的第二过孔结构113的深度变浅，使得第二过孔结构113更容易形成。形成的第二过孔结构113贯穿层间绝缘层109和部分第二栅绝缘层107，源漏电极层110通过第二过孔结构 113与第二有源层106的远离衬底基板101的表面直接接触。

例如，相比于形成图2中薄膜晶体管的过程图，在形成图4所示的薄膜晶体管的结构时，该制备方法还包括：在形成层间绝缘层109之后，在形成源漏电极层110之前或者之后，在层间绝缘层109的远离衬底基板101的一侧形成第三有源层112，该第三有源层112和源漏电极层110电连接，该层间绝缘层109设置在第三有源层112和第二栅极108之间。例如，结合图4，源漏电极层110搭接在第三有源层112的两侧，即源极110a搭接在第三有源层112的左侧，漏极110b搭接在第三有源层112的右侧，且源漏电极层 110通过第二过孔结构113与第一有源层104和第二有源层106电连接。该第三有源层112的增加使得薄膜晶体管的开态电流进一步增加，相对于图1 中的结构，图4中薄膜晶体管的开态电流是图1中薄膜晶体管的开态电流的3倍。

例如，相比于形成图2中薄膜晶体管的过程图，在形成图5所示的薄膜晶体管的结构时，该制备方法中形成的第一有源层104包括层叠设置的第一子有源层104a和第二子有源层104b，第二有源层106包括层叠设置的第三子有源层106a和第四子有源层106b。第一子有源层104a、第二子有源层 104b、第三子有源层106a和第四子有源层106b的材料、制备方法可以参见上述中的相关描述，在此不再赘述。

例如，相比于形成图2中薄膜晶体管的过程图，在形成图6所示的薄膜晶体管的结构时，该制备方法中只形成一个栅极114，该栅极114形成在第一有源层104所在层和第二有源层106所在层之间，该栅极114配置为同时控制第一有源层104和第二有源层106，从而使得薄膜晶体管100的结构变得简单，同时可以使得薄膜晶体管100的开态电流成倍提升。

例如，在形成图6所示的薄膜晶体管时，在栅极114的远离第一绝缘层 105的一侧形成有栅绝缘层115，第一过孔结构116同时贯穿第一绝缘层105 和栅绝缘层115，第二有源层106通过第一过孔结构116与第一有源层104 电连接。在第二有源层106和源漏电极层110之间形成有第二绝缘层118，第二过孔结构113贯穿该第二绝缘层118，源漏电极层110通过第二过孔结构113与第二有源层106电连接。

例如，在形成图7所示的薄膜晶体管的结构时，该制备方法与图12A-12K 所示过程的不同之处在于，在形成第二栅绝缘层107之后不直接形成第二栅极108，而是直接形成层间绝缘层109，在形成层间绝缘层109之后在同一工艺步骤中形成源漏电极层110和第二栅极108，且第二过孔结构113贯穿层间绝缘层109和第二栅绝缘层107。

例如，本实用新型的实施例提供的薄膜晶体管、阵列基板以及薄膜晶体管的制备方法，至少具有以下一项有益技术效果：

(1)本实用新型至少一实施例提供的薄膜晶体管，具有双有源层结构，使得电荷分别聚集在两个有源层的两个表面，从而使得聚集在有源层的表面的电荷的数量成倍地增加，从而使得薄膜晶体管的开态电流成倍地增加。

(2)本实用新型至少一实施例提供的薄膜晶体管，还包括第三有源层，该第三有源层使得薄膜晶体管的开态电流进一步增加。

(3)本实用新型至少一实施例提供的薄膜晶体管，当第一有源层和第二有源层的材料为金属氧化物半导体材料时，可以先采用还原性气体使得第二有源层的暴露于第二过孔结构的部分被还原成金属单质，从而使得第二有源层电阻率变小，进而使得第一有源层和第二有源层电连接后整体的电阻变小，即可以不用增加新的设备和材料减小第一有源层和第二有源层连接时的电阻。

有以下几点需要说明：

(1)本实用新型实施例附图只涉及到与本实用新型实施例涉及到的结构，其他结构可参考通常设计。

(2)为了清晰起见，在用于描述本实用新型的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。

(3)在不冲突的情况下，本实用新型的实施例及实施例中的特征可以相互组合以得到新的实施例。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种薄膜晶体管，其特征在于，包括：

衬底基板；

依次层叠设置在所述衬底基板上的第一有源层、第一绝缘层和第二有源层；其中，

所述第一有源层通过位于所述第一绝缘层中的第一过孔结构与所述第二有源层接触，所述第一有源层与所述第二有源层未接触的部分通过所述第一绝缘层间隔开。

2.根据权利要求1所述的薄膜晶体管，其特征在于，还包括源漏电极层，其中，所述源漏电极层与所述第一有源层和所述第二有源层电连接。

3.根据权利要求2所述的薄膜晶体管，其特征在于，所述源漏电极层通过第二过孔结构与所述第二有源层电连接，所述第一过孔结构在所述衬底基板上的正投影和所述第二过孔结构在所述衬底基板上的正投影至少部分重叠，且至少部分所述源漏电极层延伸至所述第一过孔结构中。

4.根据权利要求3所述的薄膜晶体管，其特征在于，还包括第一栅极和第二栅极，其中，

所述第一栅极在所述第一有源层的靠近所述衬底基板的一侧，且在所述第一栅极和所述第一有源层之间设置有第一栅绝缘层；

所述第二栅极在所述第二有源层的远离所述衬底基板的一侧，且在所述第二栅极和所述第二有源层之间设置有第二栅绝缘层。

5.根据权利要求4所述的薄膜晶体管，其特征在于，在所述第二栅极的远离所述衬底基板的一侧设置有层间绝缘层，所述源漏电极层设置在所述层间绝缘层的远离所述衬底基板的一侧，所述第二过孔结构依次贯穿所述层间绝缘层、所述第二栅绝缘层和部分所述第一绝缘层。

6.根据权利要求5所述的薄膜晶体管，其特征在于，还包括第三有源层，其中，所述第三有源层设置在所述第二栅极的远离所述衬底基板的一侧，所述层间绝缘层设置在所述第三有源层和所述第二栅极之间，且所述第三有源层和所述源漏电极层电连接。

7.根据权利要求3所述的薄膜晶体管，其特征在于，还包括栅极，其中，所述栅极在所述第一有源层和所述第二有源层之间。

8.根据权利要求7所述的薄膜晶体管，其特征在于，在所述栅极的远离所述第一绝缘层的一侧设置有栅绝缘层，所述第一过孔结构同时贯穿所述第一绝缘层和所述栅绝缘层。

9.根据权利要求8所述的薄膜晶体管，其特征在于，在所述第二有源层和所述源漏电极层之间设置有第二绝缘层，所述第二过孔结构贯穿所述第二绝缘层。

10.根据权利要求4所述的薄膜晶体管，其特征在于，所述源漏电极层和所述第二栅极设置在同一层，在所述第二栅极的靠近所述衬底基板的一侧设置有层间绝缘层，所述第二过孔结构依次贯穿所述层间绝缘层、所述第二栅绝缘层和部分所述第一绝缘层。

11.根据权利要求1-10中任一项所述的薄膜晶体管，其特征在于，所述第一有源层包括层叠设置的第一子有源层和第二子有源层，和/或所述第二有源层包括层叠设置的第三子有源层和第四子有源层。

12.一种阵列基板，其特征在于，包括权利要求1-11中任一项所述的薄膜晶体管。

Images