JP3144034B2 - 多層薄膜コンデンサ - Google Patents
多層薄膜コンデンサInfo
- Publication number
- JP3144034B2 JP3144034B2 JP04081782A JP8178292A JP3144034B2 JP 3144034 B2 JP3144034 B2 JP 3144034B2 JP 04081782 A JP04081782 A JP 04081782A JP 8178292 A JP8178292 A JP 8178292A JP 3144034 B2 JP3144034 B2 JP 3144034B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- layer
- glaze
- film capacitor
- multilayer thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、多層薄膜コンデンサに
関し、特に小形・軽量・低コスト化を図った多層薄膜コ
ンデンサに関する。
関し、特に小形・軽量・低コスト化を図った多層薄膜コ
ンデンサに関する。
【０００２】
【従来の技術】近年、電子機器の小形・軽量化が進む
中、面実装技術を用いた電子部品の高密度実装化に伴う
電子部品に対するチップ化、小形化の要望が強くなって
いる。その中で、コンデンサにおいても小形化への種々
の取り組みがなされ、その取り組みの一つに誘電体の薄
膜化を図った多層薄膜コンデンサがある。
中、面実装技術を用いた電子部品の高密度実装化に伴う
電子部品に対するチップ化、小形化の要望が強くなって
いる。その中で、コンデンサにおいても小形化への種々
の取り組みがなされ、その取り組みの一つに誘電体の薄
膜化を図った多層薄膜コンデンサがある。
【０００３】以下、従来の多層薄膜コンデンサについて
説明する。従来の多層薄膜コンデンサは図５（ｂ）のよ
うなパターンで非グレーズ面を帯状としたグレーズ層を
形成した図２の構成のセラミック基板上に、図５（ａ）
のようなパターンで図３の構成で図５（ｃ）のようなパ
ターンで薄膜誘電体層５と一層ごとにグレーズ層２を越
えてセラミック基板（以下基板という）１の両端方向に
位置ずれさせた内部電極層４ａ，４ｂとを交互に積層
し、基板１両端の内部電極層４ａ，４ｂを除いて無機絶
縁膜６を形成し、無機絶縁膜６上に樹脂層７を形成し、
これを個片に分割して外部電極層８を形成して多層薄膜
コンデンサとしていた。このとき、基板１両端の帯状の
非グレーズ面３は外部電極層８の付着強度を確保するた
めに必要であり、グレーズ層２は具体的には薄膜誘電体
の特性を十分発揮させるために基板１の平均表面粗さ
（以下Ｒａという）を０．０１μｍ〜０．２μｍとする
ことが必要である。
説明する。従来の多層薄膜コンデンサは図５（ｂ）のよ
うなパターンで非グレーズ面を帯状としたグレーズ層を
形成した図２の構成のセラミック基板上に、図５（ａ）
のようなパターンで図３の構成で図５（ｃ）のようなパ
ターンで薄膜誘電体層５と一層ごとにグレーズ層２を越
えてセラミック基板（以下基板という）１の両端方向に
位置ずれさせた内部電極層４ａ，４ｂとを交互に積層
し、基板１両端の内部電極層４ａ，４ｂを除いて無機絶
縁膜６を形成し、無機絶縁膜６上に樹脂層７を形成し、
これを個片に分割して外部電極層８を形成して多層薄膜
コンデンサとしていた。このとき、基板１両端の帯状の
非グレーズ面３は外部電極層８の付着強度を確保するた
めに必要であり、グレーズ層２は具体的には薄膜誘電体
の特性を十分発揮させるために基板１の平均表面粗さ
（以下Ｒａという）を０．０１μｍ〜０．２μｍとする
ことが必要である。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の構成の多層薄膜コンデンサでは帯状の非グレーズ面
３を設けることと、グレーズ層２の形成面積に対して所
定のＲａを満たすグレーズ層２の面積が小さくなるた
め、コンデンサ形状に対して素子形成可能な有効面が小
さくなる。それゆえ、所定の容量を得るための積層数が
増加するという問題点を有していた。
来の構成の多層薄膜コンデンサでは帯状の非グレーズ面
３を設けることと、グレーズ層２の形成面積に対して所
定のＲａを満たすグレーズ層２の面積が小さくなるた
め、コンデンサ形状に対して素子形成可能な有効面が小
さくなる。それゆえ、所定の容量を得るための積層数が
増加するという問題点を有していた。
【０００５】具体的には、例えば、基板１のＲａ０．０
１μｍ〜０．２μｍを得るためにグレーズ層２の厚みを
２５μｍとしたとき、Ｒａが０．２μｍ以下になるのは
グレーズ層２と非グレーズ面３との接触面から０．２mm
グレーズ層２内に入った箇所である。つまり、両側合わ
せて０．４mmのロスを生じることとなる。
１μｍ〜０．２μｍを得るためにグレーズ層２の厚みを
２５μｍとしたとき、Ｒａが０．２μｍ以下になるのは
グレーズ層２と非グレーズ面３との接触面から０．２mm
グレーズ層２内に入った箇所である。つまり、両側合わ
せて０．４mmのロスを生じることとなる。
【０００６】本発明は、上記課題を解決するもので、素
子形成可能な有効面の拡大を図った多層薄膜コンデンサ
を提供することを目的としている。
子形成可能な有効面の拡大を図った多層薄膜コンデンサ
を提供することを目的としている。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明の多層薄膜コンデンサは、基板両端の一部を
非グレーズ面とし、その形状を半円、半楕円、矩形、三
角形としたものである。
め、本発明の多層薄膜コンデンサは、基板両端の一部を
非グレーズ面とし、その形状を半円、半楕円、矩形、三
角形としたものである。
【０００８】
【作用】上記のように基板両端の一部を非グレーズ面と
することで、グレーズ層形成面積が増加する。さらに所
定の基板のＲａを得るための膜厚に到達するまでの非グ
レーズ面との接触部からの距離が小さくなり、基板表面
の素子形成可能な有効面の利用率が向上する。このこと
により外部電極の付着強度を低下させることなく素子形
成可能な有効面の拡大を図ることができ、このグレーズ
形状に合わせた形状でコンデンサを形成することで所定
の容量を得るための積層数を低減することとなる。
することで、グレーズ層形成面積が増加する。さらに所
定の基板のＲａを得るための膜厚に到達するまでの非グ
レーズ面との接触部からの距離が小さくなり、基板表面
の素子形成可能な有効面の利用率が向上する。このこと
により外部電極の付着強度を低下させることなく素子形
成可能な有効面の拡大を図ることができ、このグレーズ
形状に合わせた形状でコンデンサを形成することで所定
の容量を得るための積層数を低減することとなる。
【０００９】
【実施例】以下、本発明の一実施例の多層薄膜コンデン
サについて図面を参照にして説明する。図１において、
１はセラミック基板、２はグレーズ層、３は非グレーズ
面である。
サについて図面を参照にして説明する。図１において、
１はセラミック基板、２はグレーズ層、３は非グレーズ
面である。
【００１０】薄膜コンデンサの形成は、図４（ｂ）のグ
レーズパターンの基板１を用い、グレーズ層２と非グレ
ーズ面３に跨るように内部電極４ａを形成し、内部電極
４ａとグレーズ層２に跨るように有機薄膜誘電体５を形
成し、誘電体５の上に内部電極４ａとは極性の異なる内
部電極４ｂを形成し、さらに内部電極４ｂの上に誘電体
５を形成する。このような積層の形成を繰返えし所定の
積層を終え、このような積層を図４（ａ）のパターン
で、図４（ｃ）のパターンに形成して個々のコンデンサ
を形成し、その後無機絶縁膜６を封止膜として全面に形
成し無機絶縁膜６の上から隣接する各々のパターンとの
間を残して樹脂層７を形成し、樹脂層７を形成していな
い部分の無機絶縁膜６をエッチング処理で除去する。そ
の後個々のパターンを炭酸ガスレーザーによるスクライ
ブラインを入れた後基板分割して個片とし、内部電極積
層部の端部を含む基板両端部に外部電極層８を形成して
図３に示す薄膜コンデンサが完成する。
レーズパターンの基板１を用い、グレーズ層２と非グレ
ーズ面３に跨るように内部電極４ａを形成し、内部電極
４ａとグレーズ層２に跨るように有機薄膜誘電体５を形
成し、誘電体５の上に内部電極４ａとは極性の異なる内
部電極４ｂを形成し、さらに内部電極４ｂの上に誘電体
５を形成する。このような積層の形成を繰返えし所定の
積層を終え、このような積層を図４（ａ）のパターン
で、図４（ｃ）のパターンに形成して個々のコンデンサ
を形成し、その後無機絶縁膜６を封止膜として全面に形
成し無機絶縁膜６の上から隣接する各々のパターンとの
間を残して樹脂層７を形成し、樹脂層７を形成していな
い部分の無機絶縁膜６をエッチング処理で除去する。そ
の後個々のパターンを炭酸ガスレーザーによるスクライ
ブラインを入れた後基板分割して個片とし、内部電極積
層部の端部を含む基板両端部に外部電極層８を形成して
図３に示す薄膜コンデンサが完成する。
【００１１】以下、実施例と比較例を図面を参照にしな
がら説明する。 （実施例）図１に示す非グレーズ面３の形状を三角形と
し、非グレーズ面３の長さを素子の幅方向に対して０．
１５mm小さくし、その幅の最大値を０．２mmとした基板
１上に図３に示す薄膜コンデンサを以下の方法で作製し
た。
がら説明する。 （実施例）図１に示す非グレーズ面３の形状を三角形と
し、非グレーズ面３の長さを素子の幅方向に対して０．
１５mm小さくし、その幅の最大値を０．２mmとした基板
１上に図３に示す薄膜コンデンサを以下の方法で作製し
た。
【００１２】図４（ｂ）のグレーズパターンの基板１上
に図４（ａ）に示すパターンで、薄膜コンデンサを図４
（ｃ）のパターンに形成した。グレーズ層２の膜厚は２
５μｍ、グレーズ層２表面のＲａは０．０５μｍとし、
内部電極４ａ，４ｂはアルミニウム５００ÅをＥＢ蒸着
（エレクトロンビーム蒸発源による蒸着）にて、薄膜誘
電体層５はポリユリア２０００Åを蒸着重合法にてそれ
ぞれメタルマスクでパターン形成し、無機絶縁膜６はプ
ラズマＣＶＤ法によるシリコン酸化窒化膜（ＳｉＯＮ
膜）２μｍを形成し、樹脂層７は（株）セイコーアドバ
ンス製スクリーン印刷用樹脂１３００番をスクリーン印
刷法で形成した。
に図４（ａ）に示すパターンで、薄膜コンデンサを図４
（ｃ）のパターンに形成した。グレーズ層２の膜厚は２
５μｍ、グレーズ層２表面のＲａは０．０５μｍとし、
内部電極４ａ，４ｂはアルミニウム５００ÅをＥＢ蒸着
（エレクトロンビーム蒸発源による蒸着）にて、薄膜誘
電体層５はポリユリア２０００Åを蒸着重合法にてそれ
ぞれメタルマスクでパターン形成し、無機絶縁膜６はプ
ラズマＣＶＤ法によるシリコン酸化窒化膜（ＳｉＯＮ
膜）２μｍを形成し、樹脂層７は（株）セイコーアドバ
ンス製スクリーン印刷用樹脂１３００番をスクリーン印
刷法で形成した。
【００１３】そしてふっ酸（ＨＦ）とふっ化アンモニウ
ム（ＮＨ4Ｆ）を１：５の比率で混合したエッチング液
に浸漬し樹脂を形成していない部分のＳｉＯＮ膜を除去
し、その後炭酸ガスレーザーによるスクライブラインを
入れ基板分割を行い外部電極層８を形成して図３のよう
な薄膜コンデンサを完成した。
ム（ＮＨ4Ｆ）を１：５の比率で混合したエッチング液
に浸漬し樹脂を形成していない部分のＳｉＯＮ膜を除去
し、その後炭酸ガスレーザーによるスクライブラインを
入れ基板分割を行い外部電極層８を形成して図３のよう
な薄膜コンデンサを完成した。
【００１４】このとき、グレーズ層２上のレーザースク
ライブ代を０．１５mm、外部電極代を０．２mmとし、素
子サイズはそれぞれ３．２mm×１．６mm、２．０mm×
１．２５mm、１．６mm×０．８mm、１．０mm×０．５mm
を作製した。
ライブ代を０．１５mm、外部電極代を０．２mmとし、素
子サイズはそれぞれ３．２mm×１．６mm、２．０mm×
１．２５mm、１．６mm×０．８mm、１．０mm×０．５mm
を作製した。
【００１５】（比較例）図２に示す非グレーズ面３の幅
を両端各々０．２mmとした基板１上に図３に示す薄膜コ
ンデンサを以下の方法で作製した。
を両端各々０．２mmとした基板１上に図３に示す薄膜コ
ンデンサを以下の方法で作製した。
【００１６】図５（ｂ）のグレーズパターンの基板１上
に図５（ａ）に示すパターンで薄膜コンデンサを図５
（ｃ）のパターンに形成した。グレーズ層２の膜厚は２
５μｍ、グレーズ層２表面のＲａは０．０５μｍとし、
内部電極４ａ，４ｂはアルミニウム５００ÅをＥＢ蒸着
（エレクトロンビーム蒸発源による蒸着）にて、薄膜誘
電体層５はポリユリア２０００Åを蒸着重合法にてそれ
ぞれメタルマスクでパターン形成し、無機絶縁膜６はプ
ラズマＣＶＤ法によるシリコン酸化窒化膜（ＳｉＯＮ
膜）２μｍを形成し、樹脂層７は（株）セイコーアドバ
ンス製スクリーン印刷用樹脂１３００番をスクリーン印
刷法で形成した。
に図５（ａ）に示すパターンで薄膜コンデンサを図５
（ｃ）のパターンに形成した。グレーズ層２の膜厚は２
５μｍ、グレーズ層２表面のＲａは０．０５μｍとし、
内部電極４ａ，４ｂはアルミニウム５００ÅをＥＢ蒸着
（エレクトロンビーム蒸発源による蒸着）にて、薄膜誘
電体層５はポリユリア２０００Åを蒸着重合法にてそれ
ぞれメタルマスクでパターン形成し、無機絶縁膜６はプ
ラズマＣＶＤ法によるシリコン酸化窒化膜（ＳｉＯＮ
膜）２μｍを形成し、樹脂層７は（株）セイコーアドバ
ンス製スクリーン印刷用樹脂１３００番をスクリーン印
刷法で形成した。
【００１７】そしてふっ酸（ＨＦ）とふっ化アンモニウ
ム（ＮＨ4Ｆ）を１：５の比率で混合したエッチング液
に浸漬し樹脂を形成していない部分のＳｉＯＮ膜を除去
し、その後炭酸ガスレーザーによるスクライブラインを
入れ基板分割を行い外部電極８を形成して薄膜コンデン
サを完成した。
ム（ＮＨ4Ｆ）を１：５の比率で混合したエッチング液
に浸漬し樹脂を形成していない部分のＳｉＯＮ膜を除去
し、その後炭酸ガスレーザーによるスクライブラインを
入れ基板分割を行い外部電極８を形成して薄膜コンデン
サを完成した。
【００１８】このとき、グレーズ層２上のレーザースク
ライブ代を０．１５mm、外部電極代を０．２mmとし、素
子サイズはそれぞれ３．２mm×１．６mm、２．０mm×
１．２５mm、１．６mm×０．８mm、１．０mm×０．５mm
を作製した。
ライブ代を０．１５mm、外部電極代を０．２mmとし、素
子サイズはそれぞれ３．２mm×１．６mm、２．０mm×
１．２５mm、１．６mm×０．８mm、１．０mm×０．５mm
を作製した。
【００１９】上記実施例による薄膜コンデンサの素子形
成可能な有効面積を（表１）に比較して示している。
成可能な有効面積を（表１）に比較して示している。
【００２０】
【表１】
【００２１】従来の非グレーズ面３を帯状とした基板１
を用いた比較例に対して、本実施例によると素子形成可
能な有効面積は各々の素子サイズにおいて、３．２mm×
１．６mmで１．１１倍、２．０mm×１．２５mmで１．１
７倍、１．６mm×０．８mmで１．３倍、１．０mm×０．
５mmで１．７５倍の有効面積が得られた。また対向面積
としては、順に１．１２５倍、１．２５倍、１．３７５
倍、２．５０倍の対向面積が得られた。
を用いた比較例に対して、本実施例によると素子形成可
能な有効面積は各々の素子サイズにおいて、３．２mm×
１．６mmで１．１１倍、２．０mm×１．２５mmで１．１
７倍、１．６mm×０．８mmで１．３倍、１．０mm×０．
５mmで１．７５倍の有効面積が得られた。また対向面積
としては、順に１．１２５倍、１．２５倍、１．３７５
倍、２．５０倍の対向面積が得られた。
【００２２】また諸特性は全く問題がなく、もっとも懸
念された外部電極層８の付着強度も何ら問題はなかっ
た。
念された外部電極層８の付着強度も何ら問題はなかっ
た。
【００２３】なお、本実施例では非グレーズ面３の形状
を三角形としたが、半円あるいは半楕円あるいはその他
の形状としても同様のことが言える。また薄膜誘電体層
として蒸着重合法によるポリユリアを用いたが、本工法
あるいは他の工法による他の有機薄膜あるいは無機薄膜
を用いても同様である。また無機絶縁膜にプラズマＣＶ
Ｄ法によるＳｉＯＮを用いたが、他の成膜方法による封
止性のよい材料でもよい。また樹脂は適応可能な他の樹
脂材料でもよく、その形成方法も本実施例ではスクリー
ン印刷法を用いたが、他の方法を用いてもよいことはい
うまでもない。さらに本実施例では多層薄膜コンデンサ
について述べたが、他の有機・無機・金属薄膜等の機能
性薄膜を用いた他の回路部品についても同様のことが言
える。
を三角形としたが、半円あるいは半楕円あるいはその他
の形状としても同様のことが言える。また薄膜誘電体層
として蒸着重合法によるポリユリアを用いたが、本工法
あるいは他の工法による他の有機薄膜あるいは無機薄膜
を用いても同様である。また無機絶縁膜にプラズマＣＶ
Ｄ法によるＳｉＯＮを用いたが、他の成膜方法による封
止性のよい材料でもよい。また樹脂は適応可能な他の樹
脂材料でもよく、その形成方法も本実施例ではスクリー
ン印刷法を用いたが、他の方法を用いてもよいことはい
うまでもない。さらに本実施例では多層薄膜コンデンサ
について述べたが、他の有機・無機・金属薄膜等の機能
性薄膜を用いた他の回路部品についても同様のことが言
える。
【００２４】
【発明の効果】以上の実施例の説明から明らかなよう
に、本発明の多層薄膜コンデンサによれば、基板両端の
一部を非グレーズ面とすることで特性を阻害することな
く素子形成面の拡大を図ることができ、素子積層数を低
減することができる。これにより大幅な生産性の向上を
図ることができ、コストダウンを図ることが出来た。
に、本発明の多層薄膜コンデンサによれば、基板両端の
一部を非グレーズ面とすることで特性を阻害することな
く素子形成面の拡大を図ることができ、素子積層数を低
減することができる。これにより大幅な生産性の向上を
図ることができ、コストダウンを図ることが出来た。
【図１】本発明の一実施例の多層薄膜コンデンサの基板
の構成を示す斜視図
の構成を示す斜視図
【図２】従来の多層薄膜コンデンサの基板の構成を示す
斜視図
斜視図
【図３】本発明および従来の多層薄膜コンデンサの構成
の概念を示す断面図
の概念を示す断面図
【図４】（ａ）本発明の一実施例の多層薄膜コンデンサ
のセラミック基板上に所定のパターンで形成されたコン
デンサ部の斜視平面図 （ｂ）同図４（ａ）のコンデンサ部Ａのグレーズパター
ンの拡大平面図 （ｃ）同図４（ａ）のコンデンサ部Ａの分割前の外部電
極未形成の状態のコンデンサの拡大平面図
のセラミック基板上に所定のパターンで形成されたコン
デンサ部の斜視平面図 （ｂ）同図４（ａ）のコンデンサ部Ａのグレーズパター
ンの拡大平面図 （ｃ）同図４（ａ）のコンデンサ部Ａの分割前の外部電
極未形成の状態のコンデンサの拡大平面図
【図５】（ａ）従来の多層薄膜コンデンサのセラミック
基板上に所定のパターンで形成されたコンデンサ部の平
面図 （ｂ）同図５（ａ）のコンデンサ部Ｂのグレーズパター
ンの拡大平面図 （ｃ）同図５（ａ）のコンデンサ部Ｂのグレーズパター
ン上に形成された内部電極パターンの拡大平面図
基板上に所定のパターンで形成されたコンデンサ部の平
面図 （ｂ）同図５（ａ）のコンデンサ部Ｂのグレーズパター
ンの拡大平面図 （ｃ）同図５（ａ）のコンデンサ部Ｂのグレーズパター
ン上に形成された内部電極パターンの拡大平面図
１ セラミック基板 ２ グレーズ層 ３ 非グレーズ面 ４ａ，４ｂ 内部電極 ５ 薄膜誘電体層 ６ 無機絶縁膜 ７ 樹脂層 ８ 外部電極層
フロントページの続き (56)参考文献 特開 平４−37105（ＪＰ，Ａ) 特開 昭51−101862（ＪＰ，Ａ) 特開 昭54−7162（ＪＰ，Ａ) 特公 昭31−1829（ＪＰ，Ｂ１) (58)調査した分野(Int.Cl.7，ＤＢ名) H01G 4/00 - 4/40 H01G 13/00 - 13/06
Claims (2)
- 【請求項１】少なくとも一主面にグレーズ層を形成した
セラミック基板において両端の一部を非グレーズ面と
し、前記グレーズ層上にグレーズ形状に合わせた形状の
薄膜誘電体層と、この薄膜誘電体層を間に介在させた前
記グレーズ形状に合わせた形状で積層され、各一端が前
記セラミック基板の両端部に一層毎交互に延長して配設
された一対の内部電極層と、前記積層された一対の内部
電極層および薄膜誘電体層上に前記セラミック基板の非
グレーズ面を除いて形成された無機絶縁膜と、この無機
絶縁膜上に形成された樹脂層と、少なくとも前記無機絶
縁膜および樹脂層に被覆されていない前記内部電極層の
延長部分を含む前記セラミック基板の両端部に形成され
た外部電極層を具備した多層薄膜コンデンサ。 - 【請求項２】非グレーズ面の形状が、半円、半楕円、矩
形、三角形である請求項１記載の多層薄膜コンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04081782A JP3144034B2 (ja) | 1992-04-03 | 1992-04-03 | 多層薄膜コンデンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04081782A JP3144034B2 (ja) | 1992-04-03 | 1992-04-03 | 多層薄膜コンデンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05283269A JPH05283269A (ja) | 1993-10-29 |
| JP3144034B2 true JP3144034B2 (ja) | 2001-03-07 |
Family
ID=13756057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04081782A Expired - Fee Related JP3144034B2 (ja) | 1992-04-03 | 1992-04-03 | 多層薄膜コンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3144034B2 (ja) |
-
1992
- 1992-04-03 JP JP04081782A patent/JP3144034B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05283269A (ja) | 1993-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5597494A (en) | Method of manufacturing multilayer ceramic electronic component | |
| US6961981B2 (en) | Method of producing a piezoelectric resonator | |
| EP1042079A1 (en) | Improved miniature surface mount capacitor and method of making same | |
| JP2000353601A (ja) | チップ型電子部品 | |
| JP2000012377A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP3144034B2 (ja) | 多層薄膜コンデンサ | |
| US6912761B2 (en) | Method of producing multilayer piezoelectric resonator | |
| US5065066A (en) | Piezoelectric resonator | |
| JP3882718B2 (ja) | 薄膜積層電子部品の製造方法 | |
| JP3042090B2 (ja) | 薄膜コンデンサ | |
| JP3460620B2 (ja) | セラミック積層電子部品の製造方法 | |
| JPH11214244A (ja) | 積層セラミックコンデンサ | |
| JP2000138127A (ja) | 積層セラミックコンデンサ | |
| JPH0935986A (ja) | セラミック積層電子部品及びその製造方法 | |
| JP2784862B2 (ja) | 積層コンデンサ | |
| KR100293182B1 (ko) | 칩형 박막 캐패시터 및 그 제조방법 | |
| JP3257542B2 (ja) | 薄膜コンデンサ | |
| JP2001044059A (ja) | 積層セラミックコンデンサ | |
| JP2985344B2 (ja) | 薄膜コンデンサの製造方法 | |
| JPH06231991A (ja) | 薄膜積層コンデンサの製造方法 | |
| JPH0945577A (ja) | 積層電子部品の製造方法 | |
| JPH0945830A (ja) | チップ状電子部品 | |
| JPH01184943A (ja) | 集積回路内蔵用積層コンデンサの製法 | |
| JPH09232184A (ja) | チップ型電子部品 | |
| JPH0632667Y2 (ja) | 薄膜コンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |