JPH06231991A - 薄膜積層コンデンサの製造方法 - Google Patents
薄膜積層コンデンサの製造方法Info
- Publication number
- JPH06231991A JPH06231991A JP1717993A JP1717993A JPH06231991A JP H06231991 A JPH06231991 A JP H06231991A JP 1717993 A JP1717993 A JP 1717993A JP 1717993 A JP1717993 A JP 1717993A JP H06231991 A JPH06231991 A JP H06231991A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- vapor
- pattern
- thin film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【目的】 薄膜積層コンデンサの製造方法に関し、マス
ク法を利用し、成膜パターンの変形や、パターンエッジ
の不鮮明さがなく、マスクの機械的強度も充分であり、
取付時のテンションによる伸び、蒸着物の付着の応力に
よる反り、再生使用時の変形等の問題がなく、小形で大
容量の薄膜積層コンデンサを低コストで生産性よく製造
することが可能な薄膜積層コンデンサの製造方法を提供
する。 【構成】 基体上にドライプロセスを利用した薄膜形成
手段を用いて誘電体と電極とを交互に少なくとも一層ず
つ積み重ねる際に、誘電体と電極のパターン形成にマス
ク法を用いると共に、誘電体と電極のそれぞれの蒸着マ
スクは基体に接する側よりも蒸発源側のパターン寸法を
大きくし、蒸着マスクの厚みが０．０５mm以上１mm以下
であり、基体に接する側と蒸発源側のパターンの寸法差
が２０μｍ以上２mm以下とする。
ク法を利用し、成膜パターンの変形や、パターンエッジ
の不鮮明さがなく、マスクの機械的強度も充分であり、
取付時のテンションによる伸び、蒸着物の付着の応力に
よる反り、再生使用時の変形等の問題がなく、小形で大
容量の薄膜積層コンデンサを低コストで生産性よく製造
することが可能な薄膜積層コンデンサの製造方法を提供
する。 【構成】 基体上にドライプロセスを利用した薄膜形成
手段を用いて誘電体と電極とを交互に少なくとも一層ず
つ積み重ねる際に、誘電体と電極のパターン形成にマス
ク法を用いると共に、誘電体と電極のそれぞれの蒸着マ
スクは基体に接する側よりも蒸発源側のパターン寸法を
大きくし、蒸着マスクの厚みが０．０５mm以上１mm以下
であり、基体に接する側と蒸発源側のパターンの寸法差
が２０μｍ以上２mm以下とする。
Description
【０００１】
【産業上の利用分野】本発明は、電気回路部品として用
いられる薄膜積層コンデンサの製造方法に関するもので
ある。
いられる薄膜積層コンデンサの製造方法に関するもので
ある。
【０００２】
【従来の技術】近年、表面実装技術の発達に伴い、電子
部品の小形化、チップ化の進歩はめざましいものがあ
る。そのため、コンデンサ業界でも、（１）小形、大容
量化、（２）回路の高周波化への対応、（３）耐環境性
の強化等のニーズが高まっている。
部品の小形化、チップ化の進歩はめざましいものがあ
る。そのため、コンデンサ業界でも、（１）小形、大容
量化、（２）回路の高周波化への対応、（３）耐環境性
の強化等のニーズが高まっている。
【０００３】従来のコンデンサとしては、大容量のもの
として、電解コンデンサ、小形のものとしてセラミック
コンデンサがあり、電気特性に優れているものとして
は、フィルムコンデンサ、マイカコンデンサが一般的で
ある。しかし、これらのコンデンサについては上述のよ
うに優れた特性を有している反面、大容量の電解コンデ
ンサ、小形のセラミックコンデンサは電気特性が十分で
なく、逆に、電気特性が優れているフィルムコンデンサ
は小形、大容量化が困難であるという相反した特徴を持
っている。
として、電解コンデンサ、小形のものとしてセラミック
コンデンサがあり、電気特性に優れているものとして
は、フィルムコンデンサ、マイカコンデンサが一般的で
ある。しかし、これらのコンデンサについては上述のよ
うに優れた特性を有している反面、大容量の電解コンデ
ンサ、小形のセラミックコンデンサは電気特性が十分で
なく、逆に、電気特性が優れているフィルムコンデンサ
は小形、大容量化が困難であるという相反した特徴を持
っている。
【０００４】一般に、大容量化の方法としては、（イ）
誘電率を大きくする、（ロ）容量面積を大きくする、
（ハ）誘電体の膜厚を薄くする、の３つが考えられる。
誘電率を大きくする、（ロ）容量面積を大きくする、
（ハ）誘電体の膜厚を薄くする、の３つが考えられる。
【０００５】（イ）については、誘電体に、ＢａＴｉＯ
3、ＰｂＴｉＯ3等の強誘電体を使用することが以前から
試みられていた。しかしながら、強誘電体を使用する方
法については、（１）薄膜形成過程で酸素を十分に供給
しないと半導体化しやすい。（２）膜厚が約１μｍ以下
では、誘電率が大きくならない。（３）誘電率の温度依
存性、電界依存性が大きい等の課題を有しており、さら
に、大容量化を図るために他の高い誘電率をもつ物質を
利用する方法も、技術的解決がなされていないのが現状
である。
3、ＰｂＴｉＯ3等の強誘電体を使用することが以前から
試みられていた。しかしながら、強誘電体を使用する方
法については、（１）薄膜形成過程で酸素を十分に供給
しないと半導体化しやすい。（２）膜厚が約１μｍ以下
では、誘電率が大きくならない。（３）誘電率の温度依
存性、電界依存性が大きい等の課題を有しており、さら
に、大容量化を図るために他の高い誘電率をもつ物質を
利用する方法も、技術的解決がなされていないのが現状
である。
【０００６】一方、コンデンサの大容量化を図る方法に
は、（ロ）の容量面積を大きくするという方法も有力な
手段であって、積層構造を利用するといった公知の方法
がセラミックコンデンサ、フィルムコンデンサ等で実用
化されている。
は、（ロ）の容量面積を大きくするという方法も有力な
手段であって、積層構造を利用するといった公知の方法
がセラミックコンデンサ、フィルムコンデンサ等で実用
化されている。
【０００７】また、（ハ）の誘電体の膜厚を薄くする方
法については、薄膜コンデンサに応用されている。従来
の薄膜コンデンサとしては、混成集積回路用素子として
Ｔａ 2Ｏ5膜を誘電体としたＴＭＭコンデンサがよく知ら
れている。これはＴａ−Ｔａ 2Ｏ5−ＭｎＯ2Ｍｅｔａｌ
の積層構造でありＴａ2Ｏ5層と金属層との間に半導体層
としてＭｎＯ2膜をはさむことによって自己回復作用を
利用し、従来のＴＭコンデンサに比べコンデンサの耐電
圧を向上し、そのことで信頼性を高めている。
法については、薄膜コンデンサに応用されている。従来
の薄膜コンデンサとしては、混成集積回路用素子として
Ｔａ 2Ｏ5膜を誘電体としたＴＭＭコンデンサがよく知ら
れている。これはＴａ−Ｔａ 2Ｏ5−ＭｎＯ2Ｍｅｔａｌ
の積層構造でありＴａ2Ｏ5層と金属層との間に半導体層
としてＭｎＯ2膜をはさむことによって自己回復作用を
利用し、従来のＴＭコンデンサに比べコンデンサの耐電
圧を向上し、そのことで信頼性を高めている。
【０００８】しかしながら、この薄膜コンデンサはフィ
ルムコンデンサと同様に電気特性に優れている反面、小
形大容量化についてはまだ十分でなく、したがって、市
場ニーズに応えるためには、更に小形大容量化が得られ
る（ロ）と（ハ）を組み合わせた、すなわち、積層構造
の薄膜コンデンサの実用化が必要不可欠になっている。
しかし、技術的にもコスト的にも課題が多く、実用化ま
では今一歩なのが現状である。
ルムコンデンサと同様に電気特性に優れている反面、小
形大容量化についてはまだ十分でなく、したがって、市
場ニーズに応えるためには、更に小形大容量化が得られ
る（ロ）と（ハ）を組み合わせた、すなわち、積層構造
の薄膜コンデンサの実用化が必要不可欠になっている。
しかし、技術的にもコスト的にも課題が多く、実用化ま
では今一歩なのが現状である。
【０００９】
【発明が解決しようとする課題】積層構造の薄膜コンデ
ンサでは薄膜形成手段を用いる場合、薄膜のパターン形
成が必要である。一般に、パターン形成法は、（Ａ）リ
バースエッチング法、（Ｂ）フォトエッチング法、
（Ｃ）マスク法の３つに大別される。現在、半導体素子
等では微細加工に優れた（Ａ）や（Ｂ）の方法がさかん
に利用されているが、半導体素子に比べ一個あたりが一
桁以上安価なコンデンサ素子の作製にはこれらの二つの
方法では、微細加工が可能な反面、工程が複雑になり、
コスト、生産性の面で実用的なパターン形成方法とは言
えない。
ンサでは薄膜形成手段を用いる場合、薄膜のパターン形
成が必要である。一般に、パターン形成法は、（Ａ）リ
バースエッチング法、（Ｂ）フォトエッチング法、
（Ｃ）マスク法の３つに大別される。現在、半導体素子
等では微細加工に優れた（Ａ）や（Ｂ）の方法がさかん
に利用されているが、半導体素子に比べ一個あたりが一
桁以上安価なコンデンサ素子の作製にはこれらの二つの
方法では、微細加工が可能な反面、工程が複雑になり、
コスト、生産性の面で実用的なパターン形成方法とは言
えない。
【００１０】（Ｃ）の方法は単純なパターンを繰り返し
積層する事がきわめて簡単であり、同一のマスクを再生
利用することもでき、コンデンサ素子の作製には、コス
ト、生産性の面で実用的なパターン形成方法と言える。
（Ｃ）の方法の欠点は微細加工が困難な点にある。マス
クに対し斜めの蒸着成分は、マスクの厚みによって生ず
るマスクエッジの影になり基体に到達しない。そのた
め、点状蒸発源を用いた場合は、蒸発源がマスクに対し
斜めの位置になる基体周辺において成膜パターンが変形
する。面状蒸発源を用いた場合は、マスクのいずれの位
置においても斜め蒸着成分があり、基体全体において成
膜パターンエッジはなだらかになり不鮮明になる。
積層する事がきわめて簡単であり、同一のマスクを再生
利用することもでき、コンデンサ素子の作製には、コス
ト、生産性の面で実用的なパターン形成方法と言える。
（Ｃ）の方法の欠点は微細加工が困難な点にある。マス
クに対し斜めの蒸着成分は、マスクの厚みによって生ず
るマスクエッジの影になり基体に到達しない。そのた
め、点状蒸発源を用いた場合は、蒸発源がマスクに対し
斜めの位置になる基体周辺において成膜パターンが変形
する。面状蒸発源を用いた場合は、マスクのいずれの位
置においても斜め蒸着成分があり、基体全体において成
膜パターンエッジはなだらかになり不鮮明になる。
【００１１】コンデンサの小形化には、１層当たりの誘
電体の容量面積を大きくする必要があり、誘電体と電極
の寸法精度は充分とする必要がある。誘電体の成膜パタ
ーンが変形したり、成膜パターンエッジが不鮮明になる
と、均一な誘電体膜厚が得られず耐電圧が低下するため
所望の薄膜化がはかれない。また、電極の成膜パターン
が変形すると、電極面積の低下、つまり容量が低下し、
小形化の妨げになる。
電体の容量面積を大きくする必要があり、誘電体と電極
の寸法精度は充分とする必要がある。誘電体の成膜パタ
ーンが変形したり、成膜パターンエッジが不鮮明になる
と、均一な誘電体膜厚が得られず耐電圧が低下するため
所望の薄膜化がはかれない。また、電極の成膜パターン
が変形すると、電極面積の低下、つまり容量が低下し、
小形化の妨げになる。
【００１２】マスクの厚みによって生ずるマスクエッジ
の影をなくすには、（ａ）マスクの厚みを充分に薄くす
る、（ｂ）蒸発源とマスクの距離を充分にし、斜め蒸着
成分をなくすことが行われる。（ａ）の方法は、マスク
の機械的強度が低下し、取付時のテンションによる伸
び、蒸着物の付着の応力による反り、再生使用時の変形
が問題となる。（ｂ）の方法は、成膜レートの低下、材
料効率の低下、装置の巨大化、装置内への余剰体積物の
付着によるダストの発生が問題となる。
の影をなくすには、（ａ）マスクの厚みを充分に薄くす
る、（ｂ）蒸発源とマスクの距離を充分にし、斜め蒸着
成分をなくすことが行われる。（ａ）の方法は、マスク
の機械的強度が低下し、取付時のテンションによる伸
び、蒸着物の付着の応力による反り、再生使用時の変形
が問題となる。（ｂ）の方法は、成膜レートの低下、材
料効率の低下、装置の巨大化、装置内への余剰体積物の
付着によるダストの発生が問題となる。
【００１３】本発明は上記の問題点を解決し、小形で大
容量の薄膜積層コンデンサを低コストで生産性よく製造
できる薄膜積層コンデンサの製造方法を提供することを
目的とする。
容量の薄膜積層コンデンサを低コストで生産性よく製造
できる薄膜積層コンデンサの製造方法を提供することを
目的とする。
【００１４】
【課題を解決するための手段】この目的を達成するため
に本発明の薄膜積層コンデンサの製造方法は、基体上に
ドライプロセスを利用した薄膜形成手段を用い、誘電体
と電極とを交互に少なくとも一層ずつ積み重ねる場合
に、誘電体と電極のパターン形成にマスク法を用いると
共に、誘電体と電極のそれぞれの蒸着マスクは基体に接
する側よりも蒸発源のパターン寸法を大きくした構成を
有している。
に本発明の薄膜積層コンデンサの製造方法は、基体上に
ドライプロセスを利用した薄膜形成手段を用い、誘電体
と電極とを交互に少なくとも一層ずつ積み重ねる場合
に、誘電体と電極のパターン形成にマスク法を用いると
共に、誘電体と電極のそれぞれの蒸着マスクは基体に接
する側よりも蒸発源のパターン寸法を大きくした構成を
有している。
【００１５】
【作用】本発明は上記方法によって、薄膜コンデンサで
は実用されていない積層構造型の薄膜コンデンサを、マ
スク法により実現可能としたものである。
は実用されていない積層構造型の薄膜コンデンサを、マ
スク法により実現可能としたものである。
【００１６】誘電体と電極のそれぞれの蒸着マスクは基
体に接する側よりも蒸発源側のパターン寸法を大きくし
ているので、マスクの厚みが０．１mm以上であっても、
マスクの厚みによって生ずるマスクエッジの影がなくな
り、マスクに対し斜めの蒸着成分が基体に到達する。そ
の結果、成膜パターンの変形や、パターンエッジの不鮮
明さがなくなる。
体に接する側よりも蒸発源側のパターン寸法を大きくし
ているので、マスクの厚みが０．１mm以上であっても、
マスクの厚みによって生ずるマスクエッジの影がなくな
り、マスクに対し斜めの蒸着成分が基体に到達する。そ
の結果、成膜パターンの変形や、パターンエッジの不鮮
明さがなくなる。
【００１７】マスクの厚みが０．１mm以上であれば、マ
スクの機械的強度が充分になり、取付時のテンションに
よる伸び、蒸着物の付着の応力による反り、再生使用時
の変形等の問題はない。また、マスクの厚みは１mm以下
が好ましい。１mmを越えると、マスクパターンの加工精
度が低下し好ましくない。
スクの機械的強度が充分になり、取付時のテンションに
よる伸び、蒸着物の付着の応力による反り、再生使用時
の変形等の問題はない。また、マスクの厚みは１mm以下
が好ましい。１mmを越えると、マスクパターンの加工精
度が低下し好ましくない。
【００１８】また、基体に接する側と蒸発源側のパター
ンの寸法差は２０μｍ以上２mm以下であることが好まし
い。２０μｍ未満であると、基体に接する側よりも蒸発
源側のパターン寸法を大きくした効果が出ない。２mmを
越えるとマスクパターンの加工精度が低下したり、隣接
するマスクパターン同士が重なりパターンを形成できな
くなる。
ンの寸法差は２０μｍ以上２mm以下であることが好まし
い。２０μｍ未満であると、基体に接する側よりも蒸発
源側のパターン寸法を大きくした効果が出ない。２mmを
越えるとマスクパターンの加工精度が低下したり、隣接
するマスクパターン同士が重なりパターンを形成できな
くなる。
【００１９】
【実施例】以下本発明の一実施例に付いて、図面を参照
しながら説明する。
しながら説明する。
【００２０】図１は本実施例の薄膜積層コンデンサの製
造方法における、蒸着マスクの基体に接する側よりも蒸
発源側のパターン寸法を大きくした場合の成膜パターン
エッジとマスクエッジの関係を示したものである。１ａ
は基体、２ａは蒸着マスク、３ａは蒸着薄膜である。
造方法における、蒸着マスクの基体に接する側よりも蒸
発源側のパターン寸法を大きくした場合の成膜パターン
エッジとマスクエッジの関係を示したものである。１ａ
は基体、２ａは蒸着マスク、３ａは蒸着薄膜である。
【００２１】マスクに対して斜め蒸着成分（図１の
（ａ））、垂直蒸着成分（図１の（ｂ））ともにマスク
エッジの基体上に到達する。すなわち、成膜パターンエ
ッジにおいても、均一な膜厚が得られる。
（ａ））、垂直蒸着成分（図１の（ｂ））ともにマスク
エッジの基体上に到達する。すなわち、成膜パターンエ
ッジにおいても、均一な膜厚が得られる。
【００２２】比較のために、図２に蒸着マスクの基体に
接する側と蒸発源側のパターン寸法が等しい場合の成膜
パターンエッジとマスクエッジの関係を示す。１ｂは基
体、２ｂは蒸着マスク、２ｃは蒸着薄膜である。
接する側と蒸発源側のパターン寸法が等しい場合の成膜
パターンエッジとマスクエッジの関係を示す。１ｂは基
体、２ｂは蒸着マスク、２ｃは蒸着薄膜である。
【００２３】マスクに対して垂直蒸着成分（図２の
（ｂ））はマスクエッジの基体上に到達するが、斜め蒸
着成分（図２の（ａ））はマスクエッジの影になりマス
クエッジの基体上に到達しない。すなわち、成膜パター
ンエッジにおいて、均一な膜厚が得られない。
（ｂ））はマスクエッジの基体上に到達するが、斜め蒸
着成分（図２の（ａ））はマスクエッジの影になりマス
クエッジの基体上に到達しない。すなわち、成膜パター
ンエッジにおいて、均一な膜厚が得られない。
【００２４】次に、具体的な製造方法を図３を用いて説
明すると、あらかじめ洗浄した厚さ０．７mmのグレイズ
ドセラミック基板４上に、まず、厚みが０．３mmであ
り、基板に接する側と蒸発源側のパターンの寸法差が１
００μｍのステンレスの蒸着マスク５ａを使用し、Ａｌ
を０．１μｍの膜厚になるまでＥＢ蒸着し、下部電極６
ａとした（図３（ａ））。次にその上部に、パターンの
異なるマスク５ｂを使用し、同様に、ポリ尿素薄膜誘電
体７を０．３μｍ、蒸着重合法により成膜した（図３
（ｂ））。さらに、その上部に、蒸着マスク５ｃを使用
し、Ａｌ電極を０．１μｍ、ＥＢ蒸着し、上部電極６ｂ
とした（図３（ｃ））。
明すると、あらかじめ洗浄した厚さ０．７mmのグレイズ
ドセラミック基板４上に、まず、厚みが０．３mmであ
り、基板に接する側と蒸発源側のパターンの寸法差が１
００μｍのステンレスの蒸着マスク５ａを使用し、Ａｌ
を０．１μｍの膜厚になるまでＥＢ蒸着し、下部電極６
ａとした（図３（ａ））。次にその上部に、パターンの
異なるマスク５ｂを使用し、同様に、ポリ尿素薄膜誘電
体７を０．３μｍ、蒸着重合法により成膜した（図３
（ｂ））。さらに、その上部に、蒸着マスク５ｃを使用
し、Ａｌ電極を０．１μｍ、ＥＢ蒸着し、上部電極６ｂ
とした（図３（ｃ））。
【００２５】この時、蒸着マスク５ｂ，５ｃは、蒸着マ
スク５ａと同様に厚みが０．３mmであり、基板に接する
側と蒸発源側のパターンの寸法差が１００μｍのステン
レスの蒸着マスクを用いた。この基板に接する側と蒸発
源側のパターンの寸法差は湿式のテーパーエッチングに
より設けた。以後このようにして、Ａｌ電極とポリ尿素
薄膜誘電体を交互に積層し、３０層の薄膜積層コンデン
サＡを作成した。
スク５ａと同様に厚みが０．３mmであり、基板に接する
側と蒸発源側のパターンの寸法差が１００μｍのステン
レスの蒸着マスクを用いた。この基板に接する側と蒸発
源側のパターンの寸法差は湿式のテーパーエッチングに
より設けた。以後このようにして、Ａｌ電極とポリ尿素
薄膜誘電体を交互に積層し、３０層の薄膜積層コンデン
サＡを作成した。
【００２６】（比較例１）比較例１として蒸着マスクの
基体に接する側と蒸発源側のパターンに寸法差を設けな
い蒸着マスクを用いた以外は実施例と同様にして薄膜積
層コンデンサＢを作成した。
基体に接する側と蒸発源側のパターンに寸法差を設けな
い蒸着マスクを用いた以外は実施例と同様にして薄膜積
層コンデンサＢを作成した。
【００２７】これらの積層薄膜コンデンサを各々１００
個ずつ作成し、容量分布、耐電圧（昇圧破壊）を測定し
たところ、（表１）に示す値となった。
個ずつ作成し、容量分布、耐電圧（昇圧破壊）を測定し
たところ、（表１）に示す値となった。
【００２８】
【表１】
【００２９】以上の結果より、蒸着マスクの基体に接す
る側と蒸発源側のパターンに寸法差を設けた蒸着マスク
を用いて作成した薄膜積層コンデンサが最も優れた特性
を有していることは明らかである。
る側と蒸発源側のパターンに寸法差を設けた蒸着マスク
を用いて作成した薄膜積層コンデンサが最も優れた特性
を有していることは明らかである。
【００３０】なお、誘電体薄膜にポリ尿素薄膜を使用し
たが、他の有機薄膜誘電体材料、あるいは、無機薄膜誘
電体材料を用いても同様の結果が得られるのは言うまで
もない。
たが、他の有機薄膜誘電体材料、あるいは、無機薄膜誘
電体材料を用いても同様の結果が得られるのは言うまで
もない。
【００３１】また、電極材料はＡｌに限るものではな
い。また、上記実施例では、蒸着重合法とＥＢ法により
薄膜形成を行ったが、他の薄膜形成法でも同様の結果が
得られることは言うまでもない。
い。また、上記実施例では、蒸着重合法とＥＢ法により
薄膜形成を行ったが、他の薄膜形成法でも同様の結果が
得られることは言うまでもない。
【００３２】
【発明の効果】本発明は上記実施例より明らかなよう
に、基体上にドライプロセスを利用した薄膜形成手段を
用いて誘電体と電極とを交互に少なくとも一層ずつ積み
重ねる際に、誘電体と電極のパターン形成にマスク法を
用いると共に、前記誘電体と電極のそれぞれの蒸着マス
クは前記基体に接する側よりも蒸発源側のパターン寸法
を大きくし、蒸着マスクの厚みが０．０５mm以上１mm以
下であり、基体に接する側と蒸発源側のパターンの寸法
差が２０μｍ以上２mm以下とすることにより、マスクの
厚みによって生ずるマスクエッジの影がなくなり、マス
クに対し斜めの蒸着成分が基体に到達する。その結果、
成膜パターンの変形や、パターンエッジの不鮮明さがな
くなる。また、マスクの機械的強度も充分であり、取付
時のテンションによる伸び、蒸着物の付着の応力による
反り、再生使用時の変形等の問題はない。
に、基体上にドライプロセスを利用した薄膜形成手段を
用いて誘電体と電極とを交互に少なくとも一層ずつ積み
重ねる際に、誘電体と電極のパターン形成にマスク法を
用いると共に、前記誘電体と電極のそれぞれの蒸着マス
クは前記基体に接する側よりも蒸発源側のパターン寸法
を大きくし、蒸着マスクの厚みが０．０５mm以上１mm以
下であり、基体に接する側と蒸発源側のパターンの寸法
差が２０μｍ以上２mm以下とすることにより、マスクの
厚みによって生ずるマスクエッジの影がなくなり、マス
クに対し斜めの蒸着成分が基体に到達する。その結果、
成膜パターンの変形や、パターンエッジの不鮮明さがな
くなる。また、マスクの機械的強度も充分であり、取付
時のテンションによる伸び、蒸着物の付着の応力による
反り、再生使用時の変形等の問題はない。
【００３３】以上の結果、小形で大容量の薄膜積層コン
デンサを低コストで生産性よく提供することが可能とな
る。
デンサを低コストで生産性よく提供することが可能とな
る。
【図１】本発明の一実施例における蒸着マスクと成膜パ
ターンの関係を示した断面図
ターンの関係を示した断面図
【図２】本発明の比較例における蒸着マスクと成膜パタ
ーンの関係を示した断面図
ーンの関係を示した断面図
【図３】本実施例の製造工程を示した図であって、 （ａ）は下部電極を形成する工程図 （ｂ）は下部電極の上に薄膜誘電体を形成する工程図 （ｃ）は薄膜誘電体の上に電極を形成する工程図
１ａ，１ｂ 基体 ２ａ，２ｂ，５ａ〜５ｃ 蒸着マスク ３ａ，３ｂ 蒸着薄膜 ４ グレイズドセラミック基板 ６ａ，６ｂ 電極 ７ 薄膜誘電体
Claims (2)
- 【請求項１】 基体上にドライプロセスを利用した薄膜
形成手段を用いて誘電体と電極とを交互に少なくとも一
層ずつ積み重ねる際に、前記誘電体と電極のパターン形
成にマスク法を用いると共に、前記誘電体と電極のそれ
ぞれの蒸着マスクは前記基体に接する側よりも蒸発源側
のパターン寸法を大きくしたことを特徴とする薄膜積層
コンデンサの製造方法。 - 【請求項２】 前記蒸着マスクの厚みが０．１mm以上１
mm以下であり、基体に接する側と蒸発源側のパターンの
寸法差が２０μｍ以上２mm以下であることを特徴とする
請求項１記載の薄膜積層コンデンサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1717993A JPH06231991A (ja) | 1993-02-04 | 1993-02-04 | 薄膜積層コンデンサの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1717993A JPH06231991A (ja) | 1993-02-04 | 1993-02-04 | 薄膜積層コンデンサの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06231991A true JPH06231991A (ja) | 1994-08-19 |
Family
ID=11936728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1717993A Pending JPH06231991A (ja) | 1993-02-04 | 1993-02-04 | 薄膜積層コンデンサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06231991A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5745335A (en) * | 1996-06-27 | 1998-04-28 | Gennum Corporation | Multi-layer film capacitor structures and method |
| US6411494B1 (en) | 2000-04-06 | 2002-06-25 | Gennum Corporation | Distributed capacitor |
| KR100656818B1 (ko) * | 2005-04-06 | 2006-12-20 | 엘지전자 주식회사 | 유기 전계 발광층 형성용 마스크 |
| EP1913608A1 (en) * | 2005-06-21 | 2008-04-23 | Sehyang Industrial Co.,Ltd. | Multi layer chip capacitor, and method and apparatus for manufacturing the same |
-
1993
- 1993-02-04 JP JP1717993A patent/JPH06231991A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5745335A (en) * | 1996-06-27 | 1998-04-28 | Gennum Corporation | Multi-layer film capacitor structures and method |
| US6411494B1 (en) | 2000-04-06 | 2002-06-25 | Gennum Corporation | Distributed capacitor |
| KR100656818B1 (ko) * | 2005-04-06 | 2006-12-20 | 엘지전자 주식회사 | 유기 전계 발광층 형성용 마스크 |
| EP1913608A1 (en) * | 2005-06-21 | 2008-04-23 | Sehyang Industrial Co.,Ltd. | Multi layer chip capacitor, and method and apparatus for manufacturing the same |
| JP2009512177A (ja) * | 2005-06-21 | 2009-03-19 | セヒャン インダストリアル カンパニーリミティッド | 多層薄膜キャパシタとその製造方法及び装置 |
| EP1913608A4 (en) * | 2005-06-21 | 2012-09-05 | Sehyang Ind Co Ltd | MULTILAYER CHIP COMPENSATOR AND METHOD AND DEVICE FOR ITS MANUFACTURE |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100355534B1 (ko) | 가요성 박막 콘덴서 및 그 제조방법 | |
| CN104347268B (zh) | 多层陶瓷电容器和具有安装在其上的多层陶瓷电容器的板 | |
| KR20180025197A (ko) | 적층 세라믹 콘덴서 및 그 제조 방법 | |
| KR100415790B1 (ko) | 적층 세라믹 콘덴서 | |
| US5735027A (en) | Method of manufacturing a multilayer ceramic electronic component | |
| JPH06231991A (ja) | 薄膜積層コンデンサの製造方法 | |
| JPH02105512A (ja) | 電解コンデンサ及びその製造方法 | |
| US3365378A (en) | Method of fabricating film-forming metal capacitors | |
| JPH05251259A (ja) | 薄膜積層コンデンサの製造方法 | |
| JP3934983B2 (ja) | 積層型電子部品およびその製法 | |
| JP4599653B2 (ja) | シートコンデンサ | |
| JP3148387B2 (ja) | 積層セラミックコンデンサの製造方法 | |
| US10290426B2 (en) | Capacitor component | |
| JPH08250659A (ja) | 薄膜キャパシタ | |
| US11837406B2 (en) | Multilayer electronic component | |
| JPH1065341A (ja) | 多層セラミック基板の製造方法 | |
| JP2713005B2 (ja) | 電子部品及びその製造方法 | |
| US3533148A (en) | Thin film capacitors | |
| JPH1126279A (ja) | 積層セラミック電子部品の製造方法 | |
| JPH09102437A (ja) | 積層電子部品の製造方法 | |
| JPH02305424A (ja) | 積層型薄膜コンデンサの製造方法 | |
| KR100856242B1 (ko) | 초고용량 캐패시터 및 그 제조방법 | |
| JPH05166666A (ja) | 金属−セラミック積層フィルム | |
| CN116364425A (zh) | 多层电子组件 | |
| JPH05299285A (ja) | コンデンサおよびその製造方法 |