CN114070222A - 一种滤波器及其制备方法 - Google Patents

一种滤波器及其制备方法 Download PDF

Info

Publication number
CN114070222A
CN114070222A CN202111371683.8A CN202111371683A CN114070222A CN 114070222 A CN114070222 A CN 114070222A CN 202111371683 A CN202111371683 A CN 202111371683A CN 114070222 A CN114070222 A CN 114070222A
Authority
CN
China
Prior art keywords
dielectric substrate
forming
dielectric layer
interlayer dielectric
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111371683.8A
Other languages
English (en)
Inventor
冯昱霖
李月
韩基挏
肖月磊
曹雪
宋雪超
龚林
周毅
常文博
吴艺凡
周柏君
安齐昌
曲峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202111371683.8A priority Critical patent/CN114070222A/zh
Publication of CN114070222A publication Critical patent/CN114070222A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Filters And Equalizers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开提供一种滤波器及其制备方法,属于射频器件技术领域。本公开提供一种滤波器,其包括叠层设置的第一基板和第二基板。其中,第一基板包括第一介质基板,以及集成在第一介质基板上的滤波电路。第二基板包括第二介质基板,第二介质基板包括沿其厚度方向相对设置的第一表面和第二表面,在第一表面上设置有转接电路。转接电路与滤波电路电连接,第二介质基板上设置有在其厚度方向上贯穿的第一连接过孔,在第一连接过孔中设置信号引入电极,在第二表面上设置有第一连接端,信号引入电极一端与第一连接端电连接,另一端与转接电路电连接。

Description

一种滤波器及其制备方法
技术领域
本公开属于射频器件技术领域,具体涉及一种滤波器及其制备方法。
背景技术
在当代,消费电子产业发展日新月异,以手机特别是5G手机为代表的移动通信终端发展迅速,手机需要处理的信号频段越来越多,需要的射频芯片数量也水涨船高,而获得消费者喜爱的手机形式向小型化、轻薄化、长续航不断发展。在传统手机中,射频PCB板上存在大量的分立器件如电阻、电容、电感、滤波器等,它们具有体积大、功耗高、焊点多、寄生参数变化大的缺点,难以应对未来的需求。射频芯片相互间的互联、匹配等需要面积小、高性能、一致性好的集成无源器件。目前市场上的集成无源器件主要是基于Si(硅)衬底和GaAs(砷化镓)衬底。Si基集成无源器件具有价格便宜的优点,但Si本身有微量杂质(绝缘性差)导致器件微波损耗较高,性能一般;GaAs基集成无源器件具有性能优良的优点,但价格昂贵。
发明内容
本公开旨在至少解决现有技术中存在的技术问题之一,提供一种滤波器及其制备方法。
第一方面,本公开提供一种滤波器,其包括叠层设置的第一基板和第二基板;其中,所述第一基板包括第一介质基板,以及集成在所述第一介质基板上的滤波电路;所述第二基板包括第二介质基板,所述第二介质基板包括沿其厚度方向相对设置的第一表面和第二表面,在所述第一表面上设置有转接电路;所述转接电路与所述滤波电路电连接;其中,所述第二介质基板上设置有在其厚度方向上贯穿的第一连接过孔,在所述第一连接过孔中设置信号引入电极,在所述第二表面上设置有第一连接端,所述信号引入电极一端与所述第一连接端电连接,另一端与所述转接电路电连接。
其中,所述第一介质基板包括沿其厚度方向相对设置的第三表面和第四表面,以及沿其厚度方向设置的第二连接过孔;所述滤波电路至少包括第一电感;所述第一电感包括:设置在所述第一介质基板的所述第三表面的第一子结构、设置在所述第一介质层的所述第四表面的第二子结构以及设置在所述第二连接过孔内将所述第一子结构和所述第二子结构串接的第一连接电极。
其中,所述滤波电路还包括:第一电容;所述第一电容设置在所述第一介质基板的所述第三表面背离所述第一介质基板一侧,其包括背离所述第一介质基板方向依次设置的第一极板、第一层间介质层以及第二极板。
其中,所述第一子结构包括第一导电薄膜和第二导电薄膜;所述第一导电薄膜与所述第一电容的第一极板同层设置;在所述第一电容的第一极板背离所述第一介质基板一侧依次设置有第二层间介质层和第三层间介质层;所述第二导电薄膜设置在所述第三层间介质层背离所述第一介质基板一侧;所述第二导电薄膜通过贯穿所述第二层间介质层和所述第三层间介质层的第三连接过孔与所述第一导电薄膜电连接。
其中,所述滤波电路还包括:与所述第二导电薄膜同层设置的第二连接电极;所述第二连接电极通过贯穿所述第三层间介质层的第四连接过孔与所述第一电容的第二极板电连接;在所述第二导电薄膜背离所述第一介质基板一侧设置有第四层间介质层和第五层间介质层;在背离所述第五层间介质层一侧设置有第一连接焊盘和第二连接焊盘;所述第一连接焊盘通过贯穿所述第四层间介质层和所述第五层间介质层的第五连接过孔与所述第二连接电极电连接;所述第二连接焊盘通过贯穿所述第四层间介质层和所述第五层间介质层的第六连接过孔与所述第二导电薄膜电连接。
其中,所述第一连接焊盘和所述第二连接焊盘分别焊接在所述转接电路上。
其中,所述滤波电路还包括:背离所述第一介质基板的所述第四表面方向依次设置的第六层间介质层和第七层间介质层。
其中,所述转接电路至少包括:第二电容以及第二电感;所述第一电感的第一端与一个所述信号引入电极电连接,所述第一电感的第二端与所述第一连接焊盘相连接;所述第二电容的第一极板与一个所述信号引入电极电连接;所述第二电容的第二极板与所述第二连接焊盘相连接。
其中,所述第一介质基板和所述第二介质基板包括玻璃基。
第二方面,本公开提供一种滤波器的制备方法,其包括形成叠层设置的第一基板和第二基板;其中,形成所述第一基板包括:提供一第一介质基板,以及在所述第一介质基板上集成滤波电路;形成所述第二基板包括:提供一第二介质基板;所述第二介质基板包括沿其厚度方向相对设置的第一表面和第二表面,在所述第二介质基板的第一表面上形成转接电路;将所述转接电路与所述滤波电路电连接;在所述第二介质基板上形成沿其厚度方向贯穿的第一连接过孔,在所述第一连接过孔内形成信号引入电极;在所述第二介质基板的所述第二表面形成第一连接端;所述信号引入电极一端与所述第一连接端电连接,另一端与所述转接电路电连接。
其中,形成所述第一连接过孔的步骤在形成所述转接电路之前。
其中,形成所述第一连接过孔的步骤还包括:在所述第二介质基板的所述第一表面形成沿厚度方向的第一连接盲孔;对所述第二介质基板减薄,以使所述第一连接盲孔形成沿其厚度方向贯穿的所述第一连接过孔。
其中,所述第一介质基板包括相对设置的第三表面和第四表面;所述滤波电路至少包括第一电感;形成所述滤波电路的步骤包括:形成贯穿所述第一介质基板的第二连接过孔;形成所述第一电感的步骤包括:在所述第二连接过孔内形成第一连接电极;在所述第一介质基板的所述第三表面形成第一子结构;在所述第一介质基板的所述第四表面形成第二子结构;所述第一子结构、所述第二子结构以及所述第一连接电极构成所述第一电感的线圈结构。
其中,形成所述第二连接过孔的步骤包括:在所述第一介质基板的所述第三表面形成沿厚度方向的第二连接盲孔;所述第一介质基板减薄,以使所述第二连接盲孔形成沿其厚度方向贯穿的所述第二连接过孔。
其中,所述滤波电路还包括第一电容;形成所述第一电容的步骤包括:在形成所述第一子结构的同时,形成包括所述第一电容的第一极板的图形;在所述第一电容的第一极板背离所述第一介质基板的第一表面的一侧形成第一层间介质层,以用于所述第一电容的层间介质层;在所述第一层间介质层背离所述第一介质基板的一侧形成所述第一电容的第二极板;所述第一电容的第一极板和第二极板在所述第一介质基板上的正投影至少部分重叠。
其中,形成所述第一子结构的步骤包括:形成第一导电薄膜和第二导电薄膜;所述第一导电薄膜与所述第一电容的所述第一极板在一次构图工艺中形成;在所述第一导电薄膜背离所述第一介质基板一侧形成第二层间介质层以及第三层间介质层,以及贯穿所述第二层间介质层和所述第三层间介质层的第三连接过孔、贯穿所述第三层间介质层的第四连接过孔;所述第三连接过孔与所述第一导电薄膜在所述第一介质基板上的正投影至少部分重叠;所述第四连接过孔与所述第一电容的第二极板在所述第一介质基板上的正投影至少部分重叠;在所述第三层间介质层背离所述第一介质基板一侧通过一次构图工艺形成第二导电薄膜以及第二连接电极;所述第二导电薄膜通过所述第三连接过孔与所述第一导电薄膜电连接;所述第二连接电极通过所述第四连接过孔与所述第一电容的第二极板电连接。
其中,形成所述滤波电路的步骤还包括:在所述第二导电薄膜背离所述第一介质基板一侧形成第四层间介质层和第五层间介质层,以及贯穿所述第四层间介质层和所述第五层间介质层的第五连接过孔和第六连接过孔;在背离所述第五层间介质层一侧形成第一连接焊盘和第二连接焊盘;所述第一连接焊盘通过所述第五连接过孔与所述第二连接电极电连接;所述第二连接焊盘通过所述第六连接过孔与所述第二导电薄膜电连接。
其中,形成所述滤波电路还包括在所述第一介质基板的所述第四表面背离所述第一介质基板一侧依次形成第六层间介质层和第七层间介质层。
其中,所述将所述转接电路与所述滤波电路电连接的步骤包括:通过焊接工艺,将所述第一连接焊盘和所述第二连接焊盘分别与所述转接电路相连接。
其中,形成所述转接电路至少包括形成第二电容以及形成第二电感;所述第二电感的第一端与一个所述信号引入电极电连接,所述第二电感的第二端与所述第一连接焊盘相连接;所述第二电容的第一极板与一个所述信号引入电极电连接;所述第二电容的第二极板与所述第二连接焊盘相连接。
附图说明
图1为本公开的滤波器的示意图;
图2为本公开的第一电感的俯视图;
图3为本公开的滤波电路的示意图;
图4为本公开的第一基板的示意图;
图5为本公开的滤波器的制备流程图;
图6为本公开实施例的步骤S1的流程图;
图7为本公开实施例的步骤S10的示意图;
图8为本公开实施例的步骤S11的示意图;
图9为本公开实施例的步骤S12的示意图;
图10为本公开实施例的步骤S13的示意图;
图11为本公开实施例的步骤S14的示意图;
图12为本公开实施例的步骤S15的示意图;
图13为本公开实施例的步骤S16的示意图;
图14为本公开实施例的步骤S17的示意图;
图15为本公开实施例的滤波电路的另一种制备方法示意图;
图16为本公开实施例的另一种步骤S1的流程图;
图17为本公开实施例的步骤S20的示意图;
图18为本公开实施例的步骤S21的示意图;
图19为本公开实施例的步骤S22的示意图;
图20为本公开实施例的步骤S2的流程图;
图21为本公开实施例的步骤S30的示意图;
图22为本公开实施例的步骤S31的示意图;
图23为本公开实施例的步骤S32的示意图;
图24为本公开实施例的步骤S33的示意图;
图25为本公开实施例的步骤S34的示意图;
图26为本公开实施例的步骤S35的示意图;
图27为本公开实施例的步骤S36的示意图;
图28为本公开实施例的步骤S37的示意图;
图29为本公开实施例的另一种步骤S2的示意图;
图30为本公开实施例的步骤S40的示意图;
图31为本公开实施例的步骤S41的示意图;
图32为本公开实施例的步骤S42的示意图;
图33为本公开实施例的步骤S3的示意图。
具体实施方式
为使本领域技术人员更好地理解本公开的技术方案,下面结合附图和具体实施方式对本公开作进一步详细描述。
除非另外定义,本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。同样,“一个”、“一”或者“该”等类似词语也不表示数量限制,而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
本公开提供一种滤波器及其制备方法。具体如图1所示,滤波器包括叠层设置的第一基板1和第二基板2。第一基板1包括第一介质基板3以及集成在第一介质基板3上的滤波电路。第二基板2包括第二介质基板4,第二介质基板4包括沿其厚度方向相对设置的第一表面和第二表面,在第一表面上设置有转接电路,转接电路与滤波电路电连接。其中,第二介质基板4上设置有在其厚度方向上贯穿的第一连接过孔5,在第一连接过孔5中设置信号引入电极7,在第二表面上设置有第一连接端8,信号引入电极7一端与第一连接端8电连接,另一端与转接电路电连接。
在本公开实施例中,继续参照如图1,第一介质基板3上的滤波电路与设置在第二介质基板4的第一表面上的转接电路通过包括但不限于焊接的方式相连接,即滤波电路与转接电路中的部分元器件相连接以实现滤波电路与转接电路的电连接。第二介质基板4的第二表面上的第一连接端8通过设置在贯穿第二介质基板4沿其厚度方向的第一连接过孔5内的信号引入电极7与转接电路电连接,其中第一连接端8可以是包括但不限于锡球。通过该种方式,以使具有滤波电路的第一基板1和具有转接电路的第二基板2形成叠层结构,与第一连接端8和形成的叠层结构电连接的信号连接电极将滤波器工作时需要的电信号写入滤波电路和转接电路所组成的电路中。通过该种方式,实现了滤波器三维封装结构,且减少了外围电路走线的数量,降低了信号失真以及损耗。且实现了封装器件的小型化,降低了制备工艺的难度。
同时在本公开实施例中,第一介质基板3上可以具有多个滤波电路,图1所示的结构仅以一个滤波电路为例进行说明。第二介质基板4的第一表面上的转接电路至少包括如电感、电容以及电阻等无源器件,可以根据与其相连的滤波电路的具体结构以及数量,对转接电路中的电路结构进行具体的调整,本公开实施例中仅对转接电路中的部分电容和部分电感进行说明。因此通过该种方式,第二介质基板4上的转接电路一方面可以将需要的外部电路集成在其中,减少电路的走线数量,以使得减少信号失真以及损耗的同时提高第二介质基板4的利用率。另一方面,还可以根据具体需要,以使转接电路可以处理与其相连的多个滤波电路之间的信号,进一步的简化滤波器的结构,降低其制备难度和以及成本。以下对本公开实施例的滤波器结构进行具体说明。
在一些实施例中,第一介质基板3和第二介质基板4包括但不限于玻璃基、柔性衬底、至少包括有机绝缘层的层间介质层中的任意一种。由于在玻璃基上集成电路时,具有体积小、重量轻、高性能、低功耗等优点,在本公开实施例中第一介质基板3和第二介质基板4采用玻璃基。
在一些实施例中,继续参照图1,第一介质基板3包括沿厚度方向相对设置的第三表面和第四表面以及沿其厚度方向设置的第二连接过孔6。在第二连接过孔6内设置有第一连接电极11,在第一介质基板3的第三表面形成第一子结构9,在第一介质基板3的第四表面形成第二子结构10。第一子结构9、第一连接电极11和第二子结构10串接形成滤波电路中的第一电感L1。以下结合附图2,对第一电感L1的具体结构进行说明。
图2为本公开实施例的第一电感L1的俯视图,参照图2,第一电感L1的各第一子结构9均沿第一方向延伸,且沿第二方向并排设置。第一电感L1的各第二子结构10均沿第三方向延伸,且沿第二方向并排设置。其中,第一方向、第二方向、第三方向均为不同的方向,在本公开实施例中,以第一方向和第二方向相互垂直,第一方向和第三方向相交且非垂直设置为例。当然,第一子结构9和第二子结构10的延伸方向也可以互换,均在本公开实施例的保护范围内。另外,在本公实施例中以第一电感L1包括N个第一子结构9和N-1个第二子结构10为例进行说明,其中,N≥2,且N为整数。第一子结构9的第一端和第二端分别与一个第一连接过孔5在第一介质基板3上正投影至少部分交叠。且一个第一子结构9的第一端和第二端对应不同的第一连接过孔5,也即一个第一子结构9与两个第一连接过孔5在第一介质基板3上正投影至少部分交叠。此时,第一电感L1的第i个第二子结构10第一端连接第i个第一子结构9的第一端和第i+1个第一子结构9的第二端,形成电感线圈,其中,1≤i≤N-1,且i为整数。
在此需要说明的是,其中,第一引线端37与电感线圈的第一个第一子结构9的第二端,第二引线端38则与第N个第一子结构9的第一端连接。进一步的,第一引线端37和第二引线端38可以与第二子结构10同层设置,且采用相同的材料,此时第一引线端37可以通过第一连接过孔5与第一个第一子结构9的第二端连接,相应的,第二引线端38则可以通过第一连接过孔5与第N个第一子结构9的第一端连接。
通过该种方式,在材料为玻璃基的第一介质基板3上形成具有三维结构的第一电感L1,以使得第一电感L1具有更高的品质因子Q,具有第一电感L1的滤波电路的性能更好。同时需要说明的是,第一介质基板3可以包括一个或多个具有第一电感L1结构的电感,多个第一电感L1可以根据具体电路性能需要形成串联或并联结构,本公开实施例中仅以第一电感L1为例进行说明。对于本领域技术人员而言,滤波电路具有多个如同第一电感L1结构的电感是容易想到的,因此也在本公开的保护范围内。
在一些实施例中,如图3所示,滤波电路还包括设置在第一介质基板3的第三表面背离第一介质基板3一侧的第一电容。第一电容包括依次设置在第一介质基板3的第三表面上背离第一介质基板3一侧的第一极板、第一层间介质层12以及第二极板。通过该种方式形成第一电容的电容结构,以使得第一电容在滤波电路中与第一电感L1电连接,实现电路的滤波功能。同时需要说明的是,第一介质基板3可以包括一个或多个具有第一电容结构的电容,多个第一电容可以根据具体电路性能需要形成串联或并联结构,本公开实施例中仅以第一电容为例进行说明。对于本领域技术人员而言,滤波电路具有多个如同第一电容结构的电容是容易想到的,因此也在本公开的保护范围内。
继续参照图3,在一些实施例中,第一子结构9可以包括第一导电薄膜91和第二导电薄膜92,第一导电薄膜91与第一电容的第一极板同层设置,且第一导电薄膜91与第一电容的第一极板电连接。在第一电容的第一极板背离第一介质基板3一侧依次设置有第二层间介质层14和第三层间介质层15,第二层间介质层14和第三层间介质层15分别用于层间绝缘层和平坦化层,用于防止层间金属层之间发生导电以及防止水氧侵蚀。第二导电薄膜92设置在第三层间介质层15背离第一介质基板3一侧,第二导电薄膜92通过贯穿第二层间介质层14和第三层间介质层15的第三连接过孔与第一导电薄膜91电连接,以实现第一电感L1在第一介质层的第三表面上的结构。
如图4所示,在一些实施例中,滤波电路还包括与第二导电薄膜92同层设置的第二连接电极16,第二连接电极16贯穿第三层间介质层15的第四连接过孔与第一电容的第二极板13电连接,用于第一电容的连接电极。在第二导电薄膜92背离第一介质基板3一侧依次设置有第四层间介质层17和第五层间介质层18,用作保护层以及平坦化层。在第五层间介质层18背离第三层间介质层15一侧设置有第一连接焊盘19和第二连接焊盘20,第一连接焊盘19通过贯穿第四层间介质层17和第五层间介质层18的第五连接过孔21与第二连接电极16电连接。第二连接焊盘20通过贯穿第四层间介质层17和第五层间介质层18的第六连接过孔22与第二导电薄膜92电连接。第一连接焊盘19和第二连接焊盘20用作滤波电路的信号输入端,将相应电信号传入或传输滤波电路。在一些实施例中,同时可以通过焊接工艺将滤波电路焊接在其余子电路上,如在本公开实施例中将滤波电路焊接在连接电路上。在一些实施例中,为使得第一连接焊盘19和第二连接焊盘20更容易设置在第五层间介质层18上,第五层间介质层18的材料可以是光敏感有机材料。
继续参照图4,在一些实施例中,滤波电路还包括设置在第一介质基板3的第四表面上背离第一介质基板3一侧的第六层间介质层23和第七层间介质层24。用作保护层和平坦化层,保护第二子结构10,以防止在制作和使用过程中被水氧侵蚀。
继续参照图4,在一些实施例中,本公开实施例中的转接电路至少包括第二电容以及第二电感L2;第一电感L1的第一端与一个信号引入电极7电连接,第一电感L1的第二端与第一连接焊盘19相连接;第二电容的第一极板25与一个信号引入电极7电连接;第二电容的第二极板26与第二连接焊盘20相连接。通过该种方式,转接电路一方面将一个信号引入电极7传输的电信号经由第一连接焊盘19写入滤波电路以及将另一个信号引入电极7传输的电信号经由第二连接焊盘20写入滤波电路,以完成通过信号引入电极7将电信号引入滤波电路和。另一方面,可以根据滤波电路以及滤波器的实际需要,调整转接电路,以有效处理与转接电路电连接的电路之间的信号。通过该种方式减少外部走线,降低信号损耗且使滤波器的封装达到小型化的效果。需要说明的是,本公开实施例中的转接电路至少包括第二电容以及第二电感L2,可以想到的是,转接电路为实现其功能还包括其余电感或电容等器件。本公开实施例中仅以第二电容和第二电感L2为例进行说明。
继续参照图4,在一些实施例中,转接电路中的第二电感L2至少包括平面叠层电感和平面螺旋电感。第二电容包括依次设置在背离第二介质基板4的第一表面一侧的第一极板、第八层间介质层27以及第二极板,其中第八层间介质层27用作第二电容的层间介质层,第二电容的第一极板25与一个信号引入电极7电连接。
继续参照图4,在一些实施例中,转接电路还包括:设置在背离第二介质基板4的第一表面一侧的第三连接电极28,第三连接电极28与第二电容的第一极板25同层设置,且与一个信号引入电极7电连接。在背离第二介质基板4的第一表面一侧还依次设置有第九层间介质层29和第十层间介质层30。用于层间绝缘和平坦化层,以防止层间金属层之间导电,并防止水氧侵蚀。在第十层间介质层30背离第二介质基板4一侧设置有第四连接电极31和和第二电感L2。第四连接电极31通过贯穿第十层间介质层30上的第七连接过孔与第二电容的第二极板26电连接,用于第二电容的连接电极。第二电感L2的第一端通过贯穿第九层间介质层29和第十层间介质层30上的第八连接过孔33与第三连接电极28电连接。
继续参照图4,在一些实施例中,转接电路还包括设置在第十层间介质层30上背离第二介质基板4一侧的第十一层间介质层32,用作平坦化层。第十一层间介质层32上设置有贯穿第十一层间介质层32的第八连接过孔33和第九连接过孔34。第八连接过孔33与第二电感L2的第二端在第二介质基板4上的正投影至少部分重叠,第九连接过孔34与第四连接电极31在第二介质基板4上的正投影至少部分重叠。通过该种方式,滤波电路中的第一连接焊盘19和第二连接焊盘20通过焊接工艺,通过第八连接过孔33与第九连接过孔34与转接电路电连接。
对于本公开实施例的滤波器中的各个器件的结构参数,在下述制备方法中逐一进行说明,故在此不进行详细描述。
本公开实施例中提供一种滤波器的制备方法,该滤波器可以为上述的滤波器,如图5所示,该制备方法包括如下步骤:
形成如图1所示的叠层设置的第一基板1和第二基板2,其中,形成第一基板1包括:提供一第一介质基板3,以及在第一介质基板3上集成滤波电路;
形成第二基板2包括:提供一第二介质基板4;第二介质基板4包括沿其厚度方向相对设置的第一表面和第二表面,在第二介质基板4的第一表面上形成转接电路;将转接电路与滤波电路电连接;
在第二介质基板4上形成沿其厚度方向贯穿的第一连接过孔5,在第一连接过孔5内形成信号引入电极7且在第二介质基板4的第二表面形成第一连接端8;信号引入电极7一端与第一连接端8电连接,另一端与转接电路电连接。
为了清楚本公开实施例中的制备方法,以下结合附图和具体实施例对本公开实施例中的制备方法进行具体说明。
S1、形成第一基板1。具体如图6所示,形成第一基板1的步骤包括:
S10、提供一第一介质基板3,并对该第一介质基板3进行处理,形成沿其厚度方向贯穿的第二连接过孔6,如图7所示。
在一些示例中,第一介质基板3上的第二连接过孔6可以采用包括但不限于机械打孔、激光打孔、光刻打孔等方式。以下以激光打孔为例对形成第二连接过孔6的过程进行说明。
进一步的,步骤S10可以包括如下步骤:
例如:(1)清洗:第一介质基板3进入清洗机进行清洗。
在一些示例中,第一介质基板3的厚度在0.3mm-2mm左右。
(2)激光打孔:使用激光器以激光束垂直入射的方式打到第一介质基板3的第三表面改性,以在第一介质基板3的第三表面侧形成第一子过孔,同样使用激光器以激光束垂直入射的方式打到第一介质基板3的第四表面改性,以在第一介质基板3的第四表面侧形成第二子过孔,第二子过孔和第一子过孔相通,形成第二连接过孔6。
具体的,在激光束与第一介质基板3相互作用时,因激光光子能量较高将第一介质基板3中的原子电离化并抛射出第一介质基板3的第三表面,随时间增加打的孔逐渐加深,直至形成第一子过孔,将第一介质基板3翻转,按照同样的原理形成第二子过孔。其中,一般可选用的激光波长为532nm、355nm、266nm、248nm、197nm等,激光的脉冲宽度可选1-100fs、1-100ps、1-100ns等,激光器的类型可选连续激光器、脉冲激光器等。激光打孔的方式可以包括但不限于如下两种。第一种方式,当光斑直径较大时,激光束和第一介质基板3的相对位置固定,依靠高能量直接把第一介质基板3打到预设深度,此时所形成的第一子过孔的形状是倒圆台,倒圆台的直径自上而下(由第三表面指向第四表面的方向)依次减小。第二种方式,当光斑直径较小时,激光束在第一介质基板3上画圈扫描,光斑聚焦点在不断变化,聚焦焦点深度也在不断变化,自第一介质基板3下表面(第四表面)向第一介质基板3上表面(第三表面)画螺旋线,且螺旋半径自下而上依次减小,第一介质基板3被激光切割成圆台型,以形成第一子过孔,该第一盲孔的形状为第一子过孔;第二子过孔与第一子过孔的形成方式相同,故不再重复赘述。可以看出的是,第一子过孔和第二子过孔相通形成的第二连接过孔6呈沙漏状。
当然,本公开实施例中的第一子连接过孔也可以为仅对第一介质基板3第三表面或者第四表面采用激光束照射,形成圆台型或者圆柱型的连接过孔,形成方式可有与上述方式相同,故在此不再重复描述。
(3)HF刻蚀:由于在激光打孔过程会在第二连接过孔6内壁上表面靠近孔的区域约5-20微米范围内形成应力区,该区域内第一介质基板3表面凹凸不平呈现熔融态多毛刺,且存在大量的微裂纹和宏观裂缝,并存在有残余应力。此时,使用2%-20%的HF刻蚀液,在适当温度下,进行一定时间的湿法刻蚀,将应力区的玻璃刻蚀掉,使第二连接过孔6内部和表面靠近孔的区域光滑平整,不存在微裂纹、宏观裂缝,并将应力区完全刻蚀掉。
S11、形成位于第二连接过孔6的第一连接电极11,形成第一电感L1的第一子结构9的第一导电薄膜91以及第一电容的第一极板,如图8所示。
在一些示例中,步骤S11具体可以如下步骤:
(1)生长种子层:在第一介质基板3的第四表面通过磁控溅射的方式沉积第一金属材料,将第一介质基板3翻转,在第三表面通过磁控溅射的方式沉积第一金属材料,此时在,第二连接过孔6的侧壁上形成第一金属材料,作为种子层。
在一些示例中,第一金属材料包括但不限于铜(Cu)、铝(Al)、钼(Mo)、银(Ag)中的至少一种,第一金属材料的厚度在0.2μm~10μm左右。在以下描述中以第一金属膜层的材料为铜为例。
在一些示例中,为了增加第一金属材料与第一介质基板3的第三表面的附着力,在形成第一金属材料之前可以先在第一介质基板3的第三表面上,通过包括但不限于磁控溅射的方式形成一层辅助金属膜层。该辅助金属膜层的材料包括但不限于镍(Ni)、钼(Mo)合金,钛(Ti)合金中至少一种,例如采用MoNb,辅助金属膜层的厚度在2nm-20nm左右。
(2)电镀:将第一介质基板3放入电镀机台载具上,压上加电焊盘(pad),放入填孔电镀槽(槽中使用专用填孔电解液)中,加电流,电镀液保持在第一介质基板3的第三表面持续快速流动,在第二连接过孔6内壁上电镀液中的阳离子获得电子,成为原子淀积在内壁上,通过特殊配比的专用填孔电解液,可以做到主要在第二连接过孔6内高速淀积金属铜(淀积速度0.5-3um/min),而在第一介质基板3的第三表面为平整区域,这两个表面上的金属铜的淀积速度极小(0.005-0.05um/min)。随时间增加,第二连接过孔6的内壁上的金属铜逐渐长厚,形成第一金属膜层,此时第一金属膜层的厚度可以是3微米-10微米。此时,第一金属膜层并填充满第二连接过孔6。
在一些示例中,第一金属膜层可能未将第二连接过孔6填充满,在该步骤中还需要通过在第二连接过孔6内形成填充介质,以支撑设置在第一介质层的第一表面上的电路结构。填充介质的材料可以包括有机绝缘材料,该有机绝缘材料例如包括聚酰亚胺、环氧树脂、压克力、聚酯、光致抗蚀剂、聚丙烯酸酯、聚酰胺、硅氧烷等树脂类材料等。再例如,该有机绝缘材料包括弹性材料,例如、氨基甲酸乙酯、热塑性聚氨酯(TPU)等。
需要说明的是,在本公开实施例中以第一金属膜层将第二连接过孔611填充满为例进行说明。
(3)第三表面的第一金属膜层图案化:在第三表面的第一金属膜层上进行涂胶、曝光、显影,随后进行刻蚀,刻蚀完后strip去胶,此时形成位于第三表面的的第一子结构9的第一导电薄膜91和第一电容的第一极板。
S12、在第一电容的第一极板背离第一介质基板3的一侧,形成第一层间介质层12,并在第一层间介质层12背离第一介质基板3的一侧形成包括第一电容的第二极板13图形,如图9所示。
在一些示例中,第一层间介质层12的材料为无机绝缘材料。例如:第一层间介质层12为由氮化硅(SiNx)形成的无机绝缘层,或者由氧化硅(SiO2)形成的无机绝缘层,亦或者由SiNx无机绝缘层和SiO2无机绝缘层的若干种叠层组合膜层。当然,该第一层间介质层12也作为电容的中间介质层。第一层间介质层12的厚度可以是0.1微米-0.5微米。
在一些示例中,第一电容的第二极板13可以采用磁控溅射的方式在第一层间介质层12背离第一介质基板3的一侧形成第二金属膜层,然后进行涂胶、曝光、显影,随后进行湿法刻蚀,刻蚀完后strip去胶,形成包括第一电容的第二极板13的图形。
S13、在第一导电薄膜91背离第一介质基板3的一侧形成第二层间介质层14和第三层间介质层15,并形成贯穿第二层间介质层14和第三层间介质层15的第三连接过孔,以及贯穿第三层间介质层15的第四连接过孔,如图10所示。
其中,第二层间介质层14和第三层间介质层15的材料可以与第一层间介质层12的材料相同,故在此不再重复赘述。第二层间介质层14和第三层间介质层15的厚度可以是2微米-5微米。
S14、在第三层间介质层15背离第一介质基板3的一侧,通过构图工艺形成包括第一子结构9的第二导电薄膜92和第二连接电极16的图形,第二导电薄膜92通过第三连接过孔与第一导电薄膜91连接。第二连接电极16通过第四连接过孔与第一电容的第二极板13连接,如图11所示。
在一些示例中,步骤S14可以包括通过磁控溅射的方式形成第三金属膜层,涂胶、曝光、显影,随后进行湿法刻蚀,刻蚀完后strip去胶,形成包括第一子结构9的第二导电薄膜92和第二连接电极16的图形。其中,第三金属膜层的材料可以与第一金属膜层的材料相同,故在此不再赘述。
在一些示例中,第三金属膜层的厚度可以是3微米-10微米,所形成的第二导电薄膜92的厚度大于第一导电薄膜91的厚度。
S15、在第二导电薄膜92背离第一介质基板3的一侧依次形成第四层间介质层17和第五层间介质层18,并形成贯穿第四层间介质层17和第五层间介质层18的第五连接过孔21和第六连接过孔22,如图12所示。
其中,第五层间介质层用于防止水氧侵蚀第一介质基板3的第三表面上形成的器件。该第五层间介质层18的厚度在2微米-5微米;该第五层间介质层18的材料可以为无机绝缘材料。例如:第五层间介质层18可以为由氮化硅(SiNx)形成的无机绝缘层,或者由氧化硅(SiO2)形成的无机绝缘层,亦或者由SiNx无机绝缘层和SiO2无机绝缘层的若干种叠层组合膜层。第六层间介质层23的厚度在2μm以上;该第六层间介质层23的材料可以包括有机绝缘材料,该有机绝缘材料例如包括聚酰亚胺、环氧树脂、压克力、聚酯、光致抗蚀剂、聚丙烯酸酯、聚酰胺、硅氧烷等树脂类材料等。再例如,该有机绝缘材料包括弹性材料,例如、氨基甲酸乙酯、热塑性聚氨酯(TPU)等。在一些实施例中,第六层间介质层23的材料可以是光敏感有机材料,以使在其上形成的连接焊盘更易于形成。
S16、通过构图工艺形成包括第一电感L1的第二子结构10图形,如图13所示。
在一些示例中,步骤S16可以包括可以采用磁控溅射的方式在第一介质基板3的第四表面形成第四金属膜层,然后进行涂胶、曝光、显影,随后进行湿法刻蚀,刻蚀完后strip去胶,形成包括第一电感L1的第二子结构10图形。
其中,第四金属膜层的厚度在3微米-5微米以上。该第四金属膜层的材料与第一金属膜层的材料可以相同,故在此不再赘述。
S17、在第二子结构10背离第一介质基板3的一侧依次形成第六层间介质层23和第七层间介质层24,如图14所示。
在一些示例中,第六层间介质层23的材料可以与第四层间介质层17的材料相同,故在此不再重复赘述。第七层间介质层24的材料可以与第五层间介质层18的材料相同,故在此不再重复赘述。第六层间介质层23的厚度可以是2微米-5微米,第七层间介质层24的厚度可以是大于2微米。
S18、分别在第五连接过孔21和第六连接过孔22内形成第一连接焊盘19和第二连接焊盘20。其中,第一连接焊盘19和第二连接焊盘20可以为锡球,最终形成如图4所示的结构。
至此完成第一基板1的制作。
需要说明的是,在一些实施例中,如图15所示,形成第二连接过孔6的步骤在形成第二子结构10的步骤之前。也就是先形成位于第一介质基板3的第一表面上的膜层结构,再形成第二连接过孔6以及位于第二连接过孔6内的第一连接电极11,再依次形成第二介质基板4的第二表面上的第二子结构10以及第五层间介质层18和第六层间介质层23。其中,该种制备方式的各个步骤中的制备方法和材料与上述S10-S18中的制备方法和材料相同,故在此不再详细赘述。
在一些实施例中,形成第二连接过孔6的步骤还包括:在第一介质基板3的第三表面形成沿厚度方向的第一连接盲孔35。对第一介质基板3减薄,以使第一连接盲孔35形成沿其厚度方向贯穿的第二连接过孔6。在本公开实施例中,如图16所示。形成第一基板1的步骤S1具体如下:
S20、提供一第一介质基板3,并对该第一介质基板3进行处理,形成沿其厚度方向的第一连接盲孔35,如图17所示。此时第一介质基板3的厚度可以是1mm-2mm在一些实施例中,第一介质基板3上的第一连接盲孔35可以采用包括但不限于机械打孔、激光打孔、光刻打孔等方式。具体的打孔方式与步骤S10中相同,故在此不再赘述。
S21、形成位于第一介质基板3的第三表面上的膜层结构。具体的如图18所示,形成位于第一连接盲孔35的第一连接电极11,形成第一电感L1的第一子结构9的第一导电薄膜91以及第一电容的第一极板。在第一电容的第一极板背离第一介质基板3的一侧形成第一层间介质层12,并在第一层间介质层12背离第一介质基板3的一侧形成包括第一电容的第二极板13的图形。在第一导电薄膜91背离第一介质基板3的一侧形成第二层间介质层14和第三层间介质层15,并形成贯穿第二层间介质层14和第三层间介质层15的第三连接过孔,以及贯穿第三层间介质层15的第四连接过孔。在第三层间介质层15背离第一介质基板3的一侧,通过构图工艺形成包括第一子结构9的第二导电薄膜92和第二连接电极16的图形。在第二导电薄膜92背离第一介质基板3的一侧依次形成第四层间介质层17和第五层间介质层18,并形成贯穿第四层间介质层17和第五层间介质层18的第五连接过孔21和第六连接过孔22。
具体的如图18所示。其中,步骤S21中的具体步骤和材料与步骤S11-S15中的具体步骤和材料相同,故在此不再赘述。
S22、对第一介质基板3进行减薄至使第一连接电极11在背离第一介质基板3一侧裸露,使第一连接盲孔35形成第二连接过孔6。如图19所示。
S23、对减薄后的第一介质基板3,通过构图工艺形成第二子结构10的图形。第二子结构10、第一连接电极11以及第一子结构9形成第一电感L1的结构。在第二子结构10背离第一介质基板3的一侧依次形成第六层间介质层23和第七层间介质层24。其中步骤S23中的具体步骤和材料与步骤S16-S17中的具体步骤和材料相同,故在此不再赘述。
S24、在第七层间介质层24上,形成第一连接焊盘19和第二连接焊盘20。具体的步骤S24与步骤S18中的具体步骤和材料与步骤S18中的具体步骤和材料相同,故在此不再赘述。
至此完成第一基板1的制备。
S2、形成第二基板2,如图20所示。具体的形成第二基板2的步骤包括:
S30、提供一第二介质基板4,在第二介质基板4的第一表面上形成第二电容的第一极板25和第三连接电极28。具体的如图21所示:步骤S30具体步骤如下:
第二电容的第一极板25和第二连接电极16可以采用磁控溅射的方式在第二介质基板4的第一表面形成第五金属膜层,然后进行涂胶、曝光、显影,随后进行湿法刻蚀,刻蚀完后strip去胶,形成包括第二电容的第一极板25以及第三连接电极28。在本公开实施例中,第五金属膜层的厚度可以是3-10微米,第二介质基板4的厚度可以是200微米-500微米。第五金属膜层的材料可以但不限于包括铜、银、铝以及钼等金属材料,也可以是上述金属材料中所组成的合金。
S31、在第二电容的第一极板25背离第一介质基板3一侧形成第八层间介质层27、第二电容的第二极板26。在一些示例中,如图22所示,步骤S31中形成第八层间介质层27和第二电容的第二极板26的具体步骤与步骤S13中的具体步骤相同,故在此不再赘述。
S32、形成第九层间介质层29、第十层间介质层30,并形成贯穿第十层间介质层30的第七连接过孔、贯穿第九层间介质层29和第十层间介质层30的第八连接过孔33。第七连接过孔和第二电容的第二极板26在第二介质基板4上的正投影至少部分重叠,第八连接过孔33和第二电感L2的第一端在第二介质基板4上的正投影至少部分重叠。
在一些示例中,如图23所示,第九层间介质层29用于隔绝第一电容的第一极板和第二极板,第十层间介质层30用于对处于其下方的膜层进行绝缘、保护,以防止在本公开实施例的基板制作过程中及完成后与空气发生反应被氧化。
S33、通过构图工艺形成包括第四连接电极31的图形。
在一些示例中,如图24所示,步骤S33具体可以包括:在第十层间介质层30上形成第六金属膜层,然后进行涂胶、曝光、显影,随后进行湿法刻蚀,刻蚀完后strip去胶,形成包括第四连接电极31的图形。第四连接电极31通过第七连接过孔与第二电容的第二极板26电连接。
S34、形成第二电感L2。在一些示例中,如图25所示,步骤S34具体可以步骤如下:
在第十介质层背离第二介质基板4的一侧形成第二电感L2。第二电感L2的第一端通过第八连接过孔33与第三连接电极28电连接。在一些实施例中,根据第二电感L2的具体结构,形成第二电感L2中的部分结构的步骤可以与形成第一电容的第一极板或第二极板同时进行,例如第二电感L2中的一些金属层可以与第一电容的第一极板或第二极板在一次构图工艺中形成。在本公开实施例中,形成第二电感L2电感的步骤在形成第一电容的步骤之后,且第二电感L2形成于背离第二电容的一侧。
S35、形成第十一层间介质层32,并形成贯穿第十一层间介质层32的第八连接过孔33以及第九连接过孔34,第八连接过孔33与第二电感L2的第二端在第二介质基板4上的正投影至少部分重叠,第九连接过孔34与第四连接电极31在第二介质基板4上的正投影至少部分重叠。在一些示例中,步骤S35如图26所示。其中,第十一层间介质层32可用于平坦化以及保护其下器件免收水氧侵蚀。
至此完成转接电路的制作。第二基板2的制备方法还包括:
S36、在第二介质基板4上形成贯穿其厚度方向的第一连接过孔5。至少一个第一连接过孔5与第一连接电极11在第二介质基板4上的正投影至少部分重叠。以及至少一个第一连接过孔5与第二电容的第二极板26在第二介质基板4上的正投影至少部分重叠。在一些实施例中,如图27所示,步骤S30中形成第一连接过孔5的具体步骤与步骤S10中形成第二连接过孔6的具体步骤相同。故在此不再赘述。
S37、形成位于第一连接过孔5的信号引入电极7。
在一些实施例中,如图28所示,信号引入电极7分别与第三连接电极28和第二电容的第二极板26电连接。步骤S37形成信号引入电极7的具体步骤与步骤S11中形成第一连接电极11的步骤相同,故在此不再赘述。
需要说明的是,在一些实施例中,形成第一连接过孔5的步骤在形成转接电路之前。也就是说步骤S36和步骤S37可以在步骤S30-S35之前,即在具有第一连接过孔5的第二介质基板4上形成转接电路。该种制备方法工艺成熟,良品率较高。
在一些实施例中,当步骤S36在步骤S30-S35之前时,如图29所示,转接电路的制备方法还可以包括:
S40、提供一第二介质基板4,并对该第二介质基板4进行处理,形成沿其厚度方向的第二连接盲孔36,如图30所示。在一些实施例中,第二介质基板4上的第二连接盲孔36可以采用包括但不限于机械打孔、激光打孔、光刻打孔等方式。具体的打孔方式与步骤S10中相同,故在此不再赘述。
S41、形成位于第二连接盲孔36的信号引入电极7。在一些实施例中,如图31所示,具体的形成信号引入电极7的方式与步骤S37中形成信号引入电极7的方式相同,故在此不再赘述。
S42、在第二介质基板4的第一表面上形成第二电容的第二极板26和第三连接电极28。一个第二电容的第二极板26与一个第三连接电极28分别与信号引入电极7电连接。在第二电容的第一极板25上形成第八层间介质层27以及第二电容的第二极板26。形成第九层间介质层29、第十层间介质层30,并形成贯穿第十层间介质层30的第七连接过孔、贯穿第九层间介质层29和第十层间介质层30的第八连接过孔33。第七连接过孔和第二电容的第二极板26在第二介质基板4上的正投影至少部分重叠,第八连接过孔33和第二电感L2的第一端在第二介质基板4上的正投影至少部分重叠。形成第四连接电极31、形成第二电感L2以及形成第十一层间介质层32。在一些实施例中,如图32所示,步骤S42中的具体步骤与步骤S30-S35中的具体步骤相同,故在此不再赘述。
至此完成转接电路的制作。在本公开实施例中,第二基板2的制备方法还包括:
S43、对第二介质基板4进行减薄至使信号引入电极7在背离第二介质基板4一侧裸露,是第二连接盲孔36形成第一连接过孔5。通过该种方式,形成如图28所示的结构。以使得可以在较厚的第二介质基板4上形成转接电路,有利于提高良品率。
至此第二基板2的制作。
S3、将第一基板1和第二基板2叠层设置。在一些实施例中,如图33所示,通过焊接工艺,使得第一基板1上的第一连接焊盘19和第二连接焊盘20分别通过第二基板2上的第八连接过孔33和第九连接过孔34与第二基板2焊接连接。需要说明的是,第二基板2上可以设置多个滤波电路,此时有多个焊盘通过多个第二基板2上的连接过孔与其相连对本领域技术人员来说是显而易见的,因此也在本公开的保护范围内。
S4、在第二介质基板4的第二表面形成多个第一连接端8。在一些实施例中,一个第一连接端8与一个信号引入电极7电连接。需要说明的是,形成第一连接端8的步骤可以在步骤S37或步骤S44之后,也在本公开的保护范围内。
可以理解的是,以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式,然而本公开并不局限于此。对于本领域内的普通技术人员而言,在不脱离本公开的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本公开的保护范围。

Claims (20)

1.一种滤波器,其特征在于,包括叠层设置的第一基板和第二基板;其中,
所述第一基板包括第一介质基板,以及集成在所述第一介质基板上的滤波电路;
所述第二基板包括第二介质基板,所述第二介质基板包括沿其厚度方向相对设置的第一表面和第二表面,在所述第一表面上设置有转接电路;所述转接电路与所述滤波电路电连接;其中,
所述第二介质基板上设置有在其厚度方向上贯穿的第一连接过孔,在所述第一连接过孔中设置信号引入电极,在所述第二表面上设置有第一连接端,所述信号引入电极一端与所述第一连接端电连接,另一端与所述转接电路电连接。
2.根据权利要求1所述的滤波器,其特征在于,所述第一介质基板包括沿其厚度方向相对设置的第三表面和第四表面,以及沿其厚度方向设置的第二连接过孔;
所述滤波电路至少包括第一电感;所述第一电感包括:设置在所述第一介质基板的所述第三表面的第一子结构、设置在所述第一介质层的所述第四表面的第二子结构以及设置在所述第二连接过孔内将所述第一子结构和所述第二子结构串接的第一连接电极。
3.根据权利要求2所述的滤波器,其特征在于,所述滤波电路还包括:第一电容;所述第一电容设置在所述第一介质基板的所述第三表面背离所述第一介质基板一侧,其包括背离所述第一介质基板方向依次设置的第一极板、第一层间介质层以及第二极板。
4.根据权利要求3所述的滤波器,其特征在于,所述第一子结构包括第一导电薄膜和第二导电薄膜;所述第一导电薄膜与所述第一电容的第一极板同层设置;在所述第一电容的第一极板背离所述第一介质基板一侧依次设置有第二层间介质层和第三层间介质层;所述第二导电薄膜设置在所述第三层间介质层背离所述第一介质基板一侧;所述第二导电薄膜通过贯穿所述第二层间介质层和所述第三层间介质层的第三连接过孔与所述第一导电薄膜电连接。
5.根据权利要求4所述的滤波器,其特征在于,所述滤波电路还包括:与所述第二导电薄膜同层设置的第三连接电极;所述第三连接电极通过贯穿所述第三层间介质层的第四连接过孔与所述第一电容的第二极板电连接;在所述第二导电薄膜背离所述第一介质基板一侧设置有第四层间介质层和第五层间介质层;在背离所述第五层间介质层一侧设置有第一连接焊盘和第二连接焊盘;所述第一连接焊盘通过贯穿所述第四层间介质层和所述第五层间介质层的第五连接过孔与所述第二连接电极电连接;所述第二连接焊盘通过贯穿所述第四层间介质层和所述第五层间介质层的第六连接过孔与所述第二导电薄膜电连接。
6.根据权利要求5所述的滤波器,其特征在于,所述第一连接焊盘和所述第二连接焊盘分别焊接在所述转接电路上。
7.根据权利要求5所述的滤波器,其特征在于,所述滤波电路还包括:背离所述第一介质基板的所述第四表面方向依次设置的第六层间介质层和第七层间介质层。
8.根据权利要求1所述的滤波器,其特征在于,所述转接电路至少包括:第二电容以及第二电感;所述第一电感的第一端与一个所述信号引入电极电连接,所述第一电感的第二端与所述第一连接焊盘相连接;所述第二电容的第一极板与一个所述信号引入电极电连接;所述第二电容的第二极板与所述第二连接焊盘相连接。
9.根据权利要求1-8中任一项所述的滤波器,其特征在于,所述第一介质基板和所述第二介质基板包括玻璃基。
10.一种滤波器的制备方法,其特征在于,包括形成叠层设置的第一基板和第二基板;
其中,形成所述第一基板包括:提供一第一介质基板,以及在所述第一介质基板上集成滤波电路;
形成所述第二基板包括:提供一第二介质基板;所述第二介质基板包括沿其厚度方向相对设置的第一表面和第二表面,在所述第二介质基板的第一表面上形成转接电路;将所述转接电路与所述滤波电路电连接;
在所述第二介质基板上形成沿其厚度方向贯穿的第一连接过孔,在所述第一连接过孔内形成信号引入电极;在所述第二介质基板的所述第二表面形成第一连接端;所述信号引入电极一端与所述第一连接端电连接,另一端与所述转接电路电连接。
11.根据权利要求10所述的制备方法,其特征在于,形成所述第一连接过孔的步骤在形成所述转接电路之前。
12.根据权利要求11所述的制备方法,其特征在于,形成所述第一连接过孔的步骤还包括:在所述第二介质基板的所述第一表面形成沿厚度方向的第一连接盲孔;对所述第二介质基板减薄,以使所述第一连接盲孔形成沿其厚度方向贯穿的所述第一连接过孔。
13.根据权利要求10中任一项所述的制备方法,其特征在于,所述第一介质基板包括相对设置的第三表面和第四表面;所述滤波电路至少包括第一电感;
形成所述滤波电路的步骤包括:形成贯穿所述第一介质基板的第二连接过孔;形成所述第一电感的步骤包括:在所述第二连接过孔内形成第一连接电极;在所述第一介质基板的所述第三表面形成第一子结构;在所述第一介质基板的所述第四表面形成第二子结构;所述第一子结构、所述第二子结构以及所述第一连接电极构成所述第一电感的线圈结构。
14.根据权利要求13所述的制备方法,其特征在于,形成所述第二连接过孔的步骤包括:在所述第一介质基板的所述第三表面形成沿厚度方向的第二连接盲孔;所述第一介质基板减薄,以使所述第二连接盲孔形成沿其厚度方向贯穿的所述第二连接过孔。
15.根据权利要求13所述的制备方法,其特征在于,所述滤波电路还包括第一电容;形成所述第一电容的步骤包括:
在形成所述第一子结构的同时,形成包括所述第一电容的第一极板的图形;
在所述第一电容的第一极板背离所述第一介质基板的第一表面的一侧形成第一层间介质层,以用于所述第一电容的层间介质层;
在所述第一层间介质层背离所述第一介质基板的一侧形成所述第一电容的第二极板;所述第一电容的第一极板和第二极板在所述第一介质基板上的正投影至少部分重叠。
16.根据权利要求15所述的制备方法,其特征在于,形成所述第一子结构的步骤包括:形成第一导电薄膜和第二导电薄膜;所述第一导电薄膜与所述第一电容的所述第一极板在一次构图工艺中形成;
在所述第一导电薄膜背离所述第一介质基板一侧形成第二层间介质层以及第三层间介质层,以及贯穿所述第二层间介质层和所述第三层间介质层的第三连接过孔、贯穿所述第三层间介质层的第四连接过孔;所述第三连接过孔与所述第一导电薄膜在所述第一介质基板上的正投影至少部分重叠;所述第四连接过孔与所述第一电容的第二极板在所述第一介质基板上的正投影至少部分重叠;
在所述第三层间介质层背离所述第一介质基板一侧通过一次构图工艺形成第二导电薄膜以及第二连接电极;所述第二导电薄膜通过所述第三连接过孔与所述第一导电薄膜电连接;所述第二连接电极通过所述第四连接过孔与所述第一电容的第二极板电连接。
17.根据权利要求16所述的制备方法,其特征在于,形成所述滤波电路的步骤还包括:在所述第二导电薄膜背离所述第一介质基板一侧形成第四层间介质层和第五层间介质层,以及贯穿所述第四层间介质层和所述第五层间介质层的第五连接过孔和第六连接过孔;
在背离所述第五层间介质层一侧形成第一连接焊盘和第二连接焊盘;所述第一连接焊盘通过所述第五连接过孔与所述第二连接电极电连接;所述第二连接焊盘通过所述第六连接过孔与所述第二导电薄膜电连接。
18.根据权利要求17所述的制备方法,其特征在于,形成所述滤波电路还包括在所述第一介质基板的所述第四表面背离所述第一介质基板一侧依次形成第六层间介质层和第七层间介质层。
19.根据权利要求17所述的制备方法,其特征在于,所述将所述转接电路与所述滤波电路电连接的步骤包括:通过焊接工艺,将所述第一连接焊盘和所述第二连接焊盘分别与所述转接电路相连接。
20.根据权利要求10所述的制备方法,其特征在于,形成所述转接电路至少包括形成第二电容以及形成第二电感;所述第二电感的第一端与一个所述信号引入电极电连接,所述第二电感的第二端与所述第一连接焊盘相连接;
所述第二电容的第一极板与一个所述信号引入电极电连接;所述第二电容的第二极板与所述第二连接焊盘相连接。
CN202111371683.8A 2021-11-18 2021-11-18 一种滤波器及其制备方法 Pending CN114070222A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111371683.8A CN114070222A (zh) 2021-11-18 2021-11-18 一种滤波器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111371683.8A CN114070222A (zh) 2021-11-18 2021-11-18 一种滤波器及其制备方法

Publications (1)

Publication Number Publication Date
CN114070222A true CN114070222A (zh) 2022-02-18

Family

ID=80278164

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111371683.8A Pending CN114070222A (zh) 2021-11-18 2021-11-18 一种滤波器及其制备方法

Country Status (1)

Country Link
CN (1) CN114070222A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023245593A1 (zh) * 2022-06-24 2023-12-28 京东方科技集团股份有限公司 滤波器及其制备方法
WO2024040517A1 (zh) * 2022-08-25 2024-02-29 京东方科技集团股份有限公司 滤波器及其制备方法、电子设备
WO2024044871A1 (zh) * 2022-08-29 2024-03-07 京东方科技集团股份有限公司 滤波器及其制备方法、电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050051870A1 (en) * 2002-12-27 2005-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
JP2018074007A (ja) * 2016-10-31 2018-05-10 Towa株式会社 回路部品、回路部品の製造方法及び回路部品の製造装置
CN108270413A (zh) * 2017-03-24 2018-07-10 珠海晶讯聚震科技有限公司 滤波器封装元件
CN111193083A (zh) * 2020-02-26 2020-05-22 京东方科技集团股份有限公司 带通滤波器及其制备方法和驱动方法、电子装置
CN112234143A (zh) * 2020-12-14 2021-01-15 成都嘉纳海威科技有限责任公司 片上集成ipd封装结构及其封装方法、三维封装结构
CN112312654A (zh) * 2020-08-14 2021-02-02 珠海越亚半导体股份有限公司 一种嵌埋在玻璃介质中的无源器件结构及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050051870A1 (en) * 2002-12-27 2005-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
JP2018074007A (ja) * 2016-10-31 2018-05-10 Towa株式会社 回路部品、回路部品の製造方法及び回路部品の製造装置
CN108270413A (zh) * 2017-03-24 2018-07-10 珠海晶讯聚震科技有限公司 滤波器封装元件
CN111193083A (zh) * 2020-02-26 2020-05-22 京东方科技集团股份有限公司 带通滤波器及其制备方法和驱动方法、电子装置
CN112312654A (zh) * 2020-08-14 2021-02-02 珠海越亚半导体股份有限公司 一种嵌埋在玻璃介质中的无源器件结构及其制造方法
CN112234143A (zh) * 2020-12-14 2021-01-15 成都嘉纳海威科技有限责任公司 片上集成ipd封装结构及其封装方法、三维封装结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘宇;罗乐;: "集成无源器件和硅转接板集成方案设计", 电子设计工程, no. 04, 20 February 2017 (2017-02-20), pages 100 - 103 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023245593A1 (zh) * 2022-06-24 2023-12-28 京东方科技集团股份有限公司 滤波器及其制备方法
WO2024040517A1 (zh) * 2022-08-25 2024-02-29 京东方科技集团股份有限公司 滤波器及其制备方法、电子设备
WO2024044871A1 (zh) * 2022-08-29 2024-03-07 京东方科技集团股份有限公司 滤波器及其制备方法、电子设备

Similar Documents

Publication Publication Date Title
CN114070222A (zh) 一种滤波器及其制备方法
US7314780B2 (en) Semiconductor package, method of production of same, and semiconductor device
KR100891269B1 (ko) 반도체 장치 및 그 제조 방법
KR20050074895A (ko) 고주파 모듈 장치의 제조 방법
CN114520222A (zh) 无源滤波器及其制备方法
CN112820721B (zh) 一种集成封装天线及其封装方法
CN101834178B (zh) 整合型无源元件及其制造方法
US20120327626A1 (en) Wiring substrate, its manufacturing method, and semiconductor device
CN214672615U (zh) 集成有无源器件的基板
KR20030043565A (ko) 다층 회로기판이 내장된 전자회로장치의 제조방법
CN216290855U (zh) 可调滤波器
CN114497027A (zh) 无源滤波器及其制备方法
US20230070790A1 (en) Substrate integrated with passive device and method for manufacturing the same
WO2022222131A1 (zh) 集成有无源器件的基板及其制备方法
CN115513228A (zh) 集成有无源器件的基板及其制备方法
US20240047507A1 (en) Substrate integrated with passive device and method for manufacturing the same
CN114744979A (zh) 一种基于saw和baw的滤波器芯片及其制造工艺
CN114121929A (zh) 一种集成有无源器件的基板及其制备方法
US20240213946A1 (en) Tunable filter and method for manufacturing the same
CN115516588A (zh) 集成有无源器件的基板及其制备方法
US20210184649A1 (en) Packaging method and package structure for filter chip
US20240313735A1 (en) Filter and method for manufacturing filter
WO2024044871A1 (zh) 滤波器及其制备方法、电子设备
CN117791063A (zh) 滤波器及其制备方法、电子设备
WO2024040517A1 (zh) 滤波器及其制备方法、电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination