CN214672615U - 集成有无源器件的基板 - Google Patents
集成有无源器件的基板 Download PDFInfo
- Publication number
- CN214672615U CN214672615U CN202023196721.4U CN202023196721U CN214672615U CN 214672615 U CN214672615 U CN 214672615U CN 202023196721 U CN202023196721 U CN 202023196721U CN 214672615 U CN214672615 U CN 214672615U
- Authority
- CN
- China
- Prior art keywords
- substructure
- dielectric layer
- substrate
- glass substrate
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
本实用新型提供一种集成有无源器件的基板及其制备方法,属于通信技术领域。本实用新型的集成有无源器件的基板,其包括介质层,其具有第一连接过孔;无源器件,至少包括电感;所述电感包括第一子结构和第二子结构;所述第一子结构和所述第二子结构分设在所述介质层的两对侧面,且一个所述第二子结构通过贯穿所述介质层的第一连接过孔将两相邻的所述第一子结构短接,以形成所述电感的电感线圈。
Description
技术领域
本实用新型属于通信技术领域,具体涉及一种集成有无源器件的基板及其制备方法。
背景技术
在当代,消费电子产业发展日新月异,以手机特别是5G手机为代表的移动通信终端发展迅速,手机需要处理的信号频段越来越多,需要的射频芯片数量也水涨船高,而获得消费者喜爱的手机形式向小型化、轻薄化、长续航不断发展。在传统手机中,射频PCB板上存在大量的分立器件如电阻、电容、电感、滤波器等,它们具有体积大、功耗高、焊点多、寄生参数变化大的缺点,难以应对未来的需求。射频芯片相互间的互联、匹配等需要面积小、高性能、一致性好的集成无源器件。目前市场上的集成无源器件主要是基于Si(硅)衬底和 GaAs(砷化镓)衬底。Si基集成无源器件具有价格便宜的优点,但Si本身有微量杂质(绝缘性差)导致器件微波损耗较高,性能一般;GaAs基集成无源器件具有性能优良的优点,但价格昂贵。
实用新型内容
本实用新型旨在至少解决现有技术中存在的技术问题之一,提供一种集成有无源器件的基板及其制备方法。
本公开实施例提供一种集成有无源器件的基板,其包括:
介质层,其具有第一连接过孔;
无源器件,至少包括电感;所述电感包括第一子结构和第二子结构;所述第一子结构和所述第二子结构分设在所述介质层的两对侧面,且一个所述第二子结构通过贯穿所述介质层的第一连接过孔将两相邻的所述第一子结构短接,以形成所述电感的电感线圈。
其中,所述介质层包括玻璃衬底;所述第一过孔贯穿所述玻璃衬底;
所述玻璃衬底具有相对设置的第一表面和第二表面;所述第一子结构设置在所述第一表面上,所述第二子结构设置在所述第二表面上。
其中,在所述第一子结构背离所述玻璃衬底的一侧设置有第一保护层。
其中,所述玻璃衬底的厚度为0.3mm-1.1mm。
其中,还包括衬底基板,所述第一子结构设置在所述介质层靠近所述衬底基板的一侧;所述第二子结构设置在所述介质层背离所述衬底基板的一侧。
其中,所述衬底基板包括玻璃衬底。
其中,所述介质层包括在背离所述衬底基板的一侧依次设置的第一无机绝缘层和第一有机绝缘层;所述第一连接过孔贯穿所述第一无机绝缘层和所述第一有机绝缘层。
其中,所述第一连接过孔内设置有连接部,一个所述第二子结构通过所述第一连接过孔内的所述连接部将两相邻的所述第一子结构短接。
其中,所述电感线圈具有第一信号端和第二信号端;所述基板还包括设置在所述第二子结构背离所述玻璃衬底一侧的第一层间介质层,以及设置在所述第一层间介质层背离所述介质层一侧的第一焊盘和第二焊盘;所述第一焊盘通过贯穿所述第一层间介质层的第二连接过孔与所述电感线圈的第一信号端电连接;所述第二连接焊盘通过贯穿所述第一层间介质层的第三连接过孔与所述电感线圈的第二信号端电连接。
其中,所述无源器件还包括电阻和/或电容。
其中,当所述无源器件包括电阻时,所述电阻与所述第一子结构或者第二子结构同层设置。
其中,当所述无源器件包括电容时,所述电容的第一极板与所述第一子结构同层设置,所述电容的第二极板第二子结构同层设置;或者,
所述电容的第一极板与所述第二子结构同层,所述电容的第二极板设置在所述第一极板背离所述介质层的一侧。本公开实施例还提供一种集成有无源器件的基板的基板的制备方法,其包括:
提供一介质层,并形成贯穿介质层的第一连接过孔;
在所述介质层上集成无源器件;所述无源器件至少包括电感;所述电感的第一子结构和第二子结构分别形成在所述介质层的两相对侧面,且,且一个所述第二子结构通过贯穿所述玻璃衬底的第一连接过孔将两相邻的所述第一子结构短接,以形成所述电感的电感线圈。
其中,所述介质层包括玻璃衬底;所述玻璃衬底包括相对设置的第一表面和第二表面;所述在所述介质层上集成无源器件的步骤,包括:
采用激光打孔的方式,形成贯穿所述玻璃衬底的第一连接过孔;
在所述玻璃衬底的第一表面形成所述电感的第一子结构,在所述玻璃衬底第二表面形成所述电感的第二子结构;一个所述第二子结构通过贯穿所述第一连接过孔将两相邻的所述第一子结构短接。
其中,所述在所述玻璃衬底的第一表面形成所述电感的第一子结构,在所述玻璃衬底第二表面形成所述电感的第二子结构的步骤,包括:
在所述玻璃衬底的第一表面、第二表面和第一连接过孔内壁上形成电镀种子层,并通过电镀工艺,在所述第一表面和所述第二表面形成金属层,以及在所述第一连接过孔内壁形成连接部;
分别对所述第一表面和所述第二表面上的金属层进行图案化,形成所述第一子结构和所述第二子结构,以使一个所述第二子结构通过形成所述第一连接过孔内连接部将两相邻的所述第一子结构短接。
其中,所述在所述玻璃衬底的第一表面、第二表面和第一连接过孔内壁上形成电镀种子层包括:
首先,在所述玻璃衬底的第一表面、第二表面和第一连接过孔内壁上形成辅助金属膜层,之后形成第一金属薄膜,以形成所述电镀种子层。
其中,所述基板包括衬底基板;
所述在所述介质层上集成无源器件的步骤,包括:
在所述衬底基板上,通过构图工艺形成包括所述电感的第一子结构的图形;
形成介质层,并形成贯穿所述介质层的第一连接过孔;
形成所述电感的第二子结构,一个所述第二子结构通过贯穿所述第一连接过孔将两相邻的所述第一子结构短接。
其中,所述介质层包括在背离所述玻璃衬底一侧依次设置的第一无机绝缘层和第一有机绝缘层;所述形成介质层,并形成贯穿所述介质层的第一连接过孔的步骤,包括:
形成第一无机绝缘层,并通过构图工艺形成贯穿所述第一无机绝缘层的第一子过孔;
形成第一有机绝缘层,并通过构图工艺形成贯穿所述第一有机绝缘层的第二子过孔;一个所述第二子过孔与一个所述第一子过孔在所述玻璃衬底上的正投影至少部分重叠,形成所述第一连接过孔。
其中,所述形成所述电感的第二子结构的步骤,包括:
在所述介质层背离所述玻璃衬底的表面和所述第一连接过孔内壁上形成电镀种子层,并通过电镀工艺,在所述间介质层背离所述衬底基板的表面形成金属层,以及在所述第一连接过孔内壁形成连接部;
对金属层进行图案化,形成所述所述第二子结构,以使一个所述第二子结构通过形成所述第一连接过孔内连接部将两相邻的所述第一子结构短接。
其中,所述方法还包括:
在所述电感的第二子结构背离所述玻璃衬底的一侧形成第一层间介质层,并形成贯穿第一层间介质层的第二连接过孔和第三连接过孔;
通过构图工艺,形成包括第一焊盘和第二焊盘的图像;其中,所述第一焊盘通过所述第二连接过孔与所述电感线圈的第一信号端电连接,所述第二焊盘通过所述第三连接过孔与所述电感线圈的第二信号端电连接。
附图说明
图1为本公开实施例的一种集成有无源器件的基板的示意图。
图2为本公开实施例的电感的俯视图。
图3为本公开实施例的一种集成有无源器件的基板的制备方法的步骤一所形成结构示意图。
图4为本公开实施例的一种集成有无源器件的基板的制备方法的步骤二所形成结构示意图。
图5为本公开实施例的一种集成有无源器件的基板的制备方法的步骤三所形成结构示意图。
图6为本公开实施例的一种集成有无源器件的基板的制备方法的步骤三所形成结构示意图。
图7为本公开实施例的一种集成有无源器件的基板的制备方法的步骤四所形成结构示意图。
图8为本公开实施例的另一种集成有无源器件的基板的示意图。
图9为本公开实施例的另一种集成有无源器件的基板的制备方法的步骤一所形成结构示意图。
图10为本公开实施例的另一种集成有无源器件的基板的制备方法的步骤二所形成结构示意图。
图11为本公开实施例的另一种集成有无源器件的基板的制备方法的步骤三所形成结构示意图。
图12为本公开实施例的另一种集成有无源器件的基板的制备方法的步骤四所形成结构示意图。
图13为本公开实施例的另一种集成有无源器件的基板的制备方法的步骤五所形成结构示意图。
图14为本公开实施例的另一种集成有无源器件的基板的制备方法的步骤六所形成结构示意图。
具体实施方式
为使本领域技术人员更好地理解本实用新型的技术方案,下面结合附图和具体实施方式对本实用新型作进一步详细描述。
除非另外定义,本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。同样,“一个”、“一”或者“该”等类似词语也不表示数量限制,而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
本公开实施例提供一种集成有无源器件的基板,其包括介质层和集成在衬底基板上的无源器件。其中,无源器件至少包括电感。电感通常包括电感线圈,以及分别与电感线圈的第一信号端和第二信号端连接第一引线端和第二引线端。在本公开实施例中电感线圈至少包括第一子结构和第二子结构,且第一子结构和第二子结构分设在介质层的两相对侧,且一个第二子结构通过贯穿介质层的第一连接过孔将两相邻的第一子结构短接,以形成电感的电感线圈。
在一些示例中,介质层包括但不限于玻璃衬底、柔性衬底、至少包括有机绝缘层的层间介质层中的任意一种。
在本公开实施例中,电感的Q值大于或者等于50,当介质层为玻璃衬底时,将电感集成在玻璃衬底上,在电感的Q值为80-120左右时,该器件的性能相对较优。
当然,本公开实施例的基板中无源器件不仅包括电感,而且还可以包括电阻、电容等具有特定射频电路功能的器件。在本公开实施例中主要以无源器件包括电感、电阻、电容为例进行说明。应当理解的是,无源器件也不局限于仅包括这三者,只要将无源器件集成在介质层上均在本公开实施例的保护范围内。
在本公开实施例将电感等无源器件集成在介质层特别是玻璃衬底上所得到的基板,其具有体积小、重量轻、高性能、低功耗等优点。
为更清楚本公开实施例中的集成有无源器件的基板的结构,以下分别以介质层为玻璃衬底和至少包括有机绝缘层的层间介质层(第二层间介质层)为例进行说明。
在一个示例中,图1为本公开实施例的一种集成有无源器件的基板的示意图,该基板包括玻璃衬底10和电感20,其中,玻璃衬底10具有相对设置的第一表面和第二表面;电感20包括第一子结构211和第二子结构212。其中,第一子结构211设置在玻璃衬底10的第一表面,第二子结构212设置在玻璃衬底 10的第二表面;在玻璃衬底10上设置有多个第一连接过孔11,一个第二子结构212通过玻璃衬底10上的第一连接过孔11将两相邻的第一子结构211电连接,以形成电感线圈21。
例如:图2为本公开实施例的电感20的俯视图,参照图2,电感20的各第一子结构211均沿第一方向延伸,且沿第二方向并排设置;电感20的各第二子结构212均沿第三方向延伸,且沿第二方向并排设置。其中,第一方向、第二方向、第三方向均为不同的方向,在本公开实施例中,以第一方向和第二方向相互垂直,第一方向和第三方向相交且非垂直设置为例。当然,第一子结构211 和第二子结构212的延伸方向也可以互换,均在本公开实施例的保护范围内。另外,在本公实施例中以电感20包括N个第一子结构211和N-1个第二结构为例进行说明,其中,N≥2,且N为整数。第一子结构211的第一端和第二端分别与一个第一连接过孔11在玻璃衬底10上正投影至少部分交叠。且一个第一子结构211的第一端和第二端对应不同的第一连接过孔11,也即一个第一子结构211与两个第一连接过孔11在玻璃衬底10上正投影至少部分交叠。此时,电感20的第i个第二子结构212第一端连接第i个第一子结构211的第一端和第i+1个第一子结构211的第二端,形成电感线圈21,其中,1≤i≤N-1,且i为整数。
在此需要说明的是,电感线圈21具有第一信号端和第二信号端,其中,第一个第一子结构211的第二端则可以作为电感线圈21的第一信号端,第N个第一子结构211的第一端可以作为电感线圈21的第二信号端。在一些示例中,为便于电感20与其它器件之间的连接,电感20不仅包括电感线圈21部分,还设置有电感20的第一引线端22和第二引线端23,其中,第一引线端22与电感线圈21的第一信号端连接,也即与第一个第一子结构211的第二端连接,第二引线端23则与电感线圈21的第二信号端连接,也即与第N个第一子结构211的第一端连接。进一步的,第一引线端22和第二引线端23可以与第二子结构212 同层设置,且采用相同的材料,此时第一引线端22可以通过第一连接过孔11 与第一个第一子结构211的第二端连接,相应的,第二引线端23则可以通过第一连接过孔11与第N个第一子结构211的第一端连接。
在一些示例中,在第一连接过孔11内形成连接部213,该连接部213用于将第一子结构211和与之对应的第二子结构212进行短接。其中,连接部213 可以形成在第一连接过孔11的内壁上,也可以是填充整个第一连接过孔11,只要是能够保证第一子结构211和与之对应的第二子结构212能够电连接即可。
继续参照图1,在电感20的第二子结构212背离玻璃衬底10一侧设置有第一层间介质层30,在第一层间介质层30背离玻璃衬底10的一侧设置有第一焊盘51和第三焊盘53。其中,在第一层间介质层30中设置有第二连接过孔12和第三连接过孔,第一焊盘51通过第二连接过孔12与电感线圈21的第一信号端电连接,第三焊盘53通过第三连接过孔与电感线圈21的第二信号端电连接。其中,第一焊盘51和第三焊盘53被配置为使得电感20器件与射频电路电连接。例如:电感20通过第一焊盘51和第三焊盘53与PCB(印刷电路板)绑定连接,或者是通过焊接的方式与PCB实现电连接。
例如:当电感20具有第一引线端22和第二引线端23时,第一连接焊盘则可以通过第一引线端22与第一个第一子结构211的第二端连接,以实现第一焊盘51与电感线圈21的第一信号端的电连接,第三焊盘53则可以通过第二引线端23与第N个第一子结构211的第一端连接,以实现第三焊盘53与电感线圈 21的第二信号端的电连接。
在一些示例中,在电感20的第一子结构211背离玻璃衬底10的一侧设置有第一保护层40,以防止第一子结构211因暴露而被氧化。其中,第一保护层 40的材料为无机绝缘材料。例如:第一保护层40为由氮化硅(SiNx)形成的无机绝缘层,或者由氧化硅(SiO2)形成的无机绝缘层,亦或者由SiNx无机绝缘层和SiO2无机绝缘层的若干种叠层组合膜层。
在一些示例中,继续参照图1,该基板中不仅具有电感20器件,而且还设置电阻60、电容70等器件。在一些示例中,电阻60可以设置在玻璃衬底10的第二表面,电阻60可以采用高阻材料,例如,例如氧化锡(ITO)、镍铬(NiCr) 合金。在一些示例中,电容70的第一极板71可以与电感20的第二子结构212 同层设置,第二极板72可以与第一焊盘51和第三焊盘53同层设置,这样一来,便于制备,且不会增加工艺步骤。
另外,在本公开实施例中,与第一焊盘51和第三焊盘53同层设置的还可以有第三焊盘、第四焊盘54、第五焊盘55和第六焊盘56,其中,第三焊盘通过贯穿第一层间介质层30的第四连接过孔与电阻60的第一端连接,第四焊盘 54通过贯穿第一层间介质层30的第五连接过孔与电阻60的第二端连接,第五焊盘55通过贯穿第一层间介质层30的第六连接过孔与电容70的第一极板71 连接,第六焊盘56则可以与电容70的第二极板72为一体结构。第三焊盘和第四焊盘54被配置为将电阻60与射频电路连接,第五焊盘55和第六焊盘56被配置将电容70与射频电路连接。应当理解是,若电容70、电阻60与基板上的器件进行电连接,此时也可以无需通过焊盘进行连接。为了更清楚本公开实施例中的集成有无源器件的基板的具体结构,以及每一膜层的材料、厚度等参数,以下结合该基板的制备方法进行说明。其中,在该方法中以在基板上集成电感 20、电阻60、电容70三个器件为例进行说明。应当理解是,只要是基板上集成有电感20器件则就在本公开实施例的保护范围内。
本公开实施例提供一种集成有无源器件的基板制备方法,该方法具体包括如下步骤:
步骤一、提供一玻璃衬底10,并形成多个贯穿玻璃衬底10的第一连接过孔 11,如图3所示。其中,第一连接过孔11与待形成电感线圈21的第一子结构 211的端部对应。具体的,第一子结构211具有相对设置的第一端和第二端,此时,在第一方向上并排设置的两个第一连接过孔11中的一个第一连接过孔11 与一个待形成的第一子结构211的第一端对应设置,另一个第一连接过孔11与待形成的第一子结构211的第二端对应设置。
在一些示例中,步骤一具体可以包括如下步骤:
(1)清洗:玻璃衬底10进入清洗机进行清洗。
在一些示例中,玻璃衬底10的厚度在0.1mm-1.1mm左右。
(2)激光打孔:使用激光器以激光束垂直入射的方式打到玻璃衬底10表面,以在玻璃衬底10上形成多个第一连接过孔11。具体的,在激光束与玻璃衬底10相互作用时,因激光光子能量较高将玻璃衬底10中的原子电离化并抛射出玻璃衬底10表面,随时间增加打的孔逐渐加深,直至打穿整个玻璃衬底10,也即形成多个第一连接过孔11。其中,一般可选用的激光波长为532nm、355nm、 266nm、248nm、197nm等,激光的脉冲宽度可选1-100fs、1-100ps、1-100ns等,激光器的类型可选连续激光器、脉冲激光器等。激光打孔的方式可以包括但不限于如下两种。第一中方式,当光斑直径较大时,激光束和玻璃衬底10的相对位置固定,依靠高能量直接把玻璃衬底10打穿,此时所形成的第一连接过孔11 的形状是倒圆台,倒圆台的直径自上而下(由第二表面指向第一表面的方向) 依次减小。第二种方式,当光斑直径较小时,激光束在玻璃衬底10上画圈扫描,光斑聚焦点在不断变化,聚焦焦点深度也在不断变化,自玻璃衬底10下表面(第一表面)向玻璃衬底10上表面(第二表面)画螺旋线,且螺旋半径自下而上依次减小,玻璃衬底10被激光切割成圆台型,因重力作用而掉落下去,第一连接过孔11因此而形成,该第一连接孔的形状为圆台。
在一些示例中,所形成的第一连接过孔11的孔径在10μm-1mm左右。
(3)HF刻蚀:由于在激光打孔过程会在第一连接过孔11内壁上表面靠近孔的区域约5-20微米范围内形成应力区,该区域内玻璃衬底10表面凹凸不平呈现熔融态多毛刺,且存在大量的微裂纹和宏观裂缝,并存在有残余应力。此时,使用2%-20%的HF刻蚀液,在适当温度下,进行一定时间的湿法刻蚀,将应力区的玻璃刻蚀掉,使第一连接过孔11内部和表面靠近孔的区域光滑平整,不存在微裂纹、宏观裂缝,并将应力区完全刻蚀掉。
步骤二、在完成步骤一的玻璃衬底10的第一表面上形成电感线圈21的第一子结构211,在第二表面上形成电感线圈21的第二子结构212,以及位于形成第一连接过孔11内,且将各个第一子结构211和第二子结构212短接形成电感线圈21的连接部213,如图4所示。当然,在该步骤中还可以形成位于玻璃衬底10第二表面上的电容70的第一极板71。
在一些示例中,步骤二具体可以包括如下步骤:
(1)生长种子层:采用磁控溅射的方式,在玻璃衬底10的第一表面上淀积第一金属薄膜作为电镀种子层,在该过程中,第一金属薄膜也会被淀积在第一连接过孔11的内壁上,之后将玻璃衬底10翻面,同样可以采用测控溅射的方式,在玻璃衬底10的第二表面上形成第一金属薄膜,当然第二表面上的第一金属薄膜同样作为电镀种子层。
在一些示例中,第一金属薄膜的材料包括但不限于铜(Cu),第一金属薄膜的厚度在100nm-500nm左右,进一步的可以在50nm-35μm。在以下描述中以第一金属薄膜的材料为铜为例。
在一些示例中,为了增加第一金属薄膜与玻璃衬底10的附着力,在形成淀积第一金属薄膜之前可以在玻璃衬底10的第一表面和第二表面上,通过包括但不限于磁控溅射的方式形成一层辅助金属薄膜。该辅助金属薄膜的材料包括但不限于镍(Ni),辅助金属薄膜的厚度在2nm-20nm左右。
(2)电镀填孔:将玻璃衬底10放入电镀机台载具上,压上加电焊盘(pad),放入填孔电镀槽(槽中使用专用填孔电解液)中,加电流,电镀液保持在玻璃衬底10表面持续快速流动,在第一连接过孔11内壁上电镀液中的阳离子获得电子,成为原子淀积在内壁上,通过特殊配比的专用填孔电解液,可以做到主要在第一连接孔内高速淀积金属铜(淀积速度0.5-3um/min),而在玻璃衬底10 的第一表面和第二表面为平整区域,这两个表面上的金属铜的淀积速度极小 (0.005-0.05um/min)。随时间增加,第一连接孔的内壁上的金属铜逐渐长厚,甚至可以将第一连接过孔11完全填实,也即,形成电感线圈21的连接部213(也即电感20的螺线区域制备完成),最后取出玻璃并进行去离子水清洗。
(3)第一表面金属图案化:将玻璃衬底10翻面(第一表面朝上),在第一表面的金属铜层上进行涂胶、曝光、显影,随后进行铜湿法刻蚀,刻蚀完后strip 去胶,第一表面金属图案化完成,此时形成位于第一表面的电感线圈21的第一子结构211。
(4)第二表面金属图案化:将玻璃衬底10翻面(第二表面朝上),在第二表面的金属铜层上涂胶、曝光、显影,随后进行铜湿法刻蚀,刻蚀完后strip去胶,第二表面金属图案化完成,此时形成位于第二表面的电感线圈21的第二子结构212和电容70的第一极板71。
在一些示例中,在步骤二中的(3)第一表面金属图案化之后,(4)第二表面金属图案化之前,还包括在形成有电感线圈21的第一子结构211的玻璃衬底 10的第一表面上形成第一保护层40,以防止第一子结构211因暴露而被氧化,如图5所示。其中,第一保护层40的材料为无机绝缘材料。例如:第一保护层 40为由氮化硅(SiNx)形成的无机绝缘层,或者由氧化硅(SiO2)形成的无机绝缘层,亦或者由SiNx无机绝缘层和SiO2无机绝缘层的若干种叠层组合膜层。
步骤三、在完成步骤二的玻璃衬底10的形成电阻60,如图6所示。
在一些示例中,步骤三具体可以包括采用磁控溅射的方式淀积高电阻60率的高阻材料层,例如氧化锡(ITO)、镍铬(NiCr)合金,然后进行涂胶、曝光、显影,随后进行湿法刻蚀,刻蚀完后strip去胶,电阻60制备完毕。其中,电阻 60的阻值大小可以通过调节电阻60的长度、宽度、厚度来决定。
在一些示例中,高阻材料层厚度10nm-1um左右,电阻60值范围1kΩ-100M Ω左右。
步骤四、在完成步骤三的玻璃衬底10上形成第一层间介质层30,形成贯穿第一层间介质层30的第二连接过孔12、第三连接过孔、第四连接过孔、第五连接过孔和第六连接过孔,如图7所示。其中,第二连接过孔12用于将电感线圈 21的第一信号端与待形成的第一焊盘51电连接,第三连接过孔用于将电感线圈 21的第二信号端与待形成的第三焊盘53电连接,第四连接过孔用于将电阻60 的第一端与待形成的第三焊盘电连接,第五连接过孔用于将电阻60的第二端与待形成的第四焊盘54电连接,第六连接过孔用于将电容70的第一极板71与待形成的第五焊盘55电连接。
在一些示例中,步骤四具体可以包括:首先,采用等离子体化学气相沉积 (PECVD)的方式,在形成有电阻60、电感线圈21的第二组件,以及电容70 极板的玻璃衬底10的第二表面上形成第一层间介质层30,其中,第一层间介质层30的材料为无机绝缘材料。例如:第一层间介质层30为由氮化硅(SiNx) 形成的无机绝缘层,或者由氧化硅(SiO2)形成的无机绝缘层,亦或者由SiNx 无机绝缘层和SiO2无机绝缘层的若干种叠层组合膜层。当然,该第一层间介质层30也作为电容70的中间介质层。接下来在第一层间介质层30上涂胶、曝光、显影,随后进行干法刻蚀,刻蚀完后strip去胶,得到第二连接过孔12、第三连接过孔、第四连接过孔、第五连接过孔和第六连接过孔。
在一些示例中,第一层间介质层30的厚度在100nm-10μm左右。
步骤五、在完成步骤四的玻璃衬底10上,通过构图工艺形成包括第一焊盘 51、第三焊盘53、第三焊盘、第四焊盘54、第五焊盘55、第六焊盘56,以及电容70的第二极板72的图形,如图1所示。其中,电容70的第二极板72可以与第六焊盘56为一体成型结构。第一焊盘51通过第二连接过孔12和第一连接过孔11中的连接部213与电感线圈21的第一信号端电连接,第三焊盘53通过第三连接过孔和第一连接过孔11中的连接部213与电感线圈21的第二信号端电连接,第三焊盘通过第四连接过孔与电阻60的第一端电连接,第四焊盘54 通过第五连接过孔与电阻60的第二端的电连接,第五焊盘55通过第六连接过孔与电容70的第一极板71电连接。
在一些示例中,步骤五具体可以包括采用磁控溅射的方式淀积第二金属薄膜,然后进行涂胶、曝光、显影,随后进行湿法刻蚀,刻蚀完后strip去胶,形成包括第一焊盘51、第三焊盘53、第三焊盘、第四焊盘54、第五焊盘55、第六焊盘56,以及电容70的第二极板72的图形。
在一些示例中,第二金属薄膜的厚度在50nm-35μm左右。
至此,电容70和电感20制备完毕。电容70值由第一层间介质层30厚度、第一层间介质层30材料介电常数、第一极板71和第二极板72的正对面积决定。电感20值由螺线的匝数、螺线的间距、螺线的直径共同决定。
在一个示例中,图8为本公开实施例的另一种集成有无源器件的基板示意图;如图8所示,该基板包括玻璃衬底10和电感20。其中,电感20包括第一子结构211和第二子结构212。在电感20的第一子结构211和第二子结构212 之间设置有第二层间介质层80,且在第二层间介质层80中设置有多个第一连接过孔11。一个第二子结构212通过玻璃衬底10上的第一连接过孔11将两相邻的第一子结构211电连接,以形成电感线圈21。
在此需要说明的是,图8中的玻璃衬底10也可以换成任何材质的衬底基板,在本公开实施例只是以衬底基板为玻璃衬底10为例进行说明。第一子结构211、第二子结构212和第一连接过孔11与图2中的排布方式相同,故在此不再重复描述。
在一些示例中,第二层间介质层80包括沿背离玻璃衬底10方向依次设置的第一无机绝缘层81和第一有机绝缘层82,第一连接过孔11贯穿第一无机绝缘层81和第一有机绝缘层82。在一些示例中,第一无机绝缘层81的材料由氮化硅(SiNx)形成的无机绝缘层,或者由氧化硅(SiO2)形成的无机绝缘层,亦或者由SiNx无机绝缘层和SiO2无机绝缘层的若干种叠层组合膜层。第一有机绝缘层82的材料包括光刻胶或者聚酰亚胺等。
例如:当第二层间介质层80采用第一无机绝缘层81和第一有机绝缘层82 的叠层结构时,第一连接过孔11可以由贯穿第一无机绝缘层81的第一子过孔和贯穿第一有机绝缘层82的第二子过孔叠置形成。
在一些示例中,在第一连接过孔11内形成连接部213,该连接部213用于将第一子结构211和与之对应的第二子结构212进行短接。其中,连接部213 可以形成在第一连接过孔11的内壁上,也可以是填充整个第一连接过孔11,只要是能够保证第一子结构211和与之对应的第二子结构212能够电连接即可。
继续参照图8,在电感20的第二子结构212背离玻璃衬底10一侧设置有第一层间介质层30,在第一层间介质层30背离玻璃衬底10的一侧设置有第一焊盘51和第三焊盘53。其中,在第一层间介层中设置有第二连接过孔12和第三连接过孔,第一焊盘51通过第二连接过孔12与电感线圈21的第一信号端电连接,第三焊盘53通过第三连接过孔与电感线圈21的第二信号端电连接。其中,第一焊盘51和第三焊盘53被配置为使得电感20器件与射频电路电连接。例如:电感20通过第一焊盘51和第三焊盘53与PCB(印刷电路板)绑定连接,或者是通过焊接的方式与PCB实现电连接。
例如:当电感20具有第一引线端22和第二引线端23时,第一连接焊盘则可以通过第一引线端22与第一个第一子结构211的第二端连接,以实现第一焊盘51与电感线圈21的第一信号端的电连接,第三焊盘53则可以通过第二引线端23与第N个第一子结构211的第一端连接,以实现第三焊盘53与电感线圈 21的第二信号端的电连接。
在一些示例中,继续参照图8,该基板中不仅具有电感20器件,而且还设置电阻60、电容70等器件。在一些示例中,当第二层间介质层80包括第一无机绝缘层81和第一有机绝缘层82时,电阻60可以设置在玻璃衬底10和第一无机绝缘层81之间,电阻60可以采用高阻材料,例如,例如氧化锡(ITO)、镍铬(NiCr)合金。在一些示例中,电容70的第一极板71可以与电感20的第一子结构211同层设置,也即设置在玻璃衬底10和第一无机绝缘层81之间,这样一来,便于制备,且不会增加工艺步骤,电容70的第二极板72可以设置在第一有机绝缘层82和第一无机绝缘层81之间。
另外,在本公开实施例中,与第一焊盘51和第三焊盘53同层设置的还可以有第三焊盘、第四焊盘54、第五焊盘55和第六焊盘56,其中,第三焊盘通过贯穿第一层间介质层30和第二层间介质层80(第一有机绝缘层82+第一无机绝缘层81)的第四连接过孔与电阻60的第一端连接,第四焊盘54通过贯穿第一层间介质层30和第二层间介质层80(第一有机绝缘层82+第一无机绝缘层81) 的第五连接过孔与电阻60的第二端连接,第五焊盘55通过贯穿第一层间介质层30和第二层间介质层80(第一有机绝缘层82+第一无机绝缘层81)的第六连接过孔与电容70的第一极板71连接,第六焊盘56通过贯穿第一层间介质层30 和第一有机绝缘层82的第六连接过孔与电容70的第二极板72连接。第三焊盘和第四焊盘54被配置为将电阻60与射频电路连接,第五焊盘55和第六焊盘56 被配置将电容70与射频电路连接。应当理解是,若电容70、电阻60与基板上的器件进行电连接,此时也可以无需通过焊盘进行连接。为了更清楚本公开实施例中的集成有无源器件的基板的具体结构,以及每一膜层的材料、厚度等参数,以下结合该基板的制备方法进行说明。其中,在该方法中以在基板上集成电感20、电阻60、电容70三个器件为例进行说明。应当理解是,只要是基板上集成有电感20器件则就在本公开实施例的保护范围内。
为了更清楚本公开实施例中的集成有无源器件的基板的具体结构,以及每一膜层的材料、厚度等参数,以下结合该基板的制备方法进行说明。其中,在该方法中以在基板上集成电感20、电阻60、电容70三个器件为例进行说明。应当理解是,只要是基板上集成有电感20器件则就在本公开实施例的保护范围内。
本公开实施例提供一种集成有无源器件的基板制备方法,该方法具体包括如下步骤:
步骤一、提供一玻璃衬底10,并通过构图工艺在玻璃衬底10上形成包括电阻60的图形,如图9所示。
在一些示例中,步骤一具体可以包括如下步骤:
(1)清洗:玻璃衬底10进入清洗机进行清洗。
(2)淀积高阻材料层:采用磁控溅射的方式,在玻璃衬底10上淀积高电阻60率的高阻材料层材料,例如:ITO、NiCr合金,然后在高阻材料层背离衬底的一侧进行涂胶、曝光、显影,随后进行湿法刻蚀,刻蚀完后strip去胶,电阻60制备完毕。电阻60值的大小可以通过调节电阻60的长度、宽度、厚度来决定。在一些示例中,高阻材料层厚度10nm-1um左右,电阻60值范围1kΩ-100M Ω左右。
步骤二、在完成步骤一的玻璃衬底10上,通过构图工艺形成包括电感线圈 21的第一子结构211和电容70的第一极板71的图形,如图10所示。
在一些示例中,步骤二具体可以包括在形成有电阻60的玻璃衬底10上,通过包括但不限于磁控溅射的方式形成第三金属薄膜进行涂胶、曝光、显影,随后进行湿法刻蚀,刻蚀完后strip去胶,形成包括电感线圈21的第一子结构 211和电容70的第一极板71的图形。
步骤三、在完成步骤二的玻璃衬底10上,形成第二层间介质层80,并形成贯穿第二层间介质层80的第一连接过孔11,如图11所示。
在一些示例中,第二层间绝缘层包括沿背离玻璃衬底10方向依次设置的第一无机绝缘层81和第一有机绝缘层82。步骤三具体可以包括如下步骤:
(1)首先,采用等离子体化学气相沉积(PECVD)的方式,在形成有电阻 60、电感线圈21的第二子结构212,以及电容70极板的玻璃衬底10的第二表面上形成第一无机绝缘层81,其中,第一无机绝缘层81的材料为无机绝缘材料。例如:第一无机绝缘层81为由氮化硅(SiNx)形成的无机绝缘层,或者由氧化硅(SiO2)形成的无机绝缘层,亦或者由SiNx无机绝缘层和SiO2无机绝缘层的若干种叠层组合膜层。当然,该第一层间介质层30也作为电容70的中间介质层。接下来,在第一无机绝缘层81上涂胶、曝光、显影,随后进行干法刻蚀,刻蚀完后strip去胶,得到第一子过孔。在一些示例中,第一层间介质层30的厚度在100nm-10μm左右。
(2)采用旋涂、喷涂或者转印的方式在形成第一有机绝缘层82的玻璃衬底10上。接下来,曝光、显影,随后进行干法刻蚀,刻蚀完后strip去胶,得到第二子过孔,第一子过孔和第二子过孔叠置形成第一连接过孔11。第一有机绝缘层82可以选用有机绝缘材料,例如:光刻胶、聚酰亚胺等材料。第一有机绝缘层82形成方式包括但不限于采用旋涂+加热烘干,或者转印+热固化,或者喷涂+热固化的等。
在一个示例中,若选用光刻胶作为有机绝缘层,步骤三具体可以包括淀积光刻胶层,之后直接进行曝光、显影,得到第二子过孔。若选用聚酰亚胺作为有机绝缘层,步骤三具体可以包括淀积聚酰亚胺材料层进行涂胶、曝光、显影,随后进行干法刻蚀,刻蚀完后strip去胶,得到第二子过孔。
在一些示例中,第一有机绝缘层82比第一无机绝缘层81的厚度要厚,具体的可以在29μm-80μm。
另外,在步骤三中还包括通构图工艺形成包括电容70的第二极板72的图形。其中,电容70的第二极板72可以形成第一无机绝缘层81和第一有机绝缘层82之间。
在一些示例中,形成电容70的第二极板72的步骤可以包括采用磁控溅射的方式淀积第四金属薄膜,然后进行涂胶、曝光、显影,随后进行湿法刻蚀,刻蚀完后strip去胶,形成包括电容70的第二极板72的图形。
需要说明的是,为保证电感线圈21的第一子结构211和后续待形成第二子结构212可以很好地电连接,第一子过孔和与之对应的第二子过孔在玻璃衬底 10上正投影完全重叠。
步骤四、在完成步骤三的玻璃衬底10上,形成包括电感线圈21的第二子结构212、位于第一连接过孔11(第一子过孔+第二子过孔)内的连接部213,以及电感20的第一引线端22和第二引线端23,如图12所示。
在一些示例中,步骤六具体可以包括如下步骤:
(1)生长种子层:采用磁控溅射的方式,在第二层间介质层80上淀积第一金属薄膜作为电镀种子层,在此过程中第一连接过孔11的内壁上淀积有一薄层金属,也即金属薄膜,此时金属薄膜作为电镀种子层。在一些示例中,第一金属薄膜的材料包括但不限于铜(Cu),第一金属薄膜的厚度在100nm-500nm 左右,进一步的可以在50nm-35μm。在以下描述中以第一金属薄膜的材料为铜为例。
在一些示例中,为了增加第一金属薄膜与第二层间介质层80(第一有机绝缘层82)的附着力,在形成淀积金属薄膜之前可以在第二层间介质层80上,通过包括但不限于磁控溅射的方式形成一层辅助金属薄膜。该辅助金属薄膜的材料包括但不限于镍(Ni),辅助金属薄膜的厚度在2nm-20nm左右。
(2)电镀填孔:将玻璃衬底10放入电镀机台载具上,压上加电焊盘(pad),放入填孔电镀槽(槽中使用专用填孔电解液)中,加电流,电镀液保持在玻璃衬底10表面持续快速流动,在第一连接过孔11内壁上电镀液中的阳离子获得电子,成为原子淀积在内壁上,通过特殊配比的专用填孔电解液,可以做到主要在第一连接孔内高速淀积金属铜(淀积速度0.5-3um/min),而在第一有机绝缘层82为平整区域,这两个表面上的金属铜的淀积速度极小(0.005-0.05um/min)。随时间增加,第一连接过孔11的内壁上的金属铜逐渐长厚,甚至可以将第一连接过孔11完全填实,也即,形成电感线圈21的连接部213(也即电感20的螺线区域制备完成),最后取出玻璃并进行去离子水清洗。
(3)金属图案化:对金属铜层上涂胶、曝光、显影,随后进行铜湿法刻蚀,刻蚀完后strip去胶,金属图案化完成,此时形成位于第二层间介质层80背离玻璃衬底10一侧的电感线圈21的第二子结构212、位于第一连接过孔11内的连接部213,以及电感20的第一引线端22和第二引线端23。
步骤五、在完成步骤四的玻璃衬底10上形成第一层间介质层30,形成贯穿第一层间介质层30的第二连接过孔12、第三连接过孔,如图13所示。其中,第二连接过孔12用于将电感线圈21的第一信号端与待形成的第一焊盘51电连接,第三连接过孔用于将电感线圈21的第二信号端与待形成的第三焊盘53电连接。
在一些示例中,步骤四具体可以包括:首先,采用等离子体化学气相沉积 (PECVD)的方式,在形成有电阻60、电感线圈21的第二组件,以及电容70 极板的玻璃衬底10的第二表面上形成第一层间介质层30,其中,第一层间介质层30的材料为无机绝缘材料。例如:第一层间介质层30为由氮化硅(SiNx) 形成的无机绝缘层,或者由氧化硅(SiO2)形成的无机绝缘层,亦或者由SiNx 无机绝缘层和SiO2无机绝缘层的若干种叠层组合膜层。当然,该第一层间介质层30也作为电容70的中间介质层。接下来在第一层间介质层30上涂胶、曝光、显影,随后进行干法刻蚀,刻蚀完后strip去胶,得到第二连接过孔12、第三连接过孔。
在一些示例中,第一层间介质层30的厚度在100nm-10μm左右。
步骤六、在完成步骤五的玻璃衬底10上,通过构图工艺形成包括第一焊盘 51、第三焊盘53的图形,如图14所示。第一焊盘51通过第二连接过孔12和第一连接过孔11中的连接部213与电感线圈21的第一信号端电连接,第三焊盘53通过第三连接过孔和第一连接过孔11中的连接部213与电感线圈21的第二信号端电连接。
在一些示例中,步骤六具体可以包括采用磁控溅射的方式淀积第二金属薄膜,然后进行涂胶、曝光、显影,随后进行湿法刻蚀,刻蚀完后strip去胶,形成包括第一焊盘51和第三焊盘53的图形。其中,当电感20具有第一引线端22 和第二引线端23时,第一连接焊盘则可以通过第一引线端22与第一个第一子结构211的第二端连接,以实现第一焊盘51与电感线圈21的第一信号端的电连接,第三焊盘53则可以通过第二引线端23与第N个第一子结构211的第一端连接,以实现第三焊盘53与电感线圈21的第二信号端的电连接。
在一些示例中,第二金属薄膜的厚度在50nm-35μm左右。
至此,电容70和电感20制备完毕。电容70值由第一层间介质层30厚度、第一层间介质层30材料介电常数、第一极板71和第二极板72的正对面积决定。电感20值由螺线的匝数、螺线的间距、螺线的直径共同决定。
另外,需要说明的是,继续参照图8,在该方法中,还可以形成贯穿第一层间介质层30和第二层间介质层80的第四连接过孔、第五连接过孔、第六连接过孔,以及贯穿第一有机绝缘层82和第一层间介质层30的第七连接过孔,相应的,在形成第一焊盘51和第三焊盘53时,形成第三焊盘、第四焊盘54、第五焊盘55和第六焊盘56。其中,电阻60的第一端通过第四连接过孔与第三焊盘连接,电阻60的第二端通过第五连接过孔与第四焊盘54连接。电容70的第一极板71通过第六连接过孔与第五焊盘55连接,电容70的第二极板72通过第七连接过孔与第六焊盘56连接。电阻60、电容70与焊盘的连接方式与电感 20与焊盘的连接方式可以相同,故在此不再重复描述。
可以理解的是,以上实施方式仅仅是为了说明本实用新型的原理而采用的示例性实施方式,然而本实用新型并不局限于此。对于本领域内的普通技术人员而言,在不脱离本实用新型的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本实用新型的保护范围。
Claims (12)
1.一种集成有无源器件的基板,其特征在于,包括:
介质层,其具有第一连接过孔;
无源器件,至少包括电感;所述电感包括第一子结构和第二子结构;所述第一子结构和所述第二子结构分设在所述介质层的两对侧面,且一个所述第二子结构通过贯穿所述介质层的第一连接过孔将两相邻的所述第一子结构短接,以形成所述电感的电感线圈。
2.根据权利要求1所述的基板,其特征在于,所述介质层包括玻璃衬底;所述第一连接过孔贯穿所述玻璃衬底;
所述玻璃衬底具有相对设置的第一表面和第二表面;所述第一子结构设置在所述第一表面上,所述第二子结构设置在所述第二表面上。
3.根据权利要求2所述的基板,其特征在于,在所述第一子结构背离所述玻璃衬底的一侧设置有第一保护层。
4.根据权利要求2所述的基板,其特征在于,所述玻璃衬底的厚度为0.3mm-1.1mm。
5.根据权利要求1所述的基板,其特征在于,还包括衬底基板,所述第一子结构设置在所述介质层靠近所述衬底基板的一侧;所述第二子结构设置在所述介质层背离所述衬底基板的一侧。
6.根据权利要求5所述的基板,其特征在于,所述衬底基板包括玻璃衬底。
7.根据权利要求5所述的基板,其特征在于,所述介质层包括在背离所述衬底基板的一侧依次设置的第一无机绝缘层和第一有机绝缘层;所述第一连接过孔贯穿所述第一无机绝缘层和所述第一有机绝缘层。
8.根据权利要求1-7中任一项所述的基板,其特征在于,所述第一连接过孔内设置有连接部,一个所述第二子结构通过所述第一连接过孔内的所述连接部将两相邻的所述第一子结构短接。
9.根据权利要求1-7中任一项所述的基板,其特征在于,所述电感线圈具有第一信号端和第二信号端;所述基板还包括设置在所述第二子结构背离所述介质层一侧的第一层间介质层,以及设置在所述第一层间介质层背离所述介质层一侧的第一焊盘和第二焊盘;所述第一焊盘通过贯穿所述第一层间介质层的第二连接过孔与所述电感线圈的第一信号端电连接;所述第二焊盘通过贯穿所述第一层间介质层的第三连接过孔与所述电感线圈的第二信号端电连接。
10.根据权利要求1-7中任一项所述的基板,其特征在于,所述无源器件还包括电阻和/或电容。
11.根据权利要求10所述的基板,其特征在于,当所述无源器件包括电阻时,所述电阻与所述第一子结构或者第二子结构同层设置。
12.根据权利要求10所述的基板,其特征在于,当所述无源器件包括电容时,所述电容的第一极板与所述第一子结构同层设置,所述电容的第二极板第二子结构同层设置;或者,
所述电容的第一极板与所述第二子结构同层,所述电容的第二极板设置在所述第一极板背离所述介质层的一侧。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202023196721.4U CN214672615U (zh) | 2020-12-25 | 2020-12-25 | 集成有无源器件的基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202023196721.4U CN214672615U (zh) | 2020-12-25 | 2020-12-25 | 集成有无源器件的基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN214672615U true CN214672615U (zh) | 2021-11-09 |
Family
ID=78503063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202023196721.4U Active CN214672615U (zh) | 2020-12-25 | 2020-12-25 | 集成有无源器件的基板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN214672615U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114695339A (zh) * | 2020-12-25 | 2022-07-01 | 京东方科技集团股份有限公司 | 集成有无源器件的基板及其制备方法 |
CN114899173A (zh) * | 2022-03-31 | 2022-08-12 | 北京京东方光电科技有限公司 | 电子器件及其制备方法 |
-
2020
- 2020-12-25 CN CN202023196721.4U patent/CN214672615U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114695339A (zh) * | 2020-12-25 | 2022-07-01 | 京东方科技集团股份有限公司 | 集成有无源器件的基板及其制备方法 |
CN114899173A (zh) * | 2022-03-31 | 2022-08-12 | 北京京东方光电科技有限公司 | 电子器件及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN214672615U (zh) | 集成有无源器件的基板 | |
JP3587884B2 (ja) | 多層回路基板の製造方法 | |
TWI667674B (zh) | 嵌入在聚合物電介質中的薄膜電容器及其製造方法 | |
US11617272B2 (en) | Superconducting printed circuit board related systems, methods, and apparatus | |
EP2033247B1 (en) | Thin film battery on an integrated circuit or circuit board and method thereof | |
EP2313900B1 (en) | Substrate with embedded patterned capacitance | |
JPH06318672A (ja) | 薄膜コンデンサの形成方法、薄膜コンデンサの製造方法、薄膜バイパスコンデンサの製造方法および薄膜コンデンサ | |
CN114070222A (zh) | 一种滤波器及其制备方法 | |
CN114520222A (zh) | 无源滤波器及其制备方法 | |
CN105323959A (zh) | 印刷电路板及其制造方法,以及印刷电路板制造装置 | |
CN102637779A (zh) | 一种聚光光伏电池片电极线定位精度的方法 | |
CN103635028A (zh) | 埋入式元件电路板与其制作方法 | |
CN114070220A (zh) | 滤波器及其制备方法、电子设备 | |
CN114695339A (zh) | 集成有无源器件的基板及其制备方法 | |
CN216290855U (zh) | 可调滤波器 | |
KR100764386B1 (ko) | 고온공정에 적합한 절연구조체 및 그 제조방법 | |
WO2022222133A1 (zh) | 集成有无源器件的基板及其制备方法 | |
WO2022222131A1 (zh) | 集成有无源器件的基板及其制备方法 | |
WO2022222124A1 (zh) | 集成有无源器件的基板及其制备方法 | |
CN114121929A (zh) | 一种集成有无源器件的基板及其制备方法 | |
CN115513228A (zh) | 集成有无源器件的基板及其制备方法 | |
TW201132246A (en) | Side packaged type printed circuit board | |
US20240213946A1 (en) | Tunable filter and method for manufacturing the same | |
WO2022222405A1 (zh) | 可调滤波器及其制备方法 | |
CN115458275A (zh) | 电感及其制备方法、滤波器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |