KR20050074895A - 고주파 모듈 장치의 제조 방법 - Google Patents

고주파 모듈 장치의 제조 방법 Download PDF

Info

Publication number
KR20050074895A
KR20050074895A KR1020047008152A KR20047008152A KR20050074895A KR 20050074895 A KR20050074895 A KR 20050074895A KR 1020047008152 A KR1020047008152 A KR 1020047008152A KR 20047008152 A KR20047008152 A KR 20047008152A KR 20050074895 A KR20050074895 A KR 20050074895A
Authority
KR
South Korea
Prior art keywords
high frequency
layer
wiring layer
frequency module
substrate
Prior art date
Application number
KR1020047008152A
Other languages
English (en)
Other versions
KR101010126B1 (ko
Inventor
쯔요시 오가와
다까히꼬 고세무라
아끼라 무또
아끼히꼬 오꾸보라
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20050074895A publication Critical patent/KR20050074895A/ko
Application granted granted Critical
Publication of KR101010126B1 publication Critical patent/KR101010126B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은, 고주파 모듈 장치의 제조 방법으로서, 더미 기판(30)의 평탄화된 하나의 면 위에, 일부에 캐패시터(12) 등을 갖는 제1 단위 배선층(5)∼제3 단위 배선층(7)을 적층 형성함으로써, 최상층의 접속면(2a)으로부터 제3 패턴 배선이 노출되는 고주파 회로부(2)를, 입출력 단자부(18)를 노출하는 베이스 기판(3)의 실장면(3a)에, 제3 패턴 배선과 입출력 단자부를 접속시키도록 실정한 후에, 더미 기판을 제거하는 것에 의해 고주파 모듈 장치를 제조한다.

Description

고주파 모듈 장치의 제조 방법{METHOD FOR FABRICATING HIGH FREQUENCY MODULE}
본 발명은, 수동 소자가 형성된 고주파 회로부를 구비하는 고주파 모듈 장치의 제조 방법에 관한 것으로, 특히 소형화, 박형화가 도모된 고주파 모듈 장치의 제조 방법에 관한 것이다.
본 출원은, 일본에서 2002년 9월 30일에 출원된 일본 특허 출원 번호2002-286837에 기초하여 우선권을 주장하는 것으로, 이 출원은 참조하는 것에 의해, 본 출원에 원용된다.
종래, 음악, 음성 또는 화상 등의 각종 정보는, 데이터의 디지털화에 따라 퍼스널 컴퓨터나 모바일 컴퓨터 등에 의해서도 손쉽게 취급할 수 있게 되어 있다. 이들 정보는, 음성 코덱 기술이나 화상 코덱 기술에 의해 대역 압축이 도모되어, 디지털 통신이나 디지털 방송에 의해 각종 통신 단말 기기에 대하여 용이하고 효율적으로 배신되는 환경이 갖추어져 있다. 예를 들면, 오디오·비디오 데이터(AV 데이터)는, 휴대 전화기에 의해 옥외에서의 수신도 가능하게 되어 있다.
그런데, 데이터 등의 송수신 시스템은, 가정을 비롯하여 소규모의 지역 내에서도 적합한 네트워크 시스템의 제안에 의해, 다양하게 활용되고 있다. 네트워크 시스템으로서는, 예를 들면 IEEE802.11a에서 제안되고 있는 5㎓ 대역의 협대역 무선 통신 시스템, IEEE802.11b에서 제안되고 있는 2.45㎓ 대역의 무선 LAN 시스템 또는 Bluetooth와 같은 근거리 무선 통신 시스템 등의 다양한 차세대 무선 시스템이 주목받고 있다.
데이터 등의 송수신 시스템은, 이러한 무선 네트워크 시스템을 유효하게 이용하여, 가정 내나 옥외 등 다양한 장소에서 손쉽게 또한 중계 장치 등을 통하지 않고 다양한 데이터의 수수, 인터넷망으로의 액세스나 데이터의 송수신이 가능하게 되어 있다.
한편, 데이터 등의 송수신 시스템에서는, 소형 경량으로 휴대 가능하고 상술한 통신 기능을 갖는 통신 단말 기기의 실현이 필수적이다. 통신 단말 기기에 있어서는, 송수신부에서 아날로그의 고주파 신호의 변복조 처리를 행하는 것이 필요하기 때문에, 일반적으로 도 1에 도시한 바와 같은 송수신 신호로부터 일단 중간 주파수로 변환하도록 한 슈퍼헤테로다인 방식에 의한 고주파 송수신 회로(100)가 구비된다.
도 1에 도시하는 고주파 송수신 회로(100)에는, 안테나나 전환 스위치를 갖고, 정보 신호를 수신하거나 또는 송신하는 안테나부(101)와, 송신과 수신과의 전환을 행하는 송수신 전환기(102)가 구비된다. 고주파 송수신 회로(100)에는, 주파수 변환 회로부(103)나 복조 회로부(104) 등으로 이루어지는 수신 회로부(105)가 구비된다. 고주파 송수신 회로(100)에는, 파워 증폭기(106)나 드라이브 증폭기(107) 및 변조 회로부(108) 등으로 이루어지는 송신 회로부(109)가 구비된다. 고주파 송수신 회로(100)에는, 수신 회로부(105)나 송신 회로부(109)에 기준 주파수를 공급하는 기준 주파수 생성 회로부가 구비된다.
이상과 같은 구성을 구비한 고주파 송수신 회로(100)는, 상세 내용을 생략하지만, 각 단 사이에 각각 개삽된 다양한 필터, 국부 발진 장치(VCO : voltage contolled oscillator), SAW 필터(Surface Acoustic Wave) 등의 대형 기능 부품이나, 정합 회로 또는 바이어스 회로 등의 고주파 아날로그 회로에 특유한 인덕턴스, 레지스턴스, 캐패시턴스 등의 수동 부품의 개수가 매우 많은 구성으로 되어 있다. 따라서, 고주파 송수신 회로(100)는, 전체적으로 대형으로 되어, 통신 단말 기기의 소형 경량화에 큰 장해가 되었다.
한편, 통신 단말 기기에는, 도 2에 도시한 바와 같이, 중간 주파수에의 변환을 행하지 않고 정보 신호의 송수신을 행하도록 한 다이렉트 변환 방식에 의한 고주파 송수신 회로(110)도 이용된다. 고주파 송수신 회로(110)에서는, 안테나부(111)에 의해 수신된 정보 신호가 송수신 전환기(112)를 통하여 복조 회로부(113)에 공급되어 직접 기저 대역 처리가 행해진다. 고주파 송수신 회로(110)에서는, 소스원에 의해 생성된 정보 신호가 변조 회로부(114)에서 중간 주파수로 변환되지 않고, 직접 소정의 주파수 대역으로 변조되어, 증폭기(115)와 송수신 전환기(112)를 통하여 안테나부(111)로부터 송신된다.
이상과 같은 구성의 고주파 송수신 회로(110)에서는, 정보 신호에 대하여 중간 주파수의 변환을 행하지 않고, 다이렉트 검파를 행함으로써 송수신하는 구성이기 때문에, 필터 등의 부품 개수가 저감되어 전체 구성의 간이화가 도모되어, 보다 1칩화에 가까운 구성이 예상된다. 그러나, 고주파 송수신 회로(110)에서도, 후단에 배치된 필터 또는 정합 회로의 대응이 필요하게 된다. 또한, 고주파 송수신 회로(110)는, 고주파단에서 한번의 증폭을 행하기 때문에 충분한 게인을 얻는 것이 곤란하게 되어, 기저 대역부에서도 증폭 조작을 행할 필요가 있다. 따라서, 고주파 송수신 회로(110)는 DC 오프셋의 캔슬 회로나 여분의 저역 통과 필터를 필요로 하여, 전체의 소비 전력이 더 커진다는 문제가 있다.
종래의 고주파 송수신 회로는, 상술한 바와 같이 슈퍼헤테로다인 방식 및 다이렉트 변환 방식 중 어느 것도, 통신 단말 기기의 소형 경량화 등의 요구 사양에 대하여 충분한 특성을 만족할 수 없는 것이었다. 이 때문에, 고주파 송수신 회로에 대해서는, 예를 들면 Si-CMOS 회로 등을 베이스로 하여 간이한 구성에 의해 소형화를 도모한 모듈화에 대하여 다양한 시도가 도모되고 있다. 즉, 시도의 하나는, 예를 들면 특성이 좋은 수동 소자를 Si 기판 위에 형성함과 함께 필터 회로나 공진기 등을 LSI(Large-scale Integrated Circuit) 위에 만들고, 기저 대역 부분의 로직 LSI도 더 집적화함으로써, 소위 1칩화된 고주파 회로 기판을 제작하는 방법이다.
이러한 1칩화된 고주파 회로 기판에서는, 도 3에 도시한 바와 같이, 성능이 좋은 인덕터(120)를 어떻게 형성할지 매우 중요하다. 이 고주파 회로 기판에서는, Si 기판(121) 및 SiO2 절연층(122)의 인덕터 형성부(123)에 대응하여 큰 오목부(124)를 형성한다. 이 고주파 회로 기판은, 오목부(124)에 면하여 제1 배선층(125)을 형성함과 함께, SiO2 절연층(122) 위에 제2 배선층(126)이 형성되어 코일부(127)를 구성한다. 또한, 고주파 회로 기판은, 다른 대응으로서 배선 패턴의 일부를 기판 표면으로부터 상승시켜 공중으로 띄우는 구성을 채용함으로써 인덕터(120)가 형성되었다.
이 고주파 회로 기판은, 모두 인덕터(120)를 형성하는 공정이 많아 복잡하므로, 제조 비용이 증가하는 문제가 있다. 또한, 이 고주파 회로 기판에서는, 아날로그 회로의 고주파 회로부와, 디지털 회로의 기저 대역 회로부와의 사이에 개재하는 Si 기판의 전기적 간섭이 큰 문제가 되는 경우가 있다.
이상과 같은 문제점을 개선하는 고주파 회로 기판으로서, 예를 들면 도 4에 도시하는 Si 기판을 이용한 고주파 모듈 장치(130)나, 도 5에 도시하는 유리 기판을 이용한 고주파 모듈 장치(140)가 제안되고 있다.
도 4에 도시하는 고주파 모듈 장치(130)는, Si 기판을 베이스 기판(131)으로서 이용하여, 이 베이스 기판(131) 위에 SiO2층(132)을 형성한 후, 예를 들면 리소그래피 기술 등의 박막 형성 기술에 의해 수동 소자층(133)이 성막 형성된 구성으로 되어 있다. 고주파 모듈 장치(130)에서, 수동 소자층(133)에는 상세 내용을 생략하지만, 그 내부에 배선층(134)과 함께 인덕터, 레지스터 또는 캐패시터 등의 수동 소자부(135)가 절연층(136)을 개재하여 다층으로 형성되어 있다.
고주파 모듈 장치(130)는, 수동 소자층(133) 위에 비아(관통 홀) 등을 통하여 배선층(134)과 접속된 단자부(137)가 형성되고, 이들 단자부(137)에 플립 칩 실장법 등에 의해 고주파 IC나 LSI 등의 기능성 소자(138)가 실장된 구성으로 되어 있다. 이 고주파 모듈 장치(130)에서는, 예를 들면 마더 기판 등에 실장함으로써, 고주파 회로부와 기저 대역 회로부를 구분하여, 이들 양자가 전기적으로 간섭하는 것을 억제시킨다.
그런데, 이 고주파 모듈 장치(130)에서는, 수동 소자층(133) 내에 수동 소자부(135)를 형성할 때에, 베이스 기판(131)이 도전성을 갖는 Si 기판이기 때문에 수동 소자부(135)의 양호한 고주파 특성에 방해가 되는 경우가 있다.
한편, 도 5에 도시하는 고주파 모듈 장치(140)는, 상술한 도 4에 도시하는 고주파 모듈 장치(130)에서의 베이스 기판(131)의 문제를 해결하기 위해, 베이스 기판(141)에 유리 기판이 이용되고 있다. 고주파 모듈 장치(140)도, 베이스 기판(141) 위에 예를 들면 박막 형성 기술 등에 의해 수동 소자층(142)이 성막 형성되어 이루어진다. 고주파 모듈 장치(140)에서, 수동 소자층(142)에는 상세 내용을 생략하지만, 그 내부에 배선층(143)과 함께 인덕터, 레지스터 또는 캐패시터 등의 수동 소자부(144)가 절연층(145)을 개재하여 다층으로 형성되어 있다.
도 5에 도시하는 고주파 모듈 장치(140)는, 수동 소자층(142) 위에 비아 등을 통하여 배선층(143)과 접속된 단자부(146)가 형성되고, 이들 단자부(146)에 플립 칩 실장법 등에 의해 고주파 IC나 LSI 등의 기능성 소자(147)가 직접 실장되어 구성된다. 이 고주파 모듈 장치(140)는, 베이스 기판(141)에 도전성을 갖지 않는 유리 기판을 이용함으로써, 베이스 기판(141)과 수동 소자층(142)과의 용량적 결합도가 억제되어 수동 소자층(142) 내에 양호한 고주파 특성을 갖는 수동 소자부(144)를 형성시킨다. 이 고주파 모듈 장치(140)에서는, 예를 들면 마더 기판 등에 실장하기 위해, 수동 소자층(142)의 표면에 단자 패턴을 형성함과 함께 와이어 본딩법 등에 의해 마더 기판과의 접속이 행해진다.
이들 고주파 모듈 장치(130, 140)는, 상술한 바와 같이 베이스 기판(131, 141) 위에 고정밀도의 수동 소자층(133, 142)이 형성되어 있다. 베이스 기판(131, 141)에는, 수동 소자층을 박막 형성할 때에, 스퍼터링 시의 표면 온도의 상승에 대한 내열 특성, 리소그래피 시의 초점 심도의 유지, 마스킹 시의 콘택트 얼라이먼트 특성이 필요하게 된다.
이 때문에, 베이스 기판(131, 141)은, 고정밀도의 평탄성이 필요하게 됨과 함께, 절연성, 내열성 또는 내약품성 등이 요구된다. 상술한 베이스 기판(131, 141)은, Si 기판이나 유리 기판이기 때문에, 이러한 특성을 갖고 있으며, LSI와 별도의 프로세스에 의해 저비용으로 저손실의 수동 소자의 형성을 가능하게 한다.
상술한 고주파 모듈 장치(130, 140)에서, 베이스 기판(131, 141)은 종래의 세라믹 모듈 기술에서 이용되는 인쇄에 의한 패턴 등의 형성 방법 또는 프린트 배선 기판에 배선 패턴을 형성하는 습식 에칭법 등과 비교하여, 고정밀도의 수동 소자의 형성이 가능함과 함께, 소자 사이즈를 그 면적의 1/100 정도까지 축소하는 것이 가능하다. 이들 고주파 모듈 장치(130, 140)에서는, 베이스 기판(131, 141)에 Si 기판이나 유리 기판을 이용함으로써, 수동 소자의 사용 한계 주파수를 20㎓ 이상까지 높이는 것이 가능하다.
그런데, 이들 고주파 모듈 장치(130, 140)에서는, 상술한 바와 같은 베이스 기판(131, 141) 위에 형성한 배선층(134, 143)을 개재하여 고주파 신호계의 패턴 형성과, 전원이나 접지의 공급 배선 또는 제어계 신호 배선이 행해진다. 이 때문에, 고주파 모듈 장치(130, 140)에서는, 각 배선간에 전기적 간섭이 발생함과 함께, 배선층을 다층으로 형성함에 따른 비용 상승이나, 배선의 설치에 의한 대형화의 문제가 발생하는 경우가 있다.
이들 고주파 모듈 장치(130, 140)에서는, 베이스 기판(131, 141)에 비교적 고가의 Si 기판이나 유리 기판이 이용됨으로써, 비용이 상승하는 문제도 있다.
이들 고주파 모듈 장치(130, 140)는 도 6에 도시한 바와 같이, 소위 1칩 부품으로서 마더 기판(150)의 주면에 실장된다. 여기서는, 고주파 모듈 장치(130)를 도 6에 예를 들어 설명한다.
마더 기판(150)에는, 한쪽의 면 위에 고주파 모듈 장치(130)가 실장되어 있음과 함께, 고주파 모듈 장치(130) 전체를 피복하는 절연 수지 등으로 이루어지는 실드 커버(151)도 실장되어 있다. 또한, 마더 기판(150)의 표리의 양면에는, 패턴 배선이나 입출력 단자부 등이 각각 형성되어 있음과 함께, 고주파 모듈 장치(130)의 탑재 영역의 주위에 다수의 랜드부(152)가 형성되어 있다.
마더 기판(150) 위에 고주파 모듈 장치(130)를 실장하는 경우, 고주파 모듈 장치(130)의 배선층(134)과 랜드부(152)를 와이어 본딩법에 의한 와이어(153)로 전기적으로 접속하고, 고주파 모듈 장치(130)에 전원 공급이나 신호의 송수신을 행하도록 시킨다. 또, 고주파 모듈 장치(140)에 대해서도, 마찬가지로 하여 마더 기판(150)에 실장된다.
마더 기판(150)에 실장된 고주파 모듈 장치(130)에서는, 수동 소자층(133)이 베이스 기판(131)을 개재하여 마더 기판(150) 위에 배치됨으로써 두께 방향으로 대형화하는 문제가 있었다.
또한, 마더 기판(150)에 실장된 고주파 모듈 장치(130)에서는, 베이스 기판(131) 내에 배선 구조를 형성하는 것이 곤란하고, 그 주위에 전원을 공급하는 랜드부(152)가 다수 배치되기 때문에 면 방향으로 대형화하는 문제도 있다.
이러한 문제를 해결하는 수단으로서, 도 7에 도시한 바와 같은 고주파 모듈 장치(160) 등이 제안되어 있다(일본 특개2002-94247호 공보 참조).
상기 고주파 모듈 장치(160)는, 유기 배선 기판 등으로 이루어지는 베이스 기판(161) 주면에 평탄화 처리가 실시되어, 고도로 평탄화된 베이스 기판(161) 주면에 박막 형성 기술 등에 의해 수동 소자 등을 갖는 고주파 소자층부(162)가 형성된 구성으로 되어 있다.
이러한 구성의 고주파 모듈 장치(160)에서는, 고주파 소자층부(162)에 대한 전기나 신호의 공급을, 상술한 고주파 모듈 장치(150)의 경우의 와이어(153) 등을 이용하지 않고 유기 배선 기판인 베이스 기판(161)으로 행할 수 있기 때문에, 고도로 규제된 전원 공급을 행할 수 있다. 또한, 이 고주파 모듈 장치(160)에서는, 베이스 기판(161)이 유기 배선 기판이기 때문에, 베이스 기판에 Si 기판이나 유리 기판을 이용한 경우와 비교하여 비용 절감을 도모할 수 있다.
상술한 고주파 모듈 장치(160)에서는, 베이스 기판(161) 중 하나의 면에 고주파 소자층부(162)가 순차적으로 적층 형성되어 있고, 제조 비용이 고가인 고주파 소자층부(162)가 베이스 기판(161)의 주면 전체에 형성되기 때문에, 또 다른 소형화, 저비용화를 도모하는 것은 곤란하다.
<발명의 개시>
본 발명의 목적은, 상술한 바와 같은 종래의 기술이 갖는 문제점을 해소할 수 있는 신규의 고주파 모듈 장치를 제조할 수 있는 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은, 수동 소자나 배선부를 정밀하게 형성하는 것을 가능하게 하는 고주파 모듈 장치의 제조 방법을 제공하는데 있다.
본 발명의 또 다른 목적은, 소형화, 저가격화를 도모한 고주파 모듈 장치를 제조할 수 있는 제조 방법을 제공하는데 있다.
본 발명에 따른 고주파 모듈 장치의 제조 방법은, 더미 기판의 평탄화된 하나의 면에, 일부에 수동 소자가 형성된 배선층과, 절연층을 갖는 단위 배선층이, 서로의 배선층이 전기적으로 층간 접속되도록 복수 적층 형성되고, 단위 배선층의 최상층의 주면으로부터 배선층을 노출하는 고주파 회로부를 형성하는 회로부 형성 공정과, 접속부가 형성된 베이스 기판의 주면에, 접속부와 단위 배선층의 최상층의 주면에서 노출되는 배선층을 접합시키도록 고주파 회로부를 실장하는 실장 공정과, 베이스 기판의 주면에 실장된 고주파 회로부로부터, 더미 기판을 제거하는 제거 공정을 포함한다.
본 발명에 따른 제조 방법에서는, 더미 기판의 평탄화된 하나의 면에 단위 배선층이 복수 적층 형성된 고주파 회로부를, 단위 배선층의 최상층의 면에서 노출되는 배선층과 베이스 기판의 하나의 면에 형성된 접속부를 접합시키도록 베이스 기판의 하나의 면에 실장시킨 후에, 더미 기판을 고주파 회로부로부터 제거함으로써 베이스 기판의 하나의 면의 소정의 범위에 고주파 회로부가 실장된 구성의 고주파 모듈 장치가 제조된다.
본 발명에 따른 고주파 모듈 장치의 제조 방법에서는, 더미 기판의 평탄화된 하나의 면에 고주파 회로부가 형성되기 때문에, 수동 소자를 갖는 배선층이 정밀하게 형성된 고주파 모듈 장치를 제조할 수 있다.
또한, 이 제조 방법에서는, 고정밀도로 형성되는 고주파 회로부의 필요한 부분만을 더미 기판의 하나의 면에 형성시킴으로써, 고주파 회로부의 필요한 부분만을 베이스 기판에 실장할 수 있기 때문에, 소형화, 저비용화가 도모되는 고주파 모듈 장치를 제조할 수 있다.
본 발명의 또 다른 목적, 본 발명에 의해 얻어지는 구체적인 이점은, 이하에서 도면을 참조하여 설명되는 실시예의 설명으로부터 한층 명백해질 것이다.
도 1은 슈퍼헤테로다인 방식에 의한 고주파 송수신 회로를 도시하는 블록 회로도.
도 2는 다이렉트 변환 방식에 의한 고주파 송수신 회로를 도시하는 블록 회로도.
도 3A 및 도 3B는 종래의 고주파 회로 기판에 구비되는 인덕터를 도시하는 도면으로서, 도 3A는 그 주요부 사시도, 도 3B는 그 주요부 종단면도.
도 4는 종래의 고주파 모듈 장치의 베이스 기판에 실리콘 기판을 이용한 구성을 도시하는 종단면도.
도 5는 고주파 모듈 장치의 베이스 기판에 유리 기판을 이용한 구성을 도시하는 종단면도.
도 6은 고주파 모듈 장치가 마더 기판에 실장된 상태를 도시하는 종단면도.
도 7은 고주파 모듈 장치의 베이스 기판에 유기 배선 기판을 이용한 구성을 도시하는 종단면도.
도 8은 본 발명을 적용한 고주파 모듈 장치의 제조 방법으로 제조되는 고주파 모듈 장치의 일례를 도시하는 단면도.
도 9는 본 발명에 따른 고주파 모듈 장치의 제조 방법을 설명하기 위한 도면으로서, 더미 기판을 도시하는 종단면도.
도 10은 더미 기판 위에 제1 절연층이 형성된 상태를 도시하는 종단면도.
도 11은 제1 절연층에 제1 배선 홈이 형성된 상태를 도시하는 종단면도.
도 12는 제1 절연층 위에 금속 도금층이 형성된 상태를 도시하는 종단면도.
도 13은 제1 단위 배선층이 형성된 상태를 도시하는 종단면도.
도 14는 제1 단위 배선층 위에 수전극부가 형성된 상태를 도시하는 종단면 도.
도 15는 제1 단위 배선층 위에 수동 소자부가 형성된 상태를 도시하는 종단면도.
도 16은 제1 단위 배선층 위에 제2 단위 배선층이 형성된 상태를 도시하는 종단면도.
도 17은 제2 단위 배선층 위에 수동 소자부가 형성된 상태를 도시하는 종단면도.
도 18은 더미 기판 위에 고주파 회로부가 형성된 상태를 도시하는 종단면도.
도 19는 고주파 회로부 위에 범프부가 형성된 상태를 도시하는 종단면도.
도 20은 베이스 기판에 고주파 회로부를 실장시킨 상태를 도시하는 종단면 도.
도 21은 본 발명 방법에 의해 제조된 고주파 모듈 장치를 도시하는 종단면도.
도 22는 본 발명 방법에 의해 제조된 고주파 모듈 장치에 기능성 소자를 실장하는 공정을 설명하기 위한 도면으로서, 고주파 회로부 위에 베이스부가 형성된 상태를 도시하는 종단면도.
도 23은 고주파 모듈 장치에 기능성 소자를 실장하는 공정을 설명하기 위한 도면으로서, 고주파 회로부 위에 기능성 소자가 실장된 상태를 도시하는 종단면도.
도 24는 고주파 모듈 장치에 기능성 소자를 실장하는 공정을 설명하기 위한 도면으로서, 기능성 소자를 피복하는 수지층이 형성된 상태를 도시하는 종단면도.
도 25는 고주파 모듈 장치에 기능성 소자를 실장하는 공정을 설명하기 위한 도면으로서, 기능성 소자 및 수지층에 연마 처리가 실시된 상태를 도시하는 종단면도.
도 26은 고주파 모듈 장치에 실드 커버 및 열전도성 수지재가 부착된 상태를 도시하는 종단면도.
도 27은 고주파 모듈 장치의 베이스 기판의 내부에 냉각용 비아가 형성된 상태를 도시하는 종단면도.
도 28은 고주파 모듈 장치의 베이스 기판의 내부에 메탈 코어를 구비한 상태를 도시하는 종단면도.
<발명을 실시하기 위한 최량의 형태>
이하, 본 발명에 따른 고주파 모듈 장치의 제조 방법을 도면을 참조하여 설명한다.
우선, 본 발명에 따른 제조 방법에 의해 제조되는 고주파 모듈 장치를 도 8을 참조하여 설명한다.
도 8에 도시하는 고주파 모듈 장치(1)는, 휴대 통신 단말 기기 등에 구비된 송수신부에서 슈퍼헤테로다인 방식이나 다이렉트 변환 방식 등에 의해 고주파 신호의 교환 처리 등을 행하는 고주파 회로를 구성하고 있다.
이 고주파 모듈 장치(1)는 고주파 회로부(2)가 구성된 고주파 회로 기판이 베이스 기판(3)에 예를 들면 땜납 등에 의한 범프부(4)로 전기적으로 접속되어 실장된 구성으로 되어 있다. 이 고주파 회로부(2)는, 제1 단위 배선층(5)의 하나의 면의 하방에 제2 단위 배선층(6)이 형성되고, 제2 단위 배선층(6)의 하나의 면의 하방에 제3 단위 배선층(7)이 형성되어 있다. 이들 제1 단위 배선층(5)∼제3 단위 배선층(7)은 각각 절연층과 패턴 배선에 의해 구성되어 있다.
고주파 회로부(2)는 제1 단위 배선층(5)∼제3 단위 배선층(7)이 전층을 관통하거나 또는 상하층을 관통하는 비아(8)에 의해 전기적으로 층간 접속되어 있다. 고주파 회로부(2)는 제1 단위 배선층(5)∼제3 단위 배선층(7)에서의 하나의 면이 기계적 화학적 연마법(CMP : Chmical-Mechanical Polishing)에 의해 평탄화 처리가 실시되어 있고, 예를 들면 제1 단위 배선층(5)의 비아(8)와 제2 단위 배선층(6)의 비아(8)가 중첩되도록 형성시키는 비아-온-비아(Via-on-Via) 구조가 가능하게 되어 있다. 고주파 회로부(2)는, 제1 단위 배선층(5)∼제3 단위 배선층(7)에서의 하나의 면이 평탄화되어 있기 때문에, 상층의 각 단위 배선층의 패턴 배선을 정밀하게 형성하는 것이 가능하게 된다.
고주파 회로부(2)는 베이스 기판(3)과 마주 대하는 하나의 면(이하, 접속면으로 기재함 : 2a)과는 반대측의 다른 면(2b)에, 예를 들면 반도체 칩이나 LSI(Large-scale Integrated Circuit) 칩 등의 기능성 소자(9), 또는 도시하지 않은 표면 실장 부품이, 플립 칩 본딩법 등으로 형성된 소자용 범프부(10)에 의해 제1 단위 배선층(5)의 패턴 배선과 전기적으로 접속되어 있다.
고주파 회로부(2)는, 제1 단위 배선층(5)의 하나의 면 위에, 기능성 소자(9)의 주위를 매립하도록 수지층(11)이 형성되고, 이들 기능성 소자(9)와 수지층(11)에 연마 처리가 실시되는 것에 의해 전체의 박형화가 도모되고 있다.
고주파 회로부(2)는, 제1 단위 배선층(5)∼제3 단위 배선층(7)에서의 패턴 배선의 소정의 위치에 캐패시터(12), 레지스터(13), 인덕터(14)의 수동 소자가 형성되어 있다. 캐패시터(12)는, 예를 들면 디커플링 캐패시터나 DC 컷트용 캐패시터이고, 탄탈 옥사이드(TaO)막에 의해 박막 형성되어 있다. 레지스터(13)는, 예를 들면 종단 저항용 저항체로서, 질화 탄탈(TaN)막에 의해 박막 형성되어 있다.
고주파 회로부(2)에서는, 상술한 바와 같이, 제1 단위 배선층(5)∼제3 단위 배선층(7)의 각 면이 평탄화되어 있기 때문에, 이러한 수동 소자를 정밀하게 형성할 수 있다. 이와 같이, 고주파 회로부(2)에서는, 반도체 칩 등을 이용하지 않고, 수동 소자로서 캐패시터(12) 등이 각 단위 배선층 내에 정밀하게 박막 형성되어 있기 때문에 소형이면서 고성능의 수동 소자를 탑재하게 된다.
고주파 회로부(2)는, 상세한 내용은 후술하겠지만, 제1 단위 배선층(5)∼제3 단위 배선층(7)이 평탄한 면을 갖는 더미 기판(30) 위에 박리층(31)을 개재하여 순차적으로 적층 형성되고, 더미 기판(30) 및 박리층(31)이 제거됨으로써 형성된다. 이 때문에, 고주파 회로부(2)에서는, 더미 기판(30) 위에 필요한 부분만을 형성할 수 있다. 이 고주파 회로부(2)는, 예를 들면 유리 기판이나 Si 기판 등의 베이스 기판을 이용하지 않는 구성으로 되어 있기 때문에, 종래와 비교하여 비용을 대폭 절감할 수 있다.
한편, 베이스 기판(3)은, 복수의 배선층(15)이 각 층간에 절연층(16)을 개재하여 구성되어 있고, 복수의 배선층(15)은 전층을 관통 또는 복수층을 관통하는 비아홀(17)에 의해 층간 접속되어 있다. 베이스 기판(3)은, 그 표리의 각 면에 입출력 단자부(18)가 복수 구비되어 있고, 이들 입출력 단자부(18)가 예를 들면 외부 전원에 대한 접속 단자나, 고주파 회로부(2)를 실장할 때의 범프부(4)의 베이스로서 기능한다. 베이스 기판(3)에서는, 복수의 배선층(15)이, 입출력 단자부(18)로부터 공급된 전력, 컨트롤 신호, 고주파 신호 등을 고주파 회로부(2)에 전달시키는 배선으로서 기능함과 함께, 접지부(접지 전극 : 19)로서도 기능한다.
베이스 기판(3)에서는, 절연층(16)의 재료로서 저유전율이고 Tanδ이 낮은, 즉 고주파 특성이 우수한 재료, 예를 들면 폴리페닐렌에테르(PPE), 비스말레이드트리아딘(BT-resin), 폴리테트라플루오로에틸렌, 폴리이미드, 액정 폴리머(LCP), 폴리노르보넨(PNB), 페놀 수지, 폴리올레핀 수지 등의 유기 재료, 세라믹 등의 무기 재료, 또는 유리 에폭시 등의 유기 재료와 무기 재료의 혼합체 등이 이용된다. 또, 베이스 기판(3)은, 일반적인 다층 배선 기판 제조 공정을 거치는 것에 의해 제조된다.
이어서, 상술한 고주파 모듈 장치(1)의 제조 방법에 대하여 설명한다. 고주파 모듈 장치(1)는, 우선 고주파 회로부(2)를 제작한다. 고주파 회로부(2)를 형성할 때는, 도 9에 도시한 바와 같이, 하나의 면(30a) 위에 박리층(31)이 성막된 더미 기판(30)을 준비한다. 더미 기판(30)에는, 높은 내열성을 갖고, 그 주면이 고도로 평탄화되어 있는 예를 들면 유리 기판이나, 석영 기판이나, Si 기판 등을 이용한다. 박리층(31)은, 예를 들면 스퍼터링법이나 화학 증착(CVD : Chemical Vapor Deposition)법 등의 박막 형성 기술에 의해 더미 기판(30)의 주면(30a) 위의 전면에 걸쳐 1000Å 정도의 균일한 두께로 성막된 구리나 알루미늄 등의 금속막(31a)과, 이 금속막(31a) 위에 스핀 코팅법 등으로 전면에 걸쳐 1㎛∼2㎛ 정도의 두께로 성막된 폴리이미드 수지 등의 수지막(31b)으로 구성되어 있다.
이어서, 박리층(31) 위에는, 도 10에 도시한 바와 같이, 제1 절연층(32)이 균일한 두께로 형성된다. 제1 절연층(32)은, 종래의 배선 기판 제조 공정에서 일반적으로 알려진 절연성 유전 재료를 이용하여 성막 형성된다. 제1 절연층(32)에는, 저유전율이고 Tanδ이 낮은, 즉 고주파 특성이 우수한, 예를 들면 폴리페닐렌에테르(PPE), 비스말레이드트리아딘(BT-resin), 액정 폴리머(LCP), 폴리노르보넨(PNB), 비스말레이드트리아딘(BT-수지), 폴리이미드, 벤조시클로부텐(BCB), 에폭시 수지, 아크릴계 수지 등의 절연성 유전 재료가 이용된다. 제1 절연층(32)은, 절연성 유전 재료가 예를 들면 스핀 코팅법, 커튼 코팅법, 롤-코팅법, 딥 코팅법 등에 의해 박리층(31) 위에 도포됨으로써 성막 형성된다.
이어서, 제1 절연층(32)에는, 소정의 위치에 비아(8)가 되는 개구부(32a)가 패터닝 처리에 의해 형성된다. 개구부(32a)는, 제1 절연층(32)에 패터닝 처리가 실시되는 것에 의해 형성된다. 개구부(32a)는, 제1 절연층(32)에 감광성의 절연성 유전 재료를 이용한 경우, 포토리소그래프 기술에 의한 패터닝 처리가 실시됨으로써 형성된다. 또한, 개구부(32a)는, 제1 절연층(32)에 비감광성의 절연성 유전 재료를 이용한 경우, 포토레지스트나 알루미늄 등의 마스크를 이용하여 드라이 에칭이나 레이저 가공 등에 의해 패터닝 처리가 실시된다.
이어서, 제1 절연층(32)에는, 도 11에 도시한 바와 같이, 에칭 처리가 실시되어 제1 배선 홈(33)이 형성된다. 제1 배선 홈(33)은, 제1 절연층(32) 위에 제1 배선 홈(33)의 패턴에 대응한 개구부를 갖는 에칭 마스크가 형성되고, 제1 절연층(32)의 에칭 마스크 이외의 영역에 예를 들면 산소 플라즈마에 의한 반응성 이온 에칭법(RIE : Reactive Ion Etching) 등의 드라이 에칭 처리가 실시된 후에, 에칭 마스크가 제거됨으로써 형성된다.
이어서, 제1 배선 홈(33)이 형성된 제1 절연층(32) 위에는, 도 12에 도시한 바와 같이, 금속 도금 처리가 실시되는 것에 의해, 금속 도금층(34)이 형성된다. 금속 도금층(34)은, 예를 들면 구리 등, 도전성이 높은 금속에 의해 형성되어 있다. 금속 도금 처리는, 전해 도금 또는 무전해 도금의 어느 하나를 이용해도 되며, 제1 절연층(32)의 제1 배선 홈(33)이 형성되어 있는 주면 전면 및 개구부(32a)를 금속 도금층(34)이 매립하여, 금속 도금층(34)의 가장 두꺼운 부분이 제1 절연층(32)의 가장 두꺼운 부분보다도 두꺼워지도록 실시된다. 금속 도금 처리는, 전해 도금에 의해 금속 도금층(34)을 형성하는 경우에, 박리층(31)의 금속막(31a)이 전압 인가 전극으로서 기능하게 된다.
이어서, 제1 절연층(32)의 주면에는, 도 13에 도시한 바와 같이, 제1 절연층(32)이 노출될 때까지 금속 도금층(34)에 평탄화 처리가 실시됨으로써 제1 패턴 배선(35)이 형성된다. 이에 의해, 박리층(31) 위에는, 제1 절연층(32)과 제1 패턴 배선(35)에 의해 구성되고, 평탄화 처리에 의해 고도로 평탄화된 주면(5a)을 갖는 제1 단위 배선층(5)이 형성된다. 평탄화 처리는, 재질이 상이한 제1 절연층(32)과 금속 도금층(34)을 동시에 연마하기 때문에, 기계적 화학적 연마법(CMP : Chemical-Mechanical Polishing)이 이용된다. 이 CMP법은, 구리 등의 금속으로 이루어지는 금속 도금층(34)의 연마 레이트가 커지도록 재료에 선택성을 갖는 연마를 실시하는 것이 가능하여 연마면을 고정밀도로 평탄화시킨다.
이 제1 단위 배선층(5)에서는, 제1 절연층(32)에 감광성의 절연성 유전 재료를 이용한 경우, 제1 절연층(32)이 고정밀도로 평탄화되어 있는 더미 기판(30)의 주면(30a) 위에 형성되어 제1 절연층(32)의 두께에 변동이 없기 때문에, 포토리소그래프 처리에 의한 패터닝상의 초점의 편차가 억제되어 제1 패턴 배선(35)이나 비아(8)를 정밀하게 형성시키는 것이 가능하게 된다.
이와 같이 하여 형성된 제1 단위 배선층(5)은, 제1 절연층(32)에 제1 패턴 배선(35)이 매립된 상태에서 형성되고, 그 주면(5a)이 CMP법에 의한 평탄화 처리에 의해 고정밀도로 평탄화되어 있음과 함께, 비아(8)도 일괄적으로 형성되어 있다. 이 비아(8)는, 제1 단위 배선층(5)의 주면(5a)에 노출되어 있는 단부도 고정밀도로 평탄화되어 있기 때문에, 그 상방에 후술하는 공정에서 형성되는 제2 단위 배선층(6)과의 전기적인 접속을 비아(8)끼리, 즉 상술한 비아-온-비아(Via-on-Via) 구조로 하는 것이 가능하게 된다. 이 비아-온-비아 구조는, 각 단위 배선층끼리의 전기적인 접속을 최단으로 행할 수 있음과 함께, 고주파 회로부(2)의 소면적화도 도모하는 것이 가능하게 된다.
이어서, 제1 단위 배선층(5)의 하나의 면(5a) 위에는, 도 14에 도시한 바와 같이, 수동 소자부로서 캐패시터(12)의 하부 전극이나, 레지스터(13)의 수전극이 되는 수전극부(36)가 형성된다. 이 수전극부(36)를 형성할 때는, 비아(8)를 갖는 제1 단위 배선층(5)의 주면(5a) 위에 예를 들면 티탄 등의 금속으로 이루어지는 제1 금속막을 표면 전면에 걸쳐 200Å 정도의 두께로 스퍼터링법이나 증착법 등을 이용하여 성막한다. 이어서, 이 금속막의 표면 전면에 걸쳐 예를 들면 Cu, Al, Au, Pt 등의 금속으로 이루어지는 제2 금속막을 2000Å 정도의 두께로 성막한다.
이어서, 제2 금속막에는, 그 주면 위에 수전극부(36)가 형성되는 영역에 마스크를 형성하고, 마스킹되어 있지 않은 영역에 에칭 처리가 실시된다. 이 에칭 처리는, 예를 들면 질산, 황산, 아세트산 등을 소정의 비율로 혼합한 혼합산을 에칭제로 하는 웨트 에칭에 의해 행해진다. 이 에칭 처리에서는, 혼합산으로 이루어지는 에칭제의 부식성이 티탄 금속에 비하여 작기 때문에, 제1 금속막이 노출될 때까지 행함으로써, 마스킹되어 있지 않은 제2 금속막만을 부식할 수 있다.
이어서, 마스킹되어 있지 않은 제1 금속막에는, 에칭 처리가 실시된다. 이 에칭 처리는, 예를 들면 불산암모늄과 1수소 2불화 암모늄 등을 소정의 비율로 혼합한 혼합산을 에칭제로 하는 웨트 에칭이나, CF4 플라즈마 등에 의한 플라즈마 에칭 등에 의해 행해진다. 이 에칭 처리에서는, 에칭제나 CF4 플라즈마에서의 부식성이 티탄 금속 이외의 금속에 비하여 작기 때문에, 제1 금속막만을 부식할 수 있다. 이와 같이 하여, 제1 단위 배선층(5) 위에는 제1 금속막 및 제2 금속막으로 구성되는 수전극부(36)가 형성된다.
이어서, 도 15에 도시한 바와 같이, 수전극부(36)와 접속되도록 수동 소자부로서 캐패시터(12)와 레지스터(13)가 형성된다. 이들의 수동 소자부를 형성할 때는, 우선 제1 단위 배선층(5)의 하나의 면(5a)의 전면에 수전극부(36)를 피복하도록 질화 탄탈(TaN)막을 성막한다. 이 TaN막은, 양극 산화함으로써 캐패시터(12)가 되는 산화 탄탈(TaO) 유전체막의 베이스막이다. 이 TaN막의 성막 방법은, 예를 들면 2000Å 정도의 두께로 성막이 가능한 스퍼터링법 등이 바람직하다.
이어서, TaN층 위에는, 캐패시터(12) 및 레지스터(13)가 형성되는 부분만을 양극 산화시키기 위한 마스크가 형성된다. 이에 의해, TaN층 위에는, 마스크의 개구부로부터 외방에 면하는 부분만이 양극 산화된다. 이어서, 마스크의 개구부 a로부터 외방을 면하는 TaN 층에는, 양극 산화 처리가 실시된다. 이 양극 산화 처리는, 예를 들면 붕산화암모늄 등의 전해액 속에서 TaN이 양극으로 되도록 50∼200V의 전압이 인가됨으로써, TaN층이 산화되어, TaO층을 형성시킨다. 또, TaO층은, TaN층에 인가되는 전압을 조절함으로써 원하는 두께로 형성시키는 것이 가능하게 된다.
이어서, 양극 산화 처리가 실시된 TaN층 위에 형성된 마스크를 제거한다. 이에 의해, TaN 층의 표면이 선택적으로 산화된 TaO 층을 캐패시터(12)의 유전체 재료로 할 수 있다. 이어서, TaO층에는, 캐패시터(12) 및 레지스터(13)의 형성 부위를 레지스트 등으로 마스크한 상태에서 드라이 에칭 등을 실시하고, 마스크를 제거함으로써 캐패시터(12) 및 레지스터(13)의 유전체막(37)이 동시에 형성된다. 이와 같이 하여, 제1 단위 배선층(5) 위에는 캐패시터(12) 및 레지스터(13)의 수동 소자부가 형성된다. 이들 수동 소자부에서는, 고정밀도로 평탄화되어 있는 제1 단위 배선층(5)의 주면(5a) 위에 형성되어 있기 때문에, 정밀하게 형성할 수 있어, 고주파 특성의 향상을 도모하는 것이 가능하다. 또, 캐패시터(12)는, 유전체막(37)에 예를 들면 BST(Ba, SR, Ti, O)막이나 STO(Sr, Ti, O)막 등을 이용하여 형성되어도 된다.
이어서, 캐패시터(12) 위에는, 상부 전극부(38)가 성막된다. 이 상부 전극부(38)는, 예를 들면 Al, Cu, Pt, Au 등의 금속막이 밀착성을 향상시키기 위한 Cr, Ni, Ti 등의 기초층을 개재하여 성막되어 있다. 상부 전극부(38)는, 금속막에 Al, Cu를 이용한 경우, 제1 단위 배선층(5) 위에 수동체부를 피복하도록 스퍼터링법 등에 의해 2000Å 정도의 두께로 성막된 후에, 마스킹 및 에칭 등에 의해 소정의 패턴 형상으로 성막된다.
이어서, 제1 단위 배선층(5) 위에는, 도 16에 도시한 바와 같이, 그 하나의 면(5a) 위에 형성된 수동 소자부를 피복하도록 제2 단위 배선층(6)이 적층 형성된다. 이 제2 단위 배선층(6)은, 제1 단위 배선층과 마찬가지의 재료를 이용함과 함께 마찬가지의 공정을 거치는 것에 의해 형성된다. 제2 단위 배선층(6)은, 제2 절연층(39)과 제2 패턴 배선(40)에 의해 구성되어 있다. 제2 단위 배선층(6)에서는, 제2 절연층(39)에 감광성의 절연성 유전 재료를 이용한 경우, 제2 절연층(39)이 고정밀도로 평탄화된 제1 단위 배선층(5) 위에 형성되어 제2 절연층(39)의 두께에 변동이 없기 때문에, 포토리소그래프 처리에 의한 패터닝상의 초점의 편차가 억제되어 제2 패턴 배선(40)이나 비아(8)를 정밀하게 형성시킬 수 있다.
제2 단위 배선층(6)은, 고정밀도로 평탄화되어 있는 제1 단위 배선층(5)의 하나의 면(5a) 위에 형성되어 있기 때문에, 제2 패턴 배선(40)이 정밀하게 형성되어 있다. 제2 단위 배선층(6)의 패턴 배선(40)에 면하는 하나의 면(6a)은, 상술한 CMP법에 의한 평탄화 처리가 실시되어 있고, 제1 단위 배선층(5)의 하나의 면(5a)과 마찬가지로 고정밀도로 평탄화되어 있다.
이어서, 제2 단위 배선층(6)의 하나의 면(6a) 위에는, 도 17에 도시한 바와 같이, 수동 소자부로서 캐패시터(41)가 형성된다. 이 캐패시터(41)는, 제1 단위 배선층(5)의 하나의 면(5a) 위에 형성시킨 캐패시터(12)와 마찬가지의 형성 공정을 거치는 것에 의해 형성된다. 캐패시터(41)도, 고정밀도로 평탄화되어 있는 제2 단위 배선층(6)의 주면(6a) 위에 형성되어 있기 때문에, 정밀하게 형성되어 고주파 특성의 향상이 도모되고 있다.
이어서, 제2 단위 배선층(6)의 주면(6a) 위에는, 도 18에 도시한 바와 같이, 제1 단위 배선층(5)을 형성하는 것과 마찬가지의 수순으로, 제3 절연층(42)과 제3 패턴 배선(43)으로 이루어지는 제3 단위 배선층(7)을 형성시킨다. 이 제3 단위 배선층(7)은, 고정밀도로 평탄화되어 있는 제2 단위 배선층(6)의 하나의 면(6a) 위에 성막되기 때문에, 제3 패턴 배선(43)이나 비아(8)가 정밀하게 형성되게 된다. 또한, 제3 단위 배선층(7)에서는, 제3 패턴 배선(43)의 일부에 인덕터(14)가 정밀하게 패턴 형성되어 있다.
이상과 같이 하여, 최상층의 면인 베이스 기판(3)에 대한 접속면(2a)이 고정밀도로 평탄화된 고주파 회로부(2)가 제작된다. 이와 같이 하여 제작되는 고주파 회로부(2)에서는, 더미 기판(30)의 하나의 면(30a) 위에 고정밀한 패턴 배선을 갖는 각 단위 배선층의 필요한 부분만을 형성할 수 있기 때문에, 소형화, 저비용화를 도모할 수 있다.
또, 이 고주파 회로부(2)에서는, 단위 배선층을 3층 구조로 하고 있지만, 이 것에 한정되지는 않으며, 제1 단위 배선층(5)의 형성 공정을 반복하는 것에 의해 단위 배선층을 3층이상 갖는 구성으로 할 수 있다. 또한, 고주파 회로부(2)에서는, 각 단위 배선층의 패턴 배선을 절연층에 매립하도록 형성하고 있지만, 이것에 한정되지는 않으며, 예를 들면 세미애디티브법 등, 종래의 박막 형성 기술에 의해 패턴 배선을 형성시키는 것도 가능하다.
이어서, 고주파 회로부(2)에는, 도 19에 도시한 바와 같이, 접속면(2a)에 노출되어 있는 제3 패턴 배선(43)의 소정의 위치에 예를 들면 땜납 등에 의한 범프부(4)가 형성된다. 범프부(4)는, 베이스 기판(3)에 고주파 회로부(2)를 실장할 때의 전기적 접속부로서 기능하고, 예를 들면 전해 도금이나 무전해 도금 등에 의해 니켈/구리 도금층으로서 형성해도 된다. 고주파 회로부(2)에서는, 더미 기판(30)을 지지 기판으로 하고 있기 때문에 휘어짐이 없는 상태로 되어 있어서, 고정밀도로 평탄화된 접속면(2a)에 범프부(4)를 정밀하게 형성하는 것이 가능하게 된다.
이어서, 고주파 회로부(2)는, 도 20에 도시한 바와 같이, 접속면(2a)과 베이스 기판(3)이 대향하도록 반전시켜 베이스 기판(3) 위에, 다른 반도체 칩(44)과 함께 실장된다. 베이스 기판(3)은, 층 내에 접지부(19) 등을 구비하는 배선층(15)을 복수 갖고, 고주파 회로부(2) 등이 실장되는 하나의 면인 실장면(3a)에 레지스트 등에 의해 형성되는 보호층(45)으로부터 노출되는 입출력 단자부(18)가 형성되어 있다.
그리고, 고주파 회로부(2)는, 베이스 기판(3)의 실장면(3a)에서 노출되어 있는 입출력 단자부(18)에, 접속면(2a) 위에 형성된 범프부(4)를 통하여 전기적으로 접속됨으로써 베이스 기판(3)에 실장되어 있다. 구체적으로 설명하면, 범프부(4)와 입출력 단자부(18)가 마주 대하고 있는 상태의 고주파 회로부(2)와 베이스 기판(3)과의 사이에 언더필(46)이 충전되고, 예를 들면 땜납 리플로우조(槽) 등에서 가열됨으로써 입출력 단자부(18)와 범프부(4)가 전기적으로 접속되어, 고주파 회로부(2)가 베이스 기판(3)의 실장면(3a)에 실장된다.
이어서, 더미 기판(30)은, 도 21에 도시한 바와 같이, 고주파 회로부(2)로부터 박리층(31)과 함께 제거된다. 구체적으로 설명하면, 더미 기판(30) 및 박리층(31)을 고주파 회로부(2) 및 베이스 기판(3)마다 예를 들면 염산이나 질산 등의 산성 용액 속에 침지시킴으로써 산성 용액이 박리층(31)의 금속막(31a)을 약간 용해시키면서 금속막(31a)과 수지막(31b)과의 사이에 침입하고, 금속막(31a)과 수지막(31b)과의 사이에서 박리가 진행하여, 접속면(2a)과는 반대측의 다른 면(2b) 위에 수지막(31b)이 잔류한 상태에서 더미 기판(30)이 제거된다. 또한, 더미 기판(30)은, 예를 들면 레이저 제거 처리에 의해 고주파 회로부(2)로부터 제거되도록 해도 된다.
이어서, 고주파 회로부(2)의 다른 면(2b) 위에 잔류한 수지막(31b)은, 예를 들면 산소 플라즈마에 의한 드라이 에칭법 등에 의해 제거된다. 이에 의해, 고주파 회로부(2)의 다른 면(2b)에는, 비아(8)가 노출된다. 고주파 회로부(2)는, 마주 대한 더미 기판(30)의 주면(30a)이 고도로 평탄화되어 있기 때문에, 이 더미 기판(30)의 하나의 면(30a)과 마주 대하는 다른 면(2b)도 고도로 평탄화된다. 또, 더미 기판(30)은, 필요에 따라 재이용된다.
이와 같이 하여, 고주파 회로부(2)와 베이스 기판(3)으로 구성되는 고주파 모듈 장치(1)가 제조된다.
이상과 같이 하여 제조된 고주파 모듈 장치(1)는, 더미 기판(30)의 평탄화된 주면(30a) 위에 제1 단위 배선층(5)∼제3 단위 배선층(7)이 적층 형성된 고주파 회로부(2)를, 베이스 기판(3)의 실장면(3a)에, 고주파 회로부(2)의 접속면(2a)에서 노출되는 제3 패턴 배선(43)과 베이스 기판(3)의 실장면(3a)에서 노출되는 입출력 단자부(18)를 범프부(4)를 통하여 접속시키도록 하여 실장시킨 후에, 더미 기판(30)을 고주파 회로부(2)로부터 제거함으로써, 베이스 기판(3)의 실장면(3a)의 소정의 범위에 고주파 회로부(2)가 실장된 구성으로 되어 있다.
이 고주파 모듈 장치(1)에서는, 더미 기판(30)의 평탄화된 하나의 면(30a) 위에 고주파 회로부(2)가 형성되기 때문에, 캐패시터(12), 레지스터(13), 인덕터(14)와 같은 수동 소자나 패턴 배선 등을 정밀하게 형성시킬 수 있어서, 배선의 설치를 고정밀도로 하여 소면적화함과 함께 고주파 특성을 향상시킬 수 있다.
이 고주파 모듈 장치(1)에서는, 고정밀도의 패턴 배선을 갖는 고주파 회로부(2)를 더미 기판(30)의 주면(30a) 위에 필요한 부분만 형성시킴으로써, 고주파 회로부(2)의 필요한 부분만을 베이스 기판(3)의 실장면(3a) 위에 실장할 수 있기 때문에, 소형화, 저비용화를 도모할 수 있다.
이 고주파 모듈 장치(1)에서는, 고주파 회로부(2)에 대하여 전력, 컨트롤 신호, 고주파 신호 등을 고주파 회로부(2)에 전달시키는 배선이나 접지부(19)로서 기능하는 복수의 배선층(15)이 베이스 기판(3)의 내부에 형성되어 있고, 예를 들면 종래와 같은 베이스 기판의 실장면에서의 고주파 회로부 주위에 전원을 공급하기 위한 랜드나 와이어 등을 필요로 하지 않기 때문에, 한층 더 소면적화를 도모할 수 있다.
이 고주파 모듈 장치(1)에서는, 베이스 기판(3)측에 충분한 면적을 갖는 배선층(15)이나 접지부(19)가 형성되어 있기 때문에, 고도로 규제된 전력 공급을 고주파 회로부(2)에 행하는 것이 가능하다.
이 고주파 모듈 장치(1)에서는, 더미 기판(30)의 주면(30a) 위에 적층 형성된 고주파 회로부(2)를, 반전시켜 더미 기판(30)마다 베이스 기판(3)에 실장시키는 것에 의해, 정밀 부재인 고주파 회로부(2)의 취급이 용이하게 되어, 제조 시의 수율을 향상할 수 있다.
그리고, 이 고주파 모듈 장치(1)에는, 예를 들면 반도체 칩이나 LSI 칩 등의 기능성 소자(9)가 실장된다.
구체적으로 설명하면, 이 고주파 모듈 장치(1)에 기능성 소자(9)와 실장시킬 때는, 도 22에 도시한 바와 같이, 고주파 회로부(2)의 다른 면(2b)을 피복하는 레지스트층(47)이 형성된다. 이 레지스트층(47)에는, 예를 들면 솔더 레지스트나, 절연성 유전 재료 등을 이용한다. 이어서, 레지스트층(47)에는, 소정의 형상으로 패터닝된 마스크를 통하여 포토리소그래프 처리를 실시하는 것에 의해 소정의 위치에 비아(8)가 면하는 개구부(47a)가 형성된다. 이어서, 개구부(47a)로부터 노출되어 있는 비아(8)의 바로 위에는, 무전해 니켈/구리 도금이 실시되어, 소자용 범프부(10)의 베이스부(48)가 형성된다.
이어서, 고주파 모듈 장치(1)에서는, 도 23에 도시한 바와 같이, 고주파 회로부(2)의 다른 면(2b)의 상방에 예를 들면 반도체 칩이나 LSI 칩 등의 기능성 소자(9)가 실장된다. 이 기능성 소자(9)는, 플립 칩 본딩법에 의해 고주파 회로부(2)의 다른 면(2b) 위에 형성된 베이스부(48)에 소자용 범프부(10)를 통하여 전기적으로 접속되어 있다. 또, 기능성 소자(9)의 실장 방법은, 플립 칩 본딩법을 이용하는 것에 한정되지 않고, 예를 들면 TAB(Tape Automated Bonding)법이나 리드 빔 본딩법 등의 페이스 다운 실장법을 이용해도 된다.
이어서, 고주파 모듈 장치(1)에서는, 도 24에 도시한 바와 같이, 실장된 기능성 소자(9)를 피복하도록 수지층(11)이 형성된다. 수지층(11)은, 예를 들면 트랜스퍼 몰드법이나 인쇄법 등에 의해 기능성 소자(9)와 제1 단위 배선층(5)과의 사이에까지 수지가 충전되도록 고주파 회로부(2)의 다른 면(2b)의 전면에 걸쳐 형성되어 있다. 수지층(11)에는, 예를 들면 에폭시계 수지 등과 같이 열 경화에 의한 수지 자체의 수축율이 작은 수지를 이용한다. 이에 의해, 제1 단위 배선층(5)∼제3 단위 배선층(7)에서는, 수지층(11)이 열 경화할 때의 수축에 의해 휘어짐 등의 변형이 발생하는 것이 방지된다.
이어서, 기능성 소자(9) 및 수지층(11)에는, 도 25에 도시한 바와 같이, 연마 처리가 실시된다. 이 연마 처리는, 예를 들면 그라인더를 이용한 기계 연마법, 웨트에칭에 의한 화학 연마법 또는 이들의 연마법을 병용한 CMP법 등에 의해 행해지며, 수지층(11)과 함께, 그 기능에 지장이 발생하지 않을 두께까지 기능성 소자(9)를 연마한다. 이 연마 처리에서는, 베이스 기판(3)을 기능성 소자(9) 및 수지층(11)에 대한 지지 기판으로 하고, 기능성 소자(9)의 연마면 방향의 주위를 수지층(11)이 매립되어 기능성 소자(9)와 수지층(11)과의 사이에 단차가 발생하지 않도록 하여 연마하기 때문에, 기능성 소자(9)의 엣지 결함을 방지하는 것이 가능하다. 이상과 같이하여, 고주파 모듈 장치(1)에 기능성 소자(9)를 실장시킨다.
이 고주파 모듈 장치(1)에서는, 기능성 소자(9)가 고주파 회로부(2)의 다른 면(2b)에 실장되어도, 기능성 소자(9)와 수지층(11)에 연마 처리가 실시되는 것에 의해 전체의 박형화를 도모할 수 있다.
그리고, 이 고주파 모듈 장치(1)는, 도 26에 도시한 바와 같이, 베이스 기판(3)의 실장면(3a) 위에 범프부(4)를 개재하여 실장된 고주파 회로부(2), 반도체 칩(44)을 피복하도록, 전자 노이즈의 영향을 배제하기 위한 실드 커버(49)가 부착된 구성으로 되어 있다.
이 때문에, 고주파 모듈 장치(1)에서는, 고주파 회로부(2)나 반도체 칩(44)이 실드 커버(49)에 의해 피복되어 있기 때문에, 베이스 기판(3)의 실장면(3a) 위의 고주파 회로부(2)에서의 기능성 소자(9)나 반도체 칩(44)으로부터 발생한 열이 실드 커버(49) 내에 가득하여 고주파 특성에 악영향을 미치는 경우가 있다. 따라서, 고주파 모듈 장치(1)에는, 적절한 방열 구조를 형성하는 것이 바람직하다.
구체적으로 설명하면, 고주파 모듈 장치(1)는, 고주파 회로부(2)와 실드 커버(49)와의 사이에 열전도성 수지재(50)를 충전하여 방열 구조를 구성시키도록 하고 있다. 고주파 모듈 장치(1)에서는, 고주파 회로부(2)에 실장된 기능성 소자(9)로부터의 발열이 열전도성 수지재(50)를 통하여 실드 커버(49)로 전달되고, 이 실드 커버(49)가 방열부로 되기 때문에, 열이 실드 커버(49) 내부에 가득하여 고주파 특성에 악영향을 미치는 것이 방지된다. 또, 고주파 모듈 장치(1)에서는, 고주파 회로부(2)를 열전도성 수지재(50)와 실드 커버(49)로 유지함으로써, 기계적인 실장 강성의 향상도 도모된다.
도 27에 도시한 고주파 모듈 장치(60)는, 고주파 회로부(2)나 반도체 칩(44)으로부터 발생하는 열을 더 효율적으로 방열하도록 구성되어 있고, 상술한 열전도성 수지재(50) 외에 고주파 회로부(2)의 탑재 영역에 대응하여 베이스 기판(3)의 내부에 연통하는 다수의 냉각용 비아(61)가 형성되어 있다. 이들 냉각용 비아(61)는, 마더 기판부(3)의 비아홀(17)을 형성할 때와 마찬가지의 공정에 의해 형성된다.
이 고주파 모듈 장치(60)에서는, 고주파 회로부(2)의 기능성 소자(9)로부터 발생한 열이, 상술한 바와 같이 열전도성 수지재(50)를 통하여 실드 커버(49)로부터 방열됨과 함께, 냉각용 비아(61)를 통하여 베이스 기판(3)의 저면에 전달되어 외부로 방열된다. 고주파 모듈 장치(60)는, 고주파 회로부(2)와 베이스 기판(3)의 양자로부터 방열이 행해짐으로써 효율적인 방열이 행해지게 된다. 또, 고주파 모듈 장치(60)는, 냉각용 비아(61)에 의해서만 방열 구조를 구성하도록 해도 된다. 또, 고주파 모듈 장치(60)는, 예를 들면 베이스 기판(3)에 형성되는 배선층(15)의 두께를 예를 들면 50㎚ 정도로 두껍게 하여 형성한 것을 이용하도록 하고, 이 배선층(15)에 대하여 냉각용 비아(61)가 각각 접속되도록 함으로써 배선층(15)으로부터의 방열이 행해지도록 해도 된다.
도 28에 도시하는 고주파 모듈 장치(70)는, 베이스 기판(3)의 내부에 예를 들면 구리나 얼로이 등의 도전성이 양호한 메탈 코어(71)를 갖는 구성으로 되어 있다. 고주파 모듈 장치(70)는, 이 메탈 코어(71)에 대하여 상술한 다수의 냉각용 비아(61)가 각각 접속되도록 구성되어 있다. 고주파 모듈 장치(70)에서는, 냉각용 비아(61)를 통하여 메탈 코어(71)로부터의 방열도 행해져서, 상술한 방열용 열전도성 수지재(50)나 냉각용 비아(61)의 구성에 의해 더 효율적인 방열이 행해지게 되어 신뢰성의 향상이 도모된다.
또, 본 발명은, 상술한 예에 한정되는 것은 아니며, 첨부한 청구의 범위 및 그 주지를 이탈하지 않고, 여러가지 변경, 치환 또는 그 동등한 것을 행할 수 있는 것은 당업자에게 있어서 분명하다.
본 발명은, 더미 기판의 평탄화된 하나의 면에 고주파 회로부를 형성하는 것에 의해, 수동 소자를 갖는 배선층을 정밀하게 형성할 수 있으므로, 고밀도의 배선의 설치를 가능하게 하여 소면적화를 도모할 수 있음과 함께, 고주파 특성이 향상된 고주파 모듈 장치를 제조할 수 있다.
또한, 본 발명은, 고정밀도의 배선층을 갖는 고주파 회로부의 필요한 부분만을 더미 기판의 하나의 면 위에 형성함으로써, 고주파 회로부의 필요한 부분만을 베이스 기판에 실장할 수 있기 때문에, 소형화, 저비용화가 도모된 고주파 모듈 장치를 제조할 수 있다.
따라서, 본 발명에 따르면, 고주파 특성이 우수하고, 또한 소형화, 박형화, 저비용화가 도모된 고주파 회로로서 폭넓게 이용하는 것이 가능한 고주파 모듈 장치를 제조할 수 있다.

Claims (4)

  1. 더미 기판의 평탄화된 하나의 면에, 일부에 수동 소자가 형성된 배선층과, 절연층을 갖는 단위 배선층이, 서로의 상기 배선층이 전기적으로 층간 접속되도록 복수 적층 형성되고, 상기 단위 배선층의 최상층의 주면으로부터 상기 배선층을 노출하는 고주파 회로부를 형성하는 회로부 형성 공정과,
    접속부가 형성된 베이스 기판의 하나의 면에, 해당 접속부와 상기 단위 배선층의 최상층의 주면에서 노출되는 상기 배선층을 접합시키도록 상기 고주파 회로부를 실장하는 실장 공정과,
    상기 베이스 기판의 하나의 면에 실장된 상기 고주파 회로부로부터, 상기 더미 기판을 제거하는 제거 공정
    을 포함하는 것을 특징으로 하는 고주파 모듈 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 회로부 형성 공정에 있어서, 상기 단위 배선층이 갖는 상기 수동 소자로서 인덕터, 레지스터, 캐패시터 중 어느 한 종 이상을 형성하는 것을 특징으로 하는 고주파 모듈 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 회로부 형성 공정에 있어서, 상기 고주파 회로부에 있어서의 복수의 상기 단위 배선층의 주면을 기계적 화학적 연마에 의해 각각 평탄화하는 평탄화 처리를 행하는 것을 특징으로 하는 고주파 모듈 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 제거 공정 후에, 상기 더미 기판이 제거됨으로써 노출된 상기 고주파 회로부의 최상층의 주면과는 반대측의 주면에, 반도체 칩을 실장하는 것을 특징으로 하는 고주파 모듈 장치의 제조 방법.
KR1020047008152A 2002-09-30 2003-09-03 고주파 모듈 장치의 제조 방법 KR101010126B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00286837 2002-09-30
JP2002286837A JP3925378B2 (ja) 2002-09-30 2002-09-30 高周波モジュール装置の製造方法。

Publications (2)

Publication Number Publication Date
KR20050074895A true KR20050074895A (ko) 2005-07-19
KR101010126B1 KR101010126B1 (ko) 2011-01-24

Family

ID=32063582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047008152A KR101010126B1 (ko) 2002-09-30 2003-09-03 고주파 모듈 장치의 제조 방법

Country Status (5)

Country Link
US (2) US7183135B2 (ko)
JP (1) JP3925378B2 (ko)
KR (1) KR101010126B1 (ko)
TW (1) TWI227608B (ko)
WO (1) WO2004032229A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101499948B1 (ko) * 2007-07-23 2015-03-09 엘지이노텍 주식회사 집적 통신 모듈

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003087007A (ja) * 2001-09-13 2003-03-20 Sony Corp 高周波モジュール基板装置
JP4318417B2 (ja) * 2001-10-05 2009-08-26 ソニー株式会社 高周波モジュール基板装置
JP3925378B2 (ja) * 2002-09-30 2007-06-06 ソニー株式会社 高周波モジュール装置の製造方法。
US20040155382A1 (en) * 2002-12-03 2004-08-12 Dai Huang Manufacture of carbon/carbon composites by hot pressing
US20050112842A1 (en) * 2003-11-24 2005-05-26 Kang Jung S. Integrating passive components on spacer in stacked dies
JP4541800B2 (ja) * 2004-08-20 2010-09-08 ルネサスエレクトロニクス株式会社 インダクタを備えた半導体装置
JP2006080333A (ja) * 2004-09-10 2006-03-23 Toshiba Corp 半導体装置
JP4185499B2 (ja) 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
JP4595593B2 (ja) * 2005-03-08 2010-12-08 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板
JP4916715B2 (ja) * 2005-12-21 2012-04-18 富士通株式会社 電子部品
JP2008091638A (ja) 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
US7934977B2 (en) * 2007-03-09 2011-05-03 Flow International Corporation Fluid system and method for thin kerf cutting and in-situ recycling
KR100957787B1 (ko) * 2008-03-24 2010-05-12 삼성전기주식회사 다층 기판 제조 방법 및 다층 기판
TWI394248B (zh) * 2008-05-22 2013-04-21 Unimicron Technology Corp 封裝基板之製法
JP5578797B2 (ja) * 2009-03-13 2014-08-27 ルネサスエレクトロニクス株式会社 半導体装置
US8349648B2 (en) * 2010-06-15 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming RF FEM with IC filter and IPD filter over substrate
US8867219B2 (en) 2011-01-14 2014-10-21 Harris Corporation Method of transferring and electrically joining a high density multilevel thin film to a circuitized and flexible organic substrate and associated devices
US8551882B2 (en) * 2011-06-14 2013-10-08 Nxp B.V. Back-side contact formation
US9209106B2 (en) 2012-06-21 2015-12-08 Ati Technologies Ulc Thermal management circuit board for stacked semiconductor chip device
US20140091440A1 (en) * 2012-09-29 2014-04-03 Vijay K. Nair System in package with embedded rf die in coreless substrate
JP6160308B2 (ja) 2013-07-02 2017-07-12 富士通株式会社 積層基板
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
JP6408540B2 (ja) 2016-12-01 2018-10-17 太陽誘電株式会社 無線モジュール及び無線モジュールの製造方法
JP6463323B2 (ja) * 2016-12-01 2019-01-30 太陽誘電株式会社 無線モジュール、およびその製造方法
KR102003840B1 (ko) 2018-03-12 2019-07-25 삼성전자주식회사 안테나 모듈
JP2020161645A (ja) * 2019-03-26 2020-10-01 国立大学法人信州大学 電子部品
CN112310041B (zh) * 2019-07-29 2023-04-18 群创光电股份有限公司 电子装置及其制造方法
JP7197448B2 (ja) * 2019-09-06 2022-12-27 ルネサスエレクトロニクス株式会社 電子装置
CN113130408A (zh) 2019-12-31 2021-07-16 奥特斯奥地利科技与系统技术有限公司 部件承载件及制造部件承载件的方法
US11688668B2 (en) 2019-12-31 2023-06-27 At&S (China) Co. Ltd. Component carrier with low shrinkage dielectric material
CN116235292A (zh) * 2020-09-30 2023-06-06 株式会社村田制作所 高频模块以及通信装置
KR102537710B1 (ko) * 2021-05-28 2023-05-31 (주)티에스이 일괄 접합 방식의 다층 회로기판 및 그 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239448A (en) * 1991-10-28 1993-08-24 International Business Machines Corporation Formulation of multichip modules
JPH06318783A (ja) 1993-05-10 1994-11-15 Meikoo:Kk 多層回路基板の製造方法
JPH07202427A (ja) 1993-12-29 1995-08-04 Nec Corp 有機樹脂多層配線層の製造方法
JP4701506B2 (ja) * 2000-09-14 2011-06-15 ソニー株式会社 回路ブロック体の製造方法、配線回路装置の製造方法並びに半導体装置の製造方法
JP4529262B2 (ja) * 2000-09-14 2010-08-25 ソニー株式会社 高周波モジュール装置及びその製造方法
DE10295940B4 (de) 2001-01-31 2013-04-04 Sony Corp. Verfahren zur Herstellung einer Halbleitereinrichtung mit einem plattenförmigen Schaltungsblock
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
JP2003163459A (ja) * 2001-11-26 2003-06-06 Sony Corp 高周波回路ブロック体及びその製造方法、高周波モジュール装置及びその製造方法。
JP3925378B2 (ja) * 2002-09-30 2007-06-06 ソニー株式会社 高周波モジュール装置の製造方法。

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101499948B1 (ko) * 2007-07-23 2015-03-09 엘지이노텍 주식회사 집적 통신 모듈

Also Published As

Publication number Publication date
US20070155060A1 (en) 2007-07-05
TWI227608B (en) 2005-02-01
TW200415865A (en) 2004-08-16
US7183135B2 (en) 2007-02-27
KR101010126B1 (ko) 2011-01-24
WO2004032229A1 (ja) 2004-04-15
US20050037535A1 (en) 2005-02-17
JP2004128029A (ja) 2004-04-22
JP3925378B2 (ja) 2007-06-06
US7741162B2 (en) 2010-06-22

Similar Documents

Publication Publication Date Title
KR101010126B1 (ko) 고주파 모듈 장치의 제조 방법
US7057279B2 (en) High-frequency circuit block, its manufacturing method, high-frequency module device, and its manufacturing method
JP4529262B2 (ja) 高周波モジュール装置及びその製造方法
US7599190B2 (en) High-frequency module, and method of producing same
JP4318417B2 (ja) 高周波モジュール基板装置
US7244656B2 (en) Thin film circuit board device and method for manufacturing the same
KR20040060843A (ko) 멀티칩 회로 모듈 및 그 제조 방법
JP3941416B2 (ja) 高周波モジュール装置及びその製造方法
JP2003087007A (ja) 高周波モジュール基板装置
JP4604398B2 (ja) 高周波モジュール用基板装置、高周波モジュール装置及びこれらの製造方法
JP4608794B2 (ja) 高周波モジュール装置及びその製造方法
JP4595240B2 (ja) 高周波モジュール基板装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee