KR20070069191A - 반도체 디바이스 - Google Patents
반도체 디바이스 Download PDFInfo
- Publication number
- KR20070069191A KR20070069191A KR1020077010253A KR20077010253A KR20070069191A KR 20070069191 A KR20070069191 A KR 20070069191A KR 1020077010253 A KR1020077010253 A KR 1020077010253A KR 20077010253 A KR20077010253 A KR 20077010253A KR 20070069191 A KR20070069191 A KR 20070069191A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- regions
- substrate
- varactor
- conductivity type
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 239000002019 doping agent Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 230000006798 recombination Effects 0.000 claims description 5
- 238000005215 recombination Methods 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 description 14
- 230000003044 adaptive effect Effects 0.000 description 9
- 238000009413 insulation Methods 0.000 description 8
- 238000011068 loading method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 239000002800 charge carrier Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 150000001247 metal acetylides Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910019974 CrSi Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
- H01L27/0808—Varactor diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명에 따른 반도체 디바이스는 역-직렬 구성으로 접속된 제 1 및 제 2 버랙터(varactor)를 포함한다. 이러한 접속은 실질적으로 도전성인 제 1 영역이 제 1 도전성 유형의 도펀트를 갖는 제 2 영역과 상기 제 1 도전성 유형의 도펀트를 갖는 제 3 영역 사이에 제공되도록 이루어진다. 상기 제 2 및 제 3 영역은 이 영역 내에 고르게 분포된 도펀트를 포함한다. 제 1 영역은 적어도 1kΩ의 AC 저항을 갖는 콘택트가 제공되거나 상기 콘택트에 접속된다.
Description
본 발명은 가변 임피던스 매칭에 사용되는 장치에 관한 것이다.
임피던스 매칭은 이동 전화기의 프론트 엔드에서 중요한 요건이다. 그러한 임피던스 매칭은 특히 안테나와 증폭기 사이에서 수행되며, 상기 증폭기는 수신된 신호용의 저잡음 증폭기 및 전송된 신호용의 전력 증폭기 모두가 해당된다. 임피던스 매칭은 안테나 임피던스를 입력단 및 출력단의 원하는 임피던스 레벨로 변환하는 것을 목표로 한다. 적절히 매칭된 경우, 입력단은 가장 높은 감도 및 출력단 최대 전력을 제공한다. 그러나, 실제 상황에 있어서, 원하는 출력 전력은 일정하지 않다. 이동 전화기가 기지국 가까이에서 동작하는 경우, 필요로 하는 전송 전력은 매우 낮다. 같은 이유로, 이들 상황에서, 이동 전화기의 전송된 출력 전력은 배터리 전력 소모를 절약하기 위해 감소된다. 몇몇 배터리 절약은 이러한 식으로 이루어지지만, 출력단은 이들 낮은 출력의 상황에서는 덜 효율적인 동작 모드로 동작할 것이다. 이것은 매칭 네트워크에 의해 제공되는 부하 임피던스가 출력단 트랜지스터에 대해 고정되어 있다는 사실로 설명될 수 있다. 이 부하 조건은 최대 전력-출력 동작에 대해 최적화되어 있기 때문에, 낮은 출력의 전력 상황에서 출력 단이 동작하는 것은 덜 이상적이다. 이러한 상황은 매칭 네트워크가 적응성인 경우, 즉 매칭 네트워크가 그의 임피던스 변형을 필요로 하는 출력 전력 상황에 맞출 수 있는 경우 개선될 수 있다.
수신 모드를 고려하는 경우, 적응성 매칭 네트워크가 사용되어 주파수 선택 방식으로 수신 대역을 변경할 수 있거나 또는 입력 레벨이 매우 높은 경우 입력 단의 포화를 피할 수 있다. 출력 및 입력 매칭에 있어서, 매칭 네트워크의 손실은 최소화되어야 하고 매칭 네트워크는 비선형 왜곡으로 신호를 저하시켜서는 안된다.
매칭 임피던스 네트워크는 당업계에서 그 자체가 알려져 있고 다수의 수동 소자를 포함한다.
임피던스 매칭 기술 분야에 대한 현재의 발전에 있어서, 두 가지 경향이 두드러진다. 첫 번째 경향은 상술한 적응성 임피던스 매칭에 관한 것이다. 이러한 적응성 매칭 임피던스는 UMTS 또는 광대역 CDMA 프로토콜에 따라 구현되는 것과 같은 광대역 통신에 유리하다. 고주파 애플리케이션의 관점에서, 이러한 경향은 선형성이 우수해야 하는데, 예를 들어, 전력 증폭기에 있어서, 특히 3차 상호변조 왜곡이 억제되어 관심 주파수 영역에 걸쳐 스퓨리어스가 없는 동적 범위를 달성해야 한다.
제안된 해결책은 스위치를 사용하는 것이다. 그에 대한 예는 핀-다이오드 및 pHEMT 디바이스이다. 그러나, 이들 스위치는 전형적으로 고용량 RF 애플리케이션에 사용되는 메인스트림 기술과는 비교적 저조한 호환성을 갖는다. 이러한 유형 의 스위치를 사용하게 되면 회로의 잡음 레벨을 상당히 증가시킨다.
두 번째 경향은 소자들을 집적화시켜 조립 비용을 줄이고, 프론트 엔드에 대한 집적화된 설계가 가능하며 부가적인 기능을 제공할 수 있는 것에 관한 것이다. 이것은 특히 통신 프로토콜이 보다 광범위해지고 보다 많아진다는 경향의 관점에서 바람직하다. 이러한 목적을 달성하기 위해, 마이크로-전자기계 시스템(MEMS) 소자에 대한 많은 연구가 수행된다. 이들 MEMS 소자는 가변 캐피시터 및 스위치로서 사용된다. 그와 함께, 이들 소자들은 가변적인 임피던스 매칭 뿐만 아니라 프론트 엔드 내의 대역 스위칭과 임피던스 매칭의 통합도 가능하게 한다. 그러나, MEMS 소자는 높은 구동 전압을 필요로 하며 빔이 맨 가장자리 위치 중 하나에 존재하지 않는 경우 왜곡을 야기하는 경향이 있다. 또한, 빔 및 적절한 패키지의 제조에 필요로 하는 프로세스 단계가 많기 때문에 MEMS 소자의 제조 및 패키징은 그리 저렴하지는 않다.
따라서, 본 발명의 목적은 임피던스 매칭에 적절하고 필요로 하는 전력 범위에 걸쳐 또한 완전한 캐피시턴스 조정 범위 내의 주파수 영역에 걸쳐 우수한 선형성을 가지며, 단일 기판 상에서 프론트 엔드 영역 내의 다른 장치와 통합될 수 있는 가변 캐패시턴스를 제공하는 것이다.
이러한 목적은 역-직렬 구성(anti-series configuration)으로 접속된 제 1 및 제 2 바랙터(varactor)를 포함하여, 실질적으로 도전성인 제 1 영역이 제 1 도전성 유형의 도펀트를 갖는 제 2 영역과 제 3 도핑된 영역 사이에 제공되도록 하는 반도체 디바이스에 의해 달성되는데, 상기 제 2 및 제 3 영역은 이 영역 내에 고르게 분포된 도펀트를 포함하고, 제 1 영역은 캐패시턴스 값에 대한 제어 전압원에 대해 적어도 1kΩ의 AC 저항을 갖는 콘택트가 제공된다.
본 발명에 따르면, 가변 캐패시턴스로서 역-직렬 구성의 바랙터 시스템을 사용한다. 바랙터 스택으로도 지칭되는 이러한 시스템은 그 자체가 예를 들어 발진기에 사용되는 것으로 알려져 있다. 그러나, 공지된 바랙터 스택은 RF 프론트 엔드에 사용되기에 필요한 요건을 만족시키지 못한다.
선형성 요건은 기본적으로 스택을 통해 흐르는 RF 전류에 대한 연속적인 경로에 달려 있다. 이러한 전류는 기본적으로 교류이며 RF 변조 신호를 반송한다. 전류는 제 2 영역의 콘택트로부터 제 3 영역의 콘택트로 흐른다. 제 1 영역의 콘택트를 통해 흐르는 교류는 위에서 언급한 전류와 비교할 때 무시해도 된다는 것을 알게 되었다. 그 때는 단지 상호변조 왜곡은 감소되고 따라서 선형성은 개선된다. 그 결과, 두 개의 바랙터 다이오드 또는 MOS 커패시터의 디바이스는 제 1 영역에 대한 이 콘택트를 중심으로 대칭적이며, 이하에서는 이 제 1 영역은 중앙 콘택트로 지칭되기도 한다. 이상적인 경우에, 바랙터 다이오드의 상호변조 왜곡은 완전히 소거될 것이다. 이러한 소거는 소정의 주파수에 대해서만 발생하는 것이 아니라 주파수 영역 전체에 걸쳐 발생한다.
이들 요건들은 본 발명의 디바이스에서 만족되는데, 그 이유는 연속적인 경로는 선형성에 대해 최적화되고 중앙 콘택트에는 고저항이 제공되기 때문이다. 게다가, 제 1 영역과 다른 영역 간의 도핑 프로파일의 변화는 급작스러워야 하며 제 1 영역은 사실상 전기적 도전성을 가져야 한다. 또한, 도핑 레벨은 제 2 및 제 3 영역에서 균일하여 선형성에 대한 임의의 부정적 영향을 방지한다. 부가적으로, 제 2 및 제 3 영역과 그들의 콘택트 간의 콘택트 저항은 낮아야 한다.
바랙터 스택의 바랙터는 바랙터 다이오드일 수 있다. 이 경우, 제 1 및 제 2 영역과, 제 1 및 제 3 영역은 접합부를 형성하는 상호 인터페이스를 갖는다. 이와 달리, MOS 바랙터를 사용할 수 있으며, 이 경우 제 1 영역과 제 2 영역, 또한 제 1 영역과 제 3 영역 사이에는 전기적 절연 층이 제공된다. 절연층의 두께는 기껏해야 약 50 nm이고, 그 이상인 경우 절연층은 제 2 및 제 3 영역 내의 고갈 범위의 두께에 부정적인 영향을 미칠 것이다. 절연층의 두께에 대하 하한은 없다. 바람직하게, 절연층은 절연 층에 축적될 수 있는 전하량을 감소시키도록 얇다. 대체로, 제 1 바랙터는 MOS 유형일 수 있고 제 2 바랙터는 제 2 유형일 수 있다. 상기 두 가지 유형의 디바이스 간의 확산 전압 차이의 관점에서, 상호변조 왜곡의 소거는 대칭적 디바이스 구성만큼 쉽게 이루어질 수 없다.
'접합부'라는 용어가 후자의 실시예의 설명에 대해 정확하지 않을 수도 있지만, 본 명세서에서는 양 실시예에 대해 사용된다. 위에서 언급한 디바이스의 영역 사이에 절연층이 제공될 지라도, 도펀트 프로파일은 충분히 급작스럽다.
접합부의 단열성(abruptness)은 바람직하게 접합부가 제 1 도전성 유형의 균일 도핑 레벨로부터 제 2 도전성 유형의 균일 도핑 레벨로 도펀트 프로파일이 변경되는 두께를 가지도록 하는 것이며, 상기 두께는 기껏해야 50nm이며 바람직하게는 20nm 미만이다. 콘택트가 RF 신호에 대해 높은 저항의 상황을 제공하는 것이 선형성에 중요하다. 이것은 콘택트 그 자체의 옴(Ohmic)을 높임으로써 또는 관심 주파수에 대해 1kΩ을 초과하는 AC 임피던스를 갖는 높은 오믹의 제어형 전류원 또는 외부 저항을 부가함으로써 달성될 수 있다.
중앙 콘택트는 외부 콘택트 사이에서 캐패시턴스를 조정하는 기능을 갖는다. 바랙터 사이의 "플로팅 노드"를 충전 또는 방전시킴으로써 바랙터 스택의 캐패시턴스를 제어한다. 중앙 콘택트에 대한 높은 임피던스로 인해, 교류를 이용한 로딩(AC 로딩)은 방지된다. 이 콘택트에 대한 이러한 AC 로딩은 비선형 왜곡에 대한 자기 보상 동작을 방해할 것이다.
이 로딩은 정적으로 수정될 수 있지만 또한 동적으로도 수정될 수 있다. 동적인 로딩의 경우, 로딩 라인은 진폭 변조에 따라 달라질 것이다. 이것은 특히 바랙터 스택이 임피던스 매칭 네트워크에 통합되는 경우에 적절하다. 저항은 제어 전압의 기생(parasitics)이 저항에 의한 전류의 실질적인 감소의 관점에서 작도록 더 보장한다.
저항은 적어도 1kΩ이며 보다 바람직하게는 10kΩ 정도이다. 이러한 저항은 바람직하게 5-50 원자%의 Cr, 10-70 원자%의 Si를 포함하는 CrSi와, 5-50 원자%의 O, 및 1-50 원자%의 농도를 갖는 붕화물, 탄화물 및 질화물로 구성된 그룹으로부터 선택된 적어도 하나의 화합물로 구성된 층으로 구현될 수 있다. 이와 달리, 관심 저항은 40-95 원자%의 탄소와, 4-60 원자%의 하나 이상의 금속, 특히 Ag, Pt, Au 및/또는 Cu와, 1-30 원자%의 수소를 포함하며, 탄화물 형성은 일어나지 않는다. 이들 저항은 비교적 낮은 온도 계수, 특히 -100 내지 +100 ppm/K 범위의 온도 계수와 함께 높은 저항을 제공한다. 이것은 특히 저항이 제 1 영역의 콘택트 영역 내에 통합되는 경우 적합하다.
Galt 등에 의한 "Microwave tuning quality and power handling of voltage-tunable capacitors: semiconductor varactors versus Ba1-xSrxTiO3 films", Mat.Res.Soc.Symp.Proc. vol 493(1998),341-346에 개시되어 있는 바와 같이, 애플리케이션을 조정하기 위해 바랙터를 적용하는 것은 그 자체가 알려져 있다. 개시되어 있는 바랙터는 단열성 접합부(abrupt junction)를 갖지만, 높은 임피던스의 중앙 콘택트 및 낮은 오믹의 제 1 영역을 갖는 본 발명의 디바이스에 대한 구체적인 구성에 대해 전혀 개시하고 있지 않다. 바로 이러한 높은 임피던스로 인해 바랙터는 선형적으로 동작하는데, 그 이유는 높은 임피던스는 바랙터 스택을 통해 흐르는 RF 전류에 비해 중앙 탭 전류를 무시할 수 있도록 해주기 때문이며, 이는 상호변조 왜곡의 바람직한 소거를 위한 조건이다.
바람직한 실시예에서, 제 1 및 제 2 다이오드의 접합부는 상호 비율이 최대 2인 접합부 영역을 갖는다. 이것은 왜곡 성분의 적절한 소거를 야기한다. 다이오들 중 하나를 선택적으로 로딩 또는 방전시키는 것은 사실상 불가능하다. 따라서, 임계 효과(threshold effect) 등을 방지하기 위해, 다이오드의 로딩은 동일한 방식으로 이루어질 필요가 있다. 이것은, 실질적으로 동일한 크기를 갖는 두 개의 캐패시턴스 사이의 중앙에 제어 전압을 제공함으로써 달성된다.
상기 비율은 바람직하게 1,5보다 작으며 가장 바람직하게는 10% 내의 차이를 갖는 것이다.
이러한 결과의 결합으로 인해, 제 1 영역은 제 2 및 제 3 영역보다 높은 도펀트 농도를 가져 제 1 및 제 2 다이오드의 접합부 사이에 저항이 형성되게 할 필요가 있다. 본 발명자는 제 2 및 제 3 영역의 도핑 레벨에 대한 제 1 영역의 도핑 레벨의 비율이 적어도 50이고 바람직하게는 100인 것이 가장 바람직하다는 것을 알게 되었다. 적절하게는, 상기 비율은 1000 미만이다. 최소 비율은 충분한 항복 전압을 허용하지만, 최대 비율은 충분한 선형성을 허용한다.
바랙터 스택은 측면 구성 및 수직 구성으로 제공될 수 있다. 수직 구성의 장점은 제 1 영역을 통한 짧은 경로와 그와 함께 낮은 직렬 저항 및 우수한 RF 동작이라는 것이다. 측면 구성의 장점은 콘택트가 간단하다는 것이다.
바람직한 실시예에서, 제 3 영역은 접지된다. 그 결과 디바이스는 단일 종단형이며, 이는 주파수 조정을 위한 차분 발진기에 사용되는 바랙터 스택과는 대조적이다. 이러한 단일 종단형 토폴로지는 특히 PA와 안테나 사이의 적응성 임피던스 매칭에 유용한데, 그 이유는 이동 애플리케이션 내의 대부분의 안테나는 정의에 의해 단일 종단형이기 때문이다. 이것은 제 1 영역으로의 콘택트에 대한 단일 종단형 구현 및 높은 오믹의 AC 접속 조건에 기초하는, 본 발명의 디바이스의 우수한 선형 특성으로부터 기인한다.
낮은 오믹의 콘택트는 특히 10-6Ωcm/ 미만의 저항, 또한 바람직하게는 0.3-3.10-7 10-6Ωcm/의 저항을 갖는 콘택트이다. 특히, 수직 구성의 바랙터 스택이 사용되는 경우, 또 다른 몇몇 구현이 있다. 제 1 구현은 강하게 도핑된 기판 층을 제공하는 것이다. 이와 달리, 제 3 영역은 금속 콘택트에 직접 접속되거나 또는 기판을 통과하는 짧은 경로를 통해서만 접속된다. 이러한 콘택트는 기판을 통과하는 수직 상호접속을 제공함으로써 달성될 수 있다. 이러한 수직 상호접속은 특히 폴리실리콘 씨드 층 및 그 상에 전기 도금된 층에 기초하여, 건식 에칭 또는 건식 에칭과 습식 에칭의 결합이 수행되고 후속하여 도전성 물질을 충진함으로써 제공될 수 있다.
기판에 존재하는 제 3 영역으로의 낮은 오믹의 콘택트를 제공하는 또 다른 방식은 국부적으로 기판을 제거하는 것이다. 이것은 기판의 제 2 측면으로부터의 에칭에 의해 달성될 수 있으며, 선택에 따라서는 상기 에칭에 앞서 그라인딩 또는 폴리싱 단계가 수행된다. 에칭은 습식 화학 에칭에 의해 적절히 수행되며, 그 경우, 실리콘 기판이 사용되고, 에칭제로서 KOH가 사용된다. 이러한 공정은 실리콘-온-절연체 기판을 사용함으로써 간단해지는데, 그 이유는 절연체 층은 에칭 정지 층으로서 동작할 수 있기 때문이다. 그러나, 이것은 특히 바랙터 스택이 바람직하게는 기판의 제 1 측면 상의 에피택셜 층 내에 정의된다는 측면에서 볼 때 반드시 필요한 것은 아니다. 강하게 도핑된 콘택트 영역을 포함하는 메사를 통한 이러한 영역의 보호는 적절하다.
제 1, 제 2 및 제 3 영역이 반도체 물질의 기판 내에 존재하는 것이 바람직하며, 상기 기판은 적어도 50Ω/cm, 바람직하게는 1kΩ/cm 보다 더 바람직하게는 3kΩ/cm의 저항을 가진다. 높은 저항성을 갖는 기판의 사용은 용량성 손실 및 유도성 손실을 줄여준다. 인덕터 및 스트립라인에 있어 유도성 손실은 가장 중요할 수 있지만, 중앙 콘택트의 용량성 로딩은 본 발명의 바랙터 스택의 왜곡에 대해 부정적인 영향을 가질 수 있다.
본 발명의 바랙터 스택은 다른 수동 소자, 예를 들어 밸룬 내의 공진기, 전자 튜너, 위상 시프터 등과 결합하여 사용될 수 있다. 특히, 임의의 심각한 부가적인 왜곡이 없는 연속적인 동적 튜닝의 옵션은 다수의 애플리케이션을 허용한다. 그러나, 고주파에 대한 임피던스 매칭 네트워크의 일부분으로서 바랙터 스택을 사용하는 것이 바람직하다.
본 바랙터 스택은 낮은 직렬 저항 및 최소의 왜곡과 함께 예를 들어 8 내지 20 pF에서 약 2.5의 튜닝 범위를 허용한다. 또한, 이동 전화기에서 임피던스 매칭시에 사용하기에 필요한 항복 레벨은 만족될 수 있다. 이들 항복 레벨은 수 볼트 또는 이상의 정도이며, 몇몇 애플리케이션에 있어서는 10-15V 정도이다. 본 명세서에서 항복 전압은 기본적으로 층 두께를 증가시키면서 제 2 및 제 3 영역 내의 균일한 도핑 정도를 낮춤으로써 긍정적으로 영향을 받는다.
또 다른 실시예에서, 디바이스는 제 1 바랙터 스택과 유사한 제 2 바랙터 스택을 형성하는 제 3 및 제 4 바랙터를 포함한다. 이들 바랙터 스택은 직렬로 연결된다. 이것은 튜닝 범위 증가 및 전압 처리 능력의 개선을 가져온다. 특히, 바랙터마다의 항복 전압은 증가한다. 직렬 구성의 바랙터 스택에 있어서, 개별 바랙터의 적절한 바이어싱은 중단 다이오드 콘택트에 대한 충분히 높은 임피던스 레벨과 함께 적용되어 한다. 그 때만 양 바랙터 스택의 조합에 대한 Q 계수는 동일한 전압 제어 범위를 갖는 단일 바랙터 다이오드의 Q 계수와 동일할 것이다. 이러한 직렬 구성의 사소한 단점은 주어진 캐패시턴스를 위해 보다 많은 영역을 소비한다는 것이고 또한 제조 또는 마스크 레이아웃 시 복잡도가 다소 더 높다는 것이다.
또 다른 실시예에 있어서, 제 2 및 제 3 영역에 대해 넓은 밴드갭 물질을 사용한다. 이러한 물질을 사용하는 경우, 실리콘보다 훨씬 균일한 도핑 레벨이 달성될 수 있다. 이 균일한 도핑 레벨은 항복이 발생할 수 있는 약한 지점의 수를 감소시킨다. 매우 우수한 균일성을 달성하기 위해, 적어도 제 2 및 제 3 영역이, 그러나 바람직하게는 제 1 영역도 에피택셜 성장하는 것이 매우 바람직하다.
또 다른 실시예에서, 제 1 및 제 2 바랙터 소자는 기판의 다른 영역과 절연되는 기판 영역 내에 존재한다. 이러한 절연은 특히 기판이 높은 오믹인 경우, 즉 상술한 바와 같이 높은 저항성을 갖는 경우 임의의 전하 캐리어가 기판을 통해 흐르게 되는 것을 방지한다. 전하 캐리어의 확산은 기판 내의 다른 곳에 위치한 트랜지스터 및 다이오드의 동작에 불리할 수 있다. 절연에 대한 실시예는 전하 캐리어를 재결합하기 위해 제 1 도전성, 유형 및 층의 웰(well)을 포함한다. 이와 달리, 기판 영역 주위에 산화물 박스를 사용할 수 있다. 이러한 산화물 박스는 기판 내의 링-형상의, 수직 트렌치와 매립형 산화물 층의 조합에 의해 달성될 수 있다. 그에 덧붙여, e-빔 방사를 사용함으로써 또한 기판 내 금속 입자를 포함함으로써 전하 캐리어의 분산을 막을 수 있다.
특히 상기와 같은 절연의 경우, 보다 바람직한 것은 동일한 기판 내에서 바랙터 다이오드로서 핀 다이오드가 존재하는 것이다. 적응성 임피던스 매칭에서 사용되는 핀 다이오드에 대한 상기 문제점에도 불구하고, 이들 소자는 밴드 스위치용으로 매우 적절하다. 수직 및 측면 핀 다이오드 모두가 사용될 수 있다. 수직 핀 다이오드는 현재 더 우수하게 동작하지만, 콘택트가 좋지 못한 단점이 있다. 또한, 측면 핀 다이오드의 설계는 각 개별 핀 다아오드마다 쉽게 수정될 수 있다. 핀 다이오드의 크기, 특히 핀 다이오드의 구역(zone)에 대한 크기는 의도한 용도의 주파수 대역에 따라 정해질 수 있다. 가변 캐패시턴스로서의 바랙터 스택과 스위치로서의 측면 핀 다이오드의 결합은 임피던스 매칭 및 대역 스위칭에 적합한 통합된 네트워크의 생성을 허용한다. 분명히, 대역 스위치의 개수는 1로 제한되지 않으며 그 결과 수신 및 송신 대역 사이가 또한 상이한 주파수 대역 사이가 구분되도록 증가될 수 있다. 임피던스 매칭 네트워크는 필요에 따라 밸룬을 더 포함할 수 있다.
적절한 실시예에 있어서, 제 1 영역은 제 1 영역 내의 다른 층과는 다른 물질의 재결합 층을 포함한다. 다른 물질의 재결합 층은 사실상 제 1 영역의 필요한 두께를 줄인다. 재결합 층용으로 적절한 물질은 SiGe 및 Al을 포함한다.
본 발명의 디바이스는 실리콘 기판 상에서 실리콘의 에피택셜 성장 층, 선택에 따라서는 SiGe 또는 Al의 에피택셜 성장 층으로 구현된다. 그러나, GaAs, AlGaAs 및 InP와 같은 광대역 물질이 사용된다는 것을 배제하지는 않는다. 또한, 기판은 프로세싱 이후에 부분적으로 또는 사실상 완전히 제거될 수 있고, 제 1, 제 2 및 제 3 영역의 에피택셜 성장을 허용하는 다른 기판이 사용될 수 있다.
본 발명의 이들 및 다른 측면은 도면을 참조하여 더 자세히 설명될 것이다.
도 1은 본 발명의 디바이스에 대한 제 1 구성의 단면도,
도 2는 도 1에 도시되어 있는 디바이스에 대해 Q 계수 및 직렬 저항대 제어 전압이 도시도어 있는 도면,
도 3은 본 발명의 디바이스에 대한 제 2 구성의 단면도,
도 4는 본 발명의 디바이스에 대한 제 3 구성의 단면도,
도 5a는 바랙터 스택의 전기적 구성을 나타내는 도면,
도 5b는 전압 처리 능력을 개선하기 위해 두 개의 바랙터 스택이 결합되는 경우의 전기적 구성을 나타내는 도면,
도 6은 도 1,2 및 4에 도시되어 있는 구성을 갖는 간단한 적응성 임피던스 네트워크의 전기적 개략도,
도 7은 바랙터 스택 디바이스의 튜닝에 의한 도 6의 매칭 네트워크의 유효 임피던스 변화를 나타내는 스미스 차트,
도 8은 전력 증폭기, 저잡음 증폭기 및 밸룬을 포함하는 프론트 엔드대한 전기적 개략도,
도 9는 본 발명의 디바이스에 대한 측정된 데이터를 갖는 그래프를 나타내는 도면.
도면은 실제 크기대로 도시되어 있지 않다. 상이한 도면에서 유사한 또는 동일한 부분은 동일한 참조번호로서 지칭된다. 도시되어 있는 디바이스가 별개의 실체이지만, 바람직하게는 또 다른 소자와 함께 회로 내로 집적된다.
도 1은 본 발명의 디바이스(100)의 제 1 구성에 대한 단면도를 나타낸다. 디바이스(100)는 제 1 측면(11)과 반대측의 제 1 측면(12)을 갖는, 반도체 물질, 이 경우 실리콘의 기판(10)을 포함한다. 기판은 제 1 영역으로서 사용되는 강하게 도핑된 층(31)을 포함한다. 이 예에서, 제 1 영역(31)은 1×1019 cm-3의 농도로 p-유형 도핑된다. 이 영역은 그와 함께 사실상 도전성을 갖는다. 제 1 영역(31)은 바람직하게는 에피택셜 성장하지만, 당업자라면 알 수 있는 바와 같이 주입 또는 확산 또는 이들의 조합에 의해 도핑될 수 있다. 제 1 영역(31)은 콘택트(41)를 갖는다. 이 경우 이것은 저항(도시되어 있지 않음)에 전기적으로 접속된 텅스텐 층이다. 이 저항은 콘택트(41)로서 SiCr 또는 NiCr과 같은 적절한 저항 물질을 선택함으로써 콘택트(41) 내로 집적될 수 있음을 이해할 것이다. 이와 달리, 저항은 반도체 기판(10) 내에 집적될 수 있다. 콘택트(41)는 제 2 영역(32) 및 제 3 영역(33)을 정의한 후 기판(10)의 제 1 측면(11) 상에 제공된다. 본 명세서에서는 종래의 포토리쏘그래피를 사용한다.
제 2 영역(32)및 제 3 영역(33)은 이 예에서 약 0.5㎛의 층 두께로 에피택셜 성장한다. 도펀트 농도는 1×1017 cm-3이다. 도펀트의 도전성 유형은 제 1 영역(31)의 도펀트와는 반대이며, 이 경우 n-형이다. 제 2 영역(32) 및 제 3 영역(33)은 서로 2.0㎛의 거리를 두고 정의된다. 제 1 접합부(20)는 제 1 영역(31) 과 제 2 영역(32) 사이에 정의된다. 제 2 영역(30)은 제 1 영역(31) 및 제 3 영역(33) 사이에 정의된다. 도펀트의 균일한 분포로 인해, 접합부(20,30)는 단열 형태(abrupt)이다. 접합부(20,30)는 제 1 및 제 2 바랙터 다이오드의 코어를 형성한다. 그들은 콘택트(41)의 효과인 역-직렬 구성으로 놓여진다. 접합부(20,30)의 영역은 서로 동일하여 매우 대칭적인 디바이스를 제공한다. 튜닝가능 필터의 일부분으로서 기능하기 위해, 제 2 영역(32)은 신호에 접속되고 제 3 영역(33)은 접지에 접속된다.
기판(10)은 바람직하게 오믹이 높으며, 1kΩ/cm 이상의 저항을 갖는다. 이러한 높은 오믹의 기판은 특히 인덕터 및 캐패시터를 정의하는데 적절하다. 바랙터 다이오드로부터 기판으로 전하 캐리어가 확산되는 것을 제한하기 위해, 절연을 제공하는 것이 적절한다. 이러한 절연은 예를 들어 절연 물질의 공동(cavity)이며, 기판 내에 수직 트렌치를 제공함으로써 또한 매립형 산화물을 정의함으로써 생성될 수 있다. 이러한 매립형 산화물은 실리콘-온-절연체 기판을 사용하면서, 그러나 그와 달리 SIMOX 기법을 사용하여 층을 주입함으로써 얻어질 수 있다.
도 2는 도 1에 도시되어 있는 디바이스에 대해 Q-계수와 직렬 저항(Rs) 대 제어 저압이 도시되어 있는 그래프이다. 좌측 상단에서 우측 하단으로 이어지는 라인은 직렬 저항(Rs)을 나타내고 좌측 하단에서 우측 상단으로 이어지는 라인은 Q-계수를 나타낸다. 제어 전압이 중앙 콘택트(41)에 인가되어 바랙터 다이오드의 적절한 역 바이어스 조건을 제공한다. 바랙터 다이오드의 직렬 저항은 바랙터의 고갈되지 않은 영역에 의해 조절되기 때문에, 바랙터 다이오드에 고갈이 거의 없는 경우 낮은 역 바이어스 전압 조건에서는 가장 낮은 Q가 발견될 것이다. 제어 전압이 증가하는 경우, 고갈되지 않은 영역은 더 작아질 것이며 따라서 직렬 저항은 감소할 것이고, Q-계수는 증가한다.
도 3은 본 발명의 디바이스에 대한 제 2 실시예의 단면도이다. 도 1은 바랙터 다이오드가 서로에 대해 횡으로 위치하는 구성을 도시하고 있으나, 도 3의 실시예는 스택형 구성의 바랙터 다이오드를 나타낸다. 스택형이라는 것과 중앙 콘택트(41)를 제공할 필요가 있다는 것으로 인해, 제 1 접합부(20)의 접합 영역은 제 2 접합부(30)의 것보다 작다. 그 비율은 약 1:4이다. 제 3 영역(33)은 콘택트(42)에 접속되며 강하게 도핑된 기판 구역인 경로(34)를 통해 접지에 접속된다. 이러한 콘택트(42)와는 달리, 기판(10)의 제 2 측면(12) 상에 접지가 제공될 수 있고, 이러한 제 2 측면(12)까지의 비아가 기판(10) 상에 제공될 수 있다. 제조된 디바이스는 제 2 및 제 3 영역(32,33) 내에서 n-도핑되고 제 1 영역(31)에서 p-도핑된다. 그 반대의 도핑도 가능하지만, 충분한 단열형태의 접합부를 얻기 위해 보다 어려운 제조과정을 필요로 한다. 제 2 영역, 제 1 영역 및 제 3 영역은 제각각 0.5㎛, 0.1㎛ 및 0.5㎛의 두께를 갖는다. 그러나, 바람직하게는 재결합 층, 예를 들어 SiGe과 결합하면 보다 얇게 p-형 도핑된 제 1 영역(31)이 가능하다. 이 경우 측면 에지에 장벽이 필요할 수 있다.
층은 에피택셜 성장한다. ASM사의 1ε의 상업적으로 인수가능한 램프 가열형의 단일 웨이퍼 반응기 내에 AP/LPCVD를 사용한다. 층은 전구체(precursors)로 서 SiCl2H2 및 - 선택에 따라 제 1 영역에 대해 - GeH4와 도펀트 소스로서 B2H6와 캐리어 가스로서 H2를 사용하여 700℃에서 증착된다. 경로(34)는 인 주입 단계에 의해 제공된다. 웨이퍼는 먼저 1150℃에서 90초 동안 구워져 자연발생 산화물을 제거한다. 이러한 사전굽기는 또한 인 주입물을 어닐링한다. 엄격한 자동도핑을 야기하는 제 1 측면(11)에서의 인 축적을 피하기 위해, 사전굽기는 낮은 온도에서 그리고 높은 H2 흐름(50 slm)에서 수행되며, 이어서 도핑되지 않은 10nm의 Si 층을 700℃에서 증착한다. 이들 사전굽기 조건은 인이 표면으로부터 이탈되는 것을 자극한다. 저온의 증착 동안, 인 결합 정도는 높지만, 벌크 및 편석(segregation)으로부터 표면으로의 고체 상태 확산 정도는 낮다.
이어서, 상기 층은 성장하였다. 5nm의 두께를 갖는 도핑되지 않은 Si 층은 도펀트 디커플링을 위해 삽입되었다. 접합부의 단열 정도는 바람직하게 2-3nm 마다 도전성이 10의 단위로 변화는 정도이다. 이것은 p-도핑된 영역과 n-도핑된 영역 사이에서 약 10nm의 중간 영역을 야기한다. 그러나, 단열 정도는 이 중간 영역이 약 50nm의 두께를 가질 때까지는 덜 중요하다.
제 2 영역(32)에 대한 콘택트는 강하게 도핑된 구역이 에피택셜 성장한 제 2 영역의 일부분으로서 성장한다는 점에서 형성되며, 그 상에는 Al 또는 Al 합금, 예를 들어 Al.99Si.01의 층이 제공된다. 이것은 통상적인 방식으로 이루어진다.
제 1 영역(31)에 대한 콘택트(41)는 레이저 어닐링을 통해 형성된다. 이러한 기법은 4개의 주요 단계를 포함한다. 첫째, 마스크가 제공되고 패터닝되어 콘 택트(41)의 영역을 노출시킨다. 이 마스크는 이 예에서는 두 개 층으로 이루어지며, 300nm의 열 SiO2의 제 1 층과 600nm의 Al.99Si.01의 제 2 층을 포함한다. 양 층에 대해 또 다른 구성, 예를 들어 제 2 층에 대해 폴리실리콘을 고려할 수 있다. 제 2 단계에서, 0.55%의 HF에서 3분 동안 딥 에칭을 하여 약 200nm의 Al.99Si.01을 따라 콘택트 윈도우 내의 자연발생 산화물을 제거한 후 주입이 수행된다. 주입은 예를 들어 5keV에서 1015 cm-2의 분량의 BF2 +를 이용하여 수행된다. 이후, 900 내지 1100mJ/cm2의 범위 내의 에너지로 레이저 어닐링이 수행된다. XMR 7100 시스템 내에 구축된 XMR 5121 레이저를 사용한 실험이 수행되었다. 이 시스템은 대략 500mJ/펄스의 에너지로 동작하는 XeCl 엑시머 레이저(λ=308nm)를 구비한다. 전체 반값 두께(full with at half maxium)는 60ns이고 반복율은 30 Hz이다. 최대 스폿 크기는 10×10mm2이고 원하는 에너지 밀도를 얻도록 조정될 수 있다. 어닐링 공정은 10-7 Torr 아래의 압력 및 실온의 진공 챔버 내에서 수행된다. 빔 호모지나이저를 사용함으로써, 레이저 빔 강도의 균일성은 10×10mm2 빔 영역 내에서 약 10%이다. 콘택트(41)를 제공하는 마지막 단계는 마스크의 제 2 층이 상기 HF 용액 내에서의 에칭 단계에 의해 제거된 후 금속 예를 들어 500 nm의 Al.99Si.01의 실제 증착 단계를 포함한다. 증착 이후 400℃에서 30분 동안 어닐링이 수행된다.
경로(34)로의 콘택트(42)를 위해, 레이저 어닐링 또는 그와 달리 실리콘화합 물화(silicidation) 또는 직접 금속화를 사용한다. 바람직하게는 10-6Ωcm 미만의 저항을 갖는 낮은 오믹 콘택트를 제공하기 위한 또 다른 방법이 사용될 수 있다.
결과적인 다이오드는 약 0.5fF/㎛2의 용량을 갖는다. 1-50pF의 범위 내의 용량이 선택되며, 이 경우에는 20pF이다. 이것은 중앙 콘택트 상의 전압에 의존하는 계수(2.5)로 또한 8 내지 20pF의 범위에서 용량의 변화를 가능하게 한다.
도 4는 본 발명의 장치에 대한 제 3 실시예의 단면도이다. 도시된 장치(100)는 측방향 장치이다. 이 경우, 제 1 영역(31)은 금속을 포함하고, 결과적인 다이오드는 쇼트키 다이오드이다. 또한, 제 2 영역(32) 및 제 3 영역(33)으로의 낮은 오믹의 콘택트(42,43)는 그 자체가 알려져 있는 기판 전사 기법으로 기판(10)의 적어도 일부분을 제거함으로써 형성된다. 이러한 기법은 예를 들어 US5504036 호의 명세서에서 기판을 통과하는 본드 패드의 개구부에 대해 기술되어 있으며, 상기 명세서는 본 명세서에서 참조로 인용된다.
쇼트키 다이오드에 기판 기법을 결합하면 우수한 결과 및 제조능력을 제공하지만, 기판 전사 기법이 반도체 물질의 제 1 영역(31)과 연계하여 적용되는 것은 배제되지 않고 또한 또 다른 콘택트를 구비한 쇼트키 다이오드가 사용되는 것도 배제되지 않는다. 본 명세서에서 제 1 영역(31)에 대한 콘택트는 도시되어 있지 않다. 구조체는 유전 물질(도시되어 있지 않음)을 통해 안정화된다.
도 5a는 본 발명의 이중 바랙터(100)를 포함하는 간단한 2-단 매칭 네트워크(200)에 대한 전기적인 도면이다. 제 1 다이오드(20)의 입력은 DC 블랙 캐패시 터(70) 및 DC 피드 인덕턴스(80)에 접속된다. 전압원(90)은 50Ω의 임피던스를 가지며, 0.95 GHz 및 1.05 GHz의 주파수를 허용한다. 제 2 다이오드(30)의 입력은 접지(60)에 접속된다. 중앙 콘택트(41)는 높은 오믹의 저항(50)에 접속되며, 이 경우 10MΩ의 저항을 갖는다. 바랙터 디바이스(100)의 캐패시턴스를 제외한 모든 소자 값은 일정하다. 적응성 매칭 네트워크(200)는 Rload(50)에 대해 1:4 튜닝 범위를 갖는다. 이 튜닝은 단일 제어 전압을 사용하여 구현된다. 매칭에 있어 작은 이미지 에러(imaginary error)를 수용하는 경우 Rload(50)의 중간 값이 가능하다. 트랜지스터(55)는 수 옴의 임피던스를 가지며 또한 0.5W(27dBm)의 두 개의 톤(tone)에 걸쳐 분할된 1W의 출력 전력을 갖는다. 바랙터 디바이스(100)는 이 예에서 적응성 매칭 네트워크(200)의 저 임피던스 부분에 위치하지만, 필수사항은 아니다. 선택된 애플리케이션은 높은 값의 바랙터 디바이스의 사용을 필요로 하며 따라서 비교적 낮은 전압 스윙을 야기한다.
도 5b는 전압 처리 능력을 개선하기 위해 두 개의 바랙터 스택이 결합된 경우의 전기적 구성을 도시한다. 도 5b에서, 디바이스(100)는 바랙터(20,30) 이외에 바랙터(220,230)를 포함한다. 출력(41,241,341)의 수가 증가함에 따라, 저항(50,250,350)의 수가 그에 따라 증가한다. 모든 저항은 10kΩ의 저항을 갖는다. 네 개의 바랙터(20,30,220,230)는 단일 디바이스(100) 내에 적절히 통합된다. 보다 두꺼운 에피층을 사용하는 도 5a의 구성과 비교할 때 이러한 구성(200)의 장점은 Q 계수가 보다 높고 제어 전압이 보다 낮다는 것이다.
매칭 네트워크 설계는 도 7에 도시되어 있는 스미스 차트에 기초를 둔다. 일정한 리액턴스 원(대시 라인으로 표시됨)과 대시-도트 라인으로 도시되어 있는 바랙터 디바이스(100)의 일정한 컨덕턴스 원의 교차는 오믹 매칭 조건(A 및 B)을 야기한다. 알 수 있는 바와 같이, A:B에 대해 3:4의 비율이 선택되었으나, 이는 꽤 쉽게 변경될 수 있다. 일정한 컨덕턴스 원에 걸쳐 포인트(X)를 시프팅(C2 및 L2를 조절)함으로써, 필요로 하는 바랙터 값의 비율에 영향을 미칠 수 있으며 그에 따라 필요로 하는 제어 전압 범위에 영향을 미칠 수 있다. 정상화 임피던스를 변경함으로써, 임피던스 범위를 상향 및 하향 시프트할 수 있다.
도 6은 매칭 네트워크(200)의 보다 자세한 구현을 나타낸다. 이 예에서, 인덕터(80)는 병렬 스위칭형 캐패시터(81) 및 저항(82)을 통해 접지에 접속된다. 인덕터는 2.07nH의 값을 가지고, 캐패시터는 3.2pF의 캐패시턴스를 가지며 저항은 50Ω의 값을 갖는다. DC 차단 캐패시터 대신에, 0.475nH의 또 다른 인덕터(71)가 전압원(90)과 제 1 다이오드 사이에 배치된다. 여기서, 전압원은 3Ω의 임피던스를 갖는다. 저항(50)은 이 예에서 10kΩ이다. 제어 전압은 1에서 7로 변경되고, 이러한 변경은 포트(1)에서 계수 3 만큼의 임피던스 변화를 야기한다. 이들 비율은 보다 높은 값으로 변경할 수 있지만, 우선 기본 원리에 대한 예시를 살펴본다. 1W 출력 전력에 대한 관련 전압은 7V 아래로 유지된다. 제 3 상호변조 왜고 및 보다 높은 고조파에 대한 결과적인 레벨은 완벽한 단열의 접합부(등급 계수 M=5를 통해 식별됨) 및 전체 제어 범위에 대한 65 dBc보다 양호한다. SiGe BiCMOS 공정 값에 대응하는 등급 계수 M=0.526에 있어서, 이 숫자는 55dBc까지 감소한다. 바랙터 디 비아스(200)의 전압 의존 직렬 저항은 회로의 선형성에 많은 영향을 가지고 있지 않은 것으로 여겨진다.
도 8은 본 발명의 바랙터 디바이스(100), 저잡음 증폭기(LNA)(120) 및 전력 증폭기(PA)(110)를 포함하는 밸룬의 전기적 도면이다. 캐패시터(70,74)는 PA(110)로부터 바랙터 디바이스(100)를 절연시키고, 모두 0.55pF의 값을 갖는다. 이들 캐패시터는 인덕터(82)를 통해 0.98nH의 인덕턴스와 결합된다. 양 라인은 8.1pF의 캐패시터(91,92) 및 100kΩ의 저항(R1,R2)을 통해 접지에 접속된다. 전압원(90)도 제공된다. 캐패시터(72,73)는 LNA(120)로부터 바랙터 디바이스(100)를 절연한다. 캐패시터(72,73)는 4.1pF의 값을 가지며 3.89 nH의 인덕터를 통해 결합된다. 바랙터 디바이스는 PA가 스위치 온 되어 있는 경우 전송 주파수에 대해 효과적인 단락을 제공한다. 이러한 방식으로, LNA는 PA에 의해 야기되는 너무 높은 전압 상황으로부터 보호된다. 수신 모드에 있어서, PA는 스위치 오프되고 바랙터 값은 LNA가 안테나와 매칭되도록 변경된다.
도 9는 본 발명의 디바이스에 대해 측정된 데이터의 그래프이다. 측정은 도 4에 도시되어 있는 디바이스에 대해 수행되었다. 그래프는 몇몇 구동 전압에 대한 주파수의 함수로서 디바이스의 Q 계수를 나타낸다. Q 계수는 주파수에 따라 감소하며, 이는 캐패시터에 대한 주파수 의존 작용으로 잘 알려져 있다. 전류 RF 활성에 있어서, 0.8 내지 2.4 GHz의 스펙트럼이 가장 관련이 있다. 0.8GHz에서, Q 계수는 모든 측정 전압에 대해 100 또는 그 이상이다. 2.4GHz에서, Q 계수는 측정된 전압에 대해 40 내지 120이다. 이러한 작용은 우수하다.
Claims (17)
- 역-직렬 구성(anti-series configuration)으로 연결되어, 실질적으로 도전성의 제 1 영역이 제 1 도전성 유형의 도펀트를 갖는 제 2 영역과 상기 제 1 도전성 유형의 도펀트를 갖는 제 3 영역 사이에 제공되는 제 1 및 제 2 바랙터를 포함하는 반도체 디바이스에 있어서,상기 제 2 및 제 3 영역은 상기 영역 내에서 고르게 분포된 도펀트를 포함하고,상기 제 1 영역은 적어도 1kΩ의 AC 저항을 갖는 콘택트가 제공되거나 또는 상기 콘택트에 접속되는반도체 디바이스.
- 제 1 항에 있어서,상기 제 2 영역 및 제 3 영역은 각각 상기 제 1 영역과 마주보는 인터페이스에서 인터페이스 영역을 가지며,상기 제 2 영역 및 제 3 영역의 상기 인터페이스 영역은 최대 2의 상호 비율을 갖는반도체 디바이스.
- 제 1 항에 있어서,상기 제 3 영역은 접지되는 반도체 디바이스.
- 제 1 항에 있어서,상기 제 1 및 제 2 바랙터는 바랙터 다이오드이고, 상기 제 1 및 제 영역 사이에 또한 상기 제 1 및 제 3 영역 사이에 접합부가 제공되는 반도체 디바이스.
- 제 1 항에 있어서,상기 제 1 및 제 2 바랙터는 MOS 바랙터이고, 상기 제 1 및 제 2 영역 사이에 또한 상기 제 1 및 제 3 영역 사이에 절연 층이 제공되는 반도체 디바이스.
- 제 1 항에 있어서,상기 제 1, 제 2 및 제 3 영역은 반도체 물질의 기판에 제공되며, 상기 기판은 적어도 500Ω/cm의 저항, 바람직하게는 1kΩ/cm 이상의 저항을 갖는 반도체 디바이스.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 제 1 및 제 2 바랙터 다이오드는 임피던스 매칭 네트워크 내에서 가변 캐패시턴스로서 제공되는 반도체 디바이스.
- 제 1 또는 제 3 항에 있어서,제 1 및 제 2 바랙터 다이오드는 상기 기판의 다른 영역과 절연되는 기판 영역 내에 제공되는 반도체 디바이스.
- 제 4 항 또는 제 5 항에 있어서,밴드 스위치로서 사용되는 측면 핀-다이오드를 더 포함하는 반도체 디바이스.
- 제 1 항에 있어서,상기 제 1 영역은 반도체 물질을 포함하며 상기 제 1 도전성 유형과는 다른 제 2 도전성 유형의 도펀트로 도핑되는 반도체 디바이스.
- 제 10 항에 있어서,상기 제 1 영역은 상기 제 1 영역 내의 다른 층과는 다른 물질의 재결합 층을 포함하는 반도체 디바이스.
- 제 10 항에 있어서,상기 제 1, 제 2 및 제 3 영역은 에피택셜 성장하는 영역인 반도체 디바이스.
- 제 1 항에 있어서,상기 제 2 및 제 3 영역은 최대 10-6cm/의 저항을 갖는 낮은 오믹 콘택트를 갖는 반도체 디바이스.
- 제 1 항, 제 2 항 또는 제 13 항에 있어서,상기 제 3 영역은 적어도 국부적 기판 제거로 얻을 수 있는 금속 콘택트에 결합되는 반도체 디바이스.
- 제 1 항에 있어서,상기 저항은 상기 디바이스에 집적되는 저항 물질의 층으로서 제공되는 반도체 디바이스.
- 제 1 항에 있어서,상기 접합부는 도펀트 프로파일이 상기 제 1 도전성 유형의 균일한 도핑 레벨에서 상기 제 2 도전성 유형의 균일한 도핑 레벨로 변화되는 두께를 가지며, 상기 두께는 최대 50nm이고 바람직하게는 20nm 미만인 반도체 디바이스.
- 제 10 항에 있어서,상기 제 1 영역의 도핑 레벨과 상기 제 2 및 제 3 영역의 도핑 레벨의 비율은 적어도 50이고 바람직하게는 100 이상인 반도체 디바이스.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP04104873 | 2004-10-05 | ||
| EP04104873.7 | 2004-10-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070069191A true KR20070069191A (ko) | 2007-07-02 |
Family
ID=36142916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020077010253A KR20070069191A (ko) | 2004-10-05 | 2005-09-26 | 반도체 디바이스 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20080191260A1 (ko) |
| EP (1) | EP1800344A2 (ko) |
| JP (1) | JP2008516441A (ko) |
| KR (1) | KR20070069191A (ko) |
| CN (1) | CN100555633C (ko) |
| WO (1) | WO2006038150A2 (ko) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100747657B1 (ko) | 2006-10-26 | 2007-08-08 | 삼성전자주식회사 | 매크로 및 마이크로 주파수 튜닝이 가능한 반도체 소자 및이를 갖는 안테나와 주파수 튜닝 회로 |
| US8796809B2 (en) * | 2008-09-08 | 2014-08-05 | Cree, Inc. | Varactor diode with doped voltage blocking layer |
| CN101924142B (zh) * | 2009-06-17 | 2011-09-14 | 中国科学院微电子研究所 | 一种GaAs肖特基变容二极管及其制作方法 |
| DE102011004936A1 (de) * | 2011-03-02 | 2012-09-06 | Siemens Aktiengesellschaft | Röntgendetektor und medizinisches Röntgengerät |
| CN105075010B (zh) * | 2013-02-22 | 2018-04-10 | 诺基亚技术有限公司 | 用于无线耦合的装置及方法 |
| US9472410B2 (en) * | 2014-03-05 | 2016-10-18 | Applied Materials, Inc. | Pixelated capacitance controlled ESC |
| US20160133758A1 (en) * | 2014-05-08 | 2016-05-12 | Triquint Semiconductor, Inc. | Dual stack varactor |
| US10109623B2 (en) | 2014-05-08 | 2018-10-23 | Qorvo Us, Inc. | Dual-series varactor EPI |
| US20150325573A1 (en) * | 2014-05-08 | 2015-11-12 | Triquint Semiconductor, Inc. | Dual stack varactor |
| US9484471B2 (en) | 2014-09-12 | 2016-11-01 | Qorvo Us, Inc. | Compound varactor |
| US9590669B2 (en) | 2015-05-08 | 2017-03-07 | Qorvo Us, Inc. | Single varactor stack with low second-harmonic generation |
| US10229816B2 (en) | 2016-05-24 | 2019-03-12 | Mks Instruments, Inc. | Solid-state impedance matching systems including a hybrid tuning network with a switchable coarse tuning network and a varactor fine tuning network |
| US20190363198A1 (en) * | 2018-05-25 | 2019-11-28 | Qualcomm Incorporated | Gallium-nitride-based transcaps for millimeter wave applications |
| US10615294B2 (en) | 2018-06-13 | 2020-04-07 | Qualcomm Incorporated | Variable capacitor |
| DE102018213633A1 (de) | 2018-08-13 | 2020-02-13 | Infineon Technologies Ag | Halbleitervorrichtung |
| DE102018213635B4 (de) | 2018-08-13 | 2020-11-05 | Infineon Technologies Ag | Halbleitervorrichtung |
| CN115485839A (zh) * | 2020-05-01 | 2022-12-16 | 株式会社村田制作所 | 半导体装置以及模块 |
| CN115241163A (zh) * | 2021-04-23 | 2022-10-25 | 京东方科技集团股份有限公司 | 可调滤波器及其制备方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7215200A (ko) * | 1972-11-10 | 1974-05-14 | ||
| US4005466A (en) * | 1975-05-07 | 1977-01-25 | Rca Corporation | Planar voltage variable tuning capacitors |
| US4709409A (en) * | 1986-08-25 | 1987-11-24 | Ma John Y | TVRO receiver with surface mounted high frequency voltage-controlled oscillator |
| BE1008384A3 (nl) * | 1994-05-24 | 1996-04-02 | Koninkl Philips Electronics Nv | Werkwijze voor het vervaardigen van halfgeleiderinrichtingen met halfgeleiderelementen gevormd in een op een dragerplak aangebrachte laag halfgeleidermateriaal. |
| US5557140A (en) * | 1995-04-12 | 1996-09-17 | Hughes Aircraft Company | Process tolerant, high-voltage, bi-level capacitance varactor diode |
| SE9604691L (sv) * | 1996-12-19 | 1998-06-20 | Ericsson Telefon Ab L M | Oscillator |
| SE521637C2 (sv) * | 1999-09-13 | 2003-11-18 | Ericsson Telefon Ab L M | Staplad VCO-resonator |
| JP2004241624A (ja) * | 2003-02-06 | 2004-08-26 | Mitsubishi Electric Corp | 電圧制御発振回路 |
| US6774737B1 (en) * | 2003-04-30 | 2004-08-10 | Motorola, Inc. | High Q resonator circuit |
| US7317742B2 (en) * | 2004-02-19 | 2008-01-08 | Sumitomo Electric Industries, Ltd. | Optical sub-assembly having a thermo-electric cooler and an optical transceiver using the optical sub-assembly |
-
2005
- 2005-09-26 JP JP2007535283A patent/JP2008516441A/ja not_active Withdrawn
- 2005-09-26 WO PCT/IB2005/053171 patent/WO2006038150A2/en active Application Filing
- 2005-09-26 CN CNB2005800336990A patent/CN100555633C/zh not_active Expired - Fee Related
- 2005-09-26 KR KR1020077010253A patent/KR20070069191A/ko not_active Application Discontinuation
- 2005-09-26 EP EP05784803A patent/EP1800344A2/en not_active Withdrawn
- 2005-09-26 US US11/576,811 patent/US20080191260A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20080191260A1 (en) | 2008-08-14 |
| WO2006038150A3 (en) | 2006-07-20 |
| EP1800344A2 (en) | 2007-06-27 |
| CN101036228A (zh) | 2007-09-12 |
| WO2006038150A2 (en) | 2006-04-13 |
| CN100555633C (zh) | 2009-10-28 |
| JP2008516441A (ja) | 2008-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20070069191A (ko) | 반도체 디바이스 | |
| US11606087B2 (en) | Methods and apparatuses for use in tuning reactance in a circuit device | |
| US6903383B2 (en) | Semiconductor device having a high breakdown voltage for use in communication systems | |
| US11817450B2 (en) | Heterolithic integrated circuits including integrated devices formed on semiconductor materials of different elemental composition | |
| US11640960B2 (en) | Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor | |
| EP1839340B1 (en) | Method for forming a one mask hyperabrupt junction varactor using a compensated cathode contact | |
| US11233047B2 (en) | Heterolithic microwave integrated circuits including gallium-nitride devices on highly doped regions of intrinsic silicon | |
| US11574906B2 (en) | Monolithic multi-I region diode switches | |
| EP0508128B1 (en) | Four port monolithic GaAs PIN diode switch | |
| US7064359B2 (en) | Switching semiconductor device and switching circuit | |
| JP5026257B2 (ja) | 電子装置 | |
| Nanver et al. | Improved RF devices for future adaptive wireless systems using two-sided contacting and AlN cooling | |
| JP2000299386A (ja) | 半導体回路装置及びその製造方法 | |
| US7750442B2 (en) | High-frequency switch | |
| EP4174956A1 (en) | A high frequency switch with field effect transistor | |
| US6661074B2 (en) | Receiver comprising a variable capacitance diode | |
| Xu et al. | Monolithic integrated oscillator with silicon IMPATT diode for automotive radar applications | |
| Behammer et al. | SiGe-Heterojunction Bipolar Transistors: Key Technologies and Applications in Communication Systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |