JP2000299386A - 半導体回路装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 トランジスタの高周波を劣化させることな
く、変調特性に優れたバラクタを実現する。 【解決手段】 エミッタ層５１、エミッタ中間層５２、
エミッタ中間層５３、エミッタ・コンタクト層５４の順
にｎ型不純物濃度が高くなる構成とする。トランジスタ
部１０ａでは、ｐ型ベース層４とエミッタ層５１との間
に形成されるｐｎ接合の接合容量は低く抑られ、高周波
特性の劣化が防止される。バラクタ部１１ａにおいて
は、高不純物濃度のエミッタ中間層５３にはアノード電
極１０４ａが、一方、低不純物濃度のエミッタ層５１の
上にはカソード電極１０５ａが形成され、超階段接合構
造のダイオードを構成している。カソード電極１０５ａ
の直下に合金化領域６ａを形成することで、オーミック
性の電極にする。

Description

【発明の詳細な説明】 【発明の属する技術分野】

【０００１】この発明は、能動素子特にトランジスタ
と、可変容量ダイオードとを一つの基板上に形成した半
導体回路装置及びその製造方法に関する。

【０００２】

【従来の技術】無線技術分野において、発振器は通信、
レーダ等の信号処理に必要な信頼度の高い基準周波数を
得る上で欠かせない要素である。近年、無線技術は、伝
送通信の高速化・大容量化、レーダ等のリモートセンシ
ング技術の高精度化、周波数資源の有効活用、などの目
的で高周波化が進んでおり、これに伴いマイクロ波帯、
ミリ波帯等の高い周波数帯で動作する高品質な発振器の
需要が高まっている。

【０００３】発振器に必要な能動素子としては、ガンダ
イオードなどの二端子素子を用いるものや、電界効果ト
ランジスタやバイポーラトランジスタなどの三端子素子
を用いるものがあるが、取り扱い易さに加えて近年の高
周波性能の向上により、主として三端子素子が用いられ
るようになっている。

【０００４】発振器の中で、特に、電圧制御型発振器
（Voltage-Controlled Oscillator、以下、ＶＣＯとも
いう）は、高安定な発振出力を得るための位相同期（Ｐ
ＬＬ:Phase Locked Loop）型の発振器を構成する上で欠
かせない要素である。ＶＣＯは、その名の通り直流外部
電圧によって発振周波数を制御することが可能であり、
通常は可変容量ダイオード（バラクタダイオード又は単
にバラクタ）を用いて、発振器回路内部のリアクタンス
を変化させている。

【０００５】ＶＣＯの特性としては、先ず位相雑音特性
すなわち発振スペクトラムの純度が優れていることが要
求される。位相雑音の主要成分の一つは、発振器を構成
する能動素子の１／ｆ雑音（低周波雑音）が周波数変換
されて発振周波数近傍に現れる不要スペクトルである。
それゆえ、能動素子としては、なるべく１／ｆ雑音が低
いものを選ぶ必要がある。この１／ｆ雑音の低さという
点において、バイポーラトランジスタは一般に電界効果
トランジスタよりも優れている。このため、特に、位相
雑音の低さが強く求められる用途のＶＣＯには、バイポ
ーラトランジスタが広く用いられている。

【０００６】一方、実用的にはシリコンでしか実現でき
なかったバイポーラトランジスタでは、その高周波性能
の限界から１０ＧＨｚ程度が発振周波数の上限になって
いる。これよりもさらに高い周波数では、ＧａＡｓ（ガ
リウム砒素）などの化合物半導体を用いることによって
高周波特性に優れた電界効果トランジスタが用いられて
きている。ただし、最近は同じく化合物半導体を用いた
ヘテロ接合バイポーラトランジスタ（ＨＢＴ:Heterojun
ction Bipolar Transistor）が、実用化され始めてい
る。このヘテロ接合バイポーラトランジスタでは、３０
ＧＨｚ以上のミリ波帯でも１／ｆ雑音が低いため、この
ような高周波にも対応可能になっている。

【０００７】ところで、ＶＣＯの性能指標としては、主
としてトランジスタ特性で決まる位相雑音特性のほか、
バラクタ特性で決まる発振周波数の変調感度あるいは変
調の線形性が重要な要素の一つになっている。

【０００８】ここで、図６を参照して、バラクタ特性を
決める要因を説明する。図６に示されたｐｎ接合ダイオ
ードは、カソード電極３０６ｃ、電極接触のための高濃
度ｎ型不純物層３０１、任意の不純物分布を有するｎ型
半導体層３０２、高濃度ｐ型不純物層３０３、及びアノ
ード電極３０６ａを備えて概略構成されている。バラク
タは、二端子間に逆方向電圧が印加されると高濃度ｐ型
不純物層３０３とｎ型半導体層３０２との間に生じる空
乏層３０４が広がり、空乏層３０４内の両端面を平板コ
ンデンサ（図中符号３０７を付した）の電極板とみなし
たときの容量値が変化することを利用している。この平
板コンデンサの容量は、電極間距離に逆比例する。この
ため、空乏層３０４が一定以上の厚さに達すると、空乏
層３０４の厚みの変化に対する容量の変化が小さくな
る。これをバラクタ容量と印加電圧との関係で見ると、
逆方向電圧をゼロから増加させていった場合、比較的低
い電圧で容量変化が飽和し、それ以降は印加電圧を高め
ても全体として容量の変動幅は小さくなってしまう。そ
こで、容量のバイアス変化が大きな理想的なバラクタ特
性を実現するために、超階段接合と呼ばれるダイオード
構造が用いられる。

【０００９】以下、図６を参照して、超階段接合バラク
タの原理を説明する。図６に示すように、ｎ型半導体層
３０２の内部においてアノード端からの距離をＸとして
バラクタを構成する半導体の不純物濃度ｎ(x)が、式
（１）で示される分布を持つと仮定する。ただし、式
（１）においてｍは定数である。

【００１０】

【数１】

【００１１】このときのバラクタ容量Ｃの電圧依存性
は、近似的に式（２）のように表される。ただし、式
（２）において、Ｖ_０は定数である。

【００１２】

【数２】

【００１３】式（２）から明らかなように、不純物濃度
分布の指数ｍの値が小さいほど、印加電圧に対する容量
Ｃの変化は大きくなる。ｎ型半導体層３０２が一様に不
純物添加されている単純な構造（ｍ＝０）に対し、ｍ＜
０となるようなダイオード構造を「超階段接合」と呼
ぶ。すなわち、超階段接合の場合、印加電圧が小さい場
合、空乏層３０４は、高不純物濃度の領域範囲内でしか
広がらないため、大きな容量をもつ。また、空乏層３０
４の広がりに対する容量変化が鈍くなる高電圧では、空
乏層端における不純物濃度が低くなり空乏層３０４の動
きがよくなる。このため、バラクタの容量としては、容
量値のバイアス変化の割合が低電圧側に偏らず、かつ全
体として大きな変化量が得られる。この超階段接合の効
果としては、容量変化量が大きいという効果のみなら
ず、以下に述べるとおりバラクタ印加電圧の変化に対す
る発振周波数の変調の線形性が向上するという効果も期
待できる。

【００１４】このバラクタ印加電圧の変化に対する発振
周波数の変調の線形性の向上について説明する。説明を
簡単にするために、発振器の構成を単純化し、発振回路
の負性抵抗により系全体の抵抗が相殺され、誘導コイル
Ｌとバラクタ容量Ｃとで決まる直列共振回路と見なす
と、発振周波数ωは、式（３）のように、バラクタ容量
Ｃの平方根に逆比例する。

【００１５】

【数３】

【００１６】ここで、例えばｍ＝−３／２のように設計
された超階段接合バラクタを用いた場合について考え
る。この場合には、上述した式（２）からわかるよう
に、印加電圧ＶがＶ_０よりも充分大きい範囲では、バラ
クタ容量Ｃは印加電圧Ｖの自乗に逆比例する。したがっ
て、式（２）及び式（３）を考え合わせると明らかなと
おり、発振周波数ωと、バラクタへの印加電圧Ｖとの間
の関係は、一次の比例関係になる。さて、上述のように
ＶＣＯ特性はトランジスタやバラクタなど個々の構成要
素の特性で決まるため、回路構成としては最適な個別部
品をアセンブルするハイブリッド集積回路（ＨＩＣ:Hyb
rid Integrated Circuits）が設計を容易にする。しか
し、一方ではマイクロ波回路を製造する上での高歩留り
化、低コスト化を実現するために、マイクロ波モノリシ
ック集積回路（ＭＭＩＣ:Microwave Monolithic Integr
ated Circuit）技術が不可欠になっており、ＭＭＩＣ設
計者にとっては同一半導体基板上にトランジスタとバラ
クタを如何に形成するかが課題になっている。

【００１７】ＭＭＩＣ技術により実現されるＶＣＯの典
型的な回路図を図７に示す。このＭＭＩＣ型のＶＣＯ
は、同図に示すように、ＧａＡｓ半導体基板上に作られ
ており、インピーダンス整合回路や発振に必要な正帰還
回路２０７を構成する伝送線路２０２、ＨＢＴを用いた
能動素子２０６、バイアス回路２０５、バラクタ２０
４、さらには、段間接続用の、金属−絶縁膜−金属（Ｍ
ＩＭ:Metal-Insulator-Metal）キャパシタ２０３を備え
ている。なお、バイアス回路２０５は、１／４波長スタ
ブ２０１と、ＭＩＭキャパシタ２０３とを備えて構成さ
れている。

【００１８】他の多くのマイクロ波回路と同様に、ＶＣ
Ｏに関しても、ＭＭＩＣ化の利点が大きいのは言うまで
もない。しかし、ＶＣＯを構成する能動素子とバラクタ
とは、必ずしも両者に対して最適な形で半導体層を共用
するわけでない。このため、能動素子とバラクタについ
て独立の半導体層を形成するか、あるいは、妥協点を見
出し互いに一部の半導体層構造を共用させるか、がＭＭ
ＩＣの設計の際に迫られる。

【００１９】前者（能動素子とバラクタについて独立の
半導体層を形成する構造）の例としては、IEEE Transac
tion on Microwave Theory and Techniques.Vol.46,no.
10,pp.1572-1576.1997）に開示されている方法がある。
以下、図８を参照して、この開示例と略同様の半導体層
構造を採用したＶＣＯについて説明する。このＶＣＯ
は、トランジスタとして電界効果トランジスタの一つで
ある高移動度トランジスタ（ＨＥＭＴ:High Electron M
obility Transistor）を用い、ＭＭＩＣ技術によって作
製されている。

【００２０】先ず、同図に示すように、半絶縁性のＧａ
Ａｓ基板４０１上に分子線エピタキシー（ＭＢＥ:Molec
ular Beam Epitaxy）法を用いて、チャネル層４０２、
電荷供給層４０３、トランジスタ電極コンタクト層４０
４、カソード・コンタクト層４０５、アノード層４０６
を順次成長させる。なお、ここで作製したチャネル層４
０２は、不純物無添加のＧａＡｓからなり、厚さ１５０
ｎｍのものである。電荷供給層４０３は、中濃度（５×
１０^１７ｃｍ^−３）のシリコンを添加したｎ型Ａｌ
_０．３Ｇａ_０．７Ａｓからなり、厚さ１００ｎｍのもの
である。トランジスタ電極コンタクト層４０４は、高濃
度（３×１０^１８ｃｍ^−３）のシリコンを添加したｎ型
ＧａＡｓからなり、厚さ５００ｎｍのものである。カソ
ード・コンタクト層４０５は、高濃度（３×１０^１８ｃ
ｍ ^−３）のシリコンを添加したｎ型ＧａＡｓからなり、
厚さ１０００ｎｍのものである。アノード層４０６は、
中濃度（５×１０^１７ｃｍ^−３）のシリコンを添加した
ｎ型ＧａＡｓからなり、厚さ１０００ｎｍのものであ
る。次に、バラクタ部分４１１を形成するために、アノ
ード層４０６の上に、Ａｌ／Ｔｉ系の金属からなるアノ
ード電極４０７ａをリフトオフ法によって形成する。さ
らにアノード電極４０７ａをフォトレジストで保護した
うえで（図示せず）、燐酸・過酸化水素水の水溶液を用
いたウェットエッチングによって、カソード・コンタク
ト層４０５を表出させる。そして、この表出させた部分
に、Ａｕ／Ｎｉ／ＡｕＧｅ系の金属からなるカソード電
極４０７ｃをリフトオフ法によって形成する。

【００２１】一方、トランジスタ部分４１０に関して
は、まず、トランジスタに不要なカソード・コンタクト
層４０５を燐酸・過酸化水素水の水溶液を用いたウェッ
トエッチングにより除去する。しかる後に、トランジス
タ電極コンタクト層４０４に、Ａｕ／Ｎｉ／ＡｕＧｅ系
の金属からなるソース電極４０８ｓ及びドレイン電極４
０８ｄを同時にリフトオフ法によって形成する。次に、
ゲート領域において、トランジスタ電極コンタクト層４
０４を、燐酸・過酸化水素水の水溶液を用いたウェット
エッチングにより除去する。この後、表出した電荷供給
層４０３の表面に、Ａｌ／Ｔｉ系の金属からなるゲート
電極４０８ｇをリフトオフ法によって形成すればトラン
ジスタ部分４１０が完成する。このような半導体構造
（図８）では、バラクタ部４１１の層構造をトランジス
タ部４１０の層構造とは別に専用に設けるため、トラン
ジスタの特性に影響を及ぼすことなく超階段構造のバラ
クタを採用できるなど回路設計の観点からは最も望まし
い。

【００２２】しかしながら、この手法では、トランジス
タを構成する層の上に、バラクタを構成する層を積層し
ている。半導体製造のコストは、基本的には半導体層構
造全体の厚さで決まる。このため、このような手法で
は、製造コストが高いという問題がある。また、トラン
ジスタ部４１０を形成する際には、アノード層４０６及
びカソード・コンタクト層４０５を除去する工程が必要
である。この除去工程における処理が、トランジスタに
おける特定の薄層をエッチング表出する工程の精度を下
げ、ウェハ内での特性むら及び歩留り低下を招くおそれ
がある。この問題は、例えば、ＨＢＴにおいてベース層
のような非常に薄膜の半導体層の表面を取り出して電極
を設ける必要がある場合には一層深刻な問題になる。

【００２３】そこで、多くの文献に開示されているよう
に、バラクタ及びトランジスタに内蔵されるダイオード
構造の層構造を互いに共用化させた例も知られている。
このような技術を開示した文献としては、例えば、IEEE
1994 Microwave and Millimeter-Wave Monolithic Cir
cuits Symposium,Digest pp.165-168が挙げられる。

【００２４】以下、図９を参照して、バラクタとトラン
ジスタとの層構造の一部を互いに共用化した例について
説明する。この従来例では、トランジスタとしてＨＢＴ
を用いており、半絶縁性のＧａＡｓ基板５０１上に、Ｍ
ＢＥ法を用いて、コレクタ・コンタクト層５０２、コレ
クタ層５０３、ベース層５０４、エミッタ層５５１、エ
ミッタ中間層５５２、エミッタ・コンタクト層５５３を
順に成長させる。なお、ここで作製したコレクタ・コン
タクト層５０２は、高濃度（３×１０^１８ｃｍ^−３）の
シリコンを添加したｎ型ＧａＡｓからなり、厚さ５００
ｎｍのものである。コレクタ層５０３は、低濃度（５×
１０^１６ｃｍ^−３）のシリコンを添加したｎ型ＧａＡｓ
からなり、厚さ５００ｎｍのものである。ベース層５０
４は、高濃度（４×１０^１９ｃｍ^−３）のベリリウムを
添加したｐ型ＧａＡｓからなり、厚み８０ｎｍのもので
ある。エミッタ層５５１は、中濃度（３×１０^１７ｃｍ
^−３）のシリコンを添加したｎ型Ａｌ_０．２５Ｇａ
_０．７５Ａｓからなり、厚さ２５０ｎｍのものである。
エミッタ中間層５５２は、中濃度（５×１０^１７ｃｍ
^−３）のシリコンを添加したｎ型ＧａＡｓからなり、厚
さ１５０ｎｍのものである。エミッタ・コンタクト層５
５３は、オーミック性の電極の形成を容易にするため高
濃度（３×１０^１８ｃｍ ^−３）のシリコンを添加したｎ
型ＧａＡｓからなり、厚さ１００ｎｍのものである。

【００２５】次に、Ａｕ／Ｎｉ／ＡｕＧｅ系の金属を用
いたエミッタ電極５０７を形成する。続いて、エミッタ
領域を規定するフォトレジストをパターニングしたうえ
で（図示せず）、塩素ガスを用いたドライエッチングに
よって、エミッタ・コンタクト層５５３、エミッタ中間
層５５２、エミッタ層５５１を順次エッチングする。こ
のエッチングによって露出したベース層５０４に、Ａｕ
／Ｐｔ／Ｔｉ系の金属を用いたベース電極５０６をリフ
トオフ法によって形成する。この後、エミッタ領域とベ
ース電極領域を保護するフォトレジストをパターニング
したうえで（図示せず）、燐酸・過酸化水素水の水溶液
を用いたウェットエッチングによって、ベース層５０
４、コレクタ層５０３をエッチングする。そして、この
エッチングによって表出したコレクタ・コンタクト層５
０２に、Ａｕ／Ｎｉ／ＡｕＧｅ系の金属を用いたコレク
タ電極５０５をリフトオフ法によって形成する。最後に
素子領域外の不要なコレクタ・コンタクト層５０２を除
去すればトランジスタ部５１０が完成する。

【００２６】一方、バラクタ部５１１は、トランジスタ
部５１０の形成と並行して行う。すなわち、トランジス
タ部５１０においてベース電極５０６及びコレクタ電極
５０５を形成する際に、ベース層５０４、コレクタ層５
０３、コレクタ・コンタクト層５０２からなるｐｎ接合
ダイオードを形成することで、バラクタ部５１１が完成
する。この場合、アノード電極５０８はベース電極５０
６と同じ金属によって、また、カソード電極５０９はコ
レクタ電極５０５と同じ金属によって構成される。

【００２７】図９の例では、ＨＢＴのベース・コレクタ
間接合をバラクタに用いているが、同様にＨＢＴのベー
ス・エミッタ間接合をバラクタに用いた例もある（例え
ば、1997年電子情報通信学会総合大会論文番号C-2-44、
論文集99頁）。その例を図１０に示す。この従来例にお
いては、図９の場合と同様の方法を用いてトランジスタ
部６１０を形成している。トランジスタ部６１０のエミ
ッタ電極６０７及びベース電極６０６を設ける際に、同
じ材質の電極を用いてエミッタ・コンタクト層６５３、
エミッタ中間層６５２、エミッタ層６５１、ベース層６
０４からなるｐｎ接合ダイオードを形成すれば、バラク
タ部６１１が完成する。この場合、アノード電極６０８
はベース電極６０６に用いた金属で、また、カソード電
極６０９はエミッタ電極６０７に用いた金属で構成され
ることになる。

【００２８】このような手法（図９，図１０）では、半
導体層構造がトランジスタ部に対して優先的に最適化さ
れており、バラクタとして必ずしも充分な特性が得られ
るわけではない。しかし、ＭＭＩＣの製造工程を簡素化
できるという観点では、一定の効果を奏している。

【００２９】

【発明が解決しようとする課題】しかしながら、トラン
ジスタとバラクタの半導体層構造を共用化させる上記従
来の構成（図９、図１０）では、トランジスタとバラク
タとのいずれか一方の特性が犠牲になりがちであった。
つまり、トランジスタを構成するダイオードにおいて
は、通常アノード側の不純物濃度がカソード側と比較し
て低く設計されており、空乏層が広がりやすくなってい
る。これは、ダイオードの寄生容量を極力低減する必要
があるからである。したがって、バラクタへの最適化を
意図して超階段接合に近い構造にすると、逆にトランジ
スタの寄生容量が増大してしまう。この結果、トランジ
スタの高周波特性に応じて決まるＶＣＯの発振周波数が
制限されるという問題が生じていた。

【００３０】例えば、図９に示したＨＢＴでは、ｐ型ベ
ース層５０４（バラクタのアノードに相当）の下のコレ
クタ層５０３は低濃度のｎ型不純物が均一添加された層
になっており、空乏層が適度に広がることによりベース
・コレクタ間接合容量を低減している。仮にコレクタ層
５０３を、ベース層５０４に近い領域ほどｎ型不純物濃
度が増加してゆく構成にすると、空乏層が縮小しベース
・コレクタ間接合容量が増大する。ベース・コレクタ間
接合容量は、負帰還容量としてトランジスタの最大発振
周波数を直接低下させる。このため、バラクタはより超
階段接合に近い構造になる一方で、トランジスタの高周
波特性が劣化し高い周波数での発振が困難になる。

【００３１】また、図１０に示すＨＢＴでは、ｐ型ベー
ス層６０４（バラクタのアノードに相当）の上のエミッ
タ層６５１は中濃度のｎ型不純物が均一に添加された層
になっており、空乏層が適度に広がることによりベース
・エミッタ間接合容量を低減している。仮にエミッタ層
６５１をベース層６０４に近い領域ほどｎ型不純物濃度
が増加してゆく構成にすると、空乏層が縮小しベース・
エミッタ間接合容量が増大する。トランジスタの入力容
量に相当するベース・エミッタ間接合容量は、電流利得
遮断周波数を低下させ同遮断周波数に依存する最大発信
周波数にも間接的に影響を及ぼす。このためバラクタは
より超階段接合に近い構造になる一方で、トランジスタ
の高周波特性が劣化し高い周波数での発振が困難になる
この発明は上述の事情に鑑みてなされたもので、能動素
子（特にトランジスタ）と、可変容量ダイオードとを一
つの基板上に形成した半導体回路装置、特に、マイクロ
波，ミリ波等の高い周波数帯で動作する高性能なトラン
ジスタと、超階段接合構造を採用し変調特性に優れたバ
ラクタとを集積化した、高品質の電圧制御型発信器及び
その製造方法を提供することを目的としている。

【００３２】

【課題を解決するための手段】上記課題を解決するため
に請求項１記載の発明は、少なくともトランジスタと可
変容量ダイオードとを一の半導体基板上に形成した半導
体回路装置に係り、前記トランジスタは、不純物の濃度
が略単調に変化している、第一の導電形式の半導体を有
する第１の不純物濃度傾斜部を含んで構成されたもので
あり、前記可変容量ダイオードは、不純物の濃度がその
場所によって異なる、第一の導電形式の半導体を有する
第２の不純物濃度傾斜部と、前記第２の不純物濃度傾斜
部に設けられ、前記第２の不純物濃度傾斜部と共にショ
ットキー接合型のダイオードを構成したアノード端子
と、前記第２の不純物濃度傾斜部における、前記不純物
の濃度が前記アノード端子が設けられている部分よりも
低く、且つ、前記アノード端子が設けられている部分と
の間における電気的な経路に沿って前記不純物の濃度が
略単調に減少している部分に設けられたカソード端子と
を有してなることを特徴としている。

【００３３】請求項２記載の発明は、少なくともトラン
ジスタと可変容量ダイオードとを一の半導体基板上に形
成した半導体回路装置に係り、前記トランジスタは、不
純物の濃度が略単調に変化している、第一の導電形式の
半導体を有する第１の不純物濃度傾斜部を含んで構成さ
れたものであり、前記可変容量ダイオードは、不純物の
濃度がその場所によって異なる、第一の導電形式の半導
体を有する第２の不純物濃度傾斜部と、前記第２の不純
物濃度傾斜部上に形成され、前記第２の不純物濃度傾斜
部と共にｐｎ接合型のダイオードを構成した第二の導電
形式の半導体層と、前記第二の導電形式の半導体層上に
設けられた、前記可変容量ダイオードのアノード端子
と、前記第２の不純物濃度傾斜部における、前記不純物
の濃度が前記第二の導電形式の半導体層が設けられてい
る部分よりも低く、且つ、前記第二の導電形式の半導体
層が設けられている部分との間における電気的な経路に
沿って前記不純物の濃度が略単調に減少している部分に
設けられたカソード端子とを有してなることを特徴とし
ている。

【００３４】請求項３記載の発明は、請求項１又は２記
載の半導体回路装置に係り、前記カソード端子は、前記
第２の不純物濃度傾斜部との接合部近傍領域において前
記第２の不純物濃度傾斜部と合金を形成していることを
特徴としている。

【００３５】請求項４記載の発明は、少なくともトラン
ジスタと可変容量ダイオードとを一の半導体基板上に形
成した半導体回路装置の製造方法に係り、不純物の濃度
がその場所によって異なる第一の導電形式の半導体を有
する不純物濃度傾斜部を含んで構成された、所望の半導
体積層構造部を形成する工程と、前記半導体積層構造部
の一部を用いてトランジスタを形成する工程と、前記不
純物濃度傾斜部における前記トランジスタが形成されて
いない領域に、前記不純物濃度傾斜部と共にショットキ
ー接合型のダイオードを構成する前記可変容量ダイオー
ドのアノード端子を設ける工程と、前記不純物濃度傾斜
部における所望の部分に、前記可変容量ダイオードのカ
ソード端子となる金属層を設ける工程と、前記不純物濃
度傾斜部における、前記不純物の濃度が前記アノード端
子が設けられている部分よりも低く、且つ前記アノード
端子が設けられている部分との間における電気的な経路
に沿って前記不純物の濃度が略単調に減少している部分
と、前記金属層との間の抵抗を低下させるための低抵抗
化処理を行う工程とを有してなることを特徴としてい
る。

【００３６】請求項５記載の発明は、前記不純物濃度傾
斜部におけるアノード端子を設ける領域に、半導体中の
キャリアを一部枯渇化させるイオンを注入することで、
前記不純物濃度傾斜部における実効キャリア濃度を調整
する工程をさらに含むことを特徴としている。

【００３７】請求項６記載の発明は、請求項４又は５記
載の半導体回路装置の製造方法に係り、前記低抵抗化処
理は、前記不純物濃度傾斜部における、前記不純物の濃
度が前記アノード端子が設けられている部分よりも低
く、且つ前記アノード端子が設けられている部分との間
における電気的な経路に沿って前記不純物の濃度が略単
調に減少している部分から、前記金属層に至る領域を、
前記金属層と合金化する処理であることを特徴としてい
る。

【００３８】請求項７記載の発明は、請求項４又は５記
載の半導体回路装置の製造方法に係り、前記低抵抗化処
理は、前記不純物濃度傾斜部における、前記不純物の濃
度が前記アノード端子が設けられている部分よりも低
く、且つ前記アノード端子が設けられている部分との間
における電気的な経路に沿って前記不純物の濃度が略単
調に減少している部分から、前記金属層に至る領域に、
前記第一の導電形式の半導体における不純物を注入する
処理であることを特徴としている。

【００３９】請求項８記載の発明は、少なくともトラン
ジスタと可変容量ダイオードとを一の半導体基板上に形
成した半導体回路装置の製造方法に係り、不純物の濃度
がその場所によって異なる第一の導電形式の半導体を有
する不純物濃度傾斜部を含んで構成された、所望の半導
体積層構造部を形成する工程と、前記半導体積層構造部
の一部を用いてトランジスタを形成する工程と、前記不
純物濃度傾斜部上に、前記不純物濃度傾斜部と共にｐｎ
接合型のダイオードを構成する第二の導電形式の半導体
層を形成する工程と、前記第二の導電形式の半導体層上
に前記可変容量ダイオードのアノード端子を設ける工程
と、前記不純物濃度傾斜部における所望の部分に、前記
可変容量ダイオードのカソード端子となる金属層を設け
る工程と、前記不純物濃度傾斜部における、前記不純物
の濃度が前記第二の導電形式の半導体層が設けられてい
る部分よりも低く、且つ前記第二の導電形式の半導体層
が設けられている部分との間における電気的な経路に沿
って前記不純物の濃度が略単調に減少している部分と、
前記金属層との間の抵抗を低下させるための低抵抗化処
理を行う工程とを有してなることを特徴としている。

【００４０】請求項９記載の発明は、請求項８記載の半
導体回路装置の製造方法に係り、前記低抵抗化処理は、
前記不純物濃度傾斜部における、前記不純物の濃度が前
記第二の導電形式の半導体層が設けられている部分より
も低く、且つ前記第二の導電形式の半導体層が設けられ
ている部分との間における電気的な経路に沿って前記不
純物の濃度が略単調に減少している部分から、前記金属
層に至る領域を、前記金属層と合金化する処理であるこ
とを特徴としている。

【００４１】請求項１０記載の発明は、請求項８記載の
半導体回路装置の製造方法に係り、前記低抵抗化処理
は、前記不純物濃度傾斜部における、前記不純物の濃度
が前記第二の導電形式の半導体層が設けられている部分
よりも低く、且つ前記第二の導電形式の半導体層が設け
られている部分との間における電気的な経路に沿って前
記不純物の濃度が略単調に減少している部分から、前記
金属層に至る領域に、前記第一の導電形式の半導体にお
ける不純物を注入する処理であることを特徴としてい
る。

【００４２】（作用）この発明の作用について説明す
る。トランジスタは、不純物の濃度が略単調に変化して
いる不純物濃度傾斜部（第１の不純物濃度傾斜部）を含
んで構成されている。このため、不純物濃度傾部の不純
物濃度が低い側を、トランジスタを構成するダイオード
のアノード側にすることで、寄生容量を小さくできる。
したがって、高周波特性に優れる。

【００４３】可変容量ダイオードは、第一の導電形式
（例えば、Ｎ型）の半導体を有する不純物濃度傾斜部
（第２の不純物濃度傾斜部）と、ここに設けたアノード
端子とによって構成されるショットキー接合型のダイオ
ードとして実現される。アノード端子を設ける領域の不
純物濃度があまりに高いと良好なショットキー接合型の
ダイオードとならない。アノード端子を設ける領域の不
純物濃度が高すぎる場合には、半導体中のキャリアを一
部枯渇化させるイオンを注入することで実効キャリア濃
度を調整することで、良好なショットキー接合型のダイ
オードが得られるようにする。可変容量ダイオードは、
これ以外にも、不純物濃度傾斜部上に第二の導電形式
（例えば、Ｐ型）の半導体層を形成し、この不純物濃度
傾斜部と第二の導電形式の半導体層とによって構成され
るｐｎ接合型のダイオードとして実現してもよい。この
場合には、アノード端子は、この第二の導電形式の半導
体層の上に設けることになる。なお、第一の導電形式の
半導体としてＮ型半導体を選択している場合には、第二
の導電形式の半導体とはＰ型半導体になる。これは逆で
もかまわない。

【００４４】可変容量ダイオードがショットキー型のダ
イオードとして実現されている構成では、可変容量ダイ
オードのカソード端子は、不純物濃度傾斜部における、
不純物の濃度が前記アノード端子が設けられている部分
よりも低く、且つ、アノード端子が設けられている部分
との間における電気的な経路に沿って不純物の濃度が略
単調に減少している部分に設ける。可変容量ダイオード
がｐｎ接合型のダイオードとして実現されている構成で
は、不純物濃度傾斜部における、不純物の濃度が第二の
導電形式の半導体層が設けられている部分よりも低く、
且つ、第二の導電形式の半導体層が設けられている部分
との間における電気的な経路に沿って不純物の濃度が略
単調に減少している部分に設ける。すなわち、可変容量
ダイオードの構造を、超階段接合とする。

【００４５】このカソード端子が、不純物濃度傾斜部と
の接合部近傍領域において、不純物濃度傾斜部と合金を
形成した構成では、カソード端子と不純物濃度傾斜部と
の接合部における抵抗を小さくできる。この合金化は、
例えば、高温でアニールすることで可能である。この接
合部における抵抗を小さくするための処理（低抵抗化処
理）としては、これ以外にも、カソード端子直下の半導
体に、第一の導電形式の半導体における不純物を注入す
る処理でもよい。カソード端子を設ける場所は、必ずし
も不純物の濃度が最も低い部分である必要はない。不純
物濃度傾斜部における所望の場所に設けてもよい。ただ
し、この場合には、不純物の濃度がアノード端子が設け
られている部分よりも低く、且つ、アノード端子が設け
られている部分との間における電気的な経路に沿って前
記不純物の濃度が略単調に減少している部分から、カソ
ード端子（金属層）に至る領域に渡って、低抵抗化処理
を施す。

【００４６】

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。 ◇第１の実施の形態 図１は、この発明の第１の実施の形態であるＭＭＩＣ型
のＶＣＯの層構成を模式的に示す断面図である。この形
態のＶＣＯは、半絶縁性のＧａＡｓ基板１上に、ＨＢＴ
が形成されたトランジスタ部１０ａと、ショットキー型
のダイオードが形成されたバラクタ部１１ａとを備えて
構成されている。トランジスタ部１０ａは、基板１上
に、コレクタ・コンタクト層２、コレクタ層３、ベース
層４、不純物濃度傾斜部５０（エミッタ層５１、エミッ
タ中間層５２、エミッタ中間層５３、エミッタ・コンタ
クト層５４）を、この順に積層した構成となっている。
また、コレクタ・コンタクト層２上にはコレクタ電極１
０１が、また、ベース層４上にはベース電極１０２ａ
が、エミッタコンタクト層５４上にはエミッタ電極１０
３が形成されている。なお、各部の具体的な材質、サイ
ズ等の具体例については、後述する製造方法の説明にお
いて述べることにする。

【００４７】不純物濃度傾斜部５０は、ｎ型不純物濃度
が互いに異なる４つの層（エミッタ層５１、エミッタ中
間層５２、エミッタ中間層５３、エミッタ・コンタクト
層５４）によって構成されている。これら４つの層のｎ
型不純物濃度は、エミッタ層５１、エミッタ中間層５
２、エミッタ中間層５３、エミッタ・コンタクト層５４
の順に高くされている。つまり、ｎ型不純物の濃度は、
エミッタ層５１が最も低く、一方、エミッタコンタクト
層５４が最も高い。

【００４８】また、エミッタ層５１及びコレクタ層３
は、ｎ型不純物の添加濃度が適度に低く設定されてい
る。したがって、ｐ型のベース層４とｎ型のエミッタ層
５１との間、及びｐ型のベース層４とｎ型のコレクタ層
３との間に各々形成されるｐｎ接合においては、空乏層
が適度に広がることができる構成となっている。したが
って、ＨＢＴの高周波特性を阻害する要因となる寄生容
量が、最小限に抑えられている。エミッタ電極１０３
は、非常に不純物濃度が高いエミッタ・コンタクト層５
４の上に形成されており、オーミック性の電極として機
能する。

【００４９】一方、バラクタ部１１ａは、半絶縁性のＧ
ａＡｓ基板１上に、コレクタ・コンタクト層２、コレク
タ層３、ベース層４、エミッタ層５１、エミッタ中間層
５２、エミッタ中間層５３を積層した構成となってい
る。各層の組成等は、トランジスタ部１０ａと同様であ
る。すなわち、エミッタ層５１、エミッタ中間層５２及
びエミッタ中間層５３は、トランジスタ部１０ａとバラ
クタ部１１ａとによって共用されている。素子構成の都
合上、バラクタ部１１ａでは、エミッタコンタクト層５
４が除去されているが、このバラクタ部１１ａにおいて
は、残りのエミッタ層５１、エミッタ中間層５２及びエ
ミッタ中間層５３によって、不純物濃度傾斜部（第２の
不純物濃度傾斜部）が構成されている。なお、バラクタ
部１１ａを構成している各半導体層は、トランジスタ１
０ａを構成する半導体層とともに一括して基板上に積層
形成されるものである。このため、バラクタ部を構成し
ている各層についても、トランジスタ部１０ａでの名前
と同じ名前で呼ぶことにする。

【００５０】また、このバラクタ部１１ａにおいては、
やや不純物濃度が高いエミッタ中間層５３の上にショッ
トキー型のアノード電極１０４ａが形成されており、ダ
イオードの整流特性を生み出している。さらに不純物濃
度傾斜部５０の中で最も不純物濃度が低いエミッタ層５
１の上には、カソード電極１０５ａが形成されている。
このカソード電極１０５ａとエミッタ層５１との接合部
には適当な処理が施され、合金化領域６ａが形成されて
いる。したがって、カソード電極１０５ａは、オーミッ
ク性の電極として機能するようになっている。

【００５１】このバラクタ部１１ａでは、電気的な経路
（電荷の移動経路）に沿ってカソード電極１０５ａから
アノード電極１０４ａへと向かうにつれて、不純物濃度
が高くなっている。ここでは、エミッタ層５１→エミッ
タ中間層５２→エミッタ中間層５３の順に３段階で高く
なっている。すなわち、バラクタ部１１ａには、超階段
接合のダイオードが形成されている。

【００５２】次に、図１を参照して、この形態のＶＣＯ
の製造方法について説明する。 工程１．まず、半絶縁性のＧａＡｓ基板１上に、有機金
属気相成長法（ＭＯＣＶＤ:Metal Organic Chemical Va
por Deposition）法を用いて、コレクタ・コンタクト層
２、コレクタ層３、ベース層４、エミッタ層５１、エミ
ッタ中間層５２、エミッタ中間層５３、エミッタ・コン
タクト層５４を順に成長させる。なお、ここで作製した
コレクタ・コンタクト層２は、高濃度（３×１０^１８ｃ
ｍ^−３）のシリコンを添加したｎ型ＧａＡｓからなり、
その厚さは５００ｎｍである。コレクタ層３は、低濃度
（５×１０^１６ｃｍ^−３）のシリコンを添加したｎ型Ｇ
ａＡｓからなり、その厚さは５００ｎｍである。ベース
層４は、高濃度（４×１０^１９ｃｍ ^−３）のベリリウム
を添加したｐ型ＧａＡｓからなり、その厚さは８０ｎｍ
である。エミッタ層５１は、中濃度（３×１０^１７ｃｍ
^−３）のシリコンを添加しｎ型Ａｌ_０．２５Ｇａ
_０．７５Ａｓからなり、その厚さは２５０ｎｍである。
エミッタ中間層５２は、中濃度（５×１０^１７ｃ
ｍ^−３）のシリコンを添加したｎ型ＧａＡｓからなり、
その厚さは１５０ｎｍである。エミッタ中間層５３は、
やや高濃度（１×１０^１８ｃｍ^−３）のシリコンを添加
したｎ型ＧａＡｓからなり、その厚さ１００ｎｍであ
る。エミッタ・コンタクト層５４は、電極の接触を容易
にするために（接触抵抗を小さくするために）、非常に
高濃度（１×１０^２０ｃｍ^−３）のセレンを添加したｎ
型ＧａＡｓからなり、その厚さは５０ｎｍである。

【００５３】工程２．次に、バラクタ部１１ａにおいて
だけエミッタ・コンタクト層５４を除去する。具体的な
処理は以下の通りである。まず、トランジスタ部１０ａ
の全体を保護するように、フォトレジストをパターニン
グする（図示せず）。この状態で、燐酸・過酸化水素水
の水溶液を用いたウェットエッチングを施すことで、バ
ラクタ部１１ａにおいてだけエミッタ・コンタクト層５
４を除去することができる。ここで、エミッタ・コンタ
クト層５４を除去する理由は、不純物濃度が高すぎる場
合、この半導体層に形成した電極は、良好な整流特性を
示すショットキー型の電極にならないからである。つま
り、エミッタ・コンタクト層５４は不純物濃度が高すぎ
るため、ここにアノード電極を形成しても、このアノー
ド電極はショットキー型の電極にならないからである。

【００５４】工程３．次に、トランジスタ部１０ａ、バ
ラクタ部１１ａの所定の領域にエミッタ電極１０３及び
アノード電極１０４ａを形成する。電極材としては何れ
も耐熱性に優れた（融点が高い）ＷＳｉ金属を用いる。
ここで、アノード電極１０４ａは、比較的不純物濃度が
低いエミッタ中間層５３の上に形成されており、しかも
その材料として融点の高い（高耐熱性）ＷＳｉを用いて
いるため半導体層と合金化しにくい。このため、アノー
ド電極１０４ａは、オーミック性の電極とはならずショ
ットキー型の電極となる。すなわち、アノード電極１０
４ａとエミッタ中間層５３との接合は整流特性をもつダ
イオードとして機能することになる。

【００５５】一方、トランジスタ部１０ａのエミッタ電
極１０３は、非常に不純物濃度が高いエミッタ・コンタ
クト層５４の上に形成される。このため、電極材料とし
て耐熱性が高く合金化しにくいＷＳｉを用いているにも
かかわらず、エミッタ電極１０３は良好なオーミック性
の電極として機能することになる。

【００５６】工程４．次に、バラクタ部１１ａにおい
て、エミッタ層５１の上にカソード電極１０５ａを形成
する。この電極形成の具体的な処理は、以下の通りであ
る。すなわち、まず、トランジスタ部１０ａの全体と、
バラクタ部１１ａのアノード電極１０４ａとを保護する
ように、フォトレジストをパターニングする（図示せ
ず）。この状態で、燐酸・過酸化水素水の水溶液を用い
たウェットエッチングを施すことで、バラクタ部１１ａ
の領域における、エミッタ・コンタクト層５４、エミッ
タ中間層５３、エミッタ中間層５２を、順次、除去す
る。そして、このエッチングによって露出したエミッタ
層５１の上に、Ａｕ／Ｎｉ／ＡｕＧｅ系の金属を用いた
カソード電極１０５ａを形成する。

【００５７】工程５．次に、トランジスタ部１０ａにお
いて、ベース層４の上にベース電極１０２ａを形成す
る。この電極形成の具体的な処理は以下の通りである。
すなわち、まず、バラクタ部１１ａの全体と、エミッタ
電極１０３とを保護するように、フォトレジストをパタ
ーニングする（図示せず）。この状態で、エミッタ・コ
ンタクト層５４、エミッタ中間層５３、エミッタ中間層
５２、エミッタ層５１を、順次、エッチングする。この
エッチングによって露出したベース層４の上に、Ａｕ／
Ｐｔ／Ｔｉ系の金属を用いたベース電極１０２ａを形成
する。なお、トランジスタ部１０ａのエミッタは微細加
工する必要があるため、エッチングには塩素ガスを用い
たドライエッチングを採用する。

【００５８】工程６．次に、トランジスタ部１０ａにお
いて、コレクタ・コンタクト層２の上にコレクタ電極１
０１を形成する。この電極形成の具体的な処理は以下の
通りである。まず、バラクタ部１１ａ及びトランジスタ
部１０ａのエミッタ領域とベース電極領域を保護するよ
うに、フォトレジストをパターニングする（図示せ
ず）。この状態で、燐酸・過酸化水素水の水溶液を用い
たウェットエッチングを施すことで、ベース層４、コレ
クタ層３を除去する。そして、表出したコレクタ・コン
タクト層２の上に、Ａｕ／Ｎｉ／ＡｕＧｅ系の金属を用
いたコレクタ電極１０１をリフトオフ法によって形成す
る。この場合のコレクタ電極１０１もオーミック性の電
極とする。なお、オーミック性の電極を形成するための
手法については、後ほど詳しく説明する。

【００５９】工程７．最後に、トランジスタ部１０ａと
バラクタ部１１ａとを互いに電気的に分離する。この分
離は、具体的には以下のようにして行う。まず、トラン
ジスタ部１０ａ及びバラクタ部１１ａの全体を保護する
ように、フォトレジストをパターニングする（図示せ
ず）。この状態で、半絶縁性基板１が露出するまで半導
体層をエッチングすれば、トランジスタ部１０ａとバラ
クタ部１１ａとは互いに電気的に分離される。以上のよ
うにしてＶＣＯが完成する。

【００６０】次に、オーミック性の電極を形成するため
の手法について説明する。一般に、オーミック性の電極
を形成するためには、不純物濃度が非常に高い半導体層
の上に電極を形成するか、あるいは、高温処理等によっ
て電極と半導体層との間の合金化反応を促進させればよ
い。半導体素子においては、素子を保護するために酸化
珪素等の絶縁膜（図示せず）が形成されることが多い。
この実施の形態の場合、この製膜の際の加熱処理（摂氏
４００度程度）に伴って、不純物濃度が高いコレクタ・
コンタクト層２とその上に形成されたコレクタ電極１０
１とが合金化する。したがって、コレクタ電極１０１に
ついては、容易にオーミック性のものとできる。

【００６１】一方、不純物濃度が低いエミッタ層５１の
上に形成されたカソード電極１０５ａについては、合金
化を一層促進させるため更に高温（摂氏４５０度程度）
でのアニール処理を行う。これによって、より深い領域
にまで達した合金化領域６ａを形成し、カソード電極１
０５ａをオーミック性のものにできる。エミッタ電極１
０３については、既に述べたとおり、不純物濃度が非常
に高いエミッタ・コンタクト層５４の上に形成されてい
るため、特別な処理は行わずとも容易にオーミック性の
ものとなる。

【００６２】以上述べたとおりこの第１の実施の形態の
構成によれば、トランジスタ部１０ａの半導体層構造の
一部をバラクタ部１１ａが共用しているため、素子製造
上のコスト低減、歩留り向上を期待できる。また、トラ
ンジスタの高周波特性を維持しつつ、バラクタを超階段
接合にすることが可能であるため、高周波帯域において
も優れた変調特性を示すＶＣＯを、ＭＭＩＣによって実
現できる。

【００６３】◇第２の実施の形態 図２は、この発明の第２の実施の形態であるＭＭＩＣ型
のＶＣＯの層構成を模式的に示す断面図である。この形
態のＶＣＯが、上述の第１の実施の形態のそれと大きく
異なるところは、バラクタとして、ショットキー接合型
ダイオードを用いる代わりに、ｐｎ接合型ダイオードを
用いるようにした点である。なお、図２において、図１
の構成部分と同一の構成各部には同一の符号を付してそ
の説明を省略する。この形態におけるバラクタ部１１ｂ
では、エミッタ中間層５３の上に、非常に高い濃度で不
純物が添加されたｐ型のベース・コンタクト層４１が形
成されており、アノード電極１０４ｂはこの上に形成さ
れている。したがって、バラクタ部１１ｂでは、ｐ型の
ベース・コンタクト層４１とｎ型のエミッタ中間層５３
とが成すｐｎ接合ダイオードが実現されている。一方、
この第２の実施の形態におけるトランジスタ部１０ｂに
おいては、ベース層４の所望領域に、非常に高い濃度で
不純物が添加されたｐ型のベース・コンタクト層４１が
形成されており、ベース電極１０２ｂはこの上に形成さ
れている。したがって、ＨＢＴのベース抵抗が低減され
る。つまり、トランジスタの高周波特性が高い。

【００６４】次に、図２を参照して、この形態のＶＣＯ
の製造方法について説明する。説明は、第１の実施の形
態におけるＶＣＯの製造方法と異なっている点を中心に
述べることにする。まず、第１の実施の形態で述べた工
程１及び工程２の処理を行う。この工程２の後は、第１
の実施の形態で述べた工程３に代わって以下の工程ａ、
工程ｂを行う。

【００６５】工程ａ まず、ベース・コンタクト層４１を形成する。このベー
ス・コンタクト層４１は、図２に示すように、このとき
（工程２が完了した段階）、トランジスタ部１０ｂにお
いて露出状態となっているベース層４の上と、バラクタ
部１１ｂにおいて表面が露出状態となっているエミッタ
中間層５３の上とにだけ形成する。ここでは、有機金属
分子線エピタキシー（ＭＯＭＢＥ:Metal Organic MBE）
法を用いて、非常に高濃度（２×１０^２０ｃｍ^−３）の
炭素を添加したｐ型ＧａＡｓからなり、その厚さが３０
ｎｍのベース・コンタクト層４１を形成した。

【００６６】工程ｂ 次に、バラクタ部１１ｂにおけるベース・コンタクト層
４１の上にアノード電極１０４ｂを形成する。ベース・
コンタクト層４１は非常に高い濃度で不純物添加されて
いるため、アノード電極１０４ｂは、ベース電極１０２
ｂと同様にオーミック性の電極となる。工程ｂの後は、
第１の実施の形態で述べた工程４の処理を行う。次に、
第１の実施の形態で述べた工程５と略同様の処理を行
う。ただし、この第２の実施の形態では、ベース電極１
０２ｂは、トランジスタ部１０ｂにおけるベースコンタ
クト層４１の上に形成する。これ以降は、第１の実施の
形態で述べた工程６，７の処理を行う。

【００６７】以上述べたとおりこの第２の実施の形態の
構成では、バラクタは、ｐ型のベース・コンタクト層４
１とｎ型のエミッタ中間層５３とが成すｐｎ接合ダイオ
ードとなっている。一方、ベース電極１０２ｂが接触す
るベース・コンタクト層４１は、非常に高い濃度で不純
物添加されているため、ＨＢＴのベース抵抗が低減され
る。したがって、トランジスタの高周波特性が一層向上
する。

【００６８】◇第３の実施の形態 図３は、この発明の第５の実施の形態であるＭＭＩＣ型
のＶＣＯの層構成を模式的に示す断面図である。この形
態の半導体層の構成及びトランジスタ部１０ａのＨＢＴ
構造は、第１の実施の形態（図１）と全く同じである。
したがって、図１と同様の構成部分については、同一の
符号を付してその説明を省略する。この第３の実施の形
態におけるＶＣＯは、バラクタ部１１ｃのカソード電極
１０５ｃが、不純物濃度傾斜部５０の中で不純物濃度が
最も低いエミッタ層５１ではなく、その上の不純物濃度
がやや高いエミッタ中間層５２の上に形成されている。
ただし、カソード電極１０５ｃ、アノード電極１０４ａ
の中間位置においては、エミッタ中間層５２が部分的に
除去されエミッタ層５１が表出している。又、カソード
電極１０５ｃの直下に形成される合金化領域６ｃは深く
エミッタ層５１にまで及んでいる。

【００６９】このバラクタ部１１ｃの内部での電気的な
経路（電荷の移動経路）は、アノード電極１０４ａを起
点として、高濃度のｎ型不純物を添加したエミッタ中間
層５３、中濃度のｎ型不純物を添加したエミッタ中間層
５２、低濃度のｎ型不純物を添加したエミッタ層５１、
そして再びエミッタ中間層５２を経て、カソード電極１
０５ｃに至っている。

【００７０】合金化領域６ｃは、半導体よりもむしろ金
属に近い性質を帯びている。このため、この合金化領域
６ｃは、カソード電極１０５ｃの一部と化しているもの
見なすことができる。したがって、この形態のバラクタ
部１１ｃは、第１の実施の形態におけるバラクタ部１１
ａ（カソード電極１０５ａをエミッタ層５１の上に形成
した構造）と実質的に同じ構造であると見なすことがで
きる。すなわち、不純物濃度が３段階に変化している超
階段構造のダイオードとなっている。

【００７１】次に、この形態のＶＣＯの製造方法につい
て説明する。この形態のＶＣＯは、基本的には第１の実
施の形態におけるＶＣＯ（図１参照）と略同様の方法で
製造できる。ただし、工程４が一部異なる。エミッタ・
コンタクト層５４、エミッタ中間層５３までは同様にエ
ッチング除去する。しかし、エミッタ中間層５２につい
ては、カソード電極１０５ｃを形成することになる領域
と、アノード電極１０４ａを形成することになる領域と
の中間位置部分だけを除去する。そして、カソード電極
１０５ｃは、このエミッタ中間層５２の上に作製するこ
とになる。合金化領域６ｃについては、アニールの際の
温度を高くすることで容易に、エミッタ層５１にまで到
達させることができる。

【００７２】このように、この第３の実施の形態によれ
ば、第１の実施の形態と同様に、トランジスタ部１０ａ
の半導体層構造の一部をバラクタ部１１ｃが共用してい
るため、素子製造上のコスト低減、歩留り向上を期待で
きる。また、トランジスタの高周波特性を維持しつつ、
バラクタを超階段接合にすることが可能であるため、高
周波帯域においても優れた変調特性を示すＶＣＯを、Ｍ
ＭＩＣによって実現できる。加えて、カソード電極１０
５ｃを不純物濃度がやや高いエミッタ中間層５２の上に
形成しているため、電極接触抵抗がより小さい。

【００７３】◇第４の実施の形態 図４は、この発明の第５の実施の形態であるＭＭＩＣ型
のＶＣＯの層構成を模式的に示す断面図である。この第
４の実施の形態のＶＣＯでは、バラクタ部１１ｄについ
て、エミッタ中間層５２の表面近傍（すなわち、カソー
ド電極１０５ｃとの接合部付近）を不純物濃度が高いｎ
型不純物領域８としている点が、第３の実施の形態とは
異なっている。半導体層の構成及びトランジスタ部１０
ａのＨＢＴ構造は、第１の実施の形態（図１）、第３の
実施の形態（図３）と同様である。図４においては、図
１と同様の構成部分には同一の符号を付し説明を省略す
る。先に述べたとおり、エミッタ中間層５２のうちカソ
ード電極１０５ｃが設けられている領域部分は、不純物
濃度が高いｎ型不純物領域８とされている。したがっ
て、カソード電極１０５ｃの接合部における抵抗を小さ
くできる。

【００７４】このようなｎ型不純物領域８は、イオン注
入等の処理によって形成可能である。以下、この処理を
具体的に説明する。まず、バラクタ部１１ｄのカソード
電極１０５ｃを設ける予定の領域において、電極が接触
するエミッタ中間層５２とその下のエミッタ層５１に対
してシリコンをイオン注入する。シリコンの注入条件
は、ここでは、加速エネルギー１００ｋｅＶ、ドーズ量
５×１０^１３ｃｍ^−２とした。

【００７５】このイオン注入につづいて、最高摂氏約８
００度の非常に高い温度で短時間のアニールを施すこと
で、結晶の損傷を回復させる。これにより、エミッタ中
間層５２の表面近傍には、不純物濃度が高いｎ型不純物
領域８が形成されることとなる。このようにしてｎ型不
純物領域８を形成した表面領域に、この後、カソード電
極１０５ｃを形成することになる。上記条件で処理を行
った場合におけるｎ型不純物領域８での不純物濃度のピ
ークは、２×１０^１８ｃｍ^−３であった。

【００７６】なお、図４では、このイオン注入を矢印７
ｄで表現している。図面の都合上、カソード電極１０５
ｃの上方からイオン注入をしているかのようにはなって
いるが、実際には、このイオン注入等の処理は、カソー
ド電極１０５ｃを形成する前に行なう。また、図面では
ｎ型不純物領域８がエミッタ層５１及びベース層４に到
達する深さまで形成されているが、ｎ型不純物領域８は
このような深さにまで到達している必要はない。カソー
ド電極１０５ｃとエミッタ中間層５２との接触がオーミ
ック性になっていれば足りるため、イオンを注入する深
さ（すなわち、ｎ型不純物領域８が形成される領域）
は、エミッタ中間層５２まででよい。ただし、なるべく
深めに形成しておいたほうが、抵抗を下げるという点か
らはより有利である。

【００７７】このように、この実施の形態の構成によれ
ば、第１の実施の形態と同様に、トランジスタ部１０ａ
形成のために作った半導体層構造の一部を、バラクタ部
１１ｄに共用しているため、素子製造上のコスト低減、
歩留り向上を期待できる。また、トランジスタの高周波
特性を維持しつつ、バラクタを超階段接合にすることが
可能であるため、高周波帯域においても優れた変調特性
を示すＶＣＯを、ＭＭＩＣによって実現できる。

【００７８】加えて、比較的不純物濃度の低い半導体層
の上に電極を形成したのち高温アニールにより電極と半
導体層との合金化を図る方法に比較して、カソード電極
の接触抵抗を更に低減できる。

【００７９】◇第５の実施の形態 図５は、この発明の第５の実施の形態であるＭＭＩＣ型
のＶＣＯの層構成を模式的に示す断面図である。この第
５の実施の形態のＶＣＯでは、バラクタ部１１ｅが、第
３の実施の形態とは異なっている。図５においては、図
３と同様の構成部分には同一の符号を付し説明を省略す
る。この実施の形態におけるトランジスタ部１０ａのＨ
ＢＴの基本的な構造は、第３の実施の形態（図３）と同
様のものである。すなわち、半絶縁性のＧａＡｓ基板１
上に有機金属気相成長法（ＭＯＣＶＤ）法を用いて、コ
レクタ・コンタクト層２、コレクタ層３、ベース層４、
エミッタ層５１、エミッタ中間層５２、エミッタ中間層
５３、エミッタ・コンタクト層５４を順に成長させてい
る。

【００８０】ただし、この実施の形態においては、上述
した第３の実施の形態（図３）に比べて、不純物濃度傾
斜部５０の不純物濃度が全体的に、より高く設定されて
いる。この第５の実施の形態における各層の詳細は、以
下の通りである。コレクタ・コンタクト層２は、高濃度
（３×１０^１８ｃｍ^−３）のシリコンを添加したｎ型Ｇ
ａＡｓからなり、その厚さは５００ｎｍである。コレク
タ層３は、低濃度（５×１０^１６ｃｍ^−３）のシリコン
を添加したｎ型ＧａＡｓからなり、その厚さは５００ｎ
ｍである。ベース層４は、高濃度（４×１０^１９ｃｍ
^−３）のベリリウムを添加したｐ型ＧａＡｓからなり、
その厚さは８０ｎｍである。エミッタ層５１は、中濃度
（５×１０^１７ｃｍ^−３）のシリコンを添加したｎ型Ａ
ｌ_０．２５Ｇａ_０．７５Ａｓからなり、その厚さは２５
０ｎｍである。エミッタ中間層５２は、高濃度（８×１
０^１７ｃｍ^−３）のシリコンを添加したｎ型ＧａＡｓか
らなり、その厚さは、略１５０ｎｍである。エミッタ中
間層５３は、やや高濃度（１×１０^１８ｃｍ^−３）のシ
リコンを添加したｎ型ＧａＡｓからなり、その厚さは１
００ｎｍである。エミッタ・コンタクト層５４は、高濃
度（３×１０^１８ｃｍ ^−３）のシリコンを添加したｎ型
ＧａＡｓからなり、その厚さは５０ｎｍである。

【００８１】このように、この第５の実施の形態では、
第３の実施の形態（図３）に比べて、不純物濃度傾斜部
５０の不純物濃度が全体的により高く設定されているた
め、エミッタ中間層５２の上に形成するカソード電極１
０５ｃの接触抵抗をより一層低減することが可能であ
る。

【００８２】一方、アノード電極１０４ａを形成する半
導体層の不純物濃度が高すぎると良好な整流特性を示す
ショットキー電極にならない。このため、バラクタ部１
１ｅにおけるアノード電極１０４ａを形成する領域には
水素イオンを注入している。この水素イオンを注入する
処理が施された後の不純物濃度傾斜部５０ｅ（エミッタ
層５１ｅ、エミッタ中間層５２ｅ、エミッタ中間層５３
ｅ、エミッタコンタクト層５４ｅ）では自由電荷が減少
しており、これらの層での不純物濃度が実効的に下がっ
ている。ここでは、水素イオンの注入条件として、加速
エネルギー１４０ｋｅＶ、ドーズ量１×１０^１３ｃｍ
^−２を用いた。図５では、このイオン注入を矢印７ｅで
表現している。なお、図５では、このイオン注入を矢印
７ｅで表現している。図面の都合上、アノード電極１０
４ａの上方からイオン注入をしているかのようにはなっ
ているが、実際には、このイオン注入等の処理は、アノ
ード電極１０４ａを形成する前に行なう。

【００８３】このように、この第５の実施の形態によれ
ば、カソード電極１０５ｃの接触抵抗を低減できる。加
えて、超階段接合の不純物濃度変化が４段階になりバイ
アス印加によるバラクタ容量変化がより滑らかである。

【００８４】以上、この発明の実施の形態を図面により
詳述してきたが、具体的な構成は上記各実施の形態に限
られるものではなく、この発明の要旨を逸脱しない範囲
の設計の変更等があってもこの発明に含まれる。例え
ば、第１の実施の形態においては、エミッタ電極１０３
とアノード１０４ａは、それぞれ互いに異なる電極材を
用いてもよい。また、必ずしも一括して形成する必要は
なく、別々の工程において形成してもよい。また、合金
化領域６ａを形成するための高温アニール処理によっ
て、コレクタ電極１０１の電極接触が劣化する（接触抵
抗が増大する）可能性もある。これを避けるためには、
コレクタ電極１０１の形成に先立ちカソード電極１０５
ａの形成ならびに高温アニール処理を行ってもよい。第
２の実施の形態においては、ベース・コンタクト層４１
をバラクタ部１１ｂにのみ形成するとしてもよい。

【００８５】また、上述した実施の形態、実施例では、
不純物濃度傾斜部をすべて層構造としていた。しかし、
不純物濃度傾斜部は必ずしも層構造となっている必要は
ない。拡散等の手法を用いて、不純物濃度が連続的（無
段階）に変化する構成としてもかまわない。また、不純
物濃度傾斜部における不純物濃度の変化は、必ずしもす
べての領域で単調である必要はない。実質的に電荷が通
過する経路（電気的な経路）上において、単調に変化し
ていればそれでかまわない。電気的な経路から実質的に
はずれており、バラクタ、トランジスタの性質に実質的
には何ら寄与しない部分における、不純物濃度の分布は
どのようなものであってもかまわない。さらには、電気
的な経路の全域において、完全に単調に変化している必
要はない。不純物濃度の変化は略単調であればよい。し
たがって、例えば、途中で不純物濃度が減少に転ずるも
のの、その減少している部分が局所的であり且つその減
少の程度が僅かなものであって、全体としては増加傾向
にあるような分布（略単調な増加）であってもかまわな
い。この発明は、ＶＣＯに限らず、一つの基板上にトラ
ンジスタとバラクタとを形成した半導体回路装置に広く
適用可能である。

【００８６】

【発明の効果】以上説明したように、この発明の半導体
回路装置及びその製造方法によれば、トランジスタと可
変容量ダイオードとが、互いの特性を犠牲にすることな
く、同じ層構造を共用できる。具体的には、トランジス
タの高周波特性を犠牲にすることなく、可変容量ダイオ
ードを超階段接合構造にすることができる。したがっ
て、高い動作周波数と良好なバラクタ変調特性を両立し
た半導体回路装置、例えば、ＶＣＯのＭＭＩＣが実現で
きる。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態であるＭＭＩＣ型
のＶＣＯの層構成を模式的に示す断面図である。

【図２】この発明の第２の実施の形態であるＭＭＩＣ型
のＶＣＯの層構成を模式的に示す断面図である。

【図３】この発明の第３の実施の形態であるＭＭＩＣ型
のＶＣＯの層構成を模式的に示す断面図である。

【図４】この発明の第４の実施の形態であるＭＭＩＣ型
のＶＣＯの層構成を模式的に示す断面図である。

【図５】この発明の第５の実施の形態であるＭＭＩＣ型
のＶＣＯの層構成を模式的に示す断面図である。

【図６】従来技術Ｅを説明するための図で、可変容量ダ
イオードの動作原理を示す概念図である。

【図７】従来におけるＭＭＩＣ型のＶＣＯの典型的な回
路図である。

【図８】従来におけるＭＭＩＣ型のＶＣＯの層構成を示
す断面図である。

【図９】従来における別のＭＭＩＣ型ＶＣＯの層構成を
示す断面図である。

【図１０】従来におけるさらに別のＭＭＩＣ型ＶＣＯの
層構成を示す断面図である。

【符号の説明】

１ 基板 ２ コレクタ・コンタクト層 ３ コレクタ層 ４ ベース層 ６ 合金化領域 ７ イオン注入の方向 ８ 高濃度不純物領域 １０ トランジスタ部 １１ バラクタ部 ４１ ベース・コンタクト層（第二の導電形式の半導
体層） ５０ 不純物濃度傾斜部（第１及び第２の不純物濃度
傾斜部） ５１ エミッタ層 ５２ エミッタ中間層 ５３ エミッタ中間層 ５４ エミッタ・コンタクト層 １０１ コレクタ電極 １０２ ベース電極 １０３ エミッタ電極 １０４ アノード電極（アノード端子） １０５ カソード電極（カソード端子、金属層）

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/331 29/73 29/93 Ｆターム(参考） 5F003 BE90 BF06 BG06 BH08 BJ18 BJ93 BJ99 BM02 BP32 5F038 AC05 AC20 AZ01 AZ10 DF01 DF02 EZ02 EZ14 EZ20 5F082 AA11 BA47 BC01 BC12 BC13 BC18 BC20 CA02 DA09 EA08 EA14 EA23 FA18

Claims (10)

【特許請求の範囲】
1. 【請求項１】 少なくともトランジスタと可変容量ダイ
   オードとを一の半導体基板上に形成した半導体回路装置
   であって、 前記トランジスタは、不純物の濃度が略単調に変化して
   いる、第一の導電形式の半導体を有する第１の不純物濃
   度傾斜部を含んで構成されたものであり、 前記可変容量ダイオードは、 不純物の濃度がその場所によって異なる、第一の導電形
   式の半導体を有する第２の不純物濃度傾斜部と、 前記第２の不純物濃度傾斜部に設けられ、前記第２の不
   純物濃度傾斜部と共にショットキー接合型のダイオード
   を構成したアノード端子と、 前記第２の不純物濃度傾斜部における、前記不純物の濃
   度が前記アノード端子が設けられている部分よりも低
   く、且つ、前記アノード端子が設けられている部分との
   間における電気的な経路に沿って前記不純物の濃度が略
   単調に減少している部分に設けられたカソード端子とを
   備えて構成されたものであることを特徴とする半導体回
   路装置。
2. 【請求項２】 少なくともトランジスタと可変容量ダイ
   オードとを一の半導体基板上に形成した半導体回路装置
   であって、 前記トランジスタは、不純物の濃度が略単調に変化して
   いる、第一の導電形式の半導体を有する第１の不純物濃
   度傾斜部を含んで構成されたものであり、 前記可変容量ダイオードは、 不純物の濃度がその場所によって異なる、第一の導電形
   式の半導体を有する第２の不純物濃度傾斜部と、 前記第２の不純物濃度傾斜部上に形成され、前記第２の
   不純物濃度傾斜部と共にｐｎ接合型のダイオードを構成
   した第二の導電形式の半導体層と、 前記第二の導電形式の半導体層上に設けられた、前記可
   変容量ダイオードのアノード端子と、 前記第２の不純物濃度傾斜部における、前記不純物の濃
   度が前記第二の導電形式の半導体層が設けられている部
   分よりも低く、且つ、前記第二の導電形式の半導体層が
   設けられている部分との間における電気的な経路に沿っ
   て前記不純物の濃度が略単調に減少している部分に設け
   られたカソード端子とを備えて構成されたものであるこ
   とを特徴とする半導体回路装置。
3. 【請求項３】 前記カソード端子は、前記第２の不純物
   濃度傾斜部との接合部近傍領域において前記第２の不純
   物濃度傾斜部と合金を形成していることを特徴とする請
   求項１又は２記載の半導体回路装置。
4. 【請求項４】 少なくともトランジスタと可変容量ダイ
   オードとを一の半導体基板上に形成した半導体回路装置
   の製造方法であって、 不純物の濃度がその場所によって異なる第一の導電形式
   の半導体を有する不純物濃度傾斜部を含んで構成され
   た、所望の半導体積層構造部を形成する工程と、 前記半導体積層構造部の一部を用いてトランジスタを形
   成する工程と、 前記不純物濃度傾斜部における前記トランジスタが形成
   されていない領域に、前記不純物濃度傾斜部と共にショ
   ットキー接合型のダイオードを構成する前記可変容量ダ
   イオードのアノード端子を設ける工程と、 前記不純物濃度傾斜部における所望の部分に、前記可変
   容量ダイオードのカソード端子となる金属層を設ける工
   程と、 前記不純物濃度傾斜部における、前記不純物の濃度が前
   記アノード端子が設けられている部分よりも低く、且つ
   前記アノード端子が設けられている部分との間における
   電気的な経路に沿って前記不純物の濃度が略単調に減少
   している部分と、前記金属層との間の抵抗を低下させる
   ための低抵抗化処理を行う工程とを有することを特徴と
   する半導体回路装置の製造方法。
5. 【請求項５】 前記不純物濃度傾斜部におけるアノード
   端子を設ける領域に、半導体中のキャリアを一部枯渇化
   させるイオンを注入することで、前記不純物濃度傾斜部
   における実効キャリア濃度を調整する工程をさらに含む
   ことを特徴とする請求項４記載の半導体回路装置の製造
   方法。
6. 【請求項６】 前記低抵抗化処理は、前記不純物濃度傾
   斜部における、前記不純物の濃度が前記アノード端子が
   設けられている部分よりも低く、且つ前記アノード端子
   が設けられている部分との間における電気的な経路に沿
   って前記不純物の濃度が略単調に減少している部分か
   ら、前記金属層に至る領域を、前記金属層と合金化する
   処理であることを特徴とする請求項４又は５記載の半導
   体回路装置の製造方法。
7. 【請求項７】 前記低抵抗化処理は、前記不純物濃度傾
   斜部における、前記不純物の濃度が前記アノード端子が
   設けられている部分よりも低く、且つ前記アノード端子
   が設けられている部分との間における電気的な経路に沿
   って前記不純物の濃度が略単調に減少している部分か
   ら、前記金属層に至る領域に、前記第一の導電形式の半
   導体における不純物を注入する処理であることを特徴と
   する請求項４又は５記載の半導体回路装置の製造方法。
8. 【請求項８】 少なくともトランジスタと可変容量ダイ
   オードとを一の半導体基板上に形成した半導体回路装置
   の製造方法であって、 不純物の濃度がその場所によって異なる第一の導電形式
   の半導体を有する不純物濃度傾斜部を含んで構成され
   た、所望の半導体積層構造部を形成する工程と、 前記半導体積層構造部の一部を用いてトランジスタを形
   成する工程と、 前記不純物濃度傾斜部上に、前記不純物濃度傾斜部と共
   にｐｎ接合型のダイオードを構成する第二の導電形式の
   半導体層を形成する工程と、 前記第二の導電形式の半導体層上に前記可変容量ダイオ
   ードのアノード端子を設ける工程と、 前記不純物濃度傾斜部における所望の部分に、前記可変
   容量ダイオードのカソード端子となる金属層を設ける工
   程と、 前記不純物濃度傾斜部における、前記不純物の濃度が前
   記第二の導電形式の半導体層が設けられている部分より
   も低く、且つ前記第二の導電形式の半導体層が設けられ
   ている部分との間における電気的な経路に沿って前記不
   純物の濃度が略単調に減少している部分と、前記金属層
   との間の抵抗を低下させるための低抵抗化処理を行う工
   程とを有することを特徴とする半導体回路装置の製造方
   法。
9. 【請求項９】 前記低抵抗化処理は、前記不純物濃度傾
   斜部における、前記不純物の濃度が前記第二の導電形式
   の半導体層が設けられている部分よりも低く、且つ前記
   第二の導電形式の半導体層が設けられている部分との間
   における電気的な経路に沿って前記不純物の濃度が略単
   調に減少している部分から、前記金属層に至る領域を、
   前記金属層と合金化する処理であることを特徴とする請
   求項８記載の半導体回路装置の製造方法。
10. 【請求項１０】 前記低抵抗化処理は、前記不純物濃度
    傾斜部における、前記不純物の濃度が前記第二の導電形
    式の半導体層が設けられている部分よりも低く、且つ前
    記第二の導電形式の半導体層が設けられている部分との
    間における電気的な経路に沿って前記不純物の濃度が略
    単調に減少している部分から、前記金属層に至る領域
    に、前記第一の導電形式の半導体における不純物を注入
    する処理であることを特徴とする請求項８記載の半導体
    回路装置の製造方法。