DE102006046727B4 - Verfahren zur Herstellung einer Halbleiterstruktur mit einem Varaktor und einem Hochfrequenztransistor - Google Patents

Verfahren zur Herstellung einer Halbleiterstruktur mit einem Varaktor und einem Hochfrequenztransistor Download PDF

Info

Publication number
DE102006046727B4
DE102006046727B4 DE200610046727 DE102006046727A DE102006046727B4 DE 102006046727 B4 DE102006046727 B4 DE 102006046727B4 DE 200610046727 DE200610046727 DE 200610046727 DE 102006046727 A DE102006046727 A DE 102006046727A DE 102006046727 B4 DE102006046727 B4 DE 102006046727B4
Authority
DE
Germany
Prior art keywords
zone
layer
region
semiconductor
heavily doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200610046727
Other languages
English (en)
Other versions
DE102006046727A1 (de
Inventor
Thomas Dr. Meister
Herbert Dr. Schäfer
Josef Dr. Böck
Rudolf Dr. Lachner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200610046727 priority Critical patent/DE102006046727B4/de
Publication of DE102006046727A1 publication Critical patent/DE102006046727A1/de
Application granted granted Critical
Publication of DE102006046727B4 publication Critical patent/DE102006046727B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/93—Variable capacitance diodes, e.g. varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

Verfahren zur Herstellung von Bauelementzonen (CHF, K) eines Hochfrequenztransistors (THF), der in einem ersten Bauelementbereich (A) eines Halbleiterkörpers angeordnet ist, und eines Varaktors (DV), der in einem zweiten Bauelementbereich (C) eines Halbleiterkörpers angeordnet ist,
wobei das Verfahren die Verfahrensschritte umfasst:
a) Bereitstellen eines Halbleitersubstrates (1),
b) Erzeugen einer ersten hochdotierten Anschlusszone (10c) im Halbleitersubstrat (1) im zweiten Bauelementbereich (C),
c) Erzeugen einer ersten Halbleiterschicht (2) auf dem Halbleitersubstrat (1),
d) Erzeugen einer zweiten hochdotierten Anschlusszone (20a) in der ersten Halbleiterschicht (2) im ersten Bauelementbereich (A) und
e) Erzeugen einer dritten hochdotierte Anschlusszone (20c) in der ersten Halbleiterschicht (2) im zweiten Bauelementbereich (C), wobei die dritte hochdotierte Anschlusszone (20c) zumindest teilweise oberhalb der ersten hochdotierten Anschlusszone (10c) ausgebildet ist,
f) Erzeugen einer zweiten Halbleiterschicht (3) auf der ersten Halbleiterschicht (2),
g) Implantieren von Dotierstoffen in den zweiten Bauelementbereich (C) zur Bildung einer Kathodenzone...

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung aktiver Bauelementzonen von Varaktoren und Hochfrequenztransistoren in einem gemeinsamen Halbleitersubstrat. Bei den aktiven Bauelementzonen handelt es sich beispielsweise um Kollektorzonen der Transistoren, oder Kathodenzonen der Varaktoren bzw. Kapazitätsdioden.
  • Die Integration von Kapazitätsdioden (Varaktoren) und Bipolartransistoren in einem gemeinsamen Halbleiterkörper hat vor allem bei der Herstellung von spannungsgesteuerten Oszillatoren (”Voltage Controlled Oscillators”, VCO) Bedeutung. Anwendungsgebiete spannungsgesteuerter Oszillatoren (VCOs), welche meist in Bipolar- oder BICMOS-Technologien hergestellt sind, sind z. B. der Mobilfunk mit Frequenzen von rund 900 MHz bis 2,4 GHz und auch die Radartechnik mit Frequenzen um 24 GHz. Eine weitere Anwendung ist beispielsweise eine Abstandsradarvorrichtung für die Verwendung in Automobilen in einem Frequenzband von 76 GHz bis 81 GHz. Ein Sendesignal solcher Radargeräte wird von einem spannungsgesteuerten Oszillator erzeugt. Wegen der hohen geforderten Sendefrequenzen wurden Abstandsradargeräte bisher nur in teueren III/V Halbleiter-Technologien realisiert. In den letzten Jahren konnte jedoch die Leistungsfähigkeit von SiGe-Heterojunction-Bipolartransistoren (SiGe-HBT) signifikant verbessert werden, so dass heute auf Silizium basierende Bipolar- und BICMOS-Technologien mit Grenz- und Schwingfrequenzen von 200 GHz und mehr zur Verfügung stehen, die sich grundsätzlich auch für die Realisierung für ein Kfz-Abstandsradar in dem oben genannten Frequenzbereich von 76 GHz bis 81 GHz eignen.
  • Die Realisierung solcher Radargeräte erfordert die Integration von Höchstfrequenz-Transistoren mit einer Transitfrequenz von über 200 GHz und von geeigneten Varaktoren in einem gemeinsamen Halbleitersubstrat. Die Patentschrift US 5,929,802 beschreibt beispielsweise ein Radarsystem zum Einsatz im Automotive-Bereich.
  • Der Kollektor eines Bipolartransistors, beispielsweise eines NPN-Hochfrequenztransistors, wird bei bekannten Verfahren mittels einer Silizium-Epitaxieschicht auf einer hochdotierten vergrabenen n+-Schicht (Subkollektor) hergestellt. Dabei wird die Weite des Kollektors durch die Dicke der Silizium-Epitaxieschicht bestimmt. Ein moderner Bipolartransistor mit einer Transitfrequenz von über 200 GHz benötigt im Vergleich zu älteren, langsameren Transistoren einen sehr flachen Kollektor, d. h. eine sehr dünne Silizium-Epitaxieschicht, zum Erreichen dieser hohen Grenzfrequenzen. Eine dünne Epitaxieschicht limitiert jedoch bei der Verwendung herkömmlicher Herstellungsverfahren für die Integration der oben genannten Bauelemente (Hochfrequenztransistoren, Varaktoren und Hochvolttransistoren) einerseits die Emitter-Kollektor- und die Basis-Kollektordurchbruchspannung der Hochvolttransistoren und vor allem auch den Kapazitätsbereich, in dem der Varaktor variiert werden kann. Eine wichtige Kenngröße zur Charakterisierung dieses Bereichs ist das Cmax/Cmin-Verhältnis, d. h. das Verhältnis der maximal erreichbaren Kapazität des Varaktors zur minimal erreichbaren Kapazität. Ein möglichst großer Frequenzbereich, in dem ein mit Hilfe des Varaktors aufgebauter VCO schwingen kann, setzt ein entsprechend großes Cmax/Cmin-Verhältnis des Varaktors voraus. Für eine sinnvolle Anwendung als Kfz-Abstandsradar ist eine Bandbreite des VCO von 12 GHz oder auch mehr wünschenswert.
  • Bei der Integration von Transistoren und Varaktoren in einem gemeinsamen Halbleitersubstrat mit dem gleichen Herstellungsprozess bestehen also Zielkonflikte: Um eine möglichst hohe Transitfrequenz bei Hoch- und Höchstfrequenz-Bipolartransistoren zu erreichen, muss die Epitaxieschicht, welche die Kollektorweite bestimmt, sehr klein sein. Bei Varaktoren bestimmt die Dicke der Epitaxieschicht die Weite der Kathodenzone, in der sich die Raumladungszone ausbreitet, von der di rekt die erreichbare Kapazität abhängt. Durch eine sehr dünne Kathodenzone würde das erreichbare Cmax/Cmin-Verhältnis stark reduziert und damit die erreichbare Bandbreite eines mit Hilfe des Varaktors aufgebauten VCOs stark eingeschränkt. Der grundsätzliche Aufbau eines derartigen Varaktors ist beispielsweise in der DE 103 92 200 T5 beschrieben.
  • Ein ähnlicher Zielkonflikt besteht bei der zusätzlichen Integration von Hochvolt-Bipolartransistoren. Um die notwendige Spannungsfestigkeit zu erreichen, müsste die Epitaxieschicht wesentlich dicker als bei einem Hochfrequenztransistor gewählt werden um die Kollektorweite zu erhöhen und damit die Spannungsfestigkeit der Kollektorzone zu vergrößern. In der WO 2004/040643 A1 ist ein Herstellungsverfahren beschrieben, mit dem Hochfrequenztransistoren und Hochvolttransistoren in einem Halbleitersubstrat hergestellt werden können. Die gleichzeitige Integration der zur Realisierung eines VCOs benötigten Varaktoren ist nach wie vor ein offenes Problem.
  • Es ist die Aufgabe der vorliegenden Erfindung, ein Herstellungsverfahren anzugeben, mit dem die oben genannten Zielkonflikte gelöst werden können und mit dem Varaktoren mit einem Minimum an zusätzlichen Verfahrensschritten in den Herstellungsprozess für Bipolartransistoren eingebunden werden können. Darüber hinaus sollen die einzelnen Bauelementeigenschaften während des Herstellungsprozess möglichst getrennt voneinander eingestellt werden können.
  • Diese Aufgabe wird durch ein Herstellungsverfahren gemäß Patentanspruch 1 gelöst, Weiterentwicklungen und beispielhafte Ausführungsformen sind Gegenstand der Unteransprüche.
  • Die Erfindung bezieht sich auf ein Verfahren zur Herstellung von Bauelementzonen unterschiedlicher vertikaler Weite mindestens eines in einem ersten Bauelementbereich eines Halbleitersubstrats angeordneten Hochfrequenztransistors, und eines in einem zweiten Bauelementbereich des Halbleitersub strats angeordneten Varaktors. Ein Aspekt der Erfindung besteht in der Anwendung einessogenannten Doppel-Epitaxiekonzeptes, das eine gemeinsame Integration von Hochfrequenztransistoren und Varaktoren (Kapazitätsdioden) und damit die Herstellung eines integrierten Hochfrequenz-VCOs ermöglicht.
  • Bei diesem Verfahren wird nach dem Bereitstellen eines Halbleitersubstrates eine erste hochdotierte Anschlusszone, welche als Kathoden-Anschlusszone für die Kapazitätsdiode dient, in einem zweiten Bauelementbereich erzeugt. Auf das Halbleitersubstrat wird dann eine erste Halbleiterschicht, welche beispielsweise als Epitaxieschicht ausgebildet ist, abgeschieden, wodurch die erste hochdotierte Anschlusszone ”vergraben” wird. Danach wird in dieser Epitaxieschicht eine zweite hochdotierte Anschlusszone im ersten Bauelementbereich erzeugt. Diese zweite hochdotierte Anschlusszone dient als Subkollektor für den Hochfrequenztransistor. Im selben Verfahrensschritt kann auch eine dritte hochdotierte Anschlusszone im zweiten Bauelementbereich erzeugt werden, welche zumindest teilweise oberhalb der ersten hochdotierten Anschlusszone angeordnet ist. Es ist jedoch auch möglich, diese dritte hochdotierte Anschlusszone in einem späteren Schritt herzustellen. Über diese dritte Anschlusszone kann die vergrabene erste hochdotierte Anschlusszone elektrisch kontaktiert werden.
  • Auf der ersten Epitaxieschicht wird dann eine zweite Epitaxieschicht abgeschieden. Durch das Abscheiden der beiden Epitaxieschichten werden die erste hochdotierte Anschlusszone, die zweite und die dritte hochdotierte Anschlusszone im Halbleiterkörper ”vergraben”. Die erste und die zweite vergrabene hochdotierte Anschlusszone weisen unterschiedliche Abstände in vertikaler Richtung zur Oberfläche des Halbleiterkörpers auf. Die dritte hochdotierte Anschlusszone liegt in der selben horizontalen Ebene wie die zweite hochdotierte Anschluss zone und dient lediglich zur Kontaktierung der ersten hochdotierten Anschlusszone.
  • In weiteren Verfahrensschritten werden Dotierstoffe im zweiten Bauelementbereich in die beiden Epitaxieschichten implantiert, um eine Kathodenzone des Varaktors herzustellen. Die Kathodenzone erstreckt sich dabei in vertikaler Richtung über beide Epitaxieschichten und reicht bis zur ersten hochdotierten Anschlusszone. Zur Bildung einer Kollektorzone des Hochfrequenztransistors werden Dotierstoffe im ersten Bauelementbereich in die zweite Epitaxieschicht implantiert. Die aktive Zone des ersten Bauelementes erstreckt sich lediglich über die zweite Epitaxieschicht in vertikaler Richtung und reicht bis zur zweiten hochdotierten Anschlusszone.
  • Durch das erläuterte Doppel-Epitaxiekonzept ist es möglich, die räumlichen Abmessungen der aktiven Bauelementzonen (d. h. der Kathodenzonen und der Kollektorzonen) des Hochfrequenztransistors und des Varaktors völlig unabhängig voneinander einzustellen. Die räumliche Ausdehnung in vertikaler Richtung der Kollektorzone des Hochfrequenztransistors wird lediglich durch die Dicke der zweiten Epitaxieschicht bestimmt, wohingegen die räumliche Ausdehnung in vertikaler Richtung der Kathodenzone des Varaktors durch die Summe der Dicken der ersten Epitaxieschicht und der zweiten Epitaxieschicht bestimmt wird. So kann beispielsweise die Transitfrequenz des Hochfrequenztransistors, welche mit zunehmender Weite der Kollektorzone abnimmt, und das Cmax/Cmin-Verhältnis des Varaktors (und damit indirekt die Bandbreite des mit Hilfe des Varaktors realisierten VCO) völlig unabhängig voneinander eingestellt werden.
  • Alternativ kann die zweite hochdotierte Anschlusszone nicht nur in der ersten Epitaxieschicht angeordnet sein, sondern kann sich auch in das Substrat hinein erstrecken, wodurch ein wesentlich geringerer Anschlusswiderstand erreicht wird. Dazu wird die zweite hochdotierte Anschlusszone nicht nur in die erste Epitaxieschicht, sondern auch schon (gleichzeitig mit der ersten hochdotierten Anschlusszone) in das Halbleitersubstrat 1 implantiert.
  • Bei einer Ausführungsform der Erfindung werden gleichzeitig mit den Bauelementzonen des Hochfrequenztransistors und des Varaktors Bauelementzonen eines Hochvolt-Transistors, der in einem dritten Bauelementbereich angeordnet ist, hergestellt. So wird z. B. im selben Verfahrensschritt, in dem die erste hochdotierte Anschlusszone erzeugt wird, in dem dritten Bauelementbereich eine vierte hochdotierte Anschlusszone als Subkollektor im Halbleitersubstrat erzeugt. Nach dem Aufbringen der ersten Epitaxieschicht wird gleichzeitig mit der dritten hochdotierte Anschlusszone auch eine fünfte hochdotierte Anschlusszone erzeugt, welche zumindest teilweise oberhalb der vierten Anschlusszone im dritten Bauelementbereich angeordnet wird. Der einzige zusätzliche Verfahrensschritt, der für die Herstellung des Hochvolt-Transistors notwendig ist, ist das Implantieren von Dotierstoffen in den dritten Bauelementbereich zur Bildung einer Kollektorzone des Hochvolttransistors, die sich in einer vertikalen Richtung bis zur vierten hochdotierten Anschlusszone erstreckt. Wie die Kathodenweite im Varaktor wird auch die Kollektorweite des Hochvolt-Transistors durch die Summe der Abscheidedicken beider Epitaxieschichten bestimmt. Dadurch ist die Spannungsfestigkeit des Hochvolt-Transistors wesentlich höher als die des Hochfrequenztransistors.
  • Durch das erläuterte Doppel-Epitaxiekonzept können die Kollektorweiten des Hochfrequenztransistors und die Kollektorweite der Hochvolt-Transistors unabhängig voneinander eingestellt werden. Zum Erreichen einer möglichst hohen Transitfrequenz des Hochfrequenztransistors ist eine im Vergleich zum Hochvolt-Transistor relativ kleine Kollektorweite gefordert, wohingegen beim Hochvolttransistor die Kollektorweite zum Erreichen der benötigten Spannungsfestigkeit verhältnismäßig groß sein muss. Die Dicke der Kathodenzone des Varak tors wird wie bei dem Hochvolt-Transistor durch die Summe der Dicken der beiden Epitaxieschichten bestimmt, wodurch auch der Abstand des Dioden-pn-Übergangs von der Kathodenanschlusszone festgelegt ist. Die Dicke der Kathodenzone wiederum hat einen wesentlichen Einfluss auf die Größe des Bereichs, in dem die Kapazität des Varaktors variiert werden kann.
  • Kapazitätsdioden werden für die Realisierung eines spannungsgesteuerten Oszillators benötigt. Mit dem erfindungsgemäßen Herstellungsverfahren ist es möglich, Hoch- und Höchstfrequenztransistoren gleichzeitig mit Hochvolt-Transistoren z. B. für die benötigten ESD-Schutzstrukturen und gleichzeitig mit Kapazitätsdioden, welche für die Realisierung spannungsgesteuerter Oszillatoren benötigt werden, in einem gemeinsamen Herstellungsprozess in einem Halbleiterkörper zu integrieren.
  • Das erläuterte Herstellungsverfahren stellt eine Schlüsseltechnologie für die Realisierung von modernen Radar-Abstandsmessgeräten im 76 GHz–81 GHz Bereich für den Einsatz z. B. im Automobil-Bereich dar. Es ermöglicht die Realisierung eines spannungsgesteuerten Oszillators, der sich in einem breiten Bereich abstimmen lässt, auf Basis von Hochfrequenztransistoren und Varaktoren in einer kostengünstigen und hoch integrierbaren SiGe Bipolar-Technologie. Im Vergleich zu den bisherigen und viel zu teuren GaAs Halbleiter-Lösungen sind diese Kostenvorteile eine Grundvoraussetzung für eine breite Marktdurchdringung von Radarsensoren im Automobil.
  • Ausführungsbeispiele der Erfindung werden nachfolgend anhand von Figuren näher erläutert.
  • 1 zeigt ein schwach dotiertes Halbleitersubstrat mit hochdotierten Anschlusszonen.
  • 2 zeigt das Halbleitersubstrat aus 1 nach Aufbringen einer ersten Epitaxieschicht.
  • 3 zeigt die Halbleiterstruktur aus 2, mit zusätzlichen hochdotierten Anschlusszonen in der ersten Epitaxieschicht.
  • 4 zeigt die Halbleiterstruktur aus 3, bei der über der ersten Epitaxieschicht noch eine zweite Epitaxieschicht aufgebracht ist.
  • 5 zeigt die Halbleiterstruktur aus 4, wobei in die zweite Epitaxieschicht an bestimmten Stellen flache Gräben gätzt sind, die mit einer Siliziumoxidschicht aufgefüllt wurden. Des Weiteren sind zwischen den einzelnen Bauelementbereichen tiefe Gräben (Trenches) zur Isolation vorgesehen.
  • 6 zeigt die in 5 dargestellte Halbleiterstruktur mit einer weiteren Oxidschicht und einer Lackmaske. Zwischen den einzelnen Bauelementbereichen werden die erste und die zweite Epitaxieschicht pdotiert, um einen Substratkontakt zu erzeugen.
  • 7 zeigt die Halbleiterstruktur aus 6, mit einer in den Bereichen des Substratkontaktes und im Bereich des Varaktors unterbrochenen Lackmaske. An Stellen, an denen die Lackmaske geöffnet ist, ist die weitere Oxidschicht entfernt, um die zweite Epitaxieschicht freizulegen.
  • 8 zeigt den Prozessschritt des Dotierens der Kathodenzone der Varaktordiode.
  • 9 zeigt die Halbleiterstruktur aus 8, auf die zunächst ein Schichtstapel bestehend aus einer Polysiliziumschicht, einer Oxidschicht und einer Nit ridschicht aufgebracht wurde und diese anschließend mit einer Fototechnik anisotrop strukturiert wurde.
  • 10 zeigt die Halbleiterstruktur aus 9, wobei auf den strukturierten Schichtstapel eine Nitrid- und eine Oxidschicht aufgebracht ist, welche anschließend in den Bereichen der Transistoren wieder geöffnet sind.
  • 11 zeigt den Prozess der Implantation von Dotierstoffen in die zweite oder – je nach Bauelement – in die erste und die zweite Epitaxieschicht zur Dotierung der Kollektorzonen der Transistoren.
  • 12 zeigt die Halbleiterstruktur aus 11, nach dem auf den Kollektorbereichen der Transistoren die Oxidschicht entfernt wurde.
  • 13 zeigt die Halbleiterstruktur aus 12, nach dem im Bereich der Transistoren die SiGe-Basis aufgebracht und anschließend die Nitridschicht entfernt wurde.
  • 14 zeigt die Halbleiterstruktur aus 13, nach dem zusätzlich die hochdotierten Emitterzonen hergestellt wurden.
  • 15 zeigt den fertiggestellten Halbleiterchip. Er unterscheidet sich von der in 14 dargestellten Halbleiterstruktur dadurch, dass zusätzlich Wolfram-Anschlusskontakte für die Basis, den Emitter und den Kollektor der Transistoren, für den Substratkontakt und für Anode und Kathode der Kapazitätsdiode vorgesehen wurden.
  • In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Komponenten mit gleicher Bedeutung.
  • Im Folgenden wird anhand der Figuren die Herstellung eines Halbleiterchips mit einem Hochfrequenztransistor Thf, einem Hochvolt-Transistor Thv und einer Kapazitätsdiode Dv unter Anwendung des erfindungsgemäßen Doppel-Epitaxiekonzeptes erläutert. Dabei kann die Kollektorweite des Hochfrequenztransistors unabhängig von der Kollektorweite des Hochvolttransistors bzw. unabhängig vom Abstand des pn-Übergangs der Kapazitätsdiode vom Substrat eingestellt werden.
  • In 1 ist das Ergebnis eines ersten Verfahrensschrittes dargestellt. Nach dem Bereitstellen eines Halbleitersubstrats 1, welches beispielsweise schwach p-dotiert (p–-dotiert) ist, werden in einem Bauelementbereich B des Hochvolttransistors eine hoch n-dotierte (n+-dotierte) vierte Anschlusszone 10b und in einem Bauelementbereich C der Kapazitätsdiode eine hoch n-dotierte erste Anschlusszone 10c in dem Halbleitersubstrat 1 hergestellt. Dies geschieht beispielsweise durch Aufbringen einer Fotomaske auf das Halbleitersubstrat und durch Implantation von Arsen beispielsweise mit einer Dosis von 7·1015 cm2 über Aussparungen der Maske in das Halbleitersubstrat 1. Im Bauelementbereich B des Hochvolttransistors dient diese Schicht als Subkollektor zum Anschließen der Kollektorzone und im Bauelementbereich C der Kapazitätsdiode zum Anschließen der Kathodenzone. Optional kann auch in einem Bauelementbereich A des Hochfrequenztransistors eine hochdotierte sechste Anschlusszone 10a implantiert werden (gestrichelt dargestellt), welche einen Teil des Subkollektors des Hochfrequenztransistors bildet. Nachfolgend wird der Fotolack entfernt und das Substrat wird bei einer Temperatur von beispielsweise 1050°C einer Temperaturbehandlung unterzogen, um Implantationsschäden auszuheilen und die Dotierstoffe zu aktivieren.
  • 2 zeigt das Ergebnis eines zweiten Verfahrensschrittes, bei dem auf das Halbleitersubstrat 1 eine erste Epitaxieschicht 2 aus Silizium abgeschieden wird. Die Dicke d1 der Epitaxieschicht beträgt beispielsweise 600 nm und weist eine Arsendotierung mit einer Konzentration von beispielsweise 1015 cm–3 auf (n–-Dotierung). Durch das Abscheiden der ersten Epitaxieschicht 2 werden die hochdotierten Anschlusszonen 10a, 10b und 10c vergraben.
  • 3 zeigt das Ergebnis eines dritten Verfahrensschrittes, bei dem mit Hilfe einer weiteren Fototechnik eine hoch n-dotierte (n+-dotierte) zweite Anschlusszone 20a im Bauelementbereich A, eine hochdotierte fünfte Anschlusszone 20b im Bauelementbereich B und eine hochdotierte dritte Anschlusszone 20c im Bauelementbereich C in der ersten Epitaxieschicht 2 gleichzeitig hergestellt werden. Dies geschieht wiederum durch eine zweite Arsen-Implantation mit beispielsweise einer Dosis von 7·1015 cm–2. Die hochdotierten Anschlusszonen 20a dienen im Bauelementbereich A des Hochfrequenztransistors als Subkollektor zum Anschluss der Kollektorzone des Hochfrequenztransistors und die hochdotierten Anschlusszonen 20b und 20c in den Bauelementbereichen B bzw. C des Hochvolttransistors bzw. der Kapazitätsdiode als Zone zur Kontaktierung der ersten hochdotierten Anschlusszone 10. Nach Entfernen des Fotolackes erfolgt wiederum eine Temperaturbehandlung. Bei Vorsehen der hochdotierten Anschlusszone 10a, bildet diese gemeinsam mit der hochdotierten Anschlusszone 20a eine ”große” Subkollektor-Zone, die sich über die erste Epitaxieschicht 2 bis in die im Substrat 1 implantierte hochdotierte Anschlusszone 10a erstreckt und die einen wesentlich geringeren Anschlusswiderstand aufweist, als wenn lediglich die hochdotierten Anschlusszone 20a in der ersten Epitaxieschicht 2 als Subkollektor vorhanden wäre.
  • 4 zeigt das Ergebnis eines vierten Verfahrensschrittes, bei dem auf die erste Epitaxieschicht 2 eine zweite Epitaxieschicht 3 aus Silizium abgeschieden wird. Die Dicke d2 der zweiten Epitaxieschicht 3 beträgt beispielsweise 150 nm und weist eine Asendotierung mit einer Konzentration von beispielsweise 1015 cm–3 auf (n–-Dotierung). Durch die Dicke d2 der zweiten Epitaxieschicht wird die Kollektorweite (d2) des Hochfrequenztransistor festgelegt. Die Kollektorweite des Hochvolttransistors hingegen wird durch die Dicke der ersten und der zweiten Epitaxieschicht (d1 + d2) bestimmt. Die beiden Kollektorweiten können also unabhängig voneinander eingestellt werden. Die vertikale Weite der Kathodenzone der Kapazitätsdiode (das entspricht dem Abstand des pn-Übergangs der Kapazitätsdiode von der hochdotierten Anschlusszone 10c) ist ebenfalls durch die Summe der Dicken (d1 + d2) der Epitaxieschichten 2 und 3 festgelegt.
  • Aufgrund von Diffusion infolge von Temperaturbehandlungen breiten sich die hochdotierten Anschlusszonen 10a 10b, 10c, 20a, 20b und 20c in den Epitaxieschichten 2 und 3 aus, sodass z. B. der vertikale Abstand der hochdotierten Anschlusszone 20a zur Oberfläche der zweiten Epitaxieschicht 3 lediglich 80 nm beträgt, obwohl die Epitaxieschicht selbst 150 nm dick ist.
  • 5 zeigt das Ergebnis eines fünften Verfahrensschrittes zur Herstellung einer sogenannten ”deep-trench/shallow-trench” Transistorisolation, die sich durch geringe parasitäre Kapazitäten und hohe Packungsdichten auszeichnet und in fortschrittlichen Bipolar- und CMOS-Produktionsprozessen Anwendung findet. Im Bauelementbereich A des Hochfrequenztransistors, im Bereich B des Hochvolttransistors und im Bauelementbereich C des Varaktors werden in diesem Verfahrensschritt auf jeweils beiden Seiten der Bauelemente tiefe Gräben 5 hergestellt, die mit Isolationsmaterial (z. B. Oxid) und Polysilizium aufgefüllt werden und die zur Isolation der Bauelemente untereinander dienen. Diese tiefen Gräben 5 erstrecken sich in vertikaler Richtung von der Oberfläche der Halbleiterstruktur bis in das schwach dotierte (p–-dotierte) Halbleitersubstrat 1. Des Weiteren werden in diesem Verfah rensschritt in der zweiten Epitaxieschicht 3 flache Gräben geätzt, welche mit einer Siliziumdioxidschicht beispielsweise durch chemische Gasabscheidung (”chemical vapor deposition”, CVD) mit anschließender Planarisierung durch chemisch-mechanisches Polieren (CMP) aufgefüllt werden. Die zweite Epitaxieschicht 3 bleibt lediglich lokal in den Bauelementbereichen A, B und C der einzelnen Bauelemente und zwischen den Bauelementbereichen zur Bildung eines Substratanschlusskontaktes bestehen.
  • Die folgenden 6 bis 11 zeigen die Verfahrensschritte, zur Herstellung der Kollektorzonen der Transistoren bzw. der Kathodenzone der Kapazitätsdiode.
  • 6 zeigt das Ergebnis eines sechsten Verfahrensschrittes, bei dem zuerst ein beispielsweise 60 nm dickes Oxid beispielsweise durch chemische Gasabscheidung abgeschieden und mittels einer Temperung im Ofen verdichtet wird. Mit einer Fototechnik werden die Transistor- und Varaktorgebiete mit einer Lackmaske 6 geschützt. Anschließend werden durch Implantation von beispielsweise Bor Substratkontakte S hergestellt. Die Substratkontakte S befinden sich zwischen zwei durch Gräben 5 begrenzten Bauelementbereichen (A, B, C), weisen beispielsweise eine Dotierungskonzentration von 1018 cm–3 auf und erstrecken sich in vertikaler Richtung von der Oberfläche des Halbleiterkörpers bis zum Halbleitersubstrat 1. Anschließend wird die Lackmaske 6 entfernt.
  • In 7 ist das Ergebnis eines weiteren Verfahrensschrittes dargestellt, in dem durch eine weitere Fototechnik und eine nachfolgende Nassätzung die Oxidschicht 41 im Bereich des Substratkontaktes S und im Bereich einer noch nicht fertiggestellten Kathodenzone K der Kapazitätsdiode entfernt wird. Anschließend wird die Lackmaske 6 ebenfalls wieder entfernt.
  • In einem achten Verfahrensschritt, welcher in 8 dargestellt ist, wird die Kathodenzone K der Kapazitätsdiode fertiggestellt. Die Kathodenzone K der Kapazitätsdiode erstreckt. sich dabei in vertikaler Richtung über die erste Epitaxieschicht 2 und die zweite Epitaxieschicht 3 und wird in diesem Verfahrensschritt n-dotiert, nachdem zuvor ein Streuoxid mit beispielsweise 10 nm Dicke beispielsweise durch chemische Gasabscheidung abgeschieden und eine lediglich im Bereich des Varaktors geöffnete Lackmaske gebildet wurde. Zum Erreichen eines möglichst hohen Cmax/Cmin-Verhältnisses der Kapazitätsdiode ist es vorteilhaft, durch Mehrfachimplantation eine n-Dotierung mit einer zur vergrabenen hochdotierten Anschlusszone 10c hin abfallenden Dotierungskonzentration zu erzeugen. Anschließend werden die Lackmaske und das Streuoxid wieder entfernt. Das Entfernen des Streuoxides erfolgt beispielsweise durch eine nasschemische Ätzung. Der achte Verfahrensschritt ist der einzige zusätzliche Schritt, der zur Herstellung der Kapazitätsdiode benötigt wird, im Vergleich zu einem Herstellungsverfahren, bei dem keine Kapazitätsdiode, sondern lediglich ein Hochfrequenztransistor und ein Hochvolt-Transistor im Halbleitersubstrat mitintegriert wird.
  • Das Ergebnis eines neunten Verfahrensschrittes ist in 9 abgebildet. Zunächst wird ein Schichtstapel bestehend aus einer Polysiliziumschicht, einer Oxidschicht und einer Nitritschicht gebildet. Die Polysiliziumschicht weist beispielsweise eine Dicke von 150 nm auf und ist beispielsweise stark mit Bor dotiert (p+-dotiert). Die Oxidschicht ist beispielsweise 100 nm dick und wird durch chemische Gasabscheidung hergestellt. Die Dicke der Nitritschicht 8 beträgt beispielsweise 100 nm. Der Schichtstapel wird mittels einer Fototechnik anisotrop strukturiert. So werden beispielsweise Öffnungen 62 in dem Schichtstapel (7, 42, 8) vorgesehen. Die Öffnungen 62 definieren jenen Bereich, in dem später die Emitterzonen angeordnet werden und werden deshalb auch als „Emitterfenster” bezeichnet. Die Polysiliziumschicht 7 des Schichtstapels überdeckt auch den Substratkontakt S und die Katodenzone K der Kapazitätsdiode. Die Polysiliziumschicht 7 dient dabei einerseits zur Kontaktierung des Substratkontaktes und andererseits als hochdotierte (p+-dotierte) Anodenzone der Kapazitätsdiode. Im Bereich A des Hochfrequenztransistors und im Bereich B des Hochvolttransistors dient die Polysiliziumschicht 7 zur Kontaktierung der Basiszone, welche in einem nachfolgenden Verfahrensschritt erzeugt wird.
  • Das Ergebnis eines zehnten Verfahrensschrittes ist in 10 dargestellt. In diesem Schritt wird zunächst ein Schichtstapel bestehend aus einer beispielsweise 20 nm dicken Nitritschicht 81 und einer beispielsweise 70 nm dicken Oxidschicht 43 auf der Oberfläche des in 9 dargestellten Halbleiterkörpers angeordnet. Dieser Schichtstapel (81, 43) wird ganzflächig auf die Oberfläche der Halbleiterstruktur abgeschieden. Darüber wird eine Lackmaske gebildet, die nur in den die Emitterfenster der Hochfrequenztransistoren und der Hochvolttransistoren umgebenden Bereichen geöffnet ist. Anschließend erfolgt eine anisotrope Trockenätzung, die in den nicht durch Lack geschützten Bereichen die beispielsweise 70 nm dicke Oxidschicht 43 selektiv zur Nitritschicht 81 entfernt. An den Seitenwänden der Emitterfenster bleibt jedoch die Oxidschicht 43 aufgrund der anisotropen Trockenätzung bestehen. Nachfolgend wird die Lackmaske ebenfalls entfernt und die 20 nm dicke Nitritschicht 81 an den nicht mit der Oxidschicht 43 bedeckten Bereichen nasschemisch entfernt.
  • In 11 ist die Implantation von Dotierstoffen zur Bildung der Kollektorzonen des Hochfrequenztransistors und des Hochvolttransistors dargestellt. Dafür wird zunächst eine Lackmaske gebildet, die nur in einem Bereich um das Emitterfenster des Hochvolttransistors geöffnet ist. Anschließend wird die Implantation zur Bildung der n-dotierten Kollektorzone CHV durchgeführt. Die Dotierungskonzentration der Kollektorzone CHV, beträgt beispielsweise 2·1016 cm–3. Danach wird die Lackmaske entfernt und in entsprechender Weise mit Hilfe einer weiteren Lackmaske die höher n-dotierte Kollektorzone CHV beträgt beispielsweise 2·1016 cm–3. Danach wird die Lackmaske entfernt und in entsprechender Weise mit Hilfe einer weiteren Lackmaske die höher n-dotierte Kollektorzone CHF des Hochfrequenztransistors implantiert. Die Dotierungskonzentration der Kollektorzone CHF beträgt beispielsweise 1018 cm–3. Mit diesem Verfahrensschritt ist die Bildung der Kollektorzonen abgeschlossen.
  • In einem zwölften Verfahrensschritt, dessen Ergebnis in 12 dargestellt ist, werden die Oxidschichten 43 und 41 in den nicht durch eine Nitritschicht geschützten Bereichen mittels einer Nassätzung entfernt. Die isotrope Ätzung wird solange durchgeführt, bis ein Überhang b der Polysiliziumschicht 7 von ca. 80 nm entstanden ist, das heißt, die Oxidschicht 41 zwischen der Polysiliziumschicht 7 und der zweiten Epitaxieschicht 3 wird soweit zurückgeätzt, bis ein Überhang der Polysiliziumschicht 7 von 80 nm entstanden ist.
  • In einem dreizehnten Verfahrensschritt (siehe 13) wird die p+-dotierte Silizium-Germanium-Basiszone des Hochfrequenztransistors und des Hochvolttransistors BHF und BHV mittels selektiver Epitaxie nur auf den freiliegenden Silizium- und Polysiliziumbereichen abgeschieden. Vorzugsweise wird bei der selektiven Epitaxie in der p+-dotierten SiGe-Basis auch Kohlenstoff mit einer Konzentration von 1018 cm–3 bis 5·1020 cm–3 eingebaut, um die Diffusion der Bor-Atome während der nachfolgenden Prozessschritte weitgehend zu vermeiden. Die selektive Abscheidung der Basiszonen BHF, BHV wird solange durchgeführt, bis ein niederohmiger Kontakt mit dem freiliegenden Teil der p+-Polysilizium-Schicht 7, die als Anschlusszone für die Basis dient, erreicht ist. Anschließend werden sämtliche Nitritschichten (8, 81) mit Hilfe von Phosphorsäure selektiv zum Oxid entfernt.
  • In einem vierzehnten Verfahrensschritt werden Emitterzonen 9 des Hochfrequenztransistors und des Hochvolttransistors hergestellt. Das Ergebnis dieses Verfahrensschrittes ist in 14 dargestellt. Zuerst werden an den Seitenwänden der Emitterfenster sogenannte Oxid-Spacer 44 abgeschieden, dabei handelt es sich um dünne Oxidschichten, welche lediglich in einer vertikalen Ebene die Oxidschicht 42 und die Polysiliziumschicht 7 bedecken. Anschließend werden Emitterschichten 9, beispielsweise mittels differentieller Epitaxie, im Bereich der Emitterfenster abgeschieden. Dabei wächst die Emitterschicht auf den freiliegenden Siliziumbereichen monokristallin und auf den Oxidbereichen polykristallin oder amorph auf.
  • In einem letzten Verfahrensschritt wird die Oxidschicht 42 über der Polysiliziumschicht 7 entfernt und eine Silizidschicht 94 auf die freiliegenden Bereiche der Polysiliziumschicht 7 aufgebracht. Danach wird Siliziumoxid 45 abgeschieden und durch chemisch-mechanisches Polieren (CMP) planarisiert, so dass eine beispielsweise 1500 nm dicke Zwischenoxidschicht entsteht. 15 zeigt die Halbleiterstruktur mit dem Hochfrequenztransistor THF, dem Hochvolttransistor THV, und der Kapazitätsdiode D am Prozessende. Dabei sind noch mit Wolfram gefüllte Kontaktlöcher zum Kontaktieren der vergrabenen hochdotierten Anschlusszonen 20a, 20b und 20c der Emitterzonen 9 und der Silizidschicht 94, welche wiederum über die Polysiliziumschicht 7 die Basiszonen BHF und BHV der Transistoren und die Anode der Kapazitätsdiode kontaktiert, vorgesehen. Das Wolfram in den Kontaktlöchern 91 ist mit Leitungen 92 verbunden, welche die einzelnen Bauteile untereinander zu einer elektronischen Schaltung verbinden.

Claims (13)

  1. Verfahren zur Herstellung von Bauelementzonen (CHF, K) eines Hochfrequenztransistors (THF), der in einem ersten Bauelementbereich (A) eines Halbleiterkörpers angeordnet ist, und eines Varaktors (DV), der in einem zweiten Bauelementbereich (C) eines Halbleiterkörpers angeordnet ist, wobei das Verfahren die Verfahrensschritte umfasst: a) Bereitstellen eines Halbleitersubstrates (1), b) Erzeugen einer ersten hochdotierten Anschlusszone (10c) im Halbleitersubstrat (1) im zweiten Bauelementbereich (C), c) Erzeugen einer ersten Halbleiterschicht (2) auf dem Halbleitersubstrat (1), d) Erzeugen einer zweiten hochdotierten Anschlusszone (20a) in der ersten Halbleiterschicht (2) im ersten Bauelementbereich (A) und e) Erzeugen einer dritten hochdotierte Anschlusszone (20c) in der ersten Halbleiterschicht (2) im zweiten Bauelementbereich (C), wobei die dritte hochdotierte Anschlusszone (20c) zumindest teilweise oberhalb der ersten hochdotierten Anschlusszone (10c) ausgebildet ist, f) Erzeugen einer zweiten Halbleiterschicht (3) auf der ersten Halbleiterschicht (2), g) Implantieren von Dotierstoffen in den zweiten Bauelementbereich (C) zur Bildung einer Kathodenzone (K) des Varaktors (DV), die sich in einer vertikalen Richtung bis an die erste Anschlusszone (10c) erstreckt, h) Implantieren von Dotierstoffen in den ersten Bauelementbereich (A) zur Bildung einer Kollektorzone (CHF) des Hochfrequenztransistors (THF), die sich in einer vertikalen Richtung bis an die zweite Anschlusszone (20a) erstreckt.
  2. Verfahren nach Anspruch 1, bei dem im Verfahrensschritt b) in dem ersten Bauelementbereich (A) eine sechste hochdotierte Anschlusszone (10a) im Halbleitersubstrat (1) erzeugt wird.
  3. Verfahren nach Anspruch 1 oder 2, bei dem zusätzlich Bauelementzonen (CHV) eines Hochvolttransistors (THV) in einem dritten Bauelementbereich (B) hergestellt werden, wobei – im Verfahrensschritt b) in dem dritten Bauelementbereich (B) eine vierte hochdotierte Anschlusszone (10b) im Halbleitersubstrat (1) erzeugt wird, – im Verfahrensschritt e) in dem dritten Bauelementbereich (B) eine fünfte hochdotierte Anschlusszone (20b) in der ersten Halbleiterschicht (2) erzeugt wird, wobei die dritte hochdotierte Anschlusszone (20b) zumindest teilweise oberhalb mit der ersten hochdotierten Anschlusszone (10b) ausgebildet ist, – in den dritten Bauelementbereich (B) Dotierstoffe zur Bildung einer Kollektorzone (K) des Hochvolttransistors (CHV) implantiert werden, die sich in einer vertikalen Richtung bis zur vierten hochdotierten Anschlusszone (10b) erstreckt.
  4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem der Verfahrensschritt e) vor dem Schritt f) erfolgt.
  5. Verfahren nach einem der Ansprüche 1 bis 3, bei dem im Verfahrensschritt e) nach dem Verfahrensschritt f) die dritte und/oder die fünfte hochdotierte Anschlusszone (20b, 20c) in der ersten und in der zweiten Halbleiterschicht (2, 3) erzeugt wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem die Verfahrensschritte d) und e) gleichzeitig durchgeführt werden.
  7. Verfahren nach einem der Ansprüche 1 bis 6, bei dem die Halbleiterschichten (2, 3) Epitaxieschichten sind.
  8. Verfahren nach einem der Ansprüche 1 bis 7, mit folgenden zusätzlichen Verfahrensschritten nach dem Verfahrensschritten f) und vor dem Verfahrensschritt g): – Erzeugen von tiefen Gräben (50), die von der Oberfläche der zweiten Halbleiterschicht (3) bis in das Halbleitersubstrat (1) reichen, – Auffüllen der tiefen Gräben (50) zumindest teilweise mit einem Isolationsmaterial, – Erzeugen von flachen Gräben in der zweiten Epitaxieschicht (3) – Auffüllen der flachen Gräben mit Isolationsmaterial (4).
  9. Verfahren nach Anspruch 8, bei dem als Isolationsmaterial (4) Siliziumoxid verwendet wird.
  10. Verfahren nach Anspruch 8 oder 9, mit folgendem zusätzlichen Verfahrensschritt: – Abscheiden einer weiteren Oxidschicht (41) auf die zweite Epitaxieschicht (3).
  11. Verfahren nach Anspruch 10 mit folgenden zusätzlichen Verfahrensschritten: – Implantieren von Dotierstoffen in die erste und die zweite Epitaxieschicht (2, 3) in den Bereichen zwischen den Bauelementbereichen (A, B, C), um einen Substratkontakt (S) zu erzeugen. – Öffnen der weiteren Oxidschicht (41) im Bereich des Substratkontaktes und im zweiten Bauelementbereich (C).
  12. Verfahren nach Anspruch 11, mit folgenden zusätzlichen Verfahrensschritten: – Abscheiden eines Schichtstapels bestehend aus einer Polysiliziumschicht (7), einer zusätzlichen Oxidschicht (43) und einer Nitridschicht (8), wobei die Polysiliziumschicht (7) an die Kathodenzone (K) des Varaktors (DV) angrenzt und so eine Anodenzone des Varaktors (DV) bildet und wobei die Polysiliziumschicht (7) an den Substratkontakt (S) angrenzt, – Selektives Entfernen des Schichtstapels im ersten und dritten Bauelementbereich (A, B) über den Kollektorzonen (CHF, CHV).
  13. Verfahren nach Anspruch 12, mit folgenden zusätzlichen Verfahrensschritten nach den Implantationen zur Bildung der Kollektorzonen (CHF, CHV) und der Kathodenzonen (K): – Entfernen der weiteren Oxidschicht (41) im Bereich oberhalb der Kollektorzonen (CHF, CHV), – Abscheiden einer SiGe-Basiszone (BHF, BHV) im auf jede der freiliegenden Kollektorzonen (CHF, CHV), – Abscheiden einer Emitterzone (9) auf die Basiszonen (B).
DE200610046727 2006-10-02 2006-10-02 Verfahren zur Herstellung einer Halbleiterstruktur mit einem Varaktor und einem Hochfrequenztransistor Expired - Fee Related DE102006046727B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200610046727 DE102006046727B4 (de) 2006-10-02 2006-10-02 Verfahren zur Herstellung einer Halbleiterstruktur mit einem Varaktor und einem Hochfrequenztransistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200610046727 DE102006046727B4 (de) 2006-10-02 2006-10-02 Verfahren zur Herstellung einer Halbleiterstruktur mit einem Varaktor und einem Hochfrequenztransistor

Publications (2)

Publication Number Publication Date
DE102006046727A1 DE102006046727A1 (de) 2008-04-24
DE102006046727B4 true DE102006046727B4 (de) 2010-02-18

Family

ID=39198295

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200610046727 Expired - Fee Related DE102006046727B4 (de) 2006-10-02 2006-10-02 Verfahren zur Herstellung einer Halbleiterstruktur mit einem Varaktor und einem Hochfrequenztransistor

Country Status (1)

Country Link
DE (1) DE102006046727B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7977768B2 (en) 2008-04-01 2011-07-12 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5929802A (en) * 1997-11-21 1999-07-27 Raytheon Company Automotive forward looking sensor application
WO2004040643A1 (de) * 2002-10-28 2004-05-13 Infineon Technologies Ag Verfahren zur herstellung einer transistorstruktur
DE10392200T5 (de) * 2002-01-18 2005-01-05 Infineon Technologies Ag Herstellungsverfahren, Varaktor und integrierte Schaltung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5929802A (en) * 1997-11-21 1999-07-27 Raytheon Company Automotive forward looking sensor application
DE10392200T5 (de) * 2002-01-18 2005-01-05 Infineon Technologies Ag Herstellungsverfahren, Varaktor und integrierte Schaltung
WO2004040643A1 (de) * 2002-10-28 2004-05-13 Infineon Technologies Ag Verfahren zur herstellung einer transistorstruktur

Also Published As

Publication number Publication date
DE102006046727A1 (de) 2008-04-24

Similar Documents

Publication Publication Date Title
DE112012005166B4 (de) Verfahren und Struktur zum Bilden von On-Chip-Kondensatoren hoher Qualität mit ETSOI-Transistoren
EP1825504B1 (de) Vertikaler bipolartransistor
DE112011101373B4 (de) Verfahren zur bildung einer bipolaren transistorstruktur
DE102011087845A1 (de) Laterales transistorbauelement und verfahren zu dessen herstellung
EP0993049A1 (de) Vertikaler Feldeffekttransistor mit ringförmigem Graben-Gate und Verfahren zu dessen Herstellung
DE60210834T2 (de) Halbleiterbauelement und zugehöriges Herstellungsverfahren
EP1705710A1 (de) Bipolartransistor und Herstellungsverfahren dieses Transistors
EP1692720B1 (de) Komplement re bipolar-halbleitervorrichtung
EP1625614B1 (de) Verfahren zur herstellung eines bipolartransistors
DE102015204411B4 (de) Transistor und Verfahren zur Herstellung eines Transistors
DE10306597B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur mit erhöhter Durchbruchspannung durch tieferliegenden Subkollektorabschnitt
EP1741133B1 (de) Verfahren zur herstellung eines planaren spacers, eines zugehörigen bipolartransistors und einer zugehörigen bicmos-schaltungsanordnung
DE10124032B4 (de) Verfahren zur Herstellung von Bauelementen auf einem SOI-Wafer
DE102016207536A1 (de) Verfahren zum Herstellen eines Bipolartransistors
DE10162074B4 (de) BiCMOS-Struktur, Verfahren zu ihrer Herstellung und Bipolartransistor für eine BiCMOS-Struktur
DE10250204B4 (de) Verfahren zur Herstellung von Kollektorbereichen einer Transistorstruktur
DE102006046727B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit einem Varaktor und einem Hochfrequenztransistor
DE10060584A1 (de) Bipolartransistor und Verfahren zu seiner Herstellung
WO2003046948A2 (de) Bipolare halbleitervorrichtung und verfahren zu ihrer herstellung
WO2003046947A2 (de) Bipolar transistor
EP1436842B1 (de) Bipolar-transistor und verfahren zum herstellen desselben
DE102011083038A1 (de) Transistor und Verfahren zum Herstellen eines Transistors
DE102004053393B4 (de) Verfahren zur Herstellung einer vertikal integrierten Kaskodenstruktur und vertikal integrierte Kaskodenstruktur
DE10392200B4 (de) Herstellungsverfahren und Varaktor
WO2004090988A1 (de) Verfahren zur herstellung eines bipolaren halbleiterbauelements, insbesondere eines bipolartransistors, und entsprechendes bipolares halbleiterbauelement

Legal Events

Date Code Title Description
ON Later submitted papers
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee