DE102011083038A1 - Transistor und Verfahren zum Herstellen eines Transistors - Google Patents

Transistor und Verfahren zum Herstellen eines Transistors Download PDF

Info

Publication number
DE102011083038A1
DE102011083038A1 DE201110083038 DE102011083038A DE102011083038A1 DE 102011083038 A1 DE102011083038 A1 DE 102011083038A1 DE 201110083038 DE201110083038 DE 201110083038 DE 102011083038 A DE102011083038 A DE 102011083038A DE 102011083038 A1 DE102011083038 A1 DE 102011083038A1
Authority
DE
Germany
Prior art keywords
region
width
base
semiconductive material
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE201110083038
Other languages
English (en)
Other versions
DE102011083038B4 (de
Inventor
Klaus Diefenbeck
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102011083038A1 publication Critical patent/DE102011083038A1/de
Application granted granted Critical
Publication of DE102011083038B4 publication Critical patent/DE102011083038B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0813—Non-interconnected multi-emitter structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Gemäß einem Ausführungsbeispiel der vorliegenden Erfindung wird ein Transistor offenbart. Der Transistor weist einen Kollektor, eine Basis und einen Emitter auf, wobei eine Breite eines ersten Endes der Basis größer ist als eine Mittelbreite der Basis, wobei eine Breite eines ersten Endes des Kollektors größer ist als eine Mittelbreite des Kollektors oder wobei eine Breite eines ersten Endes des Emitters größer ist als eine Mittelbreite des Emitters.

Description

  • Die vorliegende Erfindung bezieht sich allgemein auf Transistoren und Verfahren zum Herstellen eines Transistors.
  • Transistoren sind ein Beispiel einer Elektronikkomponente, die sich sowohl in Bezug auf Verwendbarkeit als auch in Bezug auf Anwendungen weiter entwickelt, während die Technologie voranschreitet. Derzeit gibt es Dutzende verschiedener Arten von Transistoren, die bei einer Anzahl von Vorrichtungen und bei vielen Arten von Maschinenanlagen und Geräten, die in allen Unternehmensformen eingesetzt werden, üblicherweise verwendet werden.
  • Die zwei Hauptkategorien sind bipolare Sperrschichttransistoren (BJT – bipolar junction transistors) und Feldeffekttransistoren (FETs – field effect transistors). Ein bipolarer Sperrschichttransistor kann drei Anschlüsse aufweisen: einen Emitter, eine Basis und einen Kollektor. Der Feldeffekttransistor kann vier Anschlüsse aufweisen: eine Source, ein Gate, einen Drain und einen Körper (ein Substrat). Es gibt mehrere Arten von bipolaren Sperrschichttransistoren. Beispielsweise können bipolare Sperrschichttransistoren (BJT) Lawinentransistoren, Bipolartransistoren mit isolierter Gate-Elektrode (IGBTs – insulated gate bipolar transistors) und Phototransistoren sein. Es gibt mehrere Arten von Feldeffekttransistoren (FET). Beispielsweise können Feldeffekttransistoren (FETs) Metallhalbleiter-Feldeffekttransistoren (MESFETs – metal semiconductor field effect transistors), Metalloxid-Feldeffekttransistoren (MOSFETs – metal Oxide field effect transistors) oder Fin-Feldeffekttransistoren (FinFETs – fin field effect transistors) sein.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, einen Transistor, ein Verfahren zum Herstellen eines Transistors sowie Verfahren zum Herstellen eines Halbleiterbauelements zu liefern.
  • Die Aufgabe wird durch die Merkmale der unabhängigen Ansprüche gelöst. Weiterbildungen finden sich in den abhängigen Ansprüchen.
  • Gemäß einem Ausführungsbeispiel der vorliegenden Erfindung wird ein Transistor offenbart. Der Transistor weist einen Kollektor, eine Basis und einen Emitter auf, wobei eine Breite eines ersten Endes der Basis größer ist als eine Mittelbreite der Basis, wobei eine Breite eines ersten Endes des Kollektors größer ist als eine Mittelbreite des Kollektors oder wobei eine Breite eines ersten Endes des Emitters größer ist als eine Mittelbreite des Emitters.
  • Gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung weist ein Verfahren zum Herstellen eines Transistors ein Bilden einer Schicht aus halbleitendem Material über einem Substrat, ein Bilden eines ersten Photoresists über der Schicht aus halbleitendem Material, wobei der erste Photoresist eine erste langhantelförmige Öffnung aufweist, und ein Bilden einer ersten Region durch Implantieren von Dotanden eines ersten Leitfähigkeitstyps in das halbleitende Material durch die Öffnung auf.
  • Gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung weist ein Verfahren zum Herstellen eines Halbleiterbauelements ein Bilden einer Kollektorregion in einem ersten halbleitenden Material, ein Bilden einer Basisregion in einem zweiten halbleitenden Material über dem ersten halbleitenden Material und ein Bilden einer Emitterregion in dem zweiten halbleitenden Material neben der Basisregion auf, wobei die Basisregion eine Breite einer ersten Endregion und eine Breite der Innenregion aufweist, wobei die Breite der ersten Endregion größer ist als die Breite der Innenregion.
  • Gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung weist ein Verfahren zum Herstellen eines Halbleiterbauelements ein Bilden eines ersten halbleitenden Materials über einem Substrat, ein Bilden eines zweiten halbleitenden Materials über dem ersten halbleitenden Material, ein Bilden einer Öffnung in dem zweiten halbleitenden Material, wobei die Öffnung die Form einer Langhantel aufweist, und ein Implantieren von Dotanden in das erste halbleitende Material unter Verwendung der Öffnung auf.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nun unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Zum Zweck eines umfassenderen Verständnisses der vorliegenden Erfindung und der Vorteile derselben wird nun auf die folgenden Beschreibungen Bezug genommen, die in Verbindung mit den beiliegenden Zeichnungen zu sehen sind. Es zeigen:
  • 1 ein Schaltungsdiagramm eines Bipolartransistors;
  • 2 ein Ausführungsbeispiel eines Bipolartransistors;
  • 3a eine Draufsicht auf eine Kontaktanordnung eines Bipolartransistors;
  • 3b ein Detail der Draufsicht auf die Kontaktanordnung eines Bipolartransistors;
  • 4 ein Dotierungsprofil einer Basisregion;
  • 5 ein Diagramm von Durchschlagspannungen für Radien und Regionen;
  • 6a ein Ausführungsbeispielsmerkmal in einer Zwischenmaske (einem Retikel);
  • 6b ein herkömmliches Merkmal in einer Zwischenmaske;
  • 7a ein Ausführungsbeispiel eines Bipolartransistors;
  • 7b–7e Querschnittsansichten eines Bipolartransistors in verschiedenen Herstellungsstadien;
  • 7f eine Draufsicht auf ein Ausführungsbeispiel einer Kollektor-, Basis- und Emitteranordnung; und
  • 8 eine Anordnung von Anschlüssen.
  • Das Herstellen und Verwenden der gegenwärtig bevorzugten Ausführungsbeispiele wird nachstehend ausführlich erörtert. Man sollte jedoch beachten, dass die vorliegende Erfindung viele anwendbare Konzepte liefert, die in einer großen Vielzahl spezifischer Kontexte verkörpert werden können. Die spezifischen erörterten Ausführungsbeispiele sind lediglich eine Veranschaulichung spezifischer Möglichkeiten, die Erfindung herzustellen und zu verwenden, und stellen keine Einschränkung des Schutzumfangs der Erfindung dar.
  • Die vorliegende Erfindung wird unter Bezugnahme auf bevorzugte Ausführungsbeispiele in einem spezifischen Kontext, nämlich im Zusammenhang mit Bipolartransistoren wie z. B. NPN-Transistoren oder PNP-Transistoren, beschrieben. Die Erfindung kann jedoch auch auf Feldeffekttransistoren (FET) oder Dioden angewendet werden.
  • 1 zeigt ein Schaltungsdiagramm eines NPN-Bipolartransistors 100. Der NPN-Bipolartransistor 100 kann als zwei Dioden 102, 104 mit einer gemeinsam verwendeten Anode 106 angesehen werden. Unter üblichen Betriebsbedingungen kann der Basis-Emitter-Übergang 108 in Durchlassrichtung vorgespannt werden, und der Basis-Kollektor-Übergang 110 kann in Sperrrichtung vorgespannt werden. Der Kollektor-Emitter-Strom 112 kann durch den Basis-Emitter-Strom (die Stromsteuerung) 114 oder durch die Basis-Emitter-Spannung (die Spannungssteuerung) 116 gesteuert werden. Alternativ dazu kann der Bipolartransistor 100 statt eines NPN-Bipolartransistors ein PNP-Bipolartransistor mit den jeweiligen entgegengesetzten Polaritäten sein.
  • 2 zeigt eine Ansicht eines Ausführungsbeispiels eines NPN-Bipolartransistors 200. Der NPN-Bipolartransistor 200 weist ein Substrat 202 auf. Das Substrat 202 kann Silizium, Galliumarsenid (GaAs) oder Indiumphosphor (InP) sein. Eine erste Schicht 120 kann auf dem Substrat 202 gebildet sein. Die erste Schicht 120 kann eine Epitaxialschicht sein und kann Silizium aufweisen. Die erste Schicht 120 kann einen Dotanden eines ersten Leitfähigkeitstyps aufweisen. Eine erste Wanne 122 kann in die erste Schicht 120 implantiert werden. Die erste Wanne 122 kann gebildet werden, indem ein Dotand eines zweiten Leitfähigkeitstyps gegenüber dem Dotanden des ersten Leitfähigkeitstyps implantiert wird. Eine zweite Wanne 124 kann in die erste Wanne 122 implantiert werden. Die zweite Wanne 124 kann gebildet werden, indem ein Dotand eines ersten Leitfähigkeitstyps implantiert wird. Beispielsweise kann die erste Schicht 120 n-dotiert sein, die erste Wanne 122 kann p-dotiert sein und die zweite Wanne 124 kann n-dotiert sein, um einen NPN-Transistor zu bilden. Die erste Wanne 122 kann eine Basis bilden, ein Teil der ersten Schicht 120 kann einen Kollektor bilden, und die zweite Wanne 124 kann einen Emitter des Transistors 200 bilden.
  • Über dem Substrat 202 kann ein Zwischenschichtdielektrikum 210 gebildet sein. Das Zwischenschichtdielektrikum 210 weist eine Schicht oder eine Mehrzahl von Schichten auf. Die Mehrzahl von Schichten können Kontakt- und Metallleitungsschichten aufweisen. 2 kann ein vereinfachtes Zwischenschichtdielektrikum 210 zeigen, das Kontakte 212–216 aufweist. Der Kontakt 212 verbindet die Basis 122 mit einem Basisanschluss 222. Der Kontakt 214 verbindet den Emitter 124 mit einem Emitteranschluss 224. Der Kontakt 216 verbindet den Kollektor 120 mit einem Kollektoranschluss 226.
  • Bei einem Ausführungsbeispiel kann der Transistor 200 ein Hochfrequenztransistor sein. Hochfrequenztransistoren benötigen eventuell eine große Bauelementbreite. Um eine Stromüberfüllung aufgrund des lateralen Basisspannungsabfalls zu verhindern und um eine niedrige Rauschzahl zu erzielen, sollte der Widerstandswert RB der Basis minimiert werden. Eine Layoutpraxis kann darin bestehen, einen Transistor mit einer großen Bauelementbreite in eine Mehrzahl von Transistoren mit kleineren Bauelementbreiten zu zerlegen. Dies wird durch eine Struktur ineinandergreifender Finger erzielt.
  • Die Frequenz des Übergangs bzw. die Übergangsfrequenz fT beschreibt die Frequenz, bei der die Leerlaufstromverstärkung hfc auf eins abfällt. Die Übergangsfrequenz fT kann im Wesentlichen die Rauschzahl Nfmin für hohe Frequenzen bestimmen und kann im Wesentlichen die Leistungsverstärkung für das gesamte Frequenzspektrum bestimmen.
  • BVCE0 beschreibt die Durchschlagspannung zwischen dem Kollektor und dem Emitter, während die Basis floatet. Bei typischen Bipolartransistoranwendungen floatet die Basis üblicherweise eventuell nicht, jedoch kann mit der Basis und der Versorgungsspannung VCC ein hoher ohmscher Widerstand elektrisch verbunden sein. Die Übergangsfrequenz fT und die BVCE0 können von der Ausgestaltung der Basisregion und der Kollektorregion abhängen.
  • Falls ein elektrischer Durchschlag auftritt, kann der Durchschlag an der Grenzfläche zwischen der Basisregion und der Kollektorregion (Kollektordiode) auftreten. Demgemäß kann die BVCE0 von der Durchschlagspannung zwischen Kollektor und Basis (BVCB0) und der Stromverstärkung abhängen. BVCB0 wiederum hängt von der Breite und der Dotierung des Kollektors ab.
  • Ein wichtiger Parameter für Hochfrequenztransistoren kann das Produkt aus Übergangsfrequenz fT und der Durchschlagspannung BVCE0 sein. Das Produkt aus Übergangsfrequenz fT und Durchschlagspannung BVCE0 kann die Anwendung eines Transistors bezüglich einer maximal anwendbaren Frequenz und einer maximal anlegbaren Versorgungsspannung VCC einschränken.
  • Das Produkt aus Übergangsfrequenz fT und der Durchschlagspannung BVCE0 kann durch die Ausgestaltung der Basis- und der Kollektorregion eines Transistors beeinflusst werden. Das Produkt der Übergangsfrequenz fT und der Durchschlagspannung BVCE0 kann für eine gegebene Technologieplattform eine feststehende Zahl sein. Die beiden Faktoren können gegeneinander abgewogen werden. Falls beispielsweise die Übergangsfrequenz fT steigt, sinkt die Durchschlagspannung BVCE0, oder falls die Durchschlagspannung BVCE0 steigt, sinkt die Übergangsfrequenz fT. Insbesondere kann eine zusätzliche Kollektorbreite die Durchschlagspannung BVCE0 verbessern (erhöhen), kann jedoch die Übergangsfrequenz fT beeinträchtigen (verringern).
  • Um das Produkt aus Übergangsfrequenz fT und der Durchschlagspannung BVCE0 zu erhöhen, kann die Technologieplattform und/oder das Layout verbessert werden. Je höher das Produkt der Übergangsfrequenz fT und der Durchschlagspannung BVCE0, desto mehr Anwendungen kann die Technologieplattform unterstützen.
  • 3a zeigt eine Draufsicht auf eine Kontaktanordnung 300. Die Kontaktanordnung 300 kann eine Mehrzahl von Fingern 310 und eine Mehrzahl von Kontaktreihen 320 aufweisen. Die Finger 310 können Emitterfinger 310 sein. Die Finger 310 können der Emitterkontakt 214 sein. Die Kontaktreihen 320 können eine Reihe von Basiskontakten 320 sein. Ein Kontakt 321 kann der Basiskontakt 212 sein. Eine Struktur 330 kann das Zwischenschichtdielektrikum 210 sein, das die Emitterfinger 310 und die Basiskontakte 320 umgibt. Jeder Emitterfinger 310 kann von zwei Reihen von Basiskontakten 320 umgeben sein. An beiden Enden der Kontaktanordnung 300 kann sich eine Kontaktreihe 328 befinden.
  • 3b zeigt ein Detail der Kontaktanordnung 300. 3b zeigt Enden von vier Emitterfinger 310 und Enden von vier Kontaktreihen 320 in einer Peripherieregion 327. 3b zeigt die Kontaktanordnung 300 eines Transistors 200, während ein elektrischer Durchschlag stattfindet. Regionen 325 zeigen die Stellen, an denen der Durchschlag auftritt. Der Durchschlag kann in einer Region 327 neben dem Ende der Emitterfinger 310 und dem letzten Kontakt 321 einer Kontaktreihe 320 im Innern des Transistors 200 auftreten. Im Gegensatz dazu tritt der Durchschlag eventuell nicht in der Innenregion 328 der Emitterfinger 310 und der Kontaktreihen 320 auf. Wie nachstehend ausführlicher beschrieben wird, kann der Durchschlag in dem Transistor 200 unterhalb der Kontaktanordnung 300 auftreten. Beispielsweise kann der Durchschlag an der Grenzfläche zwischen der Basis 122 und dem Kollektor 120 des Transistors 200 auftreten. Der Durchschlag kann in sphärischen Regionen der Grenzfläche zwischen der Basis 122 und dem Kollektor 120 des Transistors 200 auftreten. Der Durchschlag tritt eventuell nicht in zylindrischen Regionen der Grenzfläche zwischen der Basis 122 und dem Kollektor 120 des Transistors 200 auf.
  • 4 zeigt ein Dotierungsprofil einer Wanne 400. Das Dotierungsprofil 400 kann ein sphärisches (kugelförmiges) Bauelement bilden, das ebene Regionen 410 ganz oben und ganz unten, zylindrische Regionen 420 entlang der vier Seiten und sphärische Regionen an den Ecken 430 aufweist. Das Dotierungsprofil 400 kann das der Basiswanne 122 in 2 sein. Der das sphärische Bauelement 400 umgebende Bereich kann der Kollektor in der ersten Schicht 120 sein. Das Dotierungsprofil 400 kann gebildet werden, indem Dotanden in der ebenen Region 410 implantiert werden. Dotanden können in angrenzende Bereiche, beispielsweise die zylindrische und die sphärische Region 420, 430, diffundieren, wenn zusätzliche Prozessschritte angewendet werden. Ein Implantieren von Dotanden in die erste Schicht 120 kann das Dotierungsprofil der Basiswanne 122 bilden.
  • 5 zeigt einen Graphen einer Durchschlagspannung VB (V) gegenüber einer Störstellendichte (einem Verunreinigungsgrad) NB (cm–3 ) für 300 Kelvin und eine Anzahl verschiedener Radien, r1 = 0,1 μm, r2 = 1 μm, r3 = 10 μm und r4 = ∞. Ein Kollektor kann eine Störstellendichte zwischen etwa 1016 und 1017 aufweisen. Eine derartige Störstellendichte kann bei einer Spannung von etwa 5,5 V in den sphärischen Regionen 430 zu einem Durchschlag und bei einer Spannung von etwa 11 V in den zylindrischen Regionen 420 zu einem Durchschlag führen. Demgemäß kann durch Anlegen von Durchschlagbedingungen an die Basiswanne 122, die das Dotierungsprofil 400 aufweist, die Basiswanne 122 zuerst in den sphärischen Regionen 430 einen Kurzschluss erfahren. Dies ist in 3b bei Punkt 325 zu sehen.
  • Bei einem Ausführungsbeispiel kann ein Umwandeln der sphärischen Region 430 hin zu einer Gestalt der zylindrischen Region 420 für einen selben Radius die Durchschlagspannung erhöhen. Falls die sphärische Region 430 beispielsweise etwas mehr wie eine zylindrische Region 420 für einen Radius r1 = 0,1 μm geformt ist, kann die Durchschlagspannung von 5,5 V auf 6,5 V ansteigen. Je mehr sich die sphärische Region 430 an eine Gestalt der zylindrischen Region 420 annähert, desto mehr kann sich die Durchschlagspannung von 5,5 V hin zu 11 V für einen Radius r1 = 0,1 μm bewegen. Bei einem Ausführungsbeispiel kann die sphärische Region 430 durch eine Gestalt einer zylindrischeren Region 420 ersetzt werden. Bei einem Ausführungsbeispiel kann die sphärische Region 430 hin zur Gestalt einer zylindrischen Region 420 verändert werden und kann ein Mittelding zwischen einer sphärischen Region 430 und einer zylindrischen Region 420 bilden. Ein Annähern der Region 430 mit einer Gestalt der zylindrischen Region 420 kann die Durchschlagspannung von 5,5 V auf 11 V erhöhen, je nachdem, welcher Anteil der Region 430 sich an die zylindrische Region annähert.
  • 6a zeigt ein Ausführungsbeispiel einer Zwischenmaske 600 zum Bilden einer Transistorregion. Bei einem Ausführungsbeispiel kann die Zwischenmaske 600 zum Bilden einer Basisregion 122 in dem Transistor 200 verwendet werden. Bei einem Ausführungsbeispiel kann die Zwischenmaske 600 zum Bilden einer Emitterregion 124 in dem Transistor 200 verwendet werden. Bei einem Ausführungsbeispiel kann die Zwischenmaske 600 zum Bilden einer Kollektorregion 120 in dem Transistor 250 verwendet werden. Bei einem Ausführungsbeispiel kann die Zwischenmaske 600 zum Öffnen einer Materialschicht wie z. B. einer Siliziumschicht oder einer Polysiliziumschicht verwendet werden. Bei einem Ausführungsbeispiel kann die Zwischenmaske 600 angewendet werden, um die Kollektorregion 120, die Basisregion 122 und die Emitterregion 124 zu bilden.
  • Die Zwischenmaske 600 kann Merkmale 610 zum Bilden von Transistorregionen aufweisen. Das Merkmal 610 kann die Form einer Draufsicht auf eine Langhantel aufweisen. Das Merkmal 610 kann eine Form aufweisen, die sich von einem Rechteck unterscheidet. Ein Strukturieren einer Materialschicht unter Verwendung der Zwischenmaske 600 kann eine Transistorregion bilden. Beispielsweise kann ein Photoresist auf einer Materialschicht gebildet werden. Das Photoresist wird unter Anwendung der Zwischenmaske 600 und herkömmlicher Lithographieprozesse strukturiert. Teile des Photoresists werden unter Bildung von Öffnungen beseitigt. Die Öffnungen können die Gestalt des Merkmals 610 aufweisen. Die Öffnungen in dem Photoresist können dazu verwendet werden, eine darunter liegende Materialschicht zu strukturieren oder die Materialschicht oder andere Schichten unter der Materialschicht zu dotieren.
  • Die Zwischenmaske 600 kann ein Substrat aufweisen. Eine Chrom aufweisende Schicht kann auf dem Substrat angeordnet sein. Die Merkmale 610 können in der Chrom aufweisenden Schicht gebildet sein.
  • 6b zeigt eine herkömmliche Zwischenmaske 650, die Finger 660 aufweist, die eine Rechtecksform aufweisen. Jeder herkömmliche Finger 660 kann eine lange Seite 661, eine kurze Seite 662 und Kanten 663 aufweisen. Unter Verwendung der Zwischenmaske 650 als Dotierungsmaske können die lange Seite 661 und die kurze Seite 662 schließlich die zylindrischen Regionen 420 in einer darunter liegenden Schicht bilden, und die Kanten 663 können schließlich die sphärischen Regionen 430 in einer darunter liegenden Schicht 120 bilden.
  • Bei einem Ausführungsbeispiel kann jedes Merkmal 610 der Zwischenmaske 600 eine erste und eine zweite Endregion 621, 623 und eine Innenregion 622 aufweisen. Die erste und die zweite Endregion 621, 623 des Merkmals 610 können Breiten 625, 627 aufweisen, die größer sind als die Breite 626 der Innenregion 622 des Merkmals 610. Die Breiten 625, 627 der Endregionen 621, 623 können relativ zu der Breite 626 der Innenregion 622 vergrößert werden. Die Breite 625 des ersten Endes kann im Wesentlichen dieselbe sein wie die Breite 627 des zweiten Endes.
  • Die Breiten 625, 627 in den Endregionen 621, 623 des Merkmals 610 können vergrößert werden, um Kanten 663 der Zwischenmaske 650 in der Zwischenmaske 600 zu vermeiden.
  • Ein Vermeiden von Kanten 663 kann sphärische Regionen 430 in einer darunter liegenden Schicht vermeiden. Ein Vermeiden sphärischer Regionen 430 kann die Durchschlagspannung des resultierenden Transistors 200, 150 erhöhen. Ein Vergrößern der Breiten 625, 627 in den Endregionen 621, 623 kann in der Materialschicht/dem Substrat dort, wo es am wahrscheinlichsten ist, dass ein Spannungsdurchschlag in dem resultierenden Transistor 200, 150 auftreten kann, eine zylindrischere Region erzeugen. Ein Spannungsdurchschlag kann trotzdem noch in den sphärischen/zylindrischen Regionen des durch das Merkmal 610 gebildeten Transistors 200, 150 auftreten, jedoch kann die Durchschlagspannung erhöht werden.
  • Ein Vergrößern der Breiten der Endregionen 621, 623 des Merkmals 610 kann eine zylindrisch angenäherte sphärische (sphärische/zylindrische) Region in einer darunter liegenden Schicht erzeugen. Je größer die Breiten 625, 627 in den Endregionen 621, 623 sind, desto zylindrischer kann die sphärische Region werden. Je größer die Breiten 625, 627 der Endregionen 621, 623, desto stärker kann sich die sphärische Region an eine zylindrische Region annähern.
  • Bei einem Ausführungsbeispiel kann die Breite 626 in der Innenregion 622 etwa 500 nm oder weniger betragen, und die Breiten 625, 627 an der ersten und der zweiten Endregion 621, 623 können etwa 1.000 nm oder weniger betragen. Bei einem Ausführungsbeispiel beträgt das Verhältnis zwischen der Breite 626 der Innenregion 622 und der Breite der ersten/zweiten 625, 627 Endregion 621, 623 etwa 1 bis etwa 2.
  • Bei einem Ausführungsbeispiel kann das Produkt der Länge der langen Seite 661 und der Breite der kurzen Seite 662 die Fläche (den Bereich) des herkömmlichen Fingers 660 definieren. Die Fläche des herkömmlichen Fingers 660 kann im Wesentlichen dieselbe sein wie die Fläche der Struktur 610. Die Länge 635 der Struktur 610 kann kürzer sein als die Länge der langen Seite 651 des herkömmlichen Fingers 650. Die Breite 626 der Innenregion 622 kann im Wesentlichen dieselbe sein wie die Breite der kurzen Seite 653 des herkömmlichen Fingers 650.
  • 7a zeigt eine Querschnittsansicht eines Ausführungsbeispiels eines Transistors 250. Der Transistor 250 kann einen inneren Transistor 150 aufweisen. Der innere Transistor 150 kann einen Emitter 124, eine Basis 122 und einen Kollektor 120 aufweisen. Beispielsweise kann der Kollektor 120 für einen NPN-Transistor n-dotiertes Silizium aufweisen. Die Basis 122 kann p-dotiertes Silizium, Silizium-Germanium oder mit Silizium-Germanium dotierten Kohlenstoff aufweisen. Der Emitter 124 kann n-dotiertes Silizium, Silizium-Germanium oder Silizium-Germanium mit Kohlenstoff aufweisen. Für einen PNP-Transistor kann die Dotierungsstruktur umgekehrt zu der des NPN-Transistors sein.
  • Der innere Transistor 150 kann mit den Anschlüssen 272–276 verbunden sein. Beispielsweise kann der Kollektor 120 über eine vergrabene Schicht 256 und einen Kontakt 266 mit dem Anschluss 276 verbunden sein. Die Basis 122 kann über Erweiterungen 258 und Kontakte 262 mit den Anschlüssen 272 verbunden sein. Der Emitter 124 kann über die Erweiterung 268 und einen Kontakt 264 mit dem Anschluss 274 verbunden sein.
  • Der Transistor 250 kann gebildet werden, indem auf einem Substrat 252 eine Epitaxialschicht 254 gebildet wird. Ein Kollektor 120 kann in der Epitaxialschicht 254 gebildet werden, indem Dotanden beispielsweise eines ersten Leitfähigkeitstyps selektiv implantiert werden. Das Substrat 252 kann Silizium, Galliumarsenid (GaAs) oder Indiumphosphor (InP) sein.
  • Über der Epitaxialschicht 254 ist eine Materialschicht 261 angeordnet. Die Materialschicht 261 kann die Basis 122 und den Emitter 124 des inneren Transistors umfassen. Über der Materialschicht 261 kann eine Erweiterung 258 angeordnet sein. Die Erweiterungen 258 können ein hochdotiertes Polysilizium sein, das Dotanden für die Basis 122 liefert und die Basis 122 mit den Kontakten 262 verbindet. Die Erweiterung 268 kann über der Materialschicht 261 angeordnet sein. Die Erweiterung 268 kann ein hochdotiertes Polysilizium sein, das Dotanden für den Emitter 124 liefert und den Emitter 124 mit dem Kontakt 264 verbindet. Die Kontakte 262–266 können ein leitfähiges Material wie beispielsweise Wolfram (W) aufweisen. Eine Isolationsschicht 260 kann die verschiedenen Verbindungen isolieren.
  • 7a kann eine vereinfachte Isolationsschicht 260 zeigen. Die Isolationsschicht 260 kann eine Mehrzahl von Schichten sein. Die Kontakte 262–266 können eine Anordnung von Kontaktmetallleitungen sein. Auf der Isolationsschicht 260 können Anschlüsse 272–276 gebildet sein. Die Anschlüsse 272–276 können jeweils physisch mit den Kontakten 262–266 verbunden sein.
  • 7b–7f zeigen ein Verfahren zum Herstellen eines Ausführungsbeispiels des inneren Transistors 150. 7b zeigt eine Isolationsschicht 260, die auf der Epitaxialschicht 254 gebildet ist, die wiederum auf dem Substrat 252 gebildet ist. Die Isolationsschicht 260 kann Siliziumdioxid, Siliziumnitrid oder ein Low-k-Dielektrikum aufweisen. Die Isolationsschicht 260 kann unter Erzeugung einer Öffnung von einem Bereich entfernt werden.
  • In der Öffnung kann eine Materialschicht 261 gebildet werden. Die Materialschicht 261 kann Silizium, Silizium-Germanium oder Silizium-Germanium mit Kohlenstoff aufweisen.
  • Bei einem anderen Ausführungsbeispiel kann eine Materialschicht 261 über der Epitaxialschicht 254 gebildet werden. Die Materialschicht 261 kann von manchen Bereichen beseitigt werden. Auf den Bereichen, von denen die Materialschicht 261 beseitigt wurde, kann eine Isolationsschicht 260 gebildet werden.
  • Eine Polysiliziumschicht 258 kann auf der Materialschicht 261 und der Isolationsschicht 260 gebildet werden. Die Polysiliziumschicht 258 kann mit Dotanden eines zweiten Leitfähigkeitstyps hoch dotiert werden. Die Polysiliziumschicht 258 kann selektiv abgeschieden werden. Dies ist in 7c gezeigt.
  • Unter Bezugnahme auf 7d kann in der Polysiliziumschicht 258 eine Öffnung 255 gebildet werden, und der Kollektor 120 kann unter Verwendung der Maske 600 gebildet werden. Die Öffnung 255 in der Polysiliziumschicht 258 kann die Gestalt des Merkmals 610 aufweisen. Der Kollektor 120 kann gebildet werden, indem Dotanden eines ersten Leitfähigkeitstyps durch die Öffnung 255 tief in die Epitaxialschicht 254 implantiert werden. Nach einem Temperschritt kann der Kollektor 120 ein Dotierungsprofil aufweisen, das lediglich zylindrische Regionen, sphärische/zylindrische Regionen und ebene Regionen aufweist. Der Kollektor 120 kann ein Dotierungsprofil aufweisen, das zylindrische Regionen und sphärische/zylindrische Regionen, aber keine reinen sphärischen Regionen aufweist.
  • Bei einem späteren Prozessschritt kann die Polysiliziumschicht 258 getempert werden, und die Dotanden des zweiten Leitfähigkeitstyps können in die Materialschicht 261 diffundieren, wodurch die Basis 122 gebildet wird. Die Basis 122 kann ein Profil aufweisen, das lediglich zylindrische Regionen, sphärische/zylindrische Regionen und ebene Regionen aufweist. Die Basis 122 kann ein Profil aufweisen, das zylindrische Regionen und sphärische/zylindrische Regionen, aber keine reinen sphärischen Regionen aufweist.
  • Unter Bezugnahme auf 7e kann über der Polysiliziumschicht 258 eine Isolationsschicht 259 gebildet werden. In der Öffnung kann eine zweite Polysiliziumschicht 268 gebildet werden. Die zweite Polysiliziumschicht 268 kann mit Dotanden eines ersten Leitfähigkeitstyps hoch dotiert werden. Bei einem späteren Prozessschritt kann die zweite Polysiliziumschicht 268 getempert werden, und die Dotanden können in die Materialschicht 261 diffundieren, wodurch der Emitter 124 gebildet wird. Der Emitter 124 kann ein Profil aufweisen, das zylindrische Regionen und sphärische/zylindrische Regionen, aber keine reinen sphärischen Regionen aufweist.
  • 7f zeigt eine Draufsicht auf ein Ausführungsbeispiel des Transistors 150. Der Transistor 150 kann eine Kollektorregion 120, eine Basisregion 122 und eine Emitterregion 124 aufweisen. Alle Regionen können eine Gestalt des Merkmals 610 aufweisen. Die Gestalt der Emitterregion 124 kann kleiner sein als die Gestalt der Basisregion 122, und die Gestalt der Basisregion 122 kann kleiner sein als die Gestalt der Kollektorregion 120. Alle Regionen 120–124 können dieselbe Gestalt, jedoch unterschiedliche Regionsbreiten aufweisen.
  • Bei einem Ausführungsbeispiel kann eine Serie von Zwischenmasken 600 auf eine Materialschicht aufgebracht werden, um mehrere Regionen zu bilden, die die Gestalt des Merkmals 610 aufweisen. Beispielsweise kann eine Basis 122 durch Aufbringen eines ersten Merkmals 610 einer ersten Zwischenmaske 600 erzeugt werden, und ein Emitter 124 kann durch Aufbringen eines zweiten Merkmals 610 einer zweiten Zwischenmaske erzeugt werden. Die Breiten des ersten und des zweiten Merkmals 610 können sich unterscheiden. Beispielsweise kann die Breite 625–627 für das erste Merkmal 610 der ersten Zwischenmaske größer sein als eine Breite 625–627 für das zweite Merkmal 610 der zweiten Zwischenmaske 600. Die Gestalt des ersten und des zweiten Merkmals 610 kann identisch oder unterschiedlich sein.
  • Ein erstes Photoresist kann auf einer Materialschicht gebildet werden. Das erste Photoresist wird durch Aufbringen einer ersten Maske 600 strukturiert und geöffnet. Die ersten Öffnungen können eine Gestalt des ersten Merkmals 610 aufweisen. Unter Verwendung der ersten Öffnungen des ersten Photoresists können Dotanden eines ersten Leitfähigkeitstyps implantiert werden. Das erste Photoresist kann von der Materialschicht beseitigt werden. Ein zweites Photoresist kann auf der Materialschicht gebildet werden. Das zweite Photoresist wird durch Aufbringung einer zweiten Maske 600 strukturiert und geöffnet. Die zweiten Öffnungen können eine Gestalt des zweiten Merkmals 610 aufweisen. Unter Verwendung der zweiten Öffnungen des zweiten Photoresists können Dotanden eines zweiten Leitfähigkeitstyps implantiert werden. Die zweiten Merkmale 610 können kleiner sein als die ersten Merkmale 610.
  • 8 zeigt ein Ausführungsbeispiel einer Draufsicht einer Anordnung von Anschlüssen 800. Die Anordnung von Anschlüssen 800 kann beispielsweise die Anschlüsse 222, 224, 272, 276 aufweisen. Die Anordnung von Anschlüssen kann einen Emitterfinger 810 und zwei Basisfinger 820, 830 aufweisen. Der erste Basisfinger 820 und der zweite Basisfinger 830 können die äußere Gestalt des Fingers 810 umreißen, oder alternativ dazu umreißen sie eventuell nicht die äußere Gestalt des Fingers 810. Der erste Basisfinger 820 und der zweite Basisfinger 830 können eine identische Gestalt oder eine unterschiedliche Gestalt aufweisen. Bei einem Ausführungsbeispiel zeigt 8 einen ersten Abstand 825 zwischen dem Emitterfinger 810 und dem ersten Basisfinger 820 und einen zweiten Abstand 835 zwischen dem Emitterfinger 810 und dem zweiten Basisfinger 830. Der erste Abstand 825 kann im Wesentlichen derselbe sein wie der zweite Abstand 835.
  • Eine Breite einer ersten Endregion 840 des Emitterfingers 810 kann größer sein als die Breite einer Innenregion 841 des Emitterfingers 810. Eine Breite einer zweiten Endregion 842 des Emitterfingers 810 kann größer sein als die Breite einer Innenregion 841 des Emitterfingers 810. Die Breite der ersten Endregion 840 und die Breite der zweiten Endregion 842 können identisch sein. Bei einem Ausführungsbeispiel kann der Emitterfinger 810 die Gestalt einer Draufsicht auf eine Langhantel aufweisen. Es können eine Mehrzahl von Emitterfinger 810 vorliegen, die durch eine Verbindung 811 elektrisch verbunden sein können. Zwei Basisfinger 820, 830 können jeden Emitterfinger 810 umgeben.
  • Die Gestalt des ersten Basisfingers 820 kann im Wesentlichen dieselbe sein wie die Gestalt des zweiten Basisfingers 830. Bei einem Ausführungsbeispiel kann eine erste Breite 821 des ersten Basisfingers 820 im Wesentlichen dieselbe sein wie die zweite Breite 831 des zweiten Basisfingers 830.
  • Bei einem Ausführungsbeispiel kann ein Kontakt die Gestalt des Merkmals 810 aufweisen. Beispielsweise kann der Emitterkontakt 264, 214 die Gestalt des Merkmals 810 aufweisen. Bei einem Ausführungsbeispiel können die Basiskontakte 212, 262 die Form des Kontakts 321 aufweisen.
  • Obwohl die vorliegende Erfindung und ihre Vorteile ausführlich beschrieben wurden, sollte man sich darüber im Klaren sein, dass hierin diverse Änderungen, Ersetzungen und Modifikationen vorgenommen werden können, ohne von der Wesensart und dem Schutzumfang der Erfindung, wie sie durch die angehängten Patentansprüche definiert sind, abzuweichen. Beispielsweise können viele der oben erörterten Merkmale und Funktionen bei einem Kondensatorherstellungsprozess, der eine untere Elektrode, ein Dielektrikum und eine obere Elektrode aufweist, implementiert werden. Als weiteres Beispiel wird Fachleuten ohne weiteres einleuchten, dass die neuartigen Prozessschritte auf jegliche Struktur angewandt werden können, die zwei leitfähige Schichten nebeneinander aufweist, und dass die Prozessschritte variiert werden können, ohne dass der Schutzumfang der vorliegenden Erfindung verlassen wird.
  • Überdies soll der Schutzumfang der vorliegenden Anmeldung nicht auf die jeweiligen Ausführungsbeispiele des Prozesses, der Maschine, der Herstellung, der Materialzusammensetzung, der Einrichtungen, der Verfahren und der Schritte, der bzw. die in der Spezifikation beschrieben wurde(n), beschränkt sein. Wie Fachleuten aufgrund der Offenbarung der vorliegenden Erfindung ohne weiteres einleuchten wird, können gemäß der vorliegenden Erfindung derzeit existierende oder später noch zu entwickelnde Prozesse, Maschinen, Herstellung, Materialzusammensetzungen, Einrichtungen, Verfahren oder Schritte verwendet werden, die im Wesentlichen dieselbe Funktion erfüllen oder im Wesentlichen dasselbe Ergebnis erzielen wie die hierin beschriebenen entsprechenden Ausführungsbeispiele. Demgemäß sollen die angehängten Patentansprüche derartige Prozesse, Maschinen, Herstellung, Materialzusammensetzungen, Einrichtungen, Verfahren oder Schritte in ihrem Schutzumfang umfassen.

Claims (20)

  1. Transistor (100; 200), der folgende Merkmale aufweist: eine Basis (122); einen Emitter (124); und eine Kollektor (120), wobei eine Breite eines ersten Endes der Basis größer ist als eine Mittelbreite der Basis, wobei eine Breite eines ersten Endes des Kollektors größer ist als eine Mittelbreite des Kollektors oder wobei eine Breite eines ersten Endes des Emitters größer ist als eine Mittelbreite des Emitters.
  2. Transistor (100; 200) gemäß Anspruch 1, bei dem die Basis (122) eine Breite des zweiten Endes aufweist, die der Breite des ersten Endes gegenüber liegt und wobei die Breite des zweiten Endes der Basis größer ist als die Mittelbreite der Basis, bei dem der Kollektor eine Breite des zweiten Endes aufweist, die der Breite des ersten Endes gegenüber liegt und wobei die Breite des zweiten Endes des Kollektors größer ist als die Mittelbreite des Kollektors, oder bei dem der Emitter eine Breite des zweiten Endes aufweist, die der Breite des ersten Endes gegenüber liegt und wobei die Breite des zweiten Endes des Emitters größer ist als die Mittelbreite des Emitters.
  3. Transistor (100; 200) gemäß Anspruch 2, bei dem die Breiten des ersten und des zweiten Endes der Basis (122) im Wesentlichen identisch sind, bei dem die Breiten des ersten und des zweiten Endes des Kollektors (120) im Wesentlichen identisch sind oder bei dem die Breiten des ersten und des zweiten Endes des Emitters (124) im Wesentlichen identisch sind.
  4. Transistor (100; 200) gemäß Anspruch 2 oder 3, bei dem die Breite des ersten Endes der Basis (122) etwa 1.000 nm oder weniger beträgt, bei dem die Mittelbreite der Basis etwa 500 nm oder weniger beträgt und bei dem die Breite des zweiten Endes der Basis etwa 1.000 nm oder weniger beträgt.
  5. Verfahren zum Herstellen eines Transistors (100; 200), wobei das Verfahren folgende Schritte aufweist: Bilden einer Schicht aus halbleitendem Material über einem Substrat; Bilden eines ersten Photoresists über der Schicht aus halbleitendem Material, wobei das erste Photoresist eine erste langhantelförmige Öffnung aufweist; und Bilden einer ersten Region durch Implantieren von Dotanden eines ersten Leitfähigkeitstyps durch die Öffnung in das halbleitende Material.
  6. Verfahren gemäß Anspruch 5, das ferner folgende Schritte aufweist: Beseitigen des ersten Photoresists; Bilden eines zweiten Photoresists, wobei das zweite Photoresist eine zweite langhantelförmige Öffnung aufweist; und Bilden einer zweiten Region durch Implantieren, indem Dotanden eines zweiten Leitfähigkeitstyps durch die Öffnung in das halbleitende Material implantiert werden, wobei sich die Dotanden des zweiten Leitfähigkeitstyps von den Dotanden des ersten Leitfähigkeitstyps unterscheiden.
  7. Verfahren gemäß Anspruch 6, bei dem die zweite Region in der ersten Region eingebettet ist.
  8. Verfahren gemäß Anspruch 7, bei dem die zweite Region eine Emitterregion ist und die erste Region eine Basisregion ist.
  9. Verfahren zum Herstellen eines Halbleiterbauelements, wobei das Verfahren folgende Schritte aufweist: Bilden einer Kollektorregion in einem ersten halbleitenden Material; Bilden einer Basisregion in einem zweiten halbleitenden Material über dem ersten halbleitenden Material; und Bilden einer Emitterregion in dem zweiten halbleitenden Material neben der Basisregion, wobei die Basisregion eine Breite einer ersten Endregion und eine Breite einer Innenregion aufweist und wobei die Breite der ersten Region größer ist als die Breite der Innenregion.
  10. Verfahren gemäß Anspruch 9, bei dem die Basisregion eine Breite einer zweiten Endregion aufweist und bei dem die Breite der zweiten Endregion größer ist als die Breite der Innenregion.
  11. Verfahren gemäß Anspruch 9 oder 10, bei dem die Emitterregion in der Basisregion eingebettet ist und bei dem die Basisregion direkt auf der Kollektorregion angeordnet ist.
  12. Verfahren gemäß einem der Ansprüche 9 bis 11, bei dem das Bilden der Basisregion ein Aufbringen einer Implantationsmaske aufweist, die eine langhantelförmige Öffnung aufweist.
  13. Verfahren gemäß einem der Ansprüche 9 bis 12, bei dem das Herstellen des Halbleiterbauelements ein Bilden eines Hochfrequenztransistors aufweist.
  14. Verfahren gemäß einem der Ansprüche 9 bis 13, bei dem das Bilden des zweiten halbleitenden Materials folgende Schritte aufweist: Bilden eines isolierenden Materials über dem ersten halbleitenden Material; Strukturieren des isolierenden Materials; Bilden einer Öffnung in dem isolierenden Material, wobei die Öffnung auf der Kollektorregion liegt; Füllen des zweiten halbleitenden Materials in die Öffnung; und Dotieren des zweiten halbleitenden Materials in der Öffnung unter Verwendung einer Implantationsmaske, die eine langhantelförmige Öffnung aufweist.
  15. Verfahren gemäß einem der Ansprüche 9 bis 14, bei dem das Bilden des zweiten halbleitenden Materials folgende Schritte aufweist: Bilden eines zweiten halbleitenden Materials über dem ersten halbleitenden Material; Strukturieren des zweiten halbleitenden Materials; Entfernen des zweiten halbleitenden Materials in anderen Bereichen als auf der Kollektorregion; Füllen eines isolierenden Materials in den Bereichen; und Dotieren des zweiten halbleitenden Materials unter Verwendung einer Implantationsmaske, die eine langhantelförmige Öffnung aufweist.
  16. Verfahren zum Herstellen eines Halbleiterbauelements, wobei das Verfahren folgende Schritte aufweist: Bilden eines ersten halbleitenden Materials über einem Substrat; Bilden eines zweiten halbleitenden Materials über dem ersten halbleitenden Material; Bilden einer Öffnung in dem zweiten halbleitenden Material, wobei die Öffnung die Gestalt einer Langhantel aufweist; und Implantieren von Dotanden in das erste halbleitende Material unter Verwendung der Öffnung.
  17. Verfahren gemäß Anspruch 16, bei dem das zweite halbleitende Material ein Polysilizium aufweist, das mit Dotanden hoch dotiert ist.
  18. Verfahren gemäß Anspruch 16 oder 17, bei dem das Implantieren der Dotanden ein Implantieren der Dotanden für eine Kollektorregion eines Transistors (100; 200) aufweist.
  19. Verfahren gemäß einem der Ansprüche 16 bis 18, das ferner ein Bilden eines dritten halbleitenden Materials zwischen dem ersten und dem zweiten halbleitenden Material aufweist.
  20. Verfahren gemäß Anspruch 19, das ferner ein Tempern des zweiten halbleitenden Materials aufweist, um eine Basisregion eines Transistors (100; 200) in dem dritten halbleitenden Material zu bilden, wobei die Basisregion die Gestalt einer Langhantel aufweist.
DE102011083038.3A 2010-09-22 2011-09-20 Transistor und Verfahren zum Herstellen eines Transistors und zum Herstellen eines Halbleiterbauelements Active DE102011083038B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/888,142 2010-09-22
US12/888,142 US8563387B2 (en) 2010-09-22 2010-09-22 Transistor and method of manufacturing a transistor

Publications (2)

Publication Number Publication Date
DE102011083038A1 true DE102011083038A1 (de) 2012-03-22
DE102011083038B4 DE102011083038B4 (de) 2016-06-16

Family

ID=45769112

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011083038.3A Active DE102011083038B4 (de) 2010-09-22 2011-09-20 Transistor und Verfahren zum Herstellen eines Transistors und zum Herstellen eines Halbleiterbauelements

Country Status (3)

Country Link
US (2) US8563387B2 (de)
CN (1) CN102412276B (de)
DE (1) DE102011083038B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9312371B2 (en) 2014-07-24 2016-04-12 Globalfoundries Inc. Bipolar junction transistors and methods of fabrication
CN105371420A (zh) * 2014-09-01 2016-03-02 阿里巴巴集团控股有限公司 一种制冷控制方法、装置及系统
US9728603B2 (en) * 2015-06-22 2017-08-08 Globalfoundries Inc. Bipolar junction transistors with double-tapered emitter fingers
US9812447B2 (en) * 2016-02-02 2017-11-07 Globalfoundries Inc. Bipolar junction transistors with extrinsic device regions free of trench isolation

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57138174A (en) * 1981-02-20 1982-08-26 Hitachi Ltd Semiconductor device
US4595944A (en) * 1983-12-29 1986-06-17 International Business Machines Corporation Resistor structure for transistor having polysilicon base contacts
JP2910489B2 (ja) * 1993-03-22 1999-06-23 日本電気株式会社 縦型二重拡散ｍｏｓｆｅｔ
JPH0964053A (ja) * 1995-08-18 1997-03-07 Mitsubishi Electric Corp ラテラル型トランジスタ
US6507046B2 (en) * 2001-05-11 2003-01-14 Cree, Inc. High-resistivity silicon carbide substrate for semiconductor devices with high break down voltage
US7195965B2 (en) * 2002-10-25 2007-03-27 Texas Instruments Incorporated Premature breakdown in submicron device geometries

Also Published As

Publication number Publication date
CN102412276B (zh) 2015-05-27
US20140027776A1 (en) 2014-01-30
DE102011083038B4 (de) 2016-06-16
US8563387B2 (en) 2013-10-22
US20120068309A1 (en) 2012-03-22
CN102412276A (zh) 2012-04-11
US9123766B2 (en) 2015-09-01

Similar Documents

Publication Publication Date Title
DE102009049775B4 (de) Vertikal integriertes elektronisches Bauelement, Finnen-Bipolartransistor und Verfahren zu deren Herstellung
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102005038998B4 (de) Metalloxidhalbleiter-Bauelement mit verbesserter Abschirmstruktur und Verfahren zur Herstellung
DE102008038552B4 (de) Vertikaldiode unter Verwendung von Silizium, ausgebildet durch selektives epitaxiales Aufwachsen
DE102013101162A1 (de) System und verfahren für einen feldeffekttransistor mit einer angehobenen drain-struktur
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102006029701B4 (de) Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
DE60210834T2 (de) Halbleiterbauelement und zugehöriges Herstellungsverfahren
EP1078402B1 (de) Halbleiteranordnung mit gräben zur trennung von dotierten gebieten
DE102018213635B4 (de) Halbleitervorrichtung
DE102016202110B4 (de) Halbleiterstruktur mit Backgate-Gebieten und Verfahren für ihre Herstellung
DE10129289A1 (de) Halbleitervorrichtung mit einer Diode für eine Eingangschutzschaltung einer MOS-Vorrichtung und Verfahren zu deren Herstellung
DE102011083038B4 (de) Transistor und Verfahren zum Herstellen eines Transistors und zum Herstellen eines Halbleiterbauelements
DE10306597B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur mit erhöhter Durchbruchspannung durch tieferliegenden Subkollektorabschnitt
DE69729927T2 (de) Bipolartransistor mit einem nicht homogenen Emitter in einer BICMOS integrierter Schaltung
EP1393383B1 (de) Laterale pin-diode und verfahren zur herstellung derselben
DE102021134457A1 (de) Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung
EP1626441B1 (de) Kaskodenschaltung, entsprechende Verwendung und Herstellungsverfahren
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
EP1870938A1 (de) Halbleiterschutzstruktur für eine elektrostatische Entladung
EP2898531B1 (de) Nmos-transistor und verfahren zu seiner herstellung
DE102021005989A1 (de) Grabenimplementierte polydioden und widerstände
EP0974161B1 (de) Halbleiterbauelement mit struktur zur vermeidung von querströmen
DE102013112862B9 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102020003722A1 (de) Hochspannungsdiode auf soi-substrat mit grabenmodifiziertem strompfad

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative