CN101834134B - 提高金属-氧化物半导体变容二极管的品质因子的方法 - Google Patents

Abstract

本发明中公开了一种提高金属-氧化物半导体变容二极管的品质因子的方法，该方法包括：减小金属-氧化物半导体变容二极管中栅极到阱边缘的距离和/或增大金属-氧化物半导体变容二极管中栅极到有源区域边缘的距离，以提高金属-氧化物半导体变容二极管的品质因子。通过使用上述的提高金属-氧化物半导体变容二极管的品质因子的方法，可有效地提高金属-氧化物半导体变容二极管的品质因子。

Description

提高金属-氧化物半导体变容二极管的品质因子的方法

技术领域

本发明涉及半导体元器件的制造技术，尤其是指一种提高金属-氧化物半导体变容二极管的品质因子的方法。

背景技术

金属-氧化物半导体(MOS)变容二极管(Varactor)是一种电容量可随电压的变化而变化的可变电容器，常用于模拟集成电路(例如，压控振荡器VCO)中，是射频(RF)前端电路中最重要的电路元件之一。与结式变容二极管(Junction Varactor)相比，MOS变容二极管具有更高的品质因子(Quality Factor)和更宽的调谐范围(即最大电容量C_max与最小电容量C_min之比)，所以MOS变容二极管除了用于VCO外，还可用于可调谐滤光器电路(Tunable Filter Circuit)。由于结式变容二极管作为一个按比例缩小的互补型金属-氧化物半导体(CMOS)元器件并不适宜进行改进，因此当半导体元器件的集成度进一步提高时，MOS变容二极管将更有可能成为高频集成电路的选择。

对于MOS变容二极管，调谐范围和品质因子是其最重要的两个参数。其中，对于指定尺寸的元器件来说，MOS变容二极管的电容量和调谐范围一般很少会发生改变，所以，元器件的设计者们更关注于如何提高MOS变容二极管的品质因子。

在90nm及其更小尺寸的制造工艺中，随着CMOS元器件的关键尺寸的不断缩小，半导体元器件的集成度也变得越来越高，一些微观的物理效应(例如，阱邻近效应、压应力效应等)对于半导体元器件的电学性能的影响也越来越明显。因此，如何根据上述的微观物理效应来进一步地提高MOS变容二极管的品质因子已经成为元器件设计者们新的关注方向。

发明内容

有鉴于此，本发明的主要目的在于提供一种提高金属-氧化物半导体变容二极管的品质因子的方法，从而有效地提高MOS变容二极管的品质因子。

为达到上述目的，本发明中的技术方案是这样实现的：

一种提高金属-氧化物半导体变容二极管的品质因子的方法，该方法包括：

减小金属-氧化物半导体变容二极管中栅极到阱边缘的距离，或增大金属-氧化物半导体变容二极管中栅极到有源区域边缘的距离、并减小金属-氧化物半导体变容二极管中栅极到阱边缘的距离或保持所述金属-氧化物半导体变容二极管中栅极到阱边缘的距离不变，以提高金属-氧化物半导体变容二极管的品质因子；

其中，所述栅极到阱边缘的距离大于或等于预先设定的阈值。

所述减小金属-氧化物半导体变容二极管中栅极到阱边缘的距离包括：

减小金属-氧化物半导体变容二极管中栅极到有源区域边缘的距离。

所述减小后的栅极到有源区域边缘的距离的取值范围为0.23～2μm。

所述减小后的栅极到有源区域边缘的距离的值为0.23μm、0.5μm、1μm、1.5μm或2μm。

所述减小金属-氧化物半导体变容二极管中栅极到阱边缘的距离包括：

减小金属-氧化物半导体变容二极管中有源区域边缘到阱边缘的距离。

所述减小后的有源区域边缘到阱边缘的距离的取值范围为0.17～2μm。

所述减小后的有源区域边缘到阱边缘的距离的值为0.17μm、0.23μm、0.5μm、1μm、1.5μm或2μm。

所述减小金属-氧化物半导体变容二极管中栅极到阱边缘的距离包括：

在确保所述栅极到阱边缘的距离减小的同时，增大金属-氧化物半导体变容二极管中栅极到有源区域边缘的距离，并减小金属-氧化物半导体变容二极管中栅极到阱边缘的距离。

所述减小金属-氧化物半导体变容二极管中栅极到阱边缘的距离包括：

在确保所述栅极到阱边缘的距离减小的同时，增大金属-氧化物半导体变容二极管中有源区域边缘到阱缘的距离，并减小金属-氧化物半导体变容二极管中栅极到有源区域边缘的距离。

所述的阈值为2.175μm。

所述增大金属-氧化物半导体变容二极管中栅极到有源区域边缘的距离包括：

增大金属-氧化物半导体变容二极管中漏端口栅极到有源区域的漏端口边缘的距离。

所述增大后的漏端口栅极到有源区域的漏端口边缘的距离的取值范围为0.23～2μm。

所述增大后的漏端口栅极到有源区域的漏端口边缘的距离的值为0.23μm、0.5μm、1μm、1.5μm或2μm。

所述增大金属-氧化物半导体变容二极管中栅极到有源区域边缘的距离包括：

增大金属-氧化物半导体变容二极管中源端口栅极到有源区域的源端口边缘的距离。

所述增大后的源端口栅极到有源区域的源端口边缘的距离的取值范围为0.23～2μm。

所述增大后的源端口栅极到有源区域的源端口边缘的距离的值为0.23μm、0.5μm、1μm、1.5μm或2μm。

所述增大金属-氧化物半导体变容二极管中栅极到有源区域边缘的距离包括：

在确保所述栅极分别到有源区域的源、漏端口边缘的距离之和增大的同时，增大金属-氧化物半导体变容二极管中漏端口栅极到有源区域的漏端口边缘的距离，并减小金属-氧化物半导体变容二极管中源端口栅极到有源区域的源端口边缘的距离。

所述增大金属-氧化物半导体变容二极管中栅极到有源区域边缘的距离包括：

在确保所述栅极分别到有源区域的源、漏端口边缘的距离之和增大的同时，增大金属-氧化物半导体变容二极管中源端口栅极到有源区域的源端口边缘的距离，并减小金属-氧化物半导体变容二极管中漏端口栅极到有源区域的漏端口边缘的距离。

所述减小金属-氧化物半导体变容二极管中栅极到阱边缘的距离和增大金属-氧化物半导体变容二极管中栅极到有源区域边缘的距离包括：

在确保金属-氧化物半导体变容二极管中栅极到阱边缘的距离减小和/或确保所述栅极分别到有源区域的源、漏端口边缘的距离之和增大的同时，调整源端口栅极到有源区域的源端口边缘的距离、漏端口栅极到有源区域的漏端口边缘的距离和/或有源区域边缘到阱边缘的距离的大小。

所述调整源端口栅极到有源区域的源端口边缘的距离、漏端口栅极到有源区域的漏端口边缘的距离和/或有源区域边缘到阱边缘的距离的大小包括：

增大漏端口栅极到有源区域的漏端口边缘的距离，减小有源区域边缘到阱边缘的距离。

所述调整源端口栅极到有源区域的源端口边缘的距离、漏端口栅极到有源区域的漏端口边缘的距离和/或有源区域边缘到阱边缘的距离的大小包括：

增大源端口栅极到有源区域的源端口边缘的距离，减小有源区域边缘到阱边缘的距离。

所述调整源端口栅极到有源区域的源端口边缘的距离、漏端口栅极到有源区域的漏端口边缘的距离和/或有源区域边缘到阱边缘的距离的大小包括：

增大漏端口栅极到有源区域的漏端口边缘的距离，减小源端口栅极到有源区域的源端口边缘的距离，减小有源区域边缘到阱边缘的距离。

所述调整源端口栅极到有源区域的源端口边缘的距离、漏端口栅极到有源区域的漏端口边缘的距离和/或有源区域边缘到阱边缘的距离的大小包括：

增大源端口栅极到有源区域的源端口边缘的距离，减小漏端口栅极到有源区域的漏端口边缘的距离，减小有源区域边缘到阱边缘的距离或保持有源区域边缘到阱边缘的距离不变。

综上可知，本发明中提供了一种提高金属-氧化物半导体变容二极管的品质因子的方法。在所述提高金属-氧化物半导体变容二极管的品质因子的方法中，由于减小了MOS变容二极管中栅极到阱边缘的距离和/或增大了MOS变容二极管中栅极到有源区域边缘的距离，从而有效地提高MOS变容二极管的品质因子。

附图说明

图1为本发明中MOS变容二极管上的阱邻近效应的原理示意图。

图2为本发明实施例一中MOS变容二极管的版图设计的顶视图。

图3为本发明中MOS变容二极管上的STI压应力效应的原理示意图。

图4为本发明实施例二中MOS变容二极管的版图设计的顶视图。

具体实施方式

为使本发明的目的、技术方案和优点表达得更加清楚明白，下面结合附图及具体实施例对本发明再作进一步详细的说明。

在本发明的技术方案中，提出了一种通过减小MOS变容二极管中栅极到阱边缘的距离和/或增大MOS变容二极管中栅极到有源区域边缘的距离，来提高MOS变容二极管的品质因子的方法。

为了便于对本发明的技术方案进行介绍，以下将以具体实施例的方式对所述提高MOS变容二极管的品质因子的方法进行详细的描述。

实施例一：通过减小MOS变容二极管中栅极到阱边缘的距离来提高MOS变容二极管的品质因子。

在本实施例中，将利用阱邻近效应(WPE，Well-edge Proximity Effect)的特性，通过减小MOS变容二极管中栅极到阱边缘的距离来提高MOS变容二极管的品质因子。

图1为本发明中MOS变容二极管上的阱邻近效应的原理示意图。如图1(a)所示，在N型阱的离子注入过程中，高能离子将在阱边缘的光阻(PhotoResist)材料上产生散射，在光阻材料上发生散射的离子被散射到阱的硅表面，从而将影响阱边缘附近区域的离子掺杂浓度(Dopant Concentration)，这种效应被称之为阱邻近效应。因此，当由于半导体元器件的关键尺寸(CD)变得越来越小，而使得由N⁺多晶硅(Poly)制成的栅极(Gate)越来越靠近N型阱的边缘时，由于阱邻近效应的影响，N⁺多晶硅之下的N型阱表面的掺杂浓度将增加，因此根据公式ρ＝1/(q(μ_nn+μ_pp))可知，上述发生阱邻近效应的区域的电阻率将降低，从而使得MOS变容二极管的寄生电阻(ParasiticResistor)Rs也相应地减小，如图1(b)所示。其中，Ls为等效电感，C为等效的可调电容器。其中，上述公式之中的ρ为电阻率，q为电子电量值，μ_n为电子迁移率，n为电子浓度，μ_p为空穴迁移率，p为空穴浓度。

根据上述的图1(b)，我们可以得到一个等效电路，并根据所得到的等效电路进行相应的计算。例如，忽略基底(Substrate)的寄生效应(ParasiticEffect)后，我们可根据上述等效电路，并通过如下所述的公式计算得到输入端口的Y参数Y11：

$Y11\≈\frac{1}{\mathrm{j\ωLs}+\mathrm{Rs}+1/\mathrm{j\ωC}}---\left(1\right)$

其中，ω表示角频率。因此，我们可通过如下所述的公式计算得到品质因子Q：

$Q=\frac{\mathrm{imag}\left(Y11\right)}{\mathrm{real}\left(Y11\right)}\≈\frac{|1/\mathrm{\ωC}-\mathrm{\ωLs}|}{\mathrm{Rs}}---\left(2\right)$

在低于共振频率时，上述公式(2)可近似为：

$Q\≈\frac{1/\mathrm{\ωC}-\mathrm{\ωLs}}{\mathrm{Rs}}---\left(3\right)$

由公式(3)可看出，Q的值与Rs成反比，且根据上述对阱邻近效应的描述可知，Rs将由于阱邻近效应而减小，因此可推知，可利用上述的阱邻近效应来提高MOS变容二极管的品质因子。

图2为本发明实施例一中MOS变容二极管的版图设计的顶视图。如图2所示，可用SC来表示从漏端口栅极到N型阱边缘的距离，用L表示栅极的长度，用W表示栅极的宽度，用SB表示漏端口栅极到有源区域(AA，Active Area)漏端口边缘的距离，用SA表示源端口栅极到有源区域源端口边缘的距离，用Sd表示有源区域漏端口边缘到N型阱边缘的距离，因此可知，SC＝SB+Sd。

由上述描述以及公式(3)可知，当SC减小时，即漏端口栅极离N型阱的边缘的距离减小时，MOS变容二极管的寄生电阻Rs将由于阱邻近效应而减小，从而将使得MOS变容二极管的品质因子Q增大。由此可知，可通过减小SC的方式来提高MOS变容二极管的品质因子。

由于SC由SB和Sd两部分构成，因此，可以通过分别调节SB和/或Sd的方式来减小SC。例如：

1)减小SB，但不减小Sd；

此时，可仅减小漏端口栅极到有源区域漏端口边缘的距离，而不调整有源区域漏端口边缘到N型阱边缘的距离。减小后的SB的值可根据实际应用情况进行设定。例如，所述减小后的SB的取值范围可以为0.23～2μm，较佳的，所述减小后的SB的值可以是0.23μm、0.5μm、1μm、1.5μm或2μm等。

2)减小Sd，但不减小SB；

此时，可仅减小有源区域漏端口边缘到N型阱边缘的距离，而不调整漏端口栅极到有源区域漏端口边缘的距离。减小后的Sd的值可根据实际应用情况进行设定。例如，所述减小后的Sd的取值范围可以为0.17～2μm，较佳的，所述减小后的Sd的值可以是0.17μm、0.23μm、0.5μm、1μm、1.5μm或2μm等。

3)减小SB的同时也减小Sd；

此时，既减小漏端口栅极到有源区域漏端口边缘的距离，也减小有源区域漏端口边缘到N型阱边缘的距离。减小后的SB和Sd的总和(即SC的值)可根据实际应用情况进行设定。例如，所述减小后的SB和Sd的总和的取值范围可以为0.4～4μm，较佳的，所述减小后的SB和Sd的总和可以是0.4μm、1μm、2μm、3μm或4μm等。

4)增大SB，减小Sd，但SC减小；

此时，在确保SC减小的同时，增大漏端口栅极到有源区域漏端口边缘的距离，并减小有源区域漏端口边缘到N型阱边缘的距离，所述SB的增大值的绝对值小于Sd的减小值的绝对值，从而可保证SC将减小。所述SB的增大值和Sd的减小值可根据实际应用情况进行设定。

5)减小SB，增大Sd，但SC减小；

此时，在确保SC减小的同时，减小漏端口栅极到有源区域漏端口边缘的距离，并增大有源区域漏端口边缘到N型阱边缘的距离，所述SB的减小值的绝对值大于Sd的增大值的绝对值，从而可保证SC将减小。所述SB的减小值和Sd的增大值可根据实际应用情况进行设定。

另外，由于在半导体元器件的制造工艺中，SC具有一个最小阈值SC_min，因此上述对于SB或Sd的调整，均不能使得SC的值小于所述的最小阈值SC_min，即SC的值必须大于或等于SC_min。其中，所述SC_min的大小可根据实际应用情况预先进行设定，较佳的，在本发明的技术方案中，可以设定SC_min＝2.175μm。

此外，在上述的实施例中，以减小漏端口栅极到N型阱边缘的距离为例，对通过减小栅极到阱边缘的距离来提高MOS变容二极管的品质因子的方法进行了介绍；同理可知，当源端口栅极到N型阱边缘的距离满足阱邻近效应的要求时，也可根据与上述实施例类似的方法，通过减小源端口栅极到N型阱边缘的距离来提高MOS变容二极管的品质因子，具体的方法在此不再赘述。

根据实际的试验数据可知，当在2.5GHz下，W＝5μm，L＝1μm时，通过上述方法减小栅极到阱边缘的距离后，可使得MOS变容二极管的品质因子最高提高大约62.5％，而且此时对于MOS变容二极管的电容量的影响很小，甚至可以忽略不计。

实施例二：通过增大MOS变容二极管中栅极到有源区域边缘的距离来提高MOS变容二极管的品质因子。

在本实施例中，将利用浅沟槽隔离(STI，Shallow Trench Isolation)压应力效应(Stress Effect)的特性，通过增大栅极到有源区域边缘的距离来提高MOS变容二极管的品质因子。

图3为本发明中MOS变容二极管上的STI压应力效应的原理示意图。如图3所示，由于半导体元器件单位面积上有源器件的密度越来越高，各有源器件之间的距离也越来越小，从而使得各个器件之间的绝缘隔离保护也变得更加重要。因此，使用0.13μm以下的半导体制造技术的元器件的有源区域之间的隔离槽已大多采用了STI技术来制作。由于STI结构的存在，产生了许多硅隔离岛，从而在有源区域中产生了不定型或不均匀双轴的压应力，有源区域的应力状态是不均匀的，而且所述的压应力还将随着有源区域面积的减小而增加，从而对半导体元器件的电学性能造成了影响。对于MOS变容二极管来说，由于STI结构所引入的压应力将对MOS变容二极管的品质因子产生较大的影响。

根据上述的图3，我们可以得到一个等效电路，并根据所得到的等效电路进行相应的计算。对于所述的MOS变容二极管，可根据如下的公式计算得到品质因子Q：

$Q=\frac{\mathrm{imag}\left(Y11\right)}{\mathrm{real}\left(Y11\right)}---\left(4\right)$

其中，所述输入端口的Y参数Y11的虚部主要由MOS变容二极管的电容量决定，而Y11的实部则主要有栅极串联电阻Rs决定。

因此，对品质因子Q进行近似，可得：

$Q\≈\frac{1}{2\mathrm{\πfreq}\·C_{\mathrm{MOS}}\·R_S}---\left(5\right)$

其中，frep为MOS变容二极管的工作频率，C_MOS为MOS变容二极管的电容量。根据公式(5)可知，Q的值与MOS变容二极管的电容量以及Rs成反比。所述Rs通常由栅极电阻和N型阱的电阻构成，而对于确定尺寸的设备，栅极电阻一般为常数，且MOS变容二极管的电容量也很少发生变化。由此可知，可利用压应力效应，通过减小Rs的方式来提高MOS变容二极管的品质因子。

在本发明的技术方案中，N型阱的电阻Rs的电导系数σ可以表示为：

σ＝q·μ·n        (6)

其中，所述的μ为载流子迁移率(Carrier Mobility)，而n为载流子浓度(Carrier Concentration)。由公式(6)可知，当载流子迁移率或浓度增大时，电导系数σ增大，则N型阱的电阻Rs减小，所以可提高MOS变容二极管的品质因子Q。根据压应力效应可知，STI的压应力效应对于载流子迁移率具有重要作用：压应力越小，载流子迁移率越大，因此可推知，可利用压应力效应的特性来提高MOS变容二极管的品质因子。

图4为本发明实施例二中MOS变容二极管的版图设计的顶视图。如图4所示，可用SA来表示从源端口栅极到有源区域的源端口边缘的距离，用SB表示漏端口栅极到有源区域的漏端口边缘的距离，用L表示栅极的长度，用W表示栅极的宽度。

根据压应力效应的原理可知，所述压应力的大小与所述SA和SB的大小成反比，例如，SA或SB越大，则压应力越小。因此，由上述描述以及公式(4)～(6)可知，可通过减小压应力来提高MOS变容二极管的品质因子，所以，可通过增大栅极分别到有源区域源、漏端口边缘的距离之和(即SA与SB的总和)的方式来提高变容二极管的品质因子。例如，可以通过如下所述的手段来提高变容二极管的品质因子：

1)增大SB，但不增大SA；

在此情况下，增大后的SB的值可根据实际应用情况进行设定。例如，所述增大后的SB的取值范围可以为0.23～2μm；较佳的，所述增大后的SB的值可以是0.23μm、0.5μm、1μm、1.5μm或2μm等。

2)增大SA，但不增大SB；

在此情况下，增大后的SA的值可根据实际应用情况进行设定。例如，所述增大后的SA的取值范围可以为0.23～2μm；较佳的，所述增大后的SB的值可以是0.23μm、0.5μm、1μm、1.5μm或2μm等。

3)增大SB，同时增大SA；

在此情况下，增大后的SA和SB的值均可根据实际应用情况进行设定。例如，所述增大后的SA、SB的取值范围均可为0.23～2μm；较佳的，所述增大后的SA、SB的值可以是0.23μm、0.5μm、1μm、1.5μm或2μm等。

4)增大SB，减小SA，但SA与SB的总和增大；

在此情况下，在确保栅极分别到有源区域源、漏端口边缘的距离之和(即SA与SB的总和)增大的同时，增大SB，减小SA。所述SB的增大值的绝对值大于SA的减小值的绝对值，从而保证SA与SB的总和将增大。所述SB的增大值和SA的减小值可根据实际应用情况进行设定。

5)增大SA，减小SB，但SA与SB的总和增大。

在此情况下，在确保栅极分别到有源区域源、漏端口边缘的距离之和(即SA与SB的总和)增大的同时，增大SA，减小SB。所述SA的增大值的绝对值大于SB的减小值的绝对值，从而保证SA与SB的总和将增大。所述SA的增大值和SB的减小值可根据实际应用情况进行设定。

根据实际的试验数据可知，当在5GHz下，W＝2μm，L＝1μm时，通过增大栅极到有源区域边缘的距离，例如，使SA和SB的值均从0.23μm增大到2μm时，可使得MOS变容二极管的品质因子提高大约36.92％，而且此时对于MOS变容二极管的电容量的影响很小，甚至可以忽略不计。

实施例三：通过减小MOS变容二极管中栅极到阱边缘的距离，并增大MOS变容二极管中栅极到有源区域边缘的距离来提高MOS变容二极管的品质因子。

在本实施例中，将同时利用阱邻近效应和STI压应力效应的特性，通过减小栅极到阱边缘的距离SC，并增大栅极到有源区域边缘的距离的方式来提高MOS变容二极管的品质因子，也就是说，可在确保SC减小和/或确保栅极分别到有源区域的源、漏端口边缘的距离之和(即SA与SB的总和)增大的同时，通过调整SA、SB和/或Sd的大小来提高MOS变容二极管的品质因子。例如，可以通过如下所述的手段来提高变容二极管的品质因子：

1)增大SB，但不增大SA；同时减小Sd，使得SC减小；

2)增大SA，但不增大SB；同时减小Sd，使得SC减小；

3)增大SB，同时增大SA；同时减小Sd，使得SC减小；

4)增大SB，减小SA，但SA与SB的总和增大；同时减小Sd，使得SC减小；

5)增大SA，减小SB，但SA与SB的总和增大；同时，减小Sd或保持Sd不变。

除了上述所举的例子外，还可以通过其它的组合方式使得在增大SA与SB的总和的同时减小SC，由于本领域的技术人员根据上述的描述，可以毫无疑义地推知其它的组合方式，所以在此不再赘述，本领域的技术人员根据上述的描述，可以毫无疑义地推知其它的组合方式。此外，以上所述对SA、SB、SC或Sd的增大或减小的操作方法与实施例一或实施例二中的操作方法相同，在此也不再赘述。

综上可知，通过使用上述的提高MOS变容二极管的品质因子的方法，可利用阱邻近效应和/或STI压应力效应，对栅极到阱边缘的距离和/或栅极到有源区域边缘的距离进行调整，即减小MOS变容二极管中栅极到阱边缘的距离和/或增大MOS变容二极管中栅极到有源区域边缘的距离，从而有效地提高MOS变容二极管的品质因子。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (23)

1.一种提高金属-氧化物半导体变容二极管的品质因子的方法，其特征在于，该方法包括：

减小金属-氧化物半导体变容二极管中栅极到阱边缘的距离，或增大金属-氧化物半导体变容二极管中栅极到有源区域边缘的距离、并减小金属-氧化物半导体变容二极管中栅极到阱边缘的距离或保持所述金属-氧化物半导体变容二极管中栅极到阱边缘的距离不变，以提高金属-氧化物半导体变容二极管的品质因子；

其中，所述栅极到阱边缘的距离大于或等于预先设定的阈值。

2.根据权利要求1所述的方法，其特征在于，所述减小金属-氧化物半导体变容二极管中栅极到阱边缘的距离包括：

减小金属-氧化物半导体变容二极管中栅极到有源区域边缘的距离。

3.根据权利要求2所述的方法，其特征在于：

所述减小后的栅极到有源区域边缘的距离的取值范围为0.23～2μm。

4.根据权利要求2所述的方法，其特征在于：

所述减小后的栅极到有源区域边缘的距离的值为0.23μm、0.5μm、1μm、1.5μm或2μm。

5.根据权利要求1或2所述的方法，其特征在于，所述减小金属-氧化物半导体变容二极管中栅极到阱边缘的距离包括：

减小金属-氧化物半导体变容二极管中有源区域边缘到阱边缘的距离。

6.根据权利要求5所述的方法，其特征在于：

所述减小后的有源区域边缘到阱边缘的距离的取值范围为0.17～2μm。

7.根据权利要求5所述的方法，其特征在于：

所述减小后的有源区域边缘到阱边缘的距离的值为0.17μm、0.23μm、0.5μm、1μm、1.5μm或2μm。

8.根据权利要求1所述的方法，其特征在于，所述减小金属-氧化物半导体变容二极管中栅极到阱边缘的距离包括：

在确保所述栅极到阱边缘的距离减小的同时，增大金属-氧化物半导体变容二极管中栅极到有源区域边缘的距离，并减小金属-氧化物半导体变容二极管中栅极到阱边缘的距离。

9.根据权利要求1所述的方法，其特征在于，所述减小金属-氧化物半导体变容二极管中栅极到阱边缘的距离包括：

在确保所述栅极到阱边缘的距离减小的同时，增大金属-氧化物半导体变容二极管中有源区域边缘到阱缘的距离，并减小金属-氧化物半导体变容二极管中栅极到有源区域边缘的距离。

10.根据权利要求1所述的方法，其特征在于：所述的阈值为2.175μm。

11.根据权利要求1所述的方法，其特征在于，所述增大金属-氧化物半导体变容二极管中栅极到有源区域边缘的距离包括：

增大金属-氧化物半导体变容二极管中漏端口栅极到有源区域的漏端口边缘的距离。

12.根据权利要求11所述的方法，其特征在于：

所述增大后的漏端口栅极到有源区域的漏端口边缘的距离的取值范围为0.23～2μm。

13.根据权利要求11所述的方法，其特征在于：

所述增大后的漏端口栅极到有源区域的漏端口边缘的距离的值为0.23μm、0.5μm、1μm、1.5μm或2μm。

14.根据权利要求1或11所述的方法，其特征在于，所述增大金属-氧化物半导体变容二极管中栅极到有源区域边缘的距离包括：

增大金属-氧化物半导体变容二极管中源端口栅极到有源区域的源端口边缘的距离。

15.根据权利要求14所述的方法，其特征在于：

所述增大后的源端口栅极到有源区域的源端口边缘的距离的取值范围为0.23～2μm。

16.根据权利要求14所述的方法，其特征在于：

所述增大后的源端口栅极到有源区域的源端口边缘的距离的值为0.23μm、0.5μm、1μm、1.5μm或2μm。

17.根据权利要求1所述的方法，其特征在于，所述增大金属-氧化物半导体变容二极管中栅极到有源区域边缘的距离包括：

在确保所述栅极分别到有源区域的源、漏端口边缘的距离之和增大的同时，增大金属-氧化物半导体变容二极管中漏端口栅极到有源区域的漏端口边缘的距离，并减小金属-氧化物半导体变容二极管中源端口栅极到有源区域的源端口边缘的距离。

18.根据权利要求1所述的方法，其特征在于，所述增大金属-氧化物半导体变容二极管中栅极到有源区域边缘的距离包括：

在确保所述栅极分别到有源区域的源、漏端口边缘的距离之和增大的同时，增大金属-氧化物半导体变容二极管中源端口栅极到有源区域的源端口边缘的距离，并减小金属-氧化物半导体变容二极管中漏端口栅极到有源区域的漏端口边缘的距离。

19.根据权利要求1所述的方法，其特征在于，所述减小金属-氧化物半导体变容二极管中栅极到阱边缘的距离和增大金属-氧化物半导体变容二极管中栅极到有源区域边缘的距离包括：

在确保金属-氧化物半导体变容二极管中栅极到阱边缘的距离减小和/或确保所述栅极分别到有源区域的源、漏端口边缘的距离之和增大的同时，调整源端口栅极到有源区域的源端口边缘的距离、漏端口栅极到有源区域的漏端口边缘的距离和/或有源区域边缘到阱边缘的距离的大小。

20.根据权利要求19所述的方法，其特征在于，所述调整源端口栅极到有源区域的源端口边缘的距离、漏端口栅极到有源区域的漏端口边缘的距离和/或有源区域边缘到阱边缘的距离的大小包括：

增大漏端口栅极到有源区域的漏端口边缘的距离，减小有源区域边缘到阱边缘的距离。

21.根据权利要求19或20所述的方法，其特征在于，所述调整源端口栅极到有源区域的源端口边缘的距离、漏端口栅极到有源区域的漏端口边缘的距离和/或有源区域边缘到阱边缘的距离的大小包括：

增大源端口栅极到有源区域的源端口边缘的距离，减小有源区域边缘到阱边缘的距离。

22.根据权利要求19所述的方法，其特征在于，所述调整源端口栅极到有源区域的源端口边缘的距离、漏端口栅极到有源区域的漏端口边缘的距离和/或有源区域边缘到阱边缘的距离的大小包括：

增大漏端口栅极到有源区域的漏端口边缘的距离，减小源端口栅极到有源区域的源端口边缘的距离，减小有源区域边缘到阱边缘的距离。

23.根据权利要求19所述的方法，其特征在于，所述调整源端口栅极到有源区域的源端口边缘的距离、漏端口栅极到有源区域的漏端口边缘的距离和/或有源区域边缘到阱边缘的距离的大小包括：

增大源端口栅极到有源区域的源端口边缘的距离，减小漏端口栅极到有源区域的漏端口边缘的距离，减小有源区域边缘到阱边缘的距离或保持有源区域边缘到阱边缘的距离不变。

Images