JP2005228906A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005228906A JP2005228906A JP2004036040A JP2004036040A JP2005228906A JP 2005228906 A JP2005228906 A JP 2005228906A JP 2004036040 A JP2004036040 A JP 2004036040A JP 2004036040 A JP2004036040 A JP 2004036040A JP 2005228906 A JP2005228906 A JP 2005228906A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate electrode
- polycrystalline silicon
- insulating film
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 85
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 80
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 27
- 239000010410 layer Substances 0.000 claims description 83
- 239000000758 substrate Substances 0.000 claims description 67
- 229910052751 metal Inorganic materials 0.000 claims description 49
- 239000002184 metal Substances 0.000 claims description 49
- 239000011229 interlayer Substances 0.000 claims description 46
- 238000009792 diffusion process Methods 0.000 claims description 41
- 239000012535 impurity Substances 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 26
- 239000002344 surface layer Substances 0.000 claims description 23
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 230000003071 parasitic effect Effects 0.000 abstract description 23
- 238000010438 heat treatment Methods 0.000 abstract description 14
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 230000001413 cellular effect Effects 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract description 2
- 230000004888 barrier function Effects 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 238000006467 substitution reaction Methods 0.000 description 12
- 238000004380 ashing Methods 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 10
- 230000001133 acceleration Effects 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 230000009467 reduction Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
- H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】 多結晶シリコンとAl間における置換反応を利用する。即ち、先ず従来と同様に多結晶シリコン膜4をパターン形成し、層間絶縁膜4上に多結晶シリコン膜と接触するようにAl膜を形成した後、熱処理することにより、層間絶縁膜9内の多結晶シリコン膜9をAlで置換する。これをパターニングすることにより、ゲート寄生抵抗の低く移動度の高いAlからなるゲート電極23が形成される。
【選択図】 図2
Description
図示のように、p-/p+/p-型のシリコン半導体基板101上にゲート絶縁膜102を介して電極形状の多結晶シリコン膜111及びその上層にWシリサイド膜112がパターン形成されており、これらを覆うように層間絶縁膜103が形成されている。半導体基板1の表層には、n型不純物が導入されてなるソース拡散層103及びn+ドレイン拡散層104が形成されており、n+ソース拡散層104及びn+ドレインコンタクト層105の間にn+ドレインコンタクト層105と接続されてなる高周波耐性を確保するためのnードリフト層106が形成されている。更にこの表層には、ソース拡散層104を覆うようにp-チャネル拡散層107及びこれと接続される基板コンタクト拡散層108が形成されている。
(gm:相互コンダクタンス、Cgs:ゲートーソース間寄生容量、Cds:ドレインーソース間寄生容量)
fmax=fT/{2(Rg・Gd)1/2} ・・・(2)
(Rg:ゲート寄生抵抗、Gd:ドレインコンダクタンス)
従来では図6に示すように、多結晶シリコン膜111とWシリサイド膜112とを積層したゲート構造を採るため、ゲート寄生抵抗Rgは約10Ω/□となり、このゲート寄生抵抗Rgの低減には制限があった。そしてこのゲート寄生抵抗Rgは、ゲート長を短くするほど顕著となり、その低減が高周波動作に対する課題であった。また、ゲート電極の多結晶シリコン側に空乏層が広がり相互コンダクタンスgmが低下することも高周波動作を阻害していた。
本発明者は、LDMOSトランジスタにおいてfmaxと電力利得の双方の向上を実現すべく、LDMOSトランジスタのゲート電極材料の改良に考察した。従来のLDMOSトランジスタのゲート電極では、その構成上、ゲート電極の下部層を多結晶シリコンを用いてパターン形成していたため、その寄生抵抗及び寄生容量の低減には限界があった。本発明者は、ゲート電極を全てアルミニウム(Al)(またはその合金:以下、同様の意味でAlと記す。)から構成することに想到した。ゲート材料を全てAlとすることにより、ゲート寄生抵抗が約1/50となり大きな改良が可能となる。また同時に、空乏層のゲート電極部位への広がりが全く無くなり、チャネル移動度が約1.2倍に向上する。
以下、本発明を適用する好適な諸実施形態について説明する。本実施形態では、LDMOSトランジスタの構成をその製造方法と共に述べる。
図1及び図2は、第1の実施形態によるLDMOSトランジスタの製造方法を工程順に示す概略断面図である。
先ず、図1(a)に示すように、p-/p+/p-型のシリコン半導体基板1上に所定のフォトマスク(不図示)を形成し、これをマスクとして半導体基板1の表層にp型不純物、ここではホウ素(B)を加速エネルギー60keV、ドーズ量2×1015/cm2の条件でイオン注入し、前記フォトマスクを灰化処理等により除去した後、半導体基板1に1100℃で30分間の熱処理を加えることにより、基板コンタクト層2を形成する。
ここでは、第1の実施形態と同様にLDMOSトランジスタの構成及びその製造方法を開示するが、更にシールド層を製造工程を増加することなく形成する点で相違する。
先ず、図4(a)に示すように、p-/p+/p-型のシリコン半導体基板1上に所定のフォトマスク(不図示)を形成し、これをマスクとして半導体基板1の表層にp型不純物、ここではホウ素(B)を加速エネルギー60keV、ドーズ量2×1015/cm2の条件でイオン注入し、前記フォトマスクを灰化処理等により除去した後、半導体基板1に1100℃で30分間の熱処理を加えることにより、基板コンタクト層2を形成する。
前記半導体基板の上方に形成されたゲート電極と、
前記ゲート電極の両側における前記半導体基板の表層に形成されてなる一対の不純物拡散層と、
前記ゲート電極と一方の前記不純物拡散層との間における前記半導体基板の表層に、前記不純物拡散層と同一の導電型として形成されてなるドリフト層と、
を含み、
前記ゲート電極は、アルミニウムを含む金属を材料としてオーバーハング形状に形成されてなることを特徴とする半導体装置。
前記各電極は、前記ゲート電極と同一材料からなることを特徴とする付記1又は2に記載の半導体装置。
前記ゲート電極及び前記各電極は、前記半導体基板上に形成された層間絶縁膜にその下部を埋設するように形成されており、
前記各電極は、前記層間絶縁膜との間に金属下地膜を介して形成されるとともに、前記ゲート電極は、前記層間絶縁膜と直接に接するように形成されていることを特徴とする付記3に記載の半導体装置。
前記半導体基板に表層に不純物を導入して、一対の不純物拡散層及びドリフト層をそれぞれ形成する工程と、
前記多結晶シリコン膜を覆うように、前記半導体基板上に層間絶縁膜を形成する工程と、
前記層間絶縁膜の表層を除去して前記多結晶シリコン膜の上面を露出させる工程と、
前記各不純物拡散層の表面の一部をそれぞれ露出させるように、前記層間絶縁膜に開孔を形成する工程と、
前記各開孔を埋め込むように、前記層間絶縁膜上にアルミニウムを含む金属膜を形成する工程と、
多結晶シリコンとアルミニウムとを選択的に置換反応させ、前記層間絶縁膜内の前記多結晶シリコン膜の形成部位を前記金属膜の材料で充填する工程と、
前記金属膜を加工して、前記各不純物拡散層とそれぞれ接続されてなる一対の電極と、前記金属膜の材料で一体形成されてなるゲート電極とをそれぞれ形成する工程と
を含むことを特徴とする半導体装置の製造方法。
前記下地膜の前記多結晶シリコン膜上に相当する部位のみを除去し、前記多結晶シリコン膜の上面を露出させる工程と
を更に含むことを特徴とする付記6に記載の半導体装置の製造方法。
前記置換反応の際に、前記層間絶縁膜内の前記多結晶シリコン膜の形成部位とともに前記他の多結晶シリコン膜の形成部位をそれぞれ前記金属膜の材料で置換し、
前記金属膜を加工する際に、前記一対の電極及び前記ゲート電極とともに、前記金属膜の材料で一体形成されてなる前記シールド層を形成することを特徴とする付記10に記載の半導体装置の製造方法。
2 基板コンタクト層
3 ゲート絶縁膜
4,31 多結晶シリコン膜
5 n+ドレインコンタクト層
6 p-チャネル拡散層
7 n+ソース拡散層
8 nードリフト層
9 層間絶縁膜
10 ドレインコンタクト孔
11 ソースコンタクト孔
12 下地膜(バリアメタル膜)
13,34 開孔
14,20 Al膜
15 上部電極
21 ドレイン電極
22 ソース電極
23 ゲート電極
32 上部層
33 シールド層
Claims (10)
- 半導体基板と、
前記半導体基板の上方に形成されたゲート電極と、
前記ゲート電極の両側における前記半導体基板の表層に形成されてなる一対の不純物拡散層と、
前記ゲート電極と一方の前記不純物拡散層との間における前記半導体基板の表層に、前記不純物拡散層と同一の導電型として形成されてなるドリフト層と、
を含み、
前記ゲート電極は、アルミニウムを含む金属を材料としてオーバーハング形状に形成されてなることを特徴とする半導体装置。 - 前記ゲート電極は、その上部が他方の前記一方の前記不純物拡散層側に偏って延在する非対称形状とされてなることを特徴とする請求項1に記載の半導体装置。
- 前記半導体基板の上方に、前記各不純物拡散層と接続されるように形成された一対の電極を含み、
前記各電極は、前記ゲート電極と同一材料からなることを特徴とする請求項1又は2に記載の半導体装置。 - 前記ゲート電極及び前記各電極は、前記半導体基板上に形成された層間絶縁膜にその下部を埋設するように形成されており、
前記各電極は、前記層間絶縁膜との間に金属下地膜を介して形成されるとともに、前記ゲート電極は、前記層間絶縁膜と直接に接するように形成されていることを特徴とする請求項3に記載の半導体装置。 - 前記ゲート電極と一方の前記電極との間に、両者を隔てるように前記ゲート電極と同一材料により形成されてなるシールド層を含むことを特徴とする請求項3又は4に記載の半導体装置。
- 半導体基板上にゲート絶縁膜を介して電極形状の多結晶シリコン膜を形成する工程と、
前記半導体基板に表層に不純物を導入して、一対の不純物拡散層及びドリフト層をそれぞれ形成する工程と、
前記多結晶シリコン膜を覆うように、前記半導体基板上に層間絶縁膜を形成する工程と、
前記層間絶縁膜の表層を除去して前記多結晶シリコン膜の上面を露出させる工程と、
前記各不純物拡散層の表面の一部をそれぞれ露出させるように、前記層間絶縁膜に開孔を形成する工程と、
前記各開孔を埋め込むように、前記層間絶縁膜上にアルミニウムを含む金属膜を形成する工程と、
多結晶シリコンとアルミニウムとを選択的に置換反応させ、前記層間絶縁膜内の前記多結晶シリコン膜の形成部位を前記金属膜の材料で充填する工程と、
前記金属膜を加工して、前記各不純物拡散層とそれぞれ接続されてなる一対の電極と、 前記金属膜の材料で一体形成されてなるゲート電極とをそれぞれ形成する工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記各開孔を形成した後、前記金属膜を形成する前に、前記各開孔の内壁面を覆うように前記層間絶縁膜上に下地膜を形成する工程と、
前記下地膜の前記多結晶シリコン膜上に相当する部位のみを除去し、前記多結晶シリコン膜の上面を露出させる工程と
を更に含むことを特徴とする請求項6に記載の半導体装置の製造方法。 - 前記金属膜を加工する際に、少なくとも前記ゲート電極をオーバーハング形状に形成することを特徴とする請求項6又は7に記載の半導体装置の製造方法。
- 前記金属膜を加工する際に、前記ゲート電極をその上部が他方の前記一方の前記不純物拡散層側に偏って延在する非対称形状に形成することを特徴とする請求項8に記載の半導体装置の製造方法。
- 前記金属膜を加工する際に、前記ゲート電極となる部位と一方の前記電極となる部位との間に、両者を隔てるシールド層を前記ゲート電極及び前記各電極と共に形成することを特徴とする請求項6〜9のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004036040A JP4801323B2 (ja) | 2004-02-13 | 2004-02-13 | 半導体装置の製造方法 |
US10/901,196 US7348630B2 (en) | 2004-02-13 | 2004-07-29 | Semiconductor device for high frequency uses and manufacturing method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004036040A JP4801323B2 (ja) | 2004-02-13 | 2004-02-13 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005228906A true JP2005228906A (ja) | 2005-08-25 |
JP4801323B2 JP4801323B2 (ja) | 2011-10-26 |
Family
ID=34836234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004036040A Expired - Fee Related JP4801323B2 (ja) | 2004-02-13 | 2004-02-13 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7348630B2 (ja) |
JP (1) | JP4801323B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010245369A (ja) * | 2009-04-08 | 2010-10-28 | Toyota Motor Corp | Ldmosトランジスタ及びその製造方法 |
US8217459B2 (en) | 2009-04-09 | 2012-07-10 | Renesas Electronics Corporation | Semiconductor device |
US8637929B2 (en) | 2010-12-28 | 2014-01-28 | Fujitsu Semiconductor Limited | LDMOS transistor having a gate electrode formed over thick and thin portions of a gate insulation film |
JP2022031913A (ja) * | 2016-01-21 | 2022-02-22 | テキサス インスツルメンツ インコーポレイテッド | 側壁誘電体を備えるフィールド緩和酸化物に自己整合されるドリフト領域注入 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100062000A1 (en) * | 2006-11-21 | 2010-03-11 | The Regents Of The University Of California | Rhamm, a Co-Receptor and Its Interactions with Other Receptors in Cancer Cell Motility and the Identification of Cancer Prognitor Cell Populations |
WO2010046881A2 (en) * | 2008-10-23 | 2010-04-29 | Nxp B.V. | Semiconductor device manufacturing method |
US8482065B2 (en) * | 2008-11-25 | 2013-07-09 | Newport Fab, Llc | MOS transistor with a reduced on-resistance and area product |
CN103377899A (zh) * | 2012-04-25 | 2013-10-30 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极制造方法和cmos制造方法 |
CN106463532B (zh) * | 2014-06-18 | 2020-12-15 | 英特尔公司 | 用于高电压场效应晶体管的扩展漏极结构 |
US10867852B2 (en) * | 2015-12-15 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and manufacturing method thereof |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5889865A (ja) * | 1981-11-24 | 1983-05-28 | Hitachi Ltd | 絶縁ゲ−ト型半導体装置及びその製造法 |
JPH06232152A (ja) * | 1993-01-29 | 1994-08-19 | Mitsubishi Electric Corp | 電界効果トランジスタ及びその製造方法 |
JPH0766203A (ja) * | 1993-08-30 | 1995-03-10 | Toshiba Corp | 半導体装置の製造方法 |
JP2001024187A (ja) * | 1999-07-06 | 2001-01-26 | Nec Corp | 半導体装置の製造方法 |
JP2002094054A (ja) * | 2000-09-19 | 2002-03-29 | Hitachi Ltd | 半導体装置およびその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4561168A (en) * | 1982-11-22 | 1985-12-31 | Siliconix Incorporated | Method of making shadow isolated metal DMOS FET device |
US4672407A (en) * | 1984-05-30 | 1987-06-09 | Kabushiki Kaisha Toshiba | Conductivity modulated MOSFET |
US6413822B2 (en) * | 1999-04-22 | 2002-07-02 | Advanced Analogic Technologies, Inc. | Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer |
US6781195B2 (en) * | 2001-01-23 | 2004-08-24 | Semiconductor Components Industries, L.L.C. | Semiconductor bidirectional switching device and method |
-
2004
- 2004-02-13 JP JP2004036040A patent/JP4801323B2/ja not_active Expired - Fee Related
- 2004-07-29 US US10/901,196 patent/US7348630B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5889865A (ja) * | 1981-11-24 | 1983-05-28 | Hitachi Ltd | 絶縁ゲ−ト型半導体装置及びその製造法 |
JPH06232152A (ja) * | 1993-01-29 | 1994-08-19 | Mitsubishi Electric Corp | 電界効果トランジスタ及びその製造方法 |
JPH0766203A (ja) * | 1993-08-30 | 1995-03-10 | Toshiba Corp | 半導体装置の製造方法 |
JP2001024187A (ja) * | 1999-07-06 | 2001-01-26 | Nec Corp | 半導体装置の製造方法 |
JP2002094054A (ja) * | 2000-09-19 | 2002-03-29 | Hitachi Ltd | 半導体装置およびその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010245369A (ja) * | 2009-04-08 | 2010-10-28 | Toyota Motor Corp | Ldmosトランジスタ及びその製造方法 |
US8217459B2 (en) | 2009-04-09 | 2012-07-10 | Renesas Electronics Corporation | Semiconductor device |
US8637929B2 (en) | 2010-12-28 | 2014-01-28 | Fujitsu Semiconductor Limited | LDMOS transistor having a gate electrode formed over thick and thin portions of a gate insulation film |
JP2022031913A (ja) * | 2016-01-21 | 2022-02-22 | テキサス インスツルメンツ インコーポレイテッド | 側壁誘電体を備えるフィールド緩和酸化物に自己整合されるドリフト領域注入 |
JP7429090B2 (ja) | 2016-01-21 | 2024-02-07 | テキサス インスツルメンツ インコーポレイテッド | 側壁誘電体を備えるフィールド緩和酸化物に自己整合されるドリフト領域注入 |
Also Published As
Publication number | Publication date |
---|---|
JP4801323B2 (ja) | 2011-10-26 |
US20050179085A1 (en) | 2005-08-18 |
US7348630B2 (en) | 2008-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4891415B2 (ja) | 半導体装置 | |
US11462628B2 (en) | Semiconductor device, and manufacturing method thereof | |
US20220045210A1 (en) | Method for fabricating shield gate mosfet | |
JP4801323B2 (ja) | 半導体装置の製造方法 | |
US20060134874A1 (en) | Manufacture method of MOS semiconductor device having extension and pocket | |
US8269274B2 (en) | Semiconductor device and method for fabricating the same | |
US8063439B2 (en) | Semiconductor device and fabrication method thereof | |
US6350641B1 (en) | Method of increasing the depth of lightly doping in a high voltage device | |
US8138550B2 (en) | Method of manufacturing a semiconductor device and a semiconductor device | |
JP2007287813A (ja) | 半導体装置およびその製造方法 | |
US7588987B2 (en) | Semiconductor device and method for fabricating the same | |
US7364959B2 (en) | Method for manufacturing a MOS transistor | |
JPH07263693A (ja) | Fetの製造方法及び集積構造 | |
CN114256073A (zh) | 半导体结构及其形成方法 | |
JP2006120801A (ja) | 半導体装置及びその製造方法 | |
JPH08186252A (ja) | 半導体装置 | |
JPS62130563A (ja) | 半導体装置 | |
KR100898257B1 (ko) | 반도체 소자의 제조방법 | |
JP3123598B2 (ja) | Lsi及びその製造方法 | |
WO2003105235A1 (ja) | 絶縁ゲート型電界効果トランジスタを有する半導体装置及びその製造方法 | |
JP2000174267A (ja) | Mis型半導体装置及びその製造方法 | |
JPH0992824A (ja) | 半導体装置の製造方法 | |
JPH07106569A (ja) | 半導体装置およびその製造方法 | |
JPH05343677A (ja) | 半導体装置および製造方法 | |
KR20000032450A (ko) | 반도체 소자 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070208 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080815 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110805 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4801323 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |