JPH0766203A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】この発明は、段差部におけるアルミニウム配線
膜の薄膜化及び段切れの発生を防止する。 【構成】シリコン基板25の表面に不純物拡散層26を形成
し、拡散層26の上に層間絶縁膜27を堆積させ、絶縁膜27
にコンタクトホ−ル27a を設ける。次に、ホ−ル27a の
内及び絶縁膜27の上にＴｉＮ膜28を堆積させ、ＴｉＮ膜
28の上にＬＰＣＶＤ技術によりボロンド−プトアモルフ
ァスシリコン膜を堆積させる。次に、このアモルファス
シリコン膜の上にアルミニウム配線膜30を堆積させ、前
記アモルファスシリコン膜及び配線膜30は４５０℃程度
の温度で１時間のアニ−ルを行うことにより、前記アモ
ルファスシリコン膜と配線膜30とを置換する。次に、前
記アモルファスシリコン膜をケミカルドライエッチング
により除去する。従って、段差部におけるアルミニウム
配線膜の薄膜化及び段切れの発生を防止することができ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体装置の製造方
法に係わり、特にアルミニウム膜を有する半導体装置の
製造方法に関する。

【０００２】

【従来の技術】図１９及び図２０は、第１の従来の半導
体装置の製造方法を示す断面図である。シリコン基板１
の表面にはインプラ法と熱拡散法により不純物拡散層２
が形成される。この不純物拡散層２の上には層間絶縁膜
３が堆積され、この層間絶縁膜３にはリソグラフィ技術
とＲＩＥ(Reactive Ion Etching)エッチング技術を用い
てコンタクトスル−ホ−ル３ａが設けられる。

【０００３】次に、図２０に示すように、前記コンタク
トスル−ホ−ル３ａの内および層間絶縁膜３の上にはス
パッタ法により高融点金属膜であるバリアメタル膜４が
堆積される。このバリアメタル膜４の上にはスパッタ法
によりアルミニウム配線膜５が堆積される。

【０００４】前記スパッタ法によるアルミニウム配線膜
５はコンタクトスル−ホ−ル３ａ内においてカバレ−ジ
が悪いため、アルミニウム配線膜５と不純物拡散層２と
の間に若干カバレ−ジの良いバリアメタル膜４を設けて
いる。これにより、前記コンタクトスル−ホ−ル３ａ内
においてアルミニウム配線膜５が断線しても、このアル
ミニウム配線膜５と不純物拡散層２とをバリアメタル膜
４を介して電気的に接続させることができる。

【０００５】ところで、上記第１の従来の半導体装置の
製造方法では、バリアメタル膜４の抵抗率は一般的に高
いため、アルミニウム配線膜５と不純物拡散層２とのコ
ンタクト抵抗を増大させてしまうという問題がある。ま
た、コンタクトスル−ホ−ル３ａ内においてアルミニウ
ム配線膜５が断線しているため、アルミニウム配線膜５
の信頼性が低下するという問題もある。

【０００６】図２１及び図２２は、第２の従来の半導体
装置の製造方法を示す断面図である。シリコン基板６の
表面上には熱酸化技術により酸化膜７が形成され、この
酸化膜７の上には第１のアルミニウム配線膜８が堆積さ
れる。このアルミニウム配線膜８の上には層間絶縁膜９
が堆積され、この層間絶縁膜９にはコンタクトスル−ホ
−ル９ａが設けられる。

【０００７】次に、図２２に示すように、前記コンタク
トスル−ホ−ル９ａの内および層間絶縁膜９の上にはス
パッタ法により第２のアルミニウム配線膜１０が堆積さ
れる。

【０００８】ところで、上記第２の従来の半導体装置の
製造方法では、コンタクトスル−ホ−ル９ａ内における
第２のアルミニウム配線膜１０のカバレ−ジが悪く、段
切れが発生する。このため、第１及び第２のアルミニウ
ム配線膜８、１０相互間にバリアメタル膜を設け、この
バリアメタル膜を介して前記アルミニウム配線８、１０
間を電気的に接続するということが考えられる。しか
し、バリアメタル膜を堆積するには、アルミニウム配線
膜を溶かすほどの高温熱処理、例えば６００℃程度の熱
処理を施す必要があるため、第１のアルミニウム配線膜
８の上にバリアメタル膜を設けることができない。した
がって、上記製造方法では、コンタクトスル−ホ−ル９
ａにおいてアルミニウム配線膜１０の接続不良が発生す
る。

【０００９】図２３及び図２４は、第３の従来の半導体
装置の製造方法を示す断面図である。シリコン基板１１
の表面上には熱酸化技術により酸化膜１２が形成され、
この酸化膜１２の上には例えばＲＩＥ技術によって加工
されたポリシリコン膜１３が設けられる。このポリシリ
コン膜１３及び酸化膜１２の上には層間絶縁膜１４が堆
積される。次に、この層間絶縁膜１４の表面を平坦化さ
せるため、前記層間絶縁膜１４はリフロ−される。

【００１０】この後、図２４に示すように、前記層間絶
縁膜１４の上にはスパッタ法によりアルミニウム配線膜
１５が堆積される。ところで、上記第３の従来の半導体
装置の製造方法では、層間絶縁膜１４の表面を平坦化さ
せるために、前記層間絶縁膜１４をリフロ−している。
しかし、ポリシリコン膜１３における凹凸部により層間
絶縁膜１４に形成された谷間の部分を充分に平坦化する
ことができない。このため、アルミニウム配線膜１５に
おいて段差部分１６が生じ、この段差部分１６における
アルミニウム配線膜１５は薄膜化される。この結果、前
記薄膜化された部分のアルミニウム配線膜１５の信頼性
が低下する。

【００１１】図２５及び図２６は、第４の従来の半導体
装置の製造方法を示す断面図である。シリコン基板１７
の表面上には熱酸化技術によりゲ−ト酸化膜１８が形成
される。このゲ−ト酸化膜１８の上にはＬＰＣＶＤ(Low
Pressure Chemical Vapor Deposition)法によりポリシ
リコン膜１９ａが堆積され、このポリシリコン膜１９ａ
には不純物拡散法により図示せぬ不純物が拡散される。
この後、前記ポリシリコン膜１９ａがＲＩＥ加工技術に
よって加工されることにより、前記ゲ−ト酸化膜１８の
上にはゲ−ト電極１９が形成される。次に、前記ゲ−ト
電極１９をマスクとして、シリコン基板１７には不純物
がインプラされる。この後、アルミニウムの融点を超え
る高温の熱拡散技術を用いて、前記シリコン基板１７に
おける不純物が熱拡散技術によって拡散される。これに
より、シリコン基板１７の表面にはソ−ス・ドレイン領
域の拡散層２０が形成される。この結果、このソ−ス・
ドレイン領域の拡散層２０及びゲ−ト電極１９によりＭ
ＯＳトランジスタ２２が形成される。

【００１２】この後、図２６に示すように、前記ゲ−ト
電極１９およびゲ−ト酸化膜１８の上には層間絶縁膜２
１が堆積される。ところで、上記製造方法で製造された
半導体装置はＭＯＳトランジスタ２２を構成しており、
このＭＯＳトランジスタ２２のゲ−ト電極１９はポリシ
リコンにより形成されている。このため、このゲ−ト電
極１９の抵抗は高くなる。この結果、このゲ−ト電極１
９では、ＭＯＳトランジスタ素子の高速化要求に対応す
ることができない。

【００１３】上記ＭＯＳトランジスタ素子の高速化要求
に対応する方法としては、抵抗が極めて低い金属である
アルミニウムを用いてゲ−ト電極１９を形成することが
考えられる。しかし、ソ−ス・ドレイン領域の拡散層２
０をセルファラインで形成するには、ゲ−ト電極１９を
パタ−ニングした後、高温、例えば９００℃の温度で熱
処理を行う必要があり、この高温熱処理にアルミニウム
は耐えられない。このため、上記従来の製造方法では、
ゲ−ト電極１９にアルミニウムを用いることができず、
ＭＯＳトランジスタ素子の高速化要求に対応することが
できない。

【００１４】

【発明が解決しようとする課題】上記第１、第２の従来
の半導体装置の製造方法では、コンタクトスル−ホ−ル
内におけるアルミニウム配線膜のカバレ−ジが悪く、段
切れが発生するという問題がある。

【００１５】また、上記第３の従来の半導体装置の製造
方法では、段差部分におけるアルミニウム配線が薄膜化
されるという問題がある。また、上記第４の従来の半導
体装置の製造方法では、ゲ−ト電極にアルミニウムを用
いることができないため、ＭＯＳトランジスタ素子の高
速化要求に対応することができないという問題がある。

【００１６】この発明は上記のような事情を考慮してな
されたものであり、その第１の目的は、段差部における
アルミニウム配線膜の薄膜化及び段切れの発生を防止し
た半導体装置の製造方法を提供することにある。また、
第２の目的は、ゲ−ト電極にアルミニウムを用いること
により、ＭＯＳトランジスタ素子の高速化要求に対応し
た半導体装置の製造方法を提供することにある。

【００１７】

【課題を解決するための手段】この発明は、上記課題を
解決するため、段差部を有する下地膜の上に不純物を添
加したアモルファスシリコン膜を堆積させる工程と、前
記アモルファスシリコン膜の上にアルミニウム膜を堆積
させる工程と、前記アルミニウム膜及び前記アモルファ
スシリコン膜を３５０℃以上の温度で熱処理することに
より、前記アモルファスシリコン膜と前記アルミニウム
膜とを置換させる工程とを具備することを特徴としてい
る。

【００１８】また、導電層の上に絶縁膜を設ける工程
と、前記絶縁膜にコンタクトスル−ホ−ルを設ける工程
と、前記コンタクトスル−ホ−ルの内及び前記絶縁膜の
上に不純物を添加したアモルファスシリコン膜を堆積さ
せる工程と、前記アモルファスシリコン膜の上にアルミ
ニウム膜を堆積させる工程と、前記アルミニウム膜及び
前記アモルファスシリコン膜を３５０℃以上の温度で熱
処理することにより、前記アモルファスシリコン膜と前
記アルミニウム膜とを置換させる工程とを具備すること
を特徴としている。

【００１９】また、半導体基板の上にゲ−ト酸化膜を設
ける工程と、前記ゲ−ト酸化膜の上にゲ−ト電極と同じ
形状の不純物を添加したアモルファスシリコン膜を設け
る工程と、前記アモルファスシリコン膜をマスクとして
不純物を導入することにより、前記半導体基板にソ−ス
・ドレイン領域の拡散層を設ける工程と、前記アモルフ
ァスシリコン膜の上にアルミニウム膜を設ける工程と、
前記アルミニウム膜及び前記アモルファスシリコン膜を
３５０℃以上の温度で熱処理することにより、前記アモ
ルファスシリコン膜と前記アルミニウム膜とを置換させ
る工程とを具備することを特徴としている。また、前記
アモルファスシリコン膜に添加された不純物は、Ｂ、
Ｐ、Ａｓ、Ｇ、Ｉｎ又はＳｂのうちのいずれかであるこ
とを特徴としている。

【００２０】

【作用】この発明は、段差部を有する下地膜の上に不純
物を添加したアモルファスシリコン膜を堆積させ、この
アモルファスシリコン膜の上にアルミニウム膜を堆積さ
せる。次に、前記アルミニウム膜及びアモルファスシリ
コン膜を３５０℃以上の温度で熱処理する。これによ
り、アモルファスシリコン膜とアルミニウム膜とを置換
する。この際、カバレ−ジの悪いアルミニウム膜を、カ
バレ−ジの良いアモルファスシリコン膜の堆積形状と略
同一の形状とすることができる。つまり、前記アモルフ
ァスシリコン膜は下地膜における段差部においてカバレ
−ジが良く堆積されているため、前記置換により前記下
地膜の上にカバレ−ジの良いアルミニウム膜を形成する
ことができる。したがって、段差部におけるアルミニウ
ム膜の薄膜化及び段切れの発生を防止することができ
る。

【００２１】また、コンタクトスル−ホ−ルの内及び絶
縁膜の上に不純物を添加したアモルファスシリコン膜を
堆積させ、このアモルファスシリコン膜の上にアルミニ
ウム膜を堆積させる。次に、熱処理することにより、前
記アモルファスシリコン膜と前記アルミニウム膜とを置
換する。これにより、コンタクトスル−ホ−ルにおいて
カバレ−ジの良いアルミニウム膜を形成することができ
る。

【００２２】また、ゲ−ト酸化膜の上にゲ−ト電極と同
じ形状のアモルファスシリコン膜を設け、このアモルフ
ァスシリコン膜をマスクとして不純物を導入することに
より、半導体基板にソ−ス・ドレイン領域の拡散層を設
け、前記アモルファスシリコン膜の上にアルミニウム膜
を設ける。次に、熱処理することにより、前記アモルフ
ァスシリコン膜と前記アルミニウム膜とを置換する。こ
れにより、前記ゲ−ト酸化膜の上にアルミニウム膜から
なるゲ−ト電極を形成することができる。したがって、
ＭＯＳトランジスタ素子の高速化要求に対応することが
できる。

【００２３】

【実施例】以下、図面を参照してこの発明を実施例によ
り説明する。図１乃至図４は、この発明の第１の実施例
による半導体装置の製造方法を示す断面図である。先
ず、シリコン基板２５の表面にはインプラ技術及び熱拡
散技術を用いて不純物拡散層２６が形成される。この不
純物拡散層２６の上には厚さが１μｍの層間絶縁膜２７
が堆積され、この層間絶縁膜２７にはリソグラフィ技術
及びＲＩＥ技術を用いることによりコンタクトスル−ホ
−ル２７ａが設けられる。

【００２４】この後、図２に示すように、前記コンタク
トスル−ホ−ル２７ａの内および層間絶縁膜２７の上に
はスパッタ法により厚さが５００オングストロ−ム程度
の高融点金属膜であるＴｉＮ膜２８が堆積される。次
に、このＴｉＮ膜２８の上にはＬＰＣＶＤ技術により厚
さが４０００オングストロ−ム程度のボロンド−プトア
モルファスシリコン膜２９が堆積される。次に、前記ボ
ロンド−プトアモルファスシリコン膜２９の上にはスパ
ッタ法により厚さが４０００オングストロ−ム程度のア
ルミニウム配線膜３０が堆積される。

【００２５】次に、図３に示すように、前記ボロンド−
プトアモルファスシリコン膜２９及びアルミニウム配線
膜３０は例えば４５０℃程度の温度で１時間のアニ−ル
が行われる。これにより、ボロンド−プトアモルファス
シリコン膜２９とアルミニウム配線膜３０との間におい
てシリコン原子とアルミ原子とが相互拡散される。そし
て、前記アルミニウム配線膜３０中にシリコン原子が析
出されるとともに、ボロンド−プトアモルファスシリコ
ン膜２９中にアルミ原子が析出される。この結果、ボロ
ンド−プトアモルファスシリコン膜２９とアルミニウム
配線膜３０とが置換される。即ち、ＴｉＮ膜２８の上に
アルミニウム配線膜３０が位置され、このアルミニウム
配線膜３０の上にボロンド−プトアモルファスシリコン
膜２９が位置される。これにより、アルミニウム配線膜
３０はＴｉＮ膜２８を介して不純物拡散層２６と電気的
に接続される。

【００２６】この後、図４に示すように、前記ボロンド
−プトアモルファスシリコン膜２９はケミカルドライエ
ッチングにより除去される。上記第１の実施例によれ
ば、ＴｉＮ膜２８の上にボロンド−プトアモルファスシ
リコン膜２９を堆積させる際、ＬＰＣＶＤ技術を用いて
いるため、このボロンド−プトアモルファスシリコン膜
２９はコンタクトスル−ホ−ル２７ａ内において極めて
良好なカバレ−ジを確保することができる。この後、ア
ニ−ルを行うことにより、ボロンド−プトアモルファス
シリコン膜２９とアルミニウム配線膜３０とを置換す
る。この際、アルミニウム配線膜３０を、ボロンド−プ
トアモルファスシリコン膜２９の堆積形状と略同一の形
状とすることができる。このため、コンタクトスル−ホ
−ル２７ａ内においてカバレ−ジの良いアルミニウム配
線膜３０を形成することができる。したがって、コンタ
クトスル−ホ−ル２７ａ内においてアルミニウム配線膜
３０に段切れが発生することがなく、アルミニウム配線
膜３０の信頼性を向上させることができる。

【００２７】図５乃至図８は、この発明の第２の実施例
による半導体装置の製造方法を示す断面図であり、第１
の実施例と同一部分には同一符号を付す。先ず、シリコ
ン基板２５の表面上には熱酸化技術により厚さが１００
０オングストロ−ム程度の酸化膜３２が形成される。こ
の酸化膜３２の上にはスパッタ法により厚さが４０００
オングストロ−ム程度の第１のアルミニウム配線膜３３
が堆積される。このアルミニウム配線膜３３の上には厚
さが１μｍの層間絶縁膜２７が堆積され、この層間絶縁
膜２７にはリソグラフィ技術とＲＩＥエッチング技術と
を用いてコンタクトスル−ホ−ル２７ａが設けられる。

【００２８】次に、図６に示すように、前記コンタクト
スル−ホ−ル２７ａの内および層間絶縁膜２７の上には
ＬＰＣＶＤ技術により例えば厚さが４０００オングスト
ロ−ム程度のボロンド−プトアモルファスシリコン膜２
９が堆積される。このボロンド−プトアモルファスシリ
コン膜２９の上にはスパッタ法により厚さが４０００オ
ングストロ−ム程度の第２のアルミニウム配線膜３４が
堆積される。

【００２９】この後、図７に示すように、前記ボロンド
−プトアモルファスシリコン膜２９及び第２のアルミニ
ウム配線膜３４は例えば４５０℃程度の温度で１時間の
アニ−ルが行われる。これにより、ボロンド−プトアモ
ルファスシリコン膜２９と第２のアルミニウム配線膜３
４とが置換される。これにより、第２のアルミニウム配
線膜３４は第１のアルミニウム配線膜３３と電気的に接
続される。

【００３０】次に、図８に示すように、前記ボロンド−
プトアモルファスシリコン膜２９はケミカルドライエッ
チングにより除去される。上記第２の実施例においても
第１の実施例と同様の効果を得ることができる。すなわ
ち、コンタクトスル−ホ−ル２７ａ内においてカバレ−
ジの良い第２のアルミニウム配線膜３４を形成すること
ができるため、第１及び第２のアルミニウム配線膜３
３、３４の間の接続不良の発生を防止することができ
る。

【００３１】図９乃至図１２は、この発明の第３の実施
例による半導体装置の製造方法を示す断面図である。先
ず、シリコン基板４１の表面上には熱酸化技術により厚
さが１０００オングストロ−ム程度の酸化膜４２が形成
され、この酸化膜４２の上には例えばＲＩＥ技術により
加工されたポリシリコン膜４３が形成される。このポリ
シリコン膜４３及び酸化膜４２の上には層間絶縁膜４４
が堆積される。次に、この層間絶縁膜４４は、平坦化す
るためにリフロ−される。この際、下地の段差により層
間絶縁膜４４に形成された凹部４４ａは充分に平坦化さ
れない。

【００３２】この後、図１０に示すように、前記層間絶
縁膜４４の上にはＬＰＣＶＤ技術により厚さが４０００
オングストロ−ム程度のボロンド−プトアモルファスシ
リコン膜４５が堆積される。このボロンド−プトアモル
ファスシリコン膜４５の上にはスパッタ法により厚さが
４０００オングストロ−ム程度のアルミニウム配線膜４
６が堆積される。この際、カバレ−ジの良い前記ボロン
ド−プトアモルファスシリコン膜４５は前記凹部４４ａ
においてもほぼ一定の厚さで堆積されるけれど、前記ア
ルミニウム配線膜４６は前記凹部４４ａの上方において
薄膜化が生じている。

【００３３】次に、図１１に示すように、前記ボロンド
−プトアモルファスシリコン膜４５及びアルミニウム配
線膜４６は例えば４５０℃程度の温度で１時間のアニ−
ルが行われる。これにより、ボロンド−プトアモルファ
スシリコン膜４５とアルミニウム配線膜４６とが置換さ
れる。これにより、アルミニウム配線膜４６はコンフォ
−マルな堆積形状となる。即ち、前記凹部４４ａにおい
ても、アルミニウム配線膜４６はほぼ一定の厚さで堆積
された形状となる。

【００３４】この後、図１２に示すように、前記ボロン
ド−プトアモルファスシリコン膜４５はケミカルドライ
エッチングにより除去される。上記第３の実施例によれ
ば、層間絶縁膜４４の上にボロンド−プトアモルファス
シリコン膜４５を堆積させる際、ＬＰＣＶＤ技術を用い
ているため、層間絶縁膜４４の凹部４４ａにおいても、
ボロンド−プトアモルファスシリコン膜４５を一定の厚
さで堆積させることができる。この後、アニ−ルを行う
ことにより、ボロンド−プトアモルファスシリコン膜４
５とアルミニウム配線膜４６とを置換する。この際、ア
ルミニウム配線膜４６を、ボロンド−プトアモルファス
シリコン膜４５の堆積形状と略同一の形状とすることが
できる。このため、前記凹部４４ａにおいて一定の厚さ
のアルミニウム配線膜４６を形成することができる。し
たがって、従来品のような下地の段差部分におけるアル
ミニウム配線膜の薄膜化を防止することができ、アルミ
ニウム配線膜の信頼性を向上させることができる。

【００３５】図１３乃至図１８は、この発明の第４の実
施例による半導体装置の製造方法を示す断面図である。
先ず、シリコン基板５１の表面上には熱酸化技術により
厚さが２００オングストロ−ム程度のゲ−ト酸化膜５２
が設けられる。このゲ−ト酸化膜５２の上にはＬＰＣＶ
Ｄ技術により例えば厚さが４０００オングストロ−ム程
度のボロンド−プトアモルファスシリコン膜５３ａが堆
積される。この後、このボロンド−プトアモルファスシ
リコン膜５３ａがリソグラフィ技術とＲＩＥ技術とを用
いて加工されることにより、ゲ−ト酸化膜５２の上には
ゲ−ト電極５３が形成される。

【００３６】次に、このゲ−ト電極５３をマスクとし
て、シリコン基板５１には不純物がインプラされる。次
に、アルミニウムの融点を超える高温の熱拡散技術を用
いて、前記シリコン基板５１における不純物は熱拡散さ
れる。これにより、前記シリコン基板５１にはソ−ス・
ドレイン領域の拡散層５４が形成される。この結果、ソ
−ス・ドレイン領域の拡散層５４及びゲ−ト電極５３に
よりＭＯＳトランジスタ５５が形成される。

【００３７】この後、図１４に示すように、前記ゲ−ト
電極５３及びゲ−ト酸化膜５２の上には厚さが１μｍの
第１の層間絶縁膜５６が堆積される。次に、図１５に示
すように、前記第１の層間絶縁膜５６にはゲ−ト電極５
３の上に位置するコンタクトスル−ホ−ル５６ａが設け
られる。このコンタクトスル−ホ−ル５６ａの内および
第１の層間絶縁膜５６の上にはスパッタ法により厚さが
５０００オングストロ−ム程度のアルミニウム膜５７ａ
が堆積される。

【００３８】この後、図１６に示すように、前記ボロン
ド−プトアモルファスシリコン膜５３ａからなるゲ−ト
電極５３及びアルミニウム膜５７ａは例えば４５０℃程
度の温度で１時間のアニ−ルが行われる。これにより、
ボロンド−プトアモルファスシリコン膜５３ａとアルミ
ニウム膜５７ａとが置換される。この結果、前記アルミ
ニウム膜５７ａからなるＭＯＳトランジスタ５５のゲ−
ト電極５７が形成される。

【００３９】尚、前記置換される際、アルミニウム膜５
７ａがＭＯＳトランジスタ５５のゲ−ト電極５３と略同
一の形状となるように、熱処理工程を調整する必要があ
る。これは、熱処理工程が進行しすぎると、置換された
アルミニウム膜５７ａによるＭＯＳトランジスタのゲ−
ト電極が上方向に大きく形成されてしまうからである。

【００４０】次に、図１７に示すように、アルミニウム
に対するエッチングレ−トが高い条件のＲＩＥにより、
置換されていないアルミニウム膜５７ａは除去される。
この後、前記ボロンド−プトアモルファスシリコン膜５
３ａはケミカルドライエッチングにより除去される。

【００４１】この後、図１８に示すように、コンタクト
スル−ホ−ル５６ａの内および第１の層間絶縁膜５６の
上には温度条件が６００℃以下のプラズマＣＶＤ技術に
より第２の層間絶縁膜５８が堆積される。

【００４２】上記第４の実施例によれば、コンタクトス
ル−ホ−ル５６ａの内および第１の層間絶縁膜５６の上
にスパッタ法によりアルミニウム膜５７ａを堆積させた
後、アニ−ルすることによりボロンド−プトアモルファ
スシリコン膜５３ａとアルミニウム膜５７ａとを置換し
ている。これにより、従来の半導体装置の製造方法では
製造することができないアルミニウム膜５７ａからなる
ゲ−ト電極５７を形成することができる。したがって、
ＭＯＳトランジスタ素子の高速化要求に対応することが
できる。即ち、高速ＭＯＳトランジスタを実現すること
ができる。

【００４３】尚、上記第１乃至第４の実施例では、ボロ
ンド−プトアモルファスシリコン膜２９、４５、５３ａ
を用いているが、Ｐ、Ａｓ、Ｇ、Ｉｎ又はＳｂそれぞれ
を添加したアモルファスシリコン膜を用いることも可能
である。

【００４４】また、ボロンド−プトアモルファスシリコ
ン膜２９及びアルミニウム配線膜３０、３４、４６、５
７ａを４５０℃程度の温度でアニ−ルしているが、３５
０℃以上６００℃以下の温度であれば、４５０℃以外の
温度でアニ−ルすることも可能である。

【００４５】

【発明の効果】以上説明したようにこの発明によれば、
アモルファスシリコン膜の上にアルミニウム膜を堆積さ
せた後、前記アルミニウム膜及びアモルファスシリコン
膜を３５０℃以上の温度で熱処理することにより、アモ
ルファスシリコン膜とアルミニウム膜とを置換してい
る。したがって、段差部におけるアルミニウム配線膜の
薄膜化及び段切れの発生を防止することができる。ま
た、半導体基板にソ−ス・ドレイン領域の拡散層を設
け、アモルファスシリコン膜の上にアルミニウム膜を設
けた後、熱処理することにより、前記アモルファスシリ
コン膜とアルミニウム膜とを置換している。したがっ
て、ゲ−ト電極にアルミニウムを用いることにより、Ｍ
ＯＳトランジスタ素子の高速化要求に対応することがで
きる。

【図面の簡単な説明】

【図１】この発明の第１の実施例による半導体装置の製
造方法を示す断面図。

【図２】この発明の第１の実施例による半導体装置の製
造方法を示すものであり、図１の次の工程を示す断面
図。

【図３】この発明の第１の実施例による半導体装置の製
造方法を示すものであり、図２の次の工程を示す断面
図。

【図４】この発明の第１の実施例による半導体装置の製
造方法を示すものであり、図３の次の工程を示す断面
図。

【図５】この発明の第２の実施例による半導体装置の製
造方法を示す断面図。

【図６】この発明の第２の実施例による半導体装置の製
造方法を示すものであり、図５の次の工程を示す断面
図。

【図７】この発明の第２の実施例による半導体装置の製
造方法を示すものであり、図６の次の工程を示す断面
図。

【図８】この発明の第２の実施例による半導体装置の製
造方法を示すものであり、図７の次の工程を示す断面
図。

【図９】この発明の第３の実施例による半導体装置の製
造方法を示す断面図。

【図１０】この発明の第３の実施例による半導体装置の
製造方法を示すものであり、図９の次の工程を示す断面
図。

【図１１】この発明の第３の実施例による半導体装置の
製造方法を示すものであり、図１０の次の工程を示す断
面図。

【図１２】この発明の第３の実施例による半導体装置の
製造方法を示すものであり、図１１の次の工程を示す断
面図。

【図１３】この発明の第４の実施例による半導体装置の
製造方法を示す断面図。

【図１４】この発明の第４の実施例による半導体装置の
製造方法を示すものであり、図１３の次の工程を示す断
面図。

【図１５】この発明の第４の実施例による半導体装置の
製造方法を示すものであり、図１４の次の工程を示す断
面図。

【図１６】この発明の第４の実施例による半導体装置の
製造方法を示すものであり、図１５の次の工程を示す断
面図。

【図１７】この発明の第４の実施例による半導体装置の
製造方法を示すものであり、図１６の次の工程を示す断
面図。

【図１８】この発明の第４の実施例による半導体装置の
製造方法を示すものであり、図１７の次の工程を示す断
面図。

【図１９】第１の従来の半導体装置の製造方法を示す断
面図。

【図２０】第１の従来の半導体装置の製造方法を示すも
のであり、図１９の次の工程を示す断面図。

【図２１】第２の従来の半導体装置の製造方法を示す断
面図。

【図２２】第２の従来の半導体装置の製造方法を示すも
のであり、図２１の次の工程を示す断面図。

【図２３】第３の従来の半導体装置の製造方法を示す断
面図。

【図２４】第３の従来の半導体装置の製造方法を示すも
のであり、図２３の次の工程を示す断面図。

【図２５】第４の従来の半導体装置の製造方法を示す断
面図。

【図２６】第４の従来の半導体装置の製造方法を示すも
のであり、図２５の次の工程を示す断面図。

【符号の説明】

25…シリコン基板、26…不純物拡散層、27…層間絶縁
膜、27a …コンタクトスル−ホ−ル、28…ＴｉＮ膜、29
…ボロンド−プトアモルファスシリコン膜、30…アルミ
ニウム配線膜、32…酸化膜、33…第１のアルミニウム配
線膜、34…第２のアルミニウム配線膜、41…シリコン基
板、42…酸化膜、43…ポリシリコン膜、44…層間絶縁
膜、44a …凹部、45…ボロンド−プトアモルファスシリ
コン膜、46…アルミニウム配線膜、51…シリコン基板、
52…ゲ−ト酸化膜、53…ゲ−ト電極、53a …ボロンド−
プトアモルファスシリコン膜、54…ソ−ス・ドレイン領
域の拡散層、55…ＭＯＳトランジスタ、56…第１の層間
絶縁膜、56a …コンタクトスル−ホ−ル、57a …アルミ
ニウム膜、57…ゲ−ト電極、58…第２の層間絶縁膜

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ｃ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 段差部を有する下地膜の上に不純物を添
   加したアモルファスシリコン膜を堆積させる工程と、 前記アモルファスシリコン膜の上にアルミニウム膜を堆
   積させる工程と、 前記アルミニウム膜及び前記アモルファスシリコン膜を
   ３５０℃以上の温度で熱処理することにより、前記アモ
   ルファスシリコン膜と前記アルミニウム膜とを置換させ
   る工程と、 を具備することを特徴とする半導体装置の製造方法。
2. 【請求項２】 導電層の上に絶縁膜を設ける工程と、 前記絶縁膜にコンタクトスル−ホ−ルを設ける工程と、 前記コンタクトスル−ホ−ルの内及び前記絶縁膜の上に
   不純物を添加したアモルファスシリコン膜を堆積させる
   工程と、 前記アモルファスシリコン膜の上にアルミニウム膜を堆
   積させる工程と、 前記アルミニウム膜及び前記アモルファスシリコン膜を
   ３５０℃以上の温度で熱処理することにより、前記アモ
   ルファスシリコン膜と前記アルミニウム膜とを置換させ
   る工程と、 を具備することを特徴とする半導体装置の製造方法。
3. 【請求項３】 半導体基板の上にゲ−ト酸化膜を設ける
   工程と、 前記ゲ−ト酸化膜の上にゲ−ト電極と同じ形状の不純物
   を添加したアモルファスシリコン膜を設ける工程と、 前記アモルファスシリコン膜をマスクとして不純物を導
   入することにより、前記半導体基板にソ−ス・ドレイン
   領域の拡散層を設ける工程と、 前記アモルファスシリコン膜の上にアルミニウム膜を設
   ける工程と、 前記アルミニウム膜及び前記アモルファスシリコン膜を
   ３５０℃以上の温度で熱処理することにより、前記アモ
   ルファスシリコン膜と前記アルミニウム膜とを置換させ
   る工程と、 を具備することを特徴とする半導体装置の製造方法。
4. 【請求項４】 前記アモルファスシリコン膜に添加され
   た不純物は、Ｂ、Ｐ、Ａｓ、Ｇ、Ｉｎ又はＳｂのうちの
   いずれかであることを特徴とする請求項１、２又は３記
   載の半導体装置の製造方法。
5. 【請求項５】 不純物を添加したアモルファスシリコン
   膜の上にアルミニウム膜を堆積させる工程と、 前記アルミニウム膜及び前記アモルファスシリコン膜を
   熱処理することにより、前記アモルファスシリコン膜と
   前記アルミニウム膜とを置換させる工程と、 を具備することを特徴とする半導体装置の製造方法。