JP3161466B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP3161466B2 JP3161466B2 JP2000087268A JP2000087268A JP3161466B2 JP 3161466 B2 JP3161466 B2 JP 3161466B2 JP 2000087268 A JP2000087268 A JP 2000087268A JP 2000087268 A JP2000087268 A JP 2000087268A JP 3161466 B2 JP3161466 B2 JP 3161466B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polycrystalline silicon
- source
- line
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置など
を駆動する薄膜トランジスタの製造方法に関する。
を駆動する薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】従来の薄膜トランジスタとその製造方法
は、ソース、ドレイン領域及びチャネル層となるべき第
一多結晶珪素層を形成し、該膜の表面に熱酸化法などに
よってゲート絶縁膜となる第一二酸化珪素を形成する。
次にゲート線と容量線及びトランジスタのゲート電極と
なるべき第二多結晶珪素層を形成したのちに、ソース及
びドレイン領域を形成するために前記ゲート電極をマス
クにして不純物イオンを、前記第一多結晶珪素層のソー
ス及びドレインとなるべき領域に打ち込む。次に、層間
絶縁膜となる第二二酸化珪素層を化学気相成長法やスパ
ッタ法などで形成し、前記第二二酸化珪素層の膜質向上
と、前記ソース及びドレイン領域に導入された不純物イ
オンを活性化をするために、約１０００℃の温度でアニ
ールする。次に、ソース及びドレイン領域から引出し配
線を形成するために、前記のアニールされた第二二酸化
珪素層と熱酸化法によって形成されたゲート絶縁膜とな
る第一二酸化珪素層の二層を一度にコンタクトホールを
開口することと、ゲート電極から引出し配線を形成する
ために、前記のアニールした第二二酸化珪素層にコンタ
クトホールを開口することを同時に行なっていた。
は、ソース、ドレイン領域及びチャネル層となるべき第
一多結晶珪素層を形成し、該膜の表面に熱酸化法などに
よってゲート絶縁膜となる第一二酸化珪素を形成する。
次にゲート線と容量線及びトランジスタのゲート電極と
なるべき第二多結晶珪素層を形成したのちに、ソース及
びドレイン領域を形成するために前記ゲート電極をマス
クにして不純物イオンを、前記第一多結晶珪素層のソー
ス及びドレインとなるべき領域に打ち込む。次に、層間
絶縁膜となる第二二酸化珪素層を化学気相成長法やスパ
ッタ法などで形成し、前記第二二酸化珪素層の膜質向上
と、前記ソース及びドレイン領域に導入された不純物イ
オンを活性化をするために、約１０００℃の温度でアニ
ールする。次に、ソース及びドレイン領域から引出し配
線を形成するために、前記のアニールされた第二二酸化
珪素層と熱酸化法によって形成されたゲート絶縁膜とな
る第一二酸化珪素層の二層を一度にコンタクトホールを
開口することと、ゲート電極から引出し配線を形成する
ために、前記のアニールした第二二酸化珪素層にコンタ
クトホールを開口することを同時に行なっていた。
【０００３】
【発明が解決しようとする課題】しかし、上記の従来技
術では、ゲート線及び容量線が第二多結晶珪素層だけで
形成されているために、前記ゲート線及び容量線の配線
抵抗が比較的高く、薄膜トランジスタを用いたアクティ
ブマトリックス素子の表示特性が向上しなかった。
術では、ゲート線及び容量線が第二多結晶珪素層だけで
形成されているために、前記ゲート線及び容量線の配線
抵抗が比較的高く、薄膜トランジスタを用いたアクティ
ブマトリックス素子の表示特性が向上しなかった。
【０００４】通常、前記第二多結晶珪素層の抵抗をでき
るだけ低くするために、熱拡散によって燐を導入する
が、前記第二多結晶珪素層の膜厚が５０００オングスト
ロームのとき、該膜抵抗は１５Ω／□まで低くするのが
限界である。今後の液晶表示パネルの大型化及び高精細
化の進行を実現するためには、前記ゲート線及び容量線
の配線抵抗の低下が必要である。そのために、前記第二
多結晶珪素層からなるゲート線及び容量線の上に金属を
形成して前記ゲート線及び容量線の配線抵抗を低下させ
る方法がある。前記方法において、前記金属層の上に層
間絶縁膜となる第二二酸化珪素層を形成し、前記第二二
酸化珪素層の膜質を向上させるために、従来技術のよう
に約１０００℃のアニールを行なうと、前記ゲート線及
び容量線となりうる第二多結晶珪素層と金属層が反応し
て金属シリサイドが生じるために配線抵抗が、前記多結
晶珪素層と前記金属層が反応する前より高くなること、
及び、前記金属層が溶融することがあるという問題点が
ある。
るだけ低くするために、熱拡散によって燐を導入する
が、前記第二多結晶珪素層の膜厚が５０００オングスト
ロームのとき、該膜抵抗は１５Ω／□まで低くするのが
限界である。今後の液晶表示パネルの大型化及び高精細
化の進行を実現するためには、前記ゲート線及び容量線
の配線抵抗の低下が必要である。そのために、前記第二
多結晶珪素層からなるゲート線及び容量線の上に金属を
形成して前記ゲート線及び容量線の配線抵抗を低下させ
る方法がある。前記方法において、前記金属層の上に層
間絶縁膜となる第二二酸化珪素層を形成し、前記第二二
酸化珪素層の膜質を向上させるために、従来技術のよう
に約１０００℃のアニールを行なうと、前記ゲート線及
び容量線となりうる第二多結晶珪素層と金属層が反応し
て金属シリサイドが生じるために配線抵抗が、前記多結
晶珪素層と前記金属層が反応する前より高くなること、
及び、前記金属層が溶融することがあるという問題点が
ある。
【０００５】そこで、前記問題点を解決するために、ソ
ース及びドレイン領域の活性化は前記金属層を形成する
前におこない、前記第二二酸化珪素層の膜質向上は、前
記第二多結晶珪素層と金属層からなるゲート線及び容量
線において金属シリサイドが形成されないか、前記金属
層が溶融しないような４００℃〜７００℃の従来より低
い温度でアニールする方法が考えられる。しかし、前記
方法においては、膜厚約１０００オングストロームの熱
酸化法で形成された第一二酸化珪素層と膜厚約７０００
オングストロームの前記第二二酸化珪素層を同時に開口
するソース及びドレイン領域からの配線を取り出すため
のコンタクトホールより、前記第一二酸化珪素層よりエ
ッチング速度が３〜５倍速い前記第二二酸化珪素層だけ
に開口するゲート電極からの配線を取り出すためのコン
タクトホールは約１．５〜２倍の大きさになり、基板内
に均一な大きさのコンタクトホールを開口することがで
きないために微細化が難しかった。また、ゲート電極を
形成する第二多結晶珪素層と化学気相成長法やスパッタ
法で形成された第二二酸化珪素層の密着は、ソース及び
ドレイン領域を形成する第一多結晶珪素層と熱酸化法な
どによって形成された第一二酸化珪素層の密着より悪い
ために、従来技術のようにコンタクトホールを開口する
と、ゲート電極に開口するコンタクトホールの形状は、
引出し配線の断線の原因となる逆テーパになるという問
題点があった。
ース及びドレイン領域の活性化は前記金属層を形成する
前におこない、前記第二二酸化珪素層の膜質向上は、前
記第二多結晶珪素層と金属層からなるゲート線及び容量
線において金属シリサイドが形成されないか、前記金属
層が溶融しないような４００℃〜７００℃の従来より低
い温度でアニールする方法が考えられる。しかし、前記
方法においては、膜厚約１０００オングストロームの熱
酸化法で形成された第一二酸化珪素層と膜厚約７０００
オングストロームの前記第二二酸化珪素層を同時に開口
するソース及びドレイン領域からの配線を取り出すため
のコンタクトホールより、前記第一二酸化珪素層よりエ
ッチング速度が３〜５倍速い前記第二二酸化珪素層だけ
に開口するゲート電極からの配線を取り出すためのコン
タクトホールは約１．５〜２倍の大きさになり、基板内
に均一な大きさのコンタクトホールを開口することがで
きないために微細化が難しかった。また、ゲート電極を
形成する第二多結晶珪素層と化学気相成長法やスパッタ
法で形成された第二二酸化珪素層の密着は、ソース及び
ドレイン領域を形成する第一多結晶珪素層と熱酸化法な
どによって形成された第一二酸化珪素層の密着より悪い
ために、従来技術のようにコンタクトホールを開口する
と、ゲート電極に開口するコンタクトホールの形状は、
引出し配線の断線の原因となる逆テーパになるという問
題点があった。
【０００６】
【０００７】
【課題を解決するための手段】基板にソース・ドレイン
領域となる第１多結晶珪素層を形成する工程と、前記第
１多結晶珪素層上にゲート絶縁膜を形成する工程と、前
記ゲート絶縁膜上にゲート電極、ゲート線及び容量線と
なる第２多結晶珪素層を形成する工程と、前記第１多結
晶珪素層に選択的に不純物を導入してソース・ドレイン
領域を形成する工程と、前記ソース・ドレイン領域に導
入された不純物を活性化するためにアニールする工程
と、前記ゲート線及び容量線となる第２多結晶珪素層上
に金属層を形成して前記ゲート線及び容量線を前記第２
多結晶珪素層と前記金属層の積層構造とし、前記ゲート
電極上には前記金属層を形成しない工程と、前記ソース
・ドレイン領域及び前記ゲート電極から引き出し配線を
形成するために前記ソース・ドレイン領域及び前記ゲー
ト電極上に形成された二酸化珪素層にコンタクトホール
を形成する工程とを有すること特徴とする。
領域となる第１多結晶珪素層を形成する工程と、前記第
１多結晶珪素層上にゲート絶縁膜を形成する工程と、前
記ゲート絶縁膜上にゲート電極、ゲート線及び容量線と
なる第２多結晶珪素層を形成する工程と、前記第１多結
晶珪素層に選択的に不純物を導入してソース・ドレイン
領域を形成する工程と、前記ソース・ドレイン領域に導
入された不純物を活性化するためにアニールする工程
と、前記ゲート線及び容量線となる第２多結晶珪素層上
に金属層を形成して前記ゲート線及び容量線を前記第２
多結晶珪素層と前記金属層の積層構造とし、前記ゲート
電極上には前記金属層を形成しない工程と、前記ソース
・ドレイン領域及び前記ゲート電極から引き出し配線を
形成するために前記ソース・ドレイン領域及び前記ゲー
ト電極上に形成された二酸化珪素層にコンタクトホール
を形成する工程とを有すること特徴とする。
【０００８】
【実施例】以下、本発明について、実施例に基づき詳細
に説明する。
に説明する。
【０００９】図１は本発明の実施例を工程順に示す断面
図である。図１（ａ）において、１０１はソースまたは
ドレイン領域であり、１０２はチャネル部分であり、１
０３はゲート絶縁膜となる熱酸化法などによって形成さ
れた第一二酸化珪素層である。１０４は第二多結晶珪素
層からなるゲート電極であり、１０５ａは第二多結晶珪
素層からなるゲート線であり、１０６ａは第二多結晶珪
素層からなる容量線であり、ゲート電極１０４、ゲート
線１０５ａ、容量線１０６ａは同じ工程で形成される。
１０１のソース及びドレイン領域には不純物がドープさ
れており、活性化のアニールも図１（ａ）の状態の時に
行なう。次に、図１（ｂ）のように、ソース及びドレイ
ン領域から引出し配線を取り出すための第一コンタクト
ホール１０７を、フッ酸系のエッチング液を使用した湿
式エッチングまたは、反応性イオンエッチング装置を用
いた乾式エッチングで第一二酸化珪素層に開口する。次
に、図１（ｃ）のように、多結晶珪素と２００℃以下の
温度では反応しないような金属を、ゲート線１０５ａ及
び容量線１０６ａの上のみに残るように形成し、前記ゲ
ート線及び容量線の配線抵抗を低下させる。金属層をエ
ッチングするときのレジストのベーク温度の最大値が２
００℃に達するために、多結晶珪素と２００℃以下の温
度で反応する金属を用いると、ソース及びドレイン部分
に接しているところでシリサイドが形成されて、トラン
ジスタの特性が大幅に変化する可能性があるため該金属
は使用できない。１０５ｂ、１０６ｂは各々前記金属に
より形成されたゲート線、容量線であり、１０５ａ、ｂ
の二層でゲート線１０５となり、１０６ａ、ｂの二層で
容量線１０６となる。ここで、ゲート線の一部が薄膜ト
ランジスタのチャネル層１０２の上を通っておりゲート
電極として機能している場合は、チャネル層１０２の多
結晶珪素層のダングリングボンドを解消して薄膜トラン
ジスタのオン電流特性を向上させることができる水素化
が不可能となるので、ゲート線１０５ｂとなる金属層は
形成しなくてもよい。なぜなら、金属層は多結晶珪素層
よりも水素イオンをかなり通しにくいため、チャネル層
に水素イオンを導入できないからである。また、ゲート
線１０５及び容量線１０６の上を配線が横切る場合は、
前記配線の断線を防止するために１０５ａ及び１０６ａ
の多結晶珪素層の配線幅よりも、１０５ｂ及び１０６ｂ
の金属層の配線幅を１〜２μｍ狭くするほうがよい。次
に、図１（ｄ）のように化学気相成長法またはスパッタ
法で第二二酸化珪素層１０８を約７０００オングストロ
ームほど堆積して、前記第二二酸化珪素層の膜質を向上
させるために、１０５のゲート線および１０６の容量線
の多結晶珪素と金属がシリサイド化しない温度、または
前記金属が溶融しない温度の４００〜７００℃でアニー
ルを行う。前記アニール温度はゲート線１０５ｂ及び容
量線１０６ｂに使用する金属の種類によって異なり、シ
リサイド化をおこさない限り、または、金属が溶融しな
い限りできるだけ高い温度のほうが、前記第二二酸化珪
素層の膜質が向上するので望ましい。次に、図１（ｅ）
のようにソース及びドレイン領域１０１及びゲート電極
１０４からの引出し配線を得るために第二二酸化珪素層
１０８に、フッ酸系のエッチング液を用いた湿式エッチ
ング又は、反応性イオンエッチング装置を用いた乾式エ
ッチングによって第二コンタクトホール１０９を開口す
る。ソース及びドレイン領域に開口する第二コンタクト
ホール１０９は、高精細なパネルを実現するためにはト
ランジスタ素子を小さくする必要があるので、第一コン
タクトホール１０７を開口した後に第二二酸化珪素層１
０８が堆積され、再度第一コンタクトホールと同じ位置
に同じ径の大きさで開口されるのが理想である。しか
し、基板のそりやコンタクトホールパターンの露光ずれ
の影響などで、実際に形成された第一コンタクトホール
１０７と第二コンタクトホール１０９の位置は異なる場
合がある。前記の２つのコンタクトホールの位置がずれ
た状態で、第二コンタクトホールのエッチングがソース
及びドレイン領域を形成している第一多結晶珪素層１０
１に到達する前に第一二酸化珪素層１０３に到達する
と、第二二酸化珪素層１０８のエッチング速度は第一二
酸化珪素層１０３の３〜５倍の速さなので、第一二酸化
珪素層１０３のエッチングが進まない。よって、基板内
でのソース及びドレイン領域１０１と引出し配線のコン
タクト部の面積が異なるために、薄膜トランジスタの特
性のばらつきが生じることがある。図２は前記２つのコ
ンタクトホールの平面図であるが、第一コンタクトホー
ル２０１の大きさを第二コンタクトホール２０２の大き
さより１〜２μｍ大きくすれば、前記の位置ずれが生じ
ても第二コンタクトホールをエッチングする際に、第一
二酸化珪素層１０３をエッチングすることはない。した
がって、２つのコンタクトホールの大きさは一定となる
ので薄膜トランジスタの特性のばらつきの原因とはなり
得ない。
図である。図１（ａ）において、１０１はソースまたは
ドレイン領域であり、１０２はチャネル部分であり、１
０３はゲート絶縁膜となる熱酸化法などによって形成さ
れた第一二酸化珪素層である。１０４は第二多結晶珪素
層からなるゲート電極であり、１０５ａは第二多結晶珪
素層からなるゲート線であり、１０６ａは第二多結晶珪
素層からなる容量線であり、ゲート電極１０４、ゲート
線１０５ａ、容量線１０６ａは同じ工程で形成される。
１０１のソース及びドレイン領域には不純物がドープさ
れており、活性化のアニールも図１（ａ）の状態の時に
行なう。次に、図１（ｂ）のように、ソース及びドレイ
ン領域から引出し配線を取り出すための第一コンタクト
ホール１０７を、フッ酸系のエッチング液を使用した湿
式エッチングまたは、反応性イオンエッチング装置を用
いた乾式エッチングで第一二酸化珪素層に開口する。次
に、図１（ｃ）のように、多結晶珪素と２００℃以下の
温度では反応しないような金属を、ゲート線１０５ａ及
び容量線１０６ａの上のみに残るように形成し、前記ゲ
ート線及び容量線の配線抵抗を低下させる。金属層をエ
ッチングするときのレジストのベーク温度の最大値が２
００℃に達するために、多結晶珪素と２００℃以下の温
度で反応する金属を用いると、ソース及びドレイン部分
に接しているところでシリサイドが形成されて、トラン
ジスタの特性が大幅に変化する可能性があるため該金属
は使用できない。１０５ｂ、１０６ｂは各々前記金属に
より形成されたゲート線、容量線であり、１０５ａ、ｂ
の二層でゲート線１０５となり、１０６ａ、ｂの二層で
容量線１０６となる。ここで、ゲート線の一部が薄膜ト
ランジスタのチャネル層１０２の上を通っておりゲート
電極として機能している場合は、チャネル層１０２の多
結晶珪素層のダングリングボンドを解消して薄膜トラン
ジスタのオン電流特性を向上させることができる水素化
が不可能となるので、ゲート線１０５ｂとなる金属層は
形成しなくてもよい。なぜなら、金属層は多結晶珪素層
よりも水素イオンをかなり通しにくいため、チャネル層
に水素イオンを導入できないからである。また、ゲート
線１０５及び容量線１０６の上を配線が横切る場合は、
前記配線の断線を防止するために１０５ａ及び１０６ａ
の多結晶珪素層の配線幅よりも、１０５ｂ及び１０６ｂ
の金属層の配線幅を１〜２μｍ狭くするほうがよい。次
に、図１（ｄ）のように化学気相成長法またはスパッタ
法で第二二酸化珪素層１０８を約７０００オングストロ
ームほど堆積して、前記第二二酸化珪素層の膜質を向上
させるために、１０５のゲート線および１０６の容量線
の多結晶珪素と金属がシリサイド化しない温度、または
前記金属が溶融しない温度の４００〜７００℃でアニー
ルを行う。前記アニール温度はゲート線１０５ｂ及び容
量線１０６ｂに使用する金属の種類によって異なり、シ
リサイド化をおこさない限り、または、金属が溶融しな
い限りできるだけ高い温度のほうが、前記第二二酸化珪
素層の膜質が向上するので望ましい。次に、図１（ｅ）
のようにソース及びドレイン領域１０１及びゲート電極
１０４からの引出し配線を得るために第二二酸化珪素層
１０８に、フッ酸系のエッチング液を用いた湿式エッチ
ング又は、反応性イオンエッチング装置を用いた乾式エ
ッチングによって第二コンタクトホール１０９を開口す
る。ソース及びドレイン領域に開口する第二コンタクト
ホール１０９は、高精細なパネルを実現するためにはト
ランジスタ素子を小さくする必要があるので、第一コン
タクトホール１０７を開口した後に第二二酸化珪素層１
０８が堆積され、再度第一コンタクトホールと同じ位置
に同じ径の大きさで開口されるのが理想である。しか
し、基板のそりやコンタクトホールパターンの露光ずれ
の影響などで、実際に形成された第一コンタクトホール
１０７と第二コンタクトホール１０９の位置は異なる場
合がある。前記の２つのコンタクトホールの位置がずれ
た状態で、第二コンタクトホールのエッチングがソース
及びドレイン領域を形成している第一多結晶珪素層１０
１に到達する前に第一二酸化珪素層１０３に到達する
と、第二二酸化珪素層１０８のエッチング速度は第一二
酸化珪素層１０３の３〜５倍の速さなので、第一二酸化
珪素層１０３のエッチングが進まない。よって、基板内
でのソース及びドレイン領域１０１と引出し配線のコン
タクト部の面積が異なるために、薄膜トランジスタの特
性のばらつきが生じることがある。図２は前記２つのコ
ンタクトホールの平面図であるが、第一コンタクトホー
ル２０１の大きさを第二コンタクトホール２０２の大き
さより１〜２μｍ大きくすれば、前記の位置ずれが生じ
ても第二コンタクトホールをエッチングする際に、第一
二酸化珪素層１０３をエッチングすることはない。した
がって、２つのコンタクトホールの大きさは一定となる
ので薄膜トランジスタの特性のばらつきの原因とはなり
得ない。
【００１０】上述の工程を経て、出来上がった本発明の
薄膜トランジスタは、エッチング速度の異なる第一二酸
化珪素層１０３と第二二酸化珪素層１０８を二回に分け
てエッチングするために、各々の層にあわせたエッチン
グ条件を使えるので、コンタクトホールの形状は、引出
し配線の断線の原因となる逆テーパになることはない
し、ソース及びドレイン領域に開口するコンタクトホー
ルとゲート電極に開口するコンタクトホールの大きさを
ほぼ等しくできるため微細化が可能になる。
薄膜トランジスタは、エッチング速度の異なる第一二酸
化珪素層１０３と第二二酸化珪素層１０８を二回に分け
てエッチングするために、各々の層にあわせたエッチン
グ条件を使えるので、コンタクトホールの形状は、引出
し配線の断線の原因となる逆テーパになることはない
し、ソース及びドレイン領域に開口するコンタクトホー
ルとゲート電極に開口するコンタクトホールの大きさを
ほぼ等しくできるため微細化が可能になる。
【００１１】
【発明の効果】本願発明は上記の構成要件を具備するこ
とにより、以下に述べる如き、顕著な効果を奏する事が
できる。 （a）ソース・ドレイン領域の不純物の活性化アニール
をした後に、ゲート線及び容量線上に金属層を形成する
ため、ゲート線がシリサイド化されることを防ぎ、ゲー
ト線を低抵抗化させることができる。 （ｂ）ゲート電極上には金属層が形成されていないた
め、たとえダングリングボンドを解消するために水素化
を行うときにもゲート電極下の第１多結晶珪素層の水素
化を行うことができる。 （ｃ）ソース・ドレイン領域及び前記ゲート電極から引
き出し配線を形成するために前記ソース・ドレイン領域
及び前記ゲート電極上に形成された二酸化珪素層にコン
タクトホールを形成するため、工程数を増やさずにゲー
ト電極とゲート線とを接続することができる。
とにより、以下に述べる如き、顕著な効果を奏する事が
できる。 （a）ソース・ドレイン領域の不純物の活性化アニール
をした後に、ゲート線及び容量線上に金属層を形成する
ため、ゲート線がシリサイド化されることを防ぎ、ゲー
ト線を低抵抗化させることができる。 （ｂ）ゲート電極上には金属層が形成されていないた
め、たとえダングリングボンドを解消するために水素化
を行うときにもゲート電極下の第１多結晶珪素層の水素
化を行うことができる。 （ｃ）ソース・ドレイン領域及び前記ゲート電極から引
き出し配線を形成するために前記ソース・ドレイン領域
及び前記ゲート電極上に形成された二酸化珪素層にコン
タクトホールを形成するため、工程数を増やさずにゲー
ト電極とゲート線とを接続することができる。
【図１】本発明の薄膜トランジスタの工程毎の断面図。
【図２】本発明の薄膜トランジスタのコンタクトホール
の平面図。
の平面図。
【符号の説明】 １０１ ソースまたはドレイン領域 １０２ チャネル １０３ 第一二酸化珪素層 １０４ ゲート電極 １０５ ゲート線 １０５ａ 多結晶珪素層からなるゲート線 １０５ｂ 金属層からなるゲート線 １０６ 容量線 １０６ａ 多結晶珪素層からなる容量線 １０６ｂ 金属層からなる容量線 １０７ 第一コンタクトホール １０８ 第二二酸化珪素層 １０９ 第二コンタクトホール ２０１ 第一コンタクトホール ２０２ 第二コンタクトホール
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 G02F 1/1368 H01L 21/3205 H01L 21/336
Claims (1)
- 【請求項１】 基板にソース・ドレイン領域となる第１
多結晶珪素層を形成する工程と、 前記第１多結晶珪素層上にゲート絶縁膜を形成する工程
と、 前記ゲート絶縁膜上にゲート電極、ゲート線及び容量線
となる第２多結晶珪素層を形成する工程と、 前記第１多結晶珪素層に選択的に不純物を導入してソー
ス・ドレイン領域を形成する工程と、 前記ソース・ドレイン領域に導入された不純物を活性化
するためにアニールする工程と、 前記ゲート線及び容量線となる第２多結晶珪素層上に金
属層を形成して前記ゲート線及び容量線を前記第２多結
晶珪素層と前記金属層の積層構造とし、前記ゲート電極
上には前記金属層を形成しない工程と、 前記ソース・ドレイン領域及び前記ゲート電極から引き
出し配線を形成するために前記ソース・ドレイン領域及
び前記ゲート電極上に形成された二酸化珪素層にコンタ
クトホールを形成する工程とを有すること特徴とする薄
膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000087268A JP3161466B2 (ja) | 1991-02-20 | 2000-03-27 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000087268A JP3161466B2 (ja) | 1991-02-20 | 2000-03-27 | 薄膜トランジスタの製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2602291A Division JP3293837B2 (ja) | 1991-02-20 | 1991-02-20 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000299472A JP2000299472A (ja) | 2000-10-24 |
| JP3161466B2 true JP3161466B2 (ja) | 2001-04-25 |
Family
ID=18603302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000087268A Expired - Fee Related JP3161466B2 (ja) | 1991-02-20 | 2000-03-27 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3161466B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8498098B2 (en) | 2010-12-22 | 2013-07-30 | Koninklijke Philips N.V. | System for removably retaining a voltage converting device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100916108B1 (ko) * | 2003-02-24 | 2009-09-08 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
-
2000
- 2000-03-27 JP JP2000087268A patent/JP3161466B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8498098B2 (en) | 2010-12-22 | 2013-07-30 | Koninklijke Philips N.V. | System for removably retaining a voltage converting device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000299472A (ja) | 2000-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5753546A (en) | Method for fabricating metal oxide field effect transistors | |
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| JPH06132303A (ja) | 薄膜トランジスタおよびその作製方法 | |
| JP3161466B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3171673B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH10270380A (ja) | 半導体装置 | |
| JP3293837B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3285806B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| US5492868A (en) | Capped reflow process to avoid contact autodoping and supress tungsten silicide peeling | |
| JP3196241B2 (ja) | 半導体装置の製造方法 | |
| JPH05166946A (ja) | 半導体装置の製造方法 | |
| JP3087363B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6161463A (ja) | 半導体集積回路素子およびその製造方法 | |
| JPH1146000A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3099450B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05136414A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2004071590A (ja) | 薄膜トランジスタを備えた装置およびその製造方法 | |
| JPH0878356A (ja) | 半導体装置の製造方法 | |
| JPH0936370A (ja) | コプラナ型薄膜トランジスタの製造方法 | |
| JPH06104281A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH0786583A (ja) | 半導体装置とその製造方法 | |
| JPH04340230A (ja) | 逆スタガ型薄膜トランジスタ及びその製造方法 | |
| JPH07106443A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JPH08248441A (ja) | 液晶表示装置 | |
| JPH07326749A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010123 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080223 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |