JP3293837B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP3293837B2 JP3293837B2 JP2602291A JP2602291A JP3293837B2 JP 3293837 B2 JP3293837 B2 JP 3293837B2 JP 2602291 A JP2602291 A JP 2602291A JP 2602291 A JP2602291 A JP 2602291A JP 3293837 B2 JP3293837 B2 JP 3293837B2
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- insulating film
- layer
- gate electrode
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置などを駆
動する薄膜トランジスタとその製造方法に関する。
動する薄膜トランジスタとその製造方法に関する。
【０００２】
【従来の技術】従来の薄膜トランジスタとその製造方法
は、ソース、ドレイン領域及びチャネル層となるべき第
一多結晶珪素層を形成し、該膜の表面に熱酸化法などに
よってゲート絶縁膜となる第一二酸化珪素を形成する。
次にゲート線と容量線及びトランジスタのゲート電極と
なるべき第二多結晶珪素層を形成したのちに、ソース及
びドレイン領域を形成するために前記ゲート電極をマス
クにして不純物イオンを、前記第一多結晶珪素層のソー
ス及びドレインとなるべき領域に打ち込む。次に、層間
絶縁膜となる第二二酸化珪素層を化学気相成長法やスパ
ッタ法などで形成し、前記第二二酸化珪素層の膜質向上
と、前記ソース及びドレイン領域に導入された不純物イ
オンを活性化をするために、約１０００℃の温度でアニ
ールする。次に、ソース及びドレイン領域から引出し配
線を形成するために、前記のアニールされた第二二酸化
珪素層と熱酸化法によって形成されたゲート絶縁膜とな
る第一二酸化珪素層の二層を一度にコンタクトホールを
開口することと、ゲート電極から引出し配線を形成する
ために、前記のアニールした第二二酸化珪素層にコンタ
クトホールを開口することを同時に行なっていた。
は、ソース、ドレイン領域及びチャネル層となるべき第
一多結晶珪素層を形成し、該膜の表面に熱酸化法などに
よってゲート絶縁膜となる第一二酸化珪素を形成する。
次にゲート線と容量線及びトランジスタのゲート電極と
なるべき第二多結晶珪素層を形成したのちに、ソース及
びドレイン領域を形成するために前記ゲート電極をマス
クにして不純物イオンを、前記第一多結晶珪素層のソー
ス及びドレインとなるべき領域に打ち込む。次に、層間
絶縁膜となる第二二酸化珪素層を化学気相成長法やスパ
ッタ法などで形成し、前記第二二酸化珪素層の膜質向上
と、前記ソース及びドレイン領域に導入された不純物イ
オンを活性化をするために、約１０００℃の温度でアニ
ールする。次に、ソース及びドレイン領域から引出し配
線を形成するために、前記のアニールされた第二二酸化
珪素層と熱酸化法によって形成されたゲート絶縁膜とな
る第一二酸化珪素層の二層を一度にコンタクトホールを
開口することと、ゲート電極から引出し配線を形成する
ために、前記のアニールした第二二酸化珪素層にコンタ
クトホールを開口することを同時に行なっていた。
【０００３】
【発明が解決しようとする課題】しかし、上記の従来技
術では、ゲート線及び容量線が第二多結晶珪素層だけで
形成されているために、前記ゲート線及び容量線の配線
抵抗が比較的高く、薄膜トランジスタを用いたアクティ
ブマトリックス素子の表示特性が向上しなかった。
術では、ゲート線及び容量線が第二多結晶珪素層だけで
形成されているために、前記ゲート線及び容量線の配線
抵抗が比較的高く、薄膜トランジスタを用いたアクティ
ブマトリックス素子の表示特性が向上しなかった。
【０００４】通常、前記第二多結晶珪素層の抵抗をでき
るだけ低くするために、熱拡散によって燐を導入する
が、前記第二多結晶珪素層の膜厚が５０００Åのとき、
該膜抵抗は１５Ω／□まで低くするのが限界である。今
後の液晶表示パネルの大型化及び高精細化の進行を実現
するためには、前記ゲート線及び容量線の配線抵抗の低
下が必要である。そのために、前記第二多結晶珪素層か
らなるゲート線及び容量線の上に金属を形成して前記ゲ
ート線及び容量線の配線抵抗を低下させる方法がある。
前記方法において、前記金属層の上に層間絶縁膜となる
第二二酸化珪素層を形成し、前記第二二酸化珪素層の膜
質を向上させるために、従来技術のように約１０００℃
のアニールを行なうと、前記ゲート線及び容量線となり
うる第二多結晶珪素層と金属層が反応して金属シリサイ
ドが生じるために配線抵抗が、前記多結晶珪素層と前記
金属層が反応する前より高くなること、及び、前記金属
層が溶融することがあるという問題点がある。
るだけ低くするために、熱拡散によって燐を導入する
が、前記第二多結晶珪素層の膜厚が５０００Åのとき、
該膜抵抗は１５Ω／□まで低くするのが限界である。今
後の液晶表示パネルの大型化及び高精細化の進行を実現
するためには、前記ゲート線及び容量線の配線抵抗の低
下が必要である。そのために、前記第二多結晶珪素層か
らなるゲート線及び容量線の上に金属を形成して前記ゲ
ート線及び容量線の配線抵抗を低下させる方法がある。
前記方法において、前記金属層の上に層間絶縁膜となる
第二二酸化珪素層を形成し、前記第二二酸化珪素層の膜
質を向上させるために、従来技術のように約１０００℃
のアニールを行なうと、前記ゲート線及び容量線となり
うる第二多結晶珪素層と金属層が反応して金属シリサイ
ドが生じるために配線抵抗が、前記多結晶珪素層と前記
金属層が反応する前より高くなること、及び、前記金属
層が溶融することがあるという問題点がある。
【０００５】そこで、前記問題点を解決するために、ソ
ース及びドレイン領域の活性化は前記金属層を形成する
前におこない、前記第二二酸化珪素層の膜質向上は、前
記第二多結晶珪素層と金属層からなるゲート線及び容量
線において金属シリサイドが形成されないか、前記金属
層が溶融しないような４００℃〜７００℃の従来より低
い温度でアニールする方法が考えられる。しかし、前記
方法においては、膜厚約１０００Åの熱酸化法で形成さ
れた第一二酸化珪素層と膜厚約７０００Åの前記第二二
酸化珪素層を同時に開口するソース及びドレイン領域か
らの配線を取り出すためのコンタクトホールより、前記
第一二酸化珪素層よりエッチング速度が３〜５倍速い前
記第二二酸化珪素層だけに開口するゲート電極からの配
線を取り出すためのコンタクトホールは約１．５〜２倍
の大きさになり、基板内に均一な大きさのコンタクトホ
ールを開口することができないために微細化が難しかっ
た。また、ゲート電極を形成する第二多結晶珪素層と化
学気相成長法やスパッタ法で形成された第二二酸化珪素
層の密着は、ソース及びドレイン領域を形成する第一多
結晶珪素層と熱酸化法などによって形成された第一二酸
化珪素層の密着より悪いために、従来技術のようにコン
タクトホールを開口すると、ゲート電極に開口するコン
タクトホールの形状は、引出し配線の断線の原因となる
逆テーパになるという問題点があった。
ース及びドレイン領域の活性化は前記金属層を形成する
前におこない、前記第二二酸化珪素層の膜質向上は、前
記第二多結晶珪素層と金属層からなるゲート線及び容量
線において金属シリサイドが形成されないか、前記金属
層が溶融しないような４００℃〜７００℃の従来より低
い温度でアニールする方法が考えられる。しかし、前記
方法においては、膜厚約１０００Åの熱酸化法で形成さ
れた第一二酸化珪素層と膜厚約７０００Åの前記第二二
酸化珪素層を同時に開口するソース及びドレイン領域か
らの配線を取り出すためのコンタクトホールより、前記
第一二酸化珪素層よりエッチング速度が３〜５倍速い前
記第二二酸化珪素層だけに開口するゲート電極からの配
線を取り出すためのコンタクトホールは約１．５〜２倍
の大きさになり、基板内に均一な大きさのコンタクトホ
ールを開口することができないために微細化が難しかっ
た。また、ゲート電極を形成する第二多結晶珪素層と化
学気相成長法やスパッタ法で形成された第二二酸化珪素
層の密着は、ソース及びドレイン領域を形成する第一多
結晶珪素層と熱酸化法などによって形成された第一二酸
化珪素層の密着より悪いために、従来技術のようにコン
タクトホールを開口すると、ゲート電極に開口するコン
タクトホールの形状は、引出し配線の断線の原因となる
逆テーパになるという問題点があった。
【０００６】以上の問題点をなくすために、本発明で
は、前記ゲート線及び容量線の配線抵抗を低下させ、か
つ、前記ソース及びドレイン領域に開口するコンタクト
ホールと前記ゲート電極に開口するコンタクトホールの
形状と大きさを基板内で均一に形成することを目的とす
る。
は、前記ゲート線及び容量線の配線抵抗を低下させ、か
つ、前記ソース及びドレイン領域に開口するコンタクト
ホールと前記ゲート電極に開口するコンタクトホールの
形状と大きさを基板内で均一に形成することを目的とす
る。
【０００７】
【課題を解決するための手段】本発明は、基板上にソー
ス・ドレイン・チャネルとなる珪素層を形成し、前記珪
素層上にゲート絶縁膜となる第１絶縁膜を形成し、前記
第１絶縁膜上にゲート電極を形成し、前記珪素層に選択
的に不純物を導入してソース・ドレインを形成し、前記
珪素層上の前記第１絶縁膜に第１コンタクトホールを形
成し、前記第１絶縁膜及び前記第１コンタクトホール及
び前記ゲート電極上に前記第１絶縁膜よりもエッチング
速度が速い第２絶縁膜を形成し、前記珪素層及び前記ゲ
ート電極から引き出し配線を形成するために、前記第１
コンタクトホール上の前記第２絶縁膜に第２コンタクト
ホールを形成するとともに前記ゲート電極上の前記第２
絶縁膜に第３コンタクトホールを形成する工程を有し、
前記第２コンタクトホールは前記第１コンタクトホール
の内側に形成するように前記第１コンタクトホールの大
きさは前記第２コンタクトホールよりも１〜２μｍ大き
いことを特徴とする。
ス・ドレイン・チャネルとなる珪素層を形成し、前記珪
素層上にゲート絶縁膜となる第１絶縁膜を形成し、前記
第１絶縁膜上にゲート電極を形成し、前記珪素層に選択
的に不純物を導入してソース・ドレインを形成し、前記
珪素層上の前記第１絶縁膜に第１コンタクトホールを形
成し、前記第１絶縁膜及び前記第１コンタクトホール及
び前記ゲート電極上に前記第１絶縁膜よりもエッチング
速度が速い第２絶縁膜を形成し、前記珪素層及び前記ゲ
ート電極から引き出し配線を形成するために、前記第１
コンタクトホール上の前記第２絶縁膜に第２コンタクト
ホールを形成するとともに前記ゲート電極上の前記第２
絶縁膜に第３コンタクトホールを形成する工程を有し、
前記第２コンタクトホールは前記第１コンタクトホール
の内側に形成するように前記第１コンタクトホールの大
きさは前記第２コンタクトホールよりも１〜２μｍ大き
いことを特徴とする。
【０００８】
【実施例】以下、本発明について、実施例に基づき詳細
に説明する。
に説明する。
【０００９】図１は本発明の実施例を工程順に示す断面
図である。図１（ａ）において、１０１はソースまたは
ドレイン領域であり、１０２はチャネル部分であり、１
０３はゲート絶縁膜となる熱酸化法などによって形成さ
れた第一二酸化珪素層である。１０４は第二多結晶珪素
層からなるゲート電極であり、１０５ａは第二多結晶珪
素層からなるゲート線であり、１０６ａは第二多結晶珪
素層からなる容量線であり、ゲート電極１０４、ゲート
線１０５ａ、容量線１０６ａは同じ工程で形成される。
１０１のソース及びドレイン領域には不純物がドープさ
れており、活性化のアニールも図１（ａ）の状態の時に
行なう。次に、図１（ｂ）のように、ソース及びドレイ
ン領域から引出し配線を取り出すための第一コンタクト
ホール１０７を、フッ酸系のエッチング液を使用した湿
式エッチングまたは、反応性イオンエッチング装置を用
いた乾式エッチングで第一二酸化珪素層に開口する。次
に、図１（ｃ）のように、多結晶珪素と２００℃以下の
温度では反応しないような金属を、ゲート線１０５ａ及
び容量線１０６ａの上のみに残るように形成し、前記ゲ
ート線及び容量線の配線抵抗を低下させる。金属層をエ
ッチングするときのレジストのベーク温度の最大値が２
００℃に達するために、多結晶珪素と２００℃以下の温
度で反応する金属を用いると、ソース及びドレイン部分
に接しているところでシリサイドが形成されて、トラン
ジスタの特性が大幅に変化する可能性があるため該金属
は使用できない。１０５ｂ、１０６ｂは各々前記金属に
より形成されたゲート線、容量線であり、１０５ａ、ｂ
の二層でゲート線１０５となり、１０６ａ、ｂの二層で
容量線１０６となる。ここで、ゲート線の一部が薄膜ト
ランジスタのチャネル層１０２の上を通っておりゲート
電極として機能している場合は、チャネル層１０２の多
結晶珪素層のダングリングボンドを解消して薄膜トラン
ジスタのオン電流特性を向上させることができる水素化
が不可能となるので、ゲート線１０５ｂとなる金属層は
形成しなくてもよい。なぜなら、金属層は多結晶珪素層
よりも水素イオンをかなり通しにくいため、チャネル層
に水素イオンを導入できないからである。また、ゲート
線１０５及び容量線１０６の上を配線が横切る場合は、
前記配線の断線を防止するために１０５ａ及び１０６ａ
の多結晶珪素層の配線幅よりも、１０５ｂ及び１０６ｂ
の金属層の配線幅を１〜２μｍ狭くするほうがよい。次
に、図１（ｄ）のように化学気相成長法またはスパッタ
法で第二二酸化珪素層１０８を約７０００Åほど堆積し
て、前記第二二酸化珪素層の膜質を向上させるために、
１０５のゲート線および１０６の容量線の多結晶珪素と
金属がシリサイド化しない温度、または前記金属が溶融
しない温度の４００〜７００℃でアニールを行う。前記
アニール温度はゲート線１０５ｂ及び容量線１０６ｂに
使用する金属の種類によって異なり、シリサイド化をお
こさない限り、または、金属が溶融しない限りできるだ
け高い温度のほうが、前記第二二酸化珪素層の膜質が向
上するので望ましい。次に、図１（ｅ）のようにソース
及びドレイン領域１０１及びゲート電極１０４からの引
出し配線を得るために第二二酸化珪素層１０８に、フッ
酸系のエッチング液を用いた湿式エッチング又は、反応
性イオンエッチング装置を用いた乾式エッチングによっ
て第二コンタクトホール１０９を開口する。ソース及び
ドレイン領域に開口する第二コンタクトホール１０９
は、高精細なパネルを実現するためにはトランジスタ素
子を小さくする必要があるので、第一コンタクトホール
１０７を開口した後に第二二酸化珪素層１０８が堆積さ
れ、再度第一コンタクトホールと同じ位置に同じ径の大
きさで開口されるのが理想である。しかし、基板のそり
やコンタクトホールパターンの露光ずれの影響などで、
実際に形成された第一コンタクトホール１０７と第二コ
ンタクトホール１０９の位置は異なる場合がある。前記
の２つのコンタクトホールの位置がずれた状態で、第二
コンタクトホールのエッチングがソース及びドレイン領
域を形成している第一多結晶珪素層１０１に到達する前
に第一二酸化珪素層１０３に到達すると、第二二酸化珪
素層１０８のエッチング速度は第一二酸化珪素層１０３
の３〜５倍の速さなので、第一二酸化珪素層１０３のエ
ッチングが進まない。よって、基板内でのソース及びド
レイン領域１０１と引出し配線のコンタクト部の面積が
異なるために、薄膜トランジスタの特性のばらつきが生
じることがある。図２は前記２つのコンタクトホールの
平面図であるが、第一コンタクトホール２０１の大きさ
を第二コンタクトホール２０２の大きさより１〜２μｍ
大きくすれば、前記の位置ずれが生じても第二コンタク
トホールをエッチングする際に、第一二酸化珪素層１０
３をエッチングすることはない。したがって、２つのコ
ンタクトホールの大きさは一定となるので薄膜トランジ
スタの特性のばらつきの原因とはなり得ない。
図である。図１（ａ）において、１０１はソースまたは
ドレイン領域であり、１０２はチャネル部分であり、１
０３はゲート絶縁膜となる熱酸化法などによって形成さ
れた第一二酸化珪素層である。１０４は第二多結晶珪素
層からなるゲート電極であり、１０５ａは第二多結晶珪
素層からなるゲート線であり、１０６ａは第二多結晶珪
素層からなる容量線であり、ゲート電極１０４、ゲート
線１０５ａ、容量線１０６ａは同じ工程で形成される。
１０１のソース及びドレイン領域には不純物がドープさ
れており、活性化のアニールも図１（ａ）の状態の時に
行なう。次に、図１（ｂ）のように、ソース及びドレイ
ン領域から引出し配線を取り出すための第一コンタクト
ホール１０７を、フッ酸系のエッチング液を使用した湿
式エッチングまたは、反応性イオンエッチング装置を用
いた乾式エッチングで第一二酸化珪素層に開口する。次
に、図１（ｃ）のように、多結晶珪素と２００℃以下の
温度では反応しないような金属を、ゲート線１０５ａ及
び容量線１０６ａの上のみに残るように形成し、前記ゲ
ート線及び容量線の配線抵抗を低下させる。金属層をエ
ッチングするときのレジストのベーク温度の最大値が２
００℃に達するために、多結晶珪素と２００℃以下の温
度で反応する金属を用いると、ソース及びドレイン部分
に接しているところでシリサイドが形成されて、トラン
ジスタの特性が大幅に変化する可能性があるため該金属
は使用できない。１０５ｂ、１０６ｂは各々前記金属に
より形成されたゲート線、容量線であり、１０５ａ、ｂ
の二層でゲート線１０５となり、１０６ａ、ｂの二層で
容量線１０６となる。ここで、ゲート線の一部が薄膜ト
ランジスタのチャネル層１０２の上を通っておりゲート
電極として機能している場合は、チャネル層１０２の多
結晶珪素層のダングリングボンドを解消して薄膜トラン
ジスタのオン電流特性を向上させることができる水素化
が不可能となるので、ゲート線１０５ｂとなる金属層は
形成しなくてもよい。なぜなら、金属層は多結晶珪素層
よりも水素イオンをかなり通しにくいため、チャネル層
に水素イオンを導入できないからである。また、ゲート
線１０５及び容量線１０６の上を配線が横切る場合は、
前記配線の断線を防止するために１０５ａ及び１０６ａ
の多結晶珪素層の配線幅よりも、１０５ｂ及び１０６ｂ
の金属層の配線幅を１〜２μｍ狭くするほうがよい。次
に、図１（ｄ）のように化学気相成長法またはスパッタ
法で第二二酸化珪素層１０８を約７０００Åほど堆積し
て、前記第二二酸化珪素層の膜質を向上させるために、
１０５のゲート線および１０６の容量線の多結晶珪素と
金属がシリサイド化しない温度、または前記金属が溶融
しない温度の４００〜７００℃でアニールを行う。前記
アニール温度はゲート線１０５ｂ及び容量線１０６ｂに
使用する金属の種類によって異なり、シリサイド化をお
こさない限り、または、金属が溶融しない限りできるだ
け高い温度のほうが、前記第二二酸化珪素層の膜質が向
上するので望ましい。次に、図１（ｅ）のようにソース
及びドレイン領域１０１及びゲート電極１０４からの引
出し配線を得るために第二二酸化珪素層１０８に、フッ
酸系のエッチング液を用いた湿式エッチング又は、反応
性イオンエッチング装置を用いた乾式エッチングによっ
て第二コンタクトホール１０９を開口する。ソース及び
ドレイン領域に開口する第二コンタクトホール１０９
は、高精細なパネルを実現するためにはトランジスタ素
子を小さくする必要があるので、第一コンタクトホール
１０７を開口した後に第二二酸化珪素層１０８が堆積さ
れ、再度第一コンタクトホールと同じ位置に同じ径の大
きさで開口されるのが理想である。しかし、基板のそり
やコンタクトホールパターンの露光ずれの影響などで、
実際に形成された第一コンタクトホール１０７と第二コ
ンタクトホール１０９の位置は異なる場合がある。前記
の２つのコンタクトホールの位置がずれた状態で、第二
コンタクトホールのエッチングがソース及びドレイン領
域を形成している第一多結晶珪素層１０１に到達する前
に第一二酸化珪素層１０３に到達すると、第二二酸化珪
素層１０８のエッチング速度は第一二酸化珪素層１０３
の３〜５倍の速さなので、第一二酸化珪素層１０３のエ
ッチングが進まない。よって、基板内でのソース及びド
レイン領域１０１と引出し配線のコンタクト部の面積が
異なるために、薄膜トランジスタの特性のばらつきが生
じることがある。図２は前記２つのコンタクトホールの
平面図であるが、第一コンタクトホール２０１の大きさ
を第二コンタクトホール２０２の大きさより１〜２μｍ
大きくすれば、前記の位置ずれが生じても第二コンタク
トホールをエッチングする際に、第一二酸化珪素層１０
３をエッチングすることはない。したがって、２つのコ
ンタクトホールの大きさは一定となるので薄膜トランジ
スタの特性のばらつきの原因とはなり得ない。
【００１０】上述の工程を経て、出来上がった本発明の
薄膜トランジスタは、エッチング速度の異なる第一二酸
化珪素層１０３と第二二酸化珪素層１０８を二回に分け
てエッチングするために、各々の層にあわせたエッチン
グ条件を使えるので、コンタクトホールの形状は、引出
し配線の断線の原因となる逆テーパになることはない
し、ソース及びドレイン領域に開口するコンタクトホー
ルとゲート電極に開口するコンタクトホールの大きさを
ほぼ等しくできるため微細化が可能になる。
薄膜トランジスタは、エッチング速度の異なる第一二酸
化珪素層１０３と第二二酸化珪素層１０８を二回に分け
てエッチングするために、各々の層にあわせたエッチン
グ条件を使えるので、コンタクトホールの形状は、引出
し配線の断線の原因となる逆テーパになることはない
し、ソース及びドレイン領域に開口するコンタクトホー
ルとゲート電極に開口するコンタクトホールの大きさを
ほぼ等しくできるため微細化が可能になる。
【００１１】
【発明の効果】本発明は、上記の構成要件を具備するこ
とにより、第１絶縁膜に第１コンタクトホールを形成し
た後に、第１コンタクトホール上の第２絶縁膜に第２コ
ンタクトホールを形成するとともにゲート電極上の第２
絶縁膜に第３コンタクトホールを形成するため、珪素層
に接続される配線用のコンタクトホールと、ゲート電極
に接続される配線のコンタクトホールとを同時に形成す
ることができ、しかもそれぞれのコンタクトホールは第
２絶縁膜だけを開口するため、異常エッチング、あるい
はエッチング残りを防ぐことができる。従って、珪素層
とゲート電極とのそれぞれに接続される配線を良好にコ
ンタクトすることができる。さらに、第２コンタクトホ
ールは第１コンタクトホールの内側に形成するように第
１コンタクトホールの大きさは第2コンタクトホールよ
りも１〜２μｍ大きいため、珪素層の接続用のコンタク
トホールのサイズはアライメントずれがあったとしても
第２コンタクトホールにより決定でき、良好なコンタク
トを形成することができる。
とにより、第１絶縁膜に第１コンタクトホールを形成し
た後に、第１コンタクトホール上の第２絶縁膜に第２コ
ンタクトホールを形成するとともにゲート電極上の第２
絶縁膜に第３コンタクトホールを形成するため、珪素層
に接続される配線用のコンタクトホールと、ゲート電極
に接続される配線のコンタクトホールとを同時に形成す
ることができ、しかもそれぞれのコンタクトホールは第
２絶縁膜だけを開口するため、異常エッチング、あるい
はエッチング残りを防ぐことができる。従って、珪素層
とゲート電極とのそれぞれに接続される配線を良好にコ
ンタクトすることができる。さらに、第２コンタクトホ
ールは第１コンタクトホールの内側に形成するように第
１コンタクトホールの大きさは第2コンタクトホールよ
りも１〜２μｍ大きいため、珪素層の接続用のコンタク
トホールのサイズはアライメントずれがあったとしても
第２コンタクトホールにより決定でき、良好なコンタク
トを形成することができる。
【図１】本発明の薄膜トランジスタの工程毎の断面図。
【図２】本発明の薄膜トランジスタのコンタクトホール
の平面図。
の平面図。
１０１ ソースまたはドレイン領域 １０２ チャネル １０３ 第一二酸化珪素層 １０４ ゲート電極 １０５ ゲート線 １０５ａ 多結晶珪素層からなるゲート線 １０５ｂ 金属層からなるゲート線 １０６ 容量線 １０６ａ 多結晶珪素層からなる容量線 １０６ｂ 金属層からなる容量線 １０７ 第一コンタクトホール １０８ 第二二酸化珪素層 １０９ 第二コンタクトホール ２０１ 第一コンタクトホール ２０２ 第二コンタクトホール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/44 Ｄ 29/41 29/78 ６１６Ｊ 29/786 ６２７Ｚ (56)参考文献 特開 昭62−219961（ＪＰ，Ａ) 特開 昭57−18321（ＪＰ，Ａ) 特開 昭55−85041（ＪＰ，Ａ) 特開 昭52−52577（ＪＰ，Ａ) 特開 昭55−134937（ＪＰ，Ａ)
Claims (1)
- 【請求項１】 基板上にソース・ドレイン・チャネル
となる珪素層を形成し、前記珪素層上にゲート絶縁膜と
なる第１絶縁膜を形成し、前記第１絶縁膜上にゲート電
極を形成し、前記珪素層に選択的に不純物を導入してソ
ース・ドレインを形成し、前記珪素層上の前記第１絶縁
膜に第１コンタクトホールを形成し、前記第１絶縁膜及
び前記第１コンタクトホール及び前記ゲート電極上に前
記第１絶縁膜よりもエッチング速度が速い第２絶縁膜を
形成し、前記珪素層及び前記ゲート電極から引き出し配
線を形成するために、前記第１コンタクトホール上の前
記第２絶縁膜に第２コンタクトホールを形成するととも
に前記ゲート電極上の前記第２絶縁膜に第３コンタクト
ホールを形成する工程を有し、前記第２コンタクトホー
ルは前記第１コンタクトホールの内側に形成するように
前記第１コンタクトホールの大きさは前記第２コンタク
トホールよりも１〜２μｍ大きいことを特徴とする薄膜
トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2602291A JP3293837B2 (ja) | 1991-02-20 | 1991-02-20 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2602291A JP3293837B2 (ja) | 1991-02-20 | 1991-02-20 | 薄膜トランジスタの製造方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35862497A Division JP3285806B2 (ja) | 1997-12-25 | 1997-12-25 | 薄膜トランジスタ及びその製造方法 |
| JP2000087268A Division JP3161466B2 (ja) | 1991-02-20 | 2000-03-27 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04264772A JPH04264772A (ja) | 1992-09-21 |
| JP3293837B2 true JP3293837B2 (ja) | 2002-06-17 |
Family
ID=12182081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2602291A Expired - Fee Related JP3293837B2 (ja) | 1991-02-20 | 1991-02-20 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3293837B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6469317B1 (en) | 1998-12-18 | 2002-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
-
1991
- 1991-02-20 JP JP2602291A patent/JP3293837B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04264772A (ja) | 1992-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5753546A (en) | Method for fabricating metal oxide field effect transistors | |
| JP3239202B2 (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JPH063812B2 (ja) | 半導体装置の製造方法 | |
| JP3293837B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH04211120A (ja) | コンタクトの形成方法およびそれを用いた半導体装置の製造方法 | |
| JPH10270380A (ja) | 半導体装置 | |
| JP3161466B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3285806B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| US5492868A (en) | Capped reflow process to avoid contact autodoping and supress tungsten silicide peeling | |
| JP3196241B2 (ja) | 半導体装置の製造方法 | |
| JPH06177239A (ja) | トレンチ素子分離構造の製造方法 | |
| KR0137435B1 (ko) | 반도체 장치의 티타늄 실리사이드층 형성방법 | |
| KR100543006B1 (ko) | 금속 유도화 측면 결정화 방법을 이용한 박막 트랜지스터및 그의 제조 방법 | |
| JP3087363B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3555319B2 (ja) | 半導体装置の製造方法 | |
| KR19980058438A (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| KR970005704B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2822795B2 (ja) | 半導体装置の製造方法 | |
| JP3099450B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06104281A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH0371637A (ja) | 半導体装置の製造方法 | |
| JPH04208570A (ja) | 半導体装置の製造方法 | |
| KR100209210B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR950013791B1 (ko) | 매립 형태의 콘택 위에 게이트전극 형성방법 | |
| JPH07106443A (ja) | 不揮発性半導体記憶装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080405 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100405 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |