JP2010245369A - Ｌｄｍｏｓトランジスタ及びその製造方法 - Google Patents

Ｌｄｍｏｓトランジスタ及びその製造方法 Download PDF

Info

Publication number
JP2010245369A
JP2010245369A JP2009093745A JP2009093745A JP2010245369A JP 2010245369 A JP2010245369 A JP 2010245369A JP 2009093745 A JP2009093745 A JP 2009093745A JP 2009093745 A JP2009093745 A JP 2009093745A JP 2010245369 A JP2010245369 A JP 2010245369A
Authority
JP
Japan
Prior art keywords
layer
drift
ldmos transistor
region
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009093745A
Other languages
English (en)
Inventor
Hidemiki Tomita
英幹 富田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2009093745A priority Critical patent/JP2010245369A/ja
Publication of JP2010245369A publication Critical patent/JP2010245369A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】
オン耐圧を向上させたＬＤＭＯＳトランジスタ及びその製造方法を提供することを課題とする。
【解決手段】
第１導電型の半導体層の表層部に形成される第２導電型のボディ層と、前記ボディ層の表層部に形成される第１導電型のソース領域と、前記半導体層の表層部に形成され、前記ボディ層に接続される第１導電型のドリフト層と、前記ドリフト層の表層部に形成される第１導電型のドレイン領域と、前記ボディ層と前記ドリフト層の表層部に形成され、前記ソース領域に接続されるゲート酸化層と、前記ドリフト層の表層部に形成され、前記ゲート酸化層及び前記ドレイン領域に接続されるＬＯＣＯＳ酸化層と、前記ボディ層に一端が接続され、他端が前記ドレイン領域の方向に延伸して、前記半導体層と前記ドリフト層の間に形成されるボトム領域とを含む。
【選択図】図７

Description

本発明は、ＬＤＭＯＳ(Lateral Diffused Metal Oxide Silicon：横型ＭＯＳ)トランジスタ及びその製造方法に関する。
従来より、半導体基板、埋込み絶縁膜、及び半導体層を積層したＳＯＩ（Silicon On Insulator）基板の半導体層の表面に形成する横型の半導体装置としてＬＤＭＯＳトランジスタが知られている。ＳＯＩ基板を利用したＬＤＭＯＳトランジスタは、サージ電圧に起因する誤作動が発生しにくいため、有望な半導体装置として期待されている。
図１は、従来のｐ型のＬＤＭＯＳトランジスタの断面構造を示す図である。
従来のｐ型のＬＤＭＯＳトランジスタは、シリコン基板１００、ボックス層１０１、ｎ＋埋め込み層１０２、ｎ−型活性層１０３、ｎボディ層１１０、ＬＶＮＷ（Low Voltage N Well）１１１、ｐ＋ソース領域１１２、ｎ＋ボディ拡散層１１３、ｐ−ドリフト層１２０、ＬＶＰＷ（Low Voltage P Well）１２１、ｐ＋ドレイン領域１２２、ゲート酸化膜１３０、ＬＯＣＯＳ（Local Oxidation of Silicon）酸化膜１３１、サイドウォール１３２、及びゲートポリサイド電極１３３を備える。
ｐ＋ソース領域１１２及びｎ＋ボディ拡散層１１３には、ＬＤＭＯＳトランジスタのソース端子（Ｓ）が接続され、ｐ＋ドレイン領域１２２には、ドレイン端子（Ｄ）が接続され、ゲートポリサイド電極１３３には、ゲート端子（Ｇ）が接続される。
シリコン基板１００、ボックス層１０１、ｎ＋埋め込み層１０２、及びｎ−型活性層１０３は、ＳＯＩ(Silicon On Insulator)基板で構成される。すなわち、シリコン基板１００はシリコンウェハの一部として実現される基板であり、ボックス層１０１は、シリコンウェハの厚さ方向における一部が酸化されてＳＯＩ基板に埋め込まれたシリコン酸化層である。ｎ＋埋め込み層１０２は、ボックス層１０１の上層部に形成されたｎ＋型の埋め込み層であり、ｎ−型活性層１０３は、ＳＯＩ基板のシリコン酸化層の上にある半導体層に形成されたｎ＋型の埋め込み層の上層部に形成されたｎ―型の活性層である。
ｎボディ層１１０は、ｎ−型活性層１０３の一部に形成されており、横方向において、後述するｐ−ドリフト層１２０と接続されている。
ｎボディ層１１０の一部には、ＬＶＮＷ１１１が形成されるとともに、表層部にはｐ＋ソース領域１１２及びｎ＋ボディ拡散層１１３が形成されている。ｐ＋ソース領域１１２及びｎ＋ボディ拡散層１１３の下側は、ＬＶＮＷ１１１の上側と接しており、ＬＶＮＷ１１１、ｐ＋ソース領域１１２、及びｎ＋ボディ拡散層１１３は、ｎボディ層１１０に囲まれて、ｎ−型活性層１０３から隔てられている。
ｐ−ドリフト層１２０の一部には、ＬＶＰＷ１２１が形成され、ＬＶＰＷ１２１の一部には、ｐ＋ドレイン領域１２２が形成されている。ｐ＋ドレイン領域１２２は、ｐ−ドリフト層１２０の表層部に位置しており、ＬＶＰＷ１２１に囲まれている。また、ＬＶＰＷ１２１は、ｐ−ドリフト層１２０に囲まれている。このため、ＬＶＰＷ１２１及びｐ＋ドレイン領域１２２は、ｎ−型活性層１０３から隔てられている。
ｎボディ層１１０とｐ−ドリフト層１２０の上面の一部には、ゲート酸化膜１３０が形成される。このゲート酸化膜１３０の一端（図１中左端）は、ｐ＋ソース領域１１２に接続され、他端（図１中右端）は、ｐ−ドリフト層１２０でＬＯＣＯＳ酸化膜１３１に接続される。
ＬＯＣＯＳ酸化膜１３１は、ｐ−ドリフト層１２０の上面に形成され、一端（図１中左端）は、ゲート酸化膜１３０に接続され、他端（図１中右端）は、ＬＶＰＷ１２１及びｐ＋ドレイン領域１２２に接続される。
ゲート酸化膜１３０及びＬＯＣＯＳ酸化膜１３１の上面の一部には、ゲートポリサイド電極１３３が形成され、ゲートポリサイド電極１３３の側面には、サイドウォール１３２が形成される。
このような従来のＬＤＭＯＳにおいて、ソース・ドレイン電圧を印加した状態でゲートをオンにすると、ｎボディ層１１０の表層部にチャネルが形成され、正電荷（正孔）がｐ＋ソース領域１１２から、ｎボディ層１１０ｐ−ドリフト層１２０、及びＬＶＰＷ１２１を経て、ｐ＋ドレイン領域１２２に到達する。これにより、オン電流が矢印で示すように流れる。
ところで、このようなＬＤＭＯＳトランジスタには、オフ耐圧、オン抵抗、オン耐圧の３つ特性が良好であることが求められる。
しかしながら、従来のＬＤＭＯＳトランジスタの特性を変更する手段は、ｐ−ドリフト層１２０の不純物濃度の変更、又は、ＬＯＣＯＳ酸化膜１３１のｐ＋ドレイン領域１２２側への延伸の他には存在しなかった。
ここで、まず、ｐ−ドリフト層１２０の不純物濃度の変更について説明する。
図２は、従来のＬＤＭＯＳトランジスタにおけるｐ−ドリフト層１２０の不純物濃度に対するオン抵抗値の特性を示す図である。
オン抵抗値は、ｐ−ドリフト層１２０の不純物濃度の上昇に略反比例して減少する特性を示す。このため、オン抵抗値の目標値が決まれば、ｐ−ドリフト層１２０の不純物濃度（Ｎｄ０）を決定することができる。
図３は、従来のＬＤＭＯＳトランジスタにおけるｐ−ドリフト層１２０の不純物濃度に対するオフ耐圧及びオン耐圧の特性を示す図である。
従来のＬＤＭＯＳトランジスタでは、オフ耐圧特性及びオン耐圧特性は、ともに極大値を有する２次曲線で表され、両者の極大値を与える不純物濃度（Ｎｄ１、Ｎｄ２）は異なり、オフ耐圧特性とオン耐圧特性のピークはシフトしている。
このように、オフ耐圧特性とオン耐圧特性のピークが異なる理由は次の通りである。
図４は、ｐ型のＬＤＭＯＳトランジスタのｐ−ドリフト層１２０内の空間電荷分布を示す図であり、（ａ）はオフ状態の空間分布、（ｂ）はオン状態の空間分布を示す。図４では、各層のハッチングを省略し、正電荷の空間分布を「＋」で示し、負電荷の空間分布を「−」で示す。
ｐ型のＬＤＭＯＳトランジスタがオフにされているときは、ｐ−ドリフト層１２０内は、負電荷が支配的であり、このときの空間電荷量がρであるとする。
一方、ｐ型のＬＤＭＯＳトランジスタがオンにされると、ホール電流が流れることにより、ｐ−ドリフト層１２０内に正電荷が流れ込み、負電荷が存在していた部分の一部が正電荷に置き換わる。この結果、ｐ−ドリフト層１２０内の空間電荷量は、オフ時のρからρ−Δρに減少する。
このため、オフ耐圧特性のピーク位置Ｎｄ１とオン耐圧特性のピーク位置Ｎｄ２は異なり、２つの特性はシフトする。
このようにオフ耐圧特性のピーク位置Ｎｄ１とオン耐圧特性のピーク位置Ｎｄ２が異なるため、ＬＤＭＯＳトランジスタの目標オフ耐圧及び目標オン耐圧を得るためのｐ−ドリフト層１２０内の不純物濃度は、ある範囲（Ｎｄ１〜Ｎｄ２）内で最適化が図られることになる。
そして、ある程度のオフ耐圧とオン耐圧を確保しつつ、オン抵抗値の低減を実現するためには、目標オン抵抗値を与える不純物濃度（Ｎｄ０）が、目標の耐圧を得る範囲（Ｎｄ１〜Ｎｄ２）内に存在することが必要となる。
また、上述したように、ＬＤＭＯＳトランジスタの特性の最適化は、ＬＯＣＯＳ酸化膜１３１の長さを調整することによっても実現される。
しかしながら、ＬＯＣＯＳ酸化膜１３１の長さを長くする変更は素子面積を大きくすることに繋がり、何よりオン抵抗を増大させてしまう。
このため、ｐ−ドリフト層１２０の不純物濃度分布に着目した最適化の手法が提案されている。
上述のように、オン耐圧特性のピークを与えるｐ−ドリフト層１２０の不純物濃度はオフ耐圧特性のピークを与える不純物濃度よりも高いが、これは、オン時には、見かけ上ｐ−ドリフト層１２０内の不純物濃度が低くなったことを示している。不純物濃度の低下は、パンチスルーによるオン耐圧の低下に繋がる。
ここで、このようにオン耐圧が低下することに対応すべく、見かけ上のｐ−ドリフト層１２０の不純物濃度の低下を見越して、ｐ−ドリフト層１２０の不純物濃度を濃くすると、オン耐圧は向上するが、図３に示すようにオフ耐圧特性の方が低濃度側にあるため、オフ耐圧の確保が厳しくなる。
この解決策として、ＬＤＭＯＳトランジスタの横方向において、ｐ−ドリフト層１２０のうちのドレイン側の不純物濃度を高くすることにより、第２のドリフト層としてｐドリフト層１２０Ａを追加形成する手法が知られている。
図５は、従来のｐ型ＬＤＭＯＳトランジスタの断面構造と空間電荷分布を示す図であり、（ａ）はｐドリフト層１２０Ａを含まないｐ型ＬＤＭＯＳトランジスタの断面構造、（ｂ）は（ａ）に示すｐ型ＬＤＭＯＳトランジスタのオン状態での空間分布、（ｃ）はｐドリフト層１２０Ａを含むｐ型ＬＤＭＯＳトランジスタの断面構造、（ｄ）は（ｃ）に示すｐ型ＬＤＭＯＳトランジスタのオン状態での空間分布を示す。
図５（ｃ）、（ｄ）では、各層のハッチングを省略し、正電荷の空間分布を「＋」で示し、負電荷の空間分布を「−」で示す。なお、図５（ａ）、（ｂ）に示すｐ型のＬＤＭＯＳトランジスタは、図１に示すＬＤＭＯＳトランジスタと同一である。
図５（ｃ）に示すＬＤＭＯＳトランジスタは、図５（ａ）に示すＬＤＭＯＳトランジスタのｐ−ドリフト層１２０のうちのドレイン側（図５中右側）に、ｐ−ドリフト層１２０よりも不純物濃度の高いｐドリフト層１２０Ａが形成されている。
図５（ｂ）の空間分布図に示すように、ｐドリフト層１２０Ａを含まないｐ型のＬＤＭＯＳトランジスタがオンにされると、ｎボディ層１１０の表層部（ゲート酸化膜１３０との境界の表層部）からｐ−ドリフト層１２０内のうちのＬＶＰＷ１２１に近い領域にまで正電荷が拡がり、ＬＶＰＷ１２１との間の距離ｘ１は、図５（ｂ）中に矢印で示すように比較的短い。
これに対して、図５（ｃ）に示すように、ｐドリフト層１２０Ａを含むｐ型のＬＤＭＯＳトランジスタがオンにされた場合は、正電荷はｐ−ドリフト層１２０の横方向における略中央部分に留まり、ＬＶＰＷ１２１との間の距離は、図５（ｄ）中に矢印ｘ２で示すように、図５（ｂ）の場合よりも長くなる。
ここで、オフ耐圧は、ｎボディ層１１０とｐ−ドリフト層１２０の接合耐圧で大部分が決まる。一方、オン耐圧は、ドリフト層内におけるキャリアの拡散の抑制度合によって決まる。
このため、従来は、図５（ｃ）に示すように、ｎボディ層１１０側のｐ−ドリフト層１２０と、ＬＶＰＷ１２１（ｐ＋ドレイン領域１２２）側のｐドリフト層１２０Ａにドリフト層を分けることにより、目標オフ耐圧を得るためのｐ−ドリフト層１２０の不純物濃度の最適化と、オン時における正電荷の拡がりを抑制してオン耐圧を得るためのｐドリフト層１２０Ａの不純物濃度の最適化との両立を図っていた（例えば、特許文献１参照）。
特開２０００−３１２００２号公報
ところで、ｎ＋埋め込み層１０２及びｎ−型活性層１０３を有するｎ型のＳＯＩ基板に形成したｐ型のＬＤＭＯＳトランジスタの特性改善は、第２ドリフト層（ｐドリフト層１２０Ａ）の追加で実現されていたが、同一プロセスでｎ型のＳＯＩ基板に形成したｎ型ＬＤＭＯＳトランジスタでは、ドレイン層内におけるキャリアの拡散の様子が異なるため、第２ドリフト層の追加では特性の改善が困難であった。
図６（ａ）はｎ型のＳＯＩ基板に形成したｐ型のＬＤＭＯＳトランジスタの構造、（ｂ）は（ａ）に示すｐ型のＬＤＭＯＳトランジスタのオン時におけるドリフト層内での空間電荷分布を示す図、（ｃ）はｎ型のＳＯＩ基板に形成したｎ型のＬＤＭＯＳトランジスタの構造、（ｄ）は（ｃ）に示すｎ型のＬＤＭＯＳトランジスタのオン時におけるドリフト層内での空間電荷分布を示す図である。
図６（ｃ）、（ｄ）では、各層のハッチングを省略し、正電荷の空間分布を「＋」で示し、負電荷の空間分布を「−」で示す。なお、図６（ａ）に示すｐ型のＬＤＭＯＳトランジスタは、図１に示すＬＤＭＯＳトランジスタと同一である。
図６（ｃ）に示すｎ型のＬＤＭＯＳトランジスタは、図６（ａ）に示すｐ型のＬＤＭＯＳトランジスタｎボディ層１１０、ＬＶＮＷ１１１、ｐ＋ソース領域１１２、ｎ＋ボディ拡散層１１３、ｐ−ドリフト層１２０、ＬＶＰＷ１２１、及びｐ＋ドレイン領域１２２の導電型を反転させた構成である。すなわち、シリコン基板１００、ボックス層１０１、ｎ＋埋め込み層１０２、及びｎ−型活性層１０３の上に、ｐボディ層２１０、ＬＶＰＷ２１１、ｎ＋ソース領域２１２、ｐ＋ボディ拡散層２１３、ｎ−ドリフト層２２０、ＬＶＮＷ２２１、及びｎ＋ドレイン領域２２２を含む。
ｐ型とｎ型のＬＤＭＯＳトランジスタでは、図６（ａ）、（ｃ）に示すように、ｐｎ接合の位置が異なる。図６（ａ）に示すｐ型のＬＤＭＯＳトランジスタでは、ｐｎ接合はｐ−ドリフト層１２０の左側面及び底面に沿って存在するが、図６（ｃ）に示すｎ型のＬＤＭＯＳトランジスタでは、ｐｎ接合はｐボディ層２１０の右側面及び底面に沿って存在する。
このため、ｎ型のＳＯＩ基板に形成したｐ型のＬＤＭＯＳトランジスタでは、ｐｎ接合はｐ−ドリフト層１２０に沿って存在するため、オン電流が流れた場合、正電荷によって負電荷が反転する部分は、ｐ−ドリフト層１２０内に限定される。このため、オン耐圧を改善するには、図５（ｃ）に示したように、ｐドリフト層１２０Ａを追加する手法が有効的であった。
しかしながら、ｎ型のＳＯＩ基板に形成したｎ型のＬＤＭＯＳトランジスタでは、ｐｎ接合がｐボディ層２１０に沿って存在するため、オン電流が流れて負電荷によって正電荷が反転する部分は、ｎ−ドリフト層２２０だけでなく、図６（ｄ）に示すように、ｎ−ドリフト層２２０の下方に存在するｎ−型活性層１０３にまで拡がる。従って、ｎ型のＬＤＭＯＳトランジスタのオン耐圧を改善するには、横方向だけでなく、深さ方向における負電荷の拡がりを抑制する必要がある。
このため、例えば、ｎ型のＳＯＩ基板に形成したｎ型のＬＤＭＯＳトランジスタに、不純物濃度のより高い第２ドリフトを追加してオン耐圧を改善しようとすると、４〜５μｍにも及ぶ厚さの第２ドリフト層を形成する必要があり、微細ＣＭＯＳ（Complementary Metal Oxide Semiconductor）トランジスタと同時に製造する場合の親和性を考えると、現実的な改善策ではなかった。
このように、従来のｎ型のＳＯＩ基板に形成したｎ型のＬＤＭＯＳトランジスタにおけるオン耐圧の改善は、非常に困難であった。
また、以上では、ｎ型のＳＯＩ基板に各層を形成したｐ型とｎ型のＬＤＭＯＳトランジスタにおけるオン耐圧の課題について説明したが、ｎ＋埋め込み層１０２及びｎ−型活性層１０３を有するｎ型のＳＯＩ基板の代わりに、ｐ＋埋め込み層及びｐ−型活性層を有するｐ型のＳＯＩ基板にＬＤＭＯＳトランジスタを形成する場合には、ｐ型のＬＤＭＯＳトランジスタにおいて、ｐ−型活性層に正電荷が拡がることにより、同様なオン耐圧の課題が生じていた。
すなわち、図６（ｃ）に示すように、シリコン基板１００、ボックス層１０１、ｎ＋埋め込み層１０２、及びｎ−型活性層１０３の上に、ｐボディ層２１０、ＬＶＰＷ２１１、ｎ＋ソース領域２１２、ｐ＋ボディ拡散層２１３、ｎ−ドリフト層２２０、ＬＶＮＷ２２１、及びｎ＋ドレイン領域２２２を形成する代わりに、シリコン基板、ボックス層、ｐ＋埋め込み層、及びｐ−型活性層の上に、ｎボディ層、ＬＶＮＷ、ｐ＋ソース領域、ｎ＋ボディ拡散層、ｐ−ドリフト層、ＬＶＰＷ、及びｐ＋ドレイン領域を形成したｐ型のＬＤＭＯＳトランジスタにおいても、ｐ−型活性層に正電荷が拡がることにより、同様なオン耐圧の課題が生じていた。
そこで、本発明は、オン耐圧を向上させたＬＤＭＯＳトランジスタ及びその製造方法を提供することを目的とする。
本発明の一局面のＬＤＭＯＳトランジスタは、第１導電型の半導体層の表層部に形成される第２導電型のボディ層と、前記ボディ層の表層部に形成される第１導電型のソース領域と、前記半導体層の表層部に形成され、前記ボディ層に接続される第１導電型のドリフト層と、前記ドリフト層の表層部に形成される第１導電型のドレイン領域と、前記ボディ層と前記ドリフト層の表層部に形成され、前記ソース領域に接続されるゲート酸化層と、前記ドリフト層の表層部に形成され、前記ゲート酸化層及び前記ドレイン領域に接続されるＬＯＣＯＳ酸化層と、前記ボディ層に一端が接続され、他端が前記ドレイン領域の方向に延伸して、前記半導体層と前記ドリフト層の間に形成されるボトム領域とを含む。
また、前記ドリフト層は、横方向において、前記ボディ層側に形成される第１ドリフト層と、前記第１ドリフト層よりも前記ドレイン領域側に形成され、前記第１ドリフト層よりも不純物濃度の高い第２ドリフト層とを有してもよい。
また、前記第１ドリフト層及び前記ボトム領域は、同一のマスクを用いて形成されてもよい。
また、前記ボトム領域は、第２導電型の半導体領域であってもよい。
また、前記ボトム領域は、シリコン酸化層であってもよい。
また、前記ボトム領域の前記他端は、横方向において、前記ゲート酸化層と前記ＬＯＣＯＳ酸化層の上に形成されるゲート電極の前記ドレイン領域側の端部と同程度の位置まで延伸されてもよい。
本発明の一局面のＬＤＭＯＳトランジスタの製造方法は、第１導電型半導体層の上にＬＯＣＯＳ酸化層を形成する工程と、平面視で前記ＬＯＣＯＳ酸化層の一端側から離間した領域内で前記半導体層の表層部に第２導電型のボディ領域を形成する工程と、前記ボディ領域の表層部に第１導電型のソース領域を形成する工程と、前記ボディ領域に隣接する領域内で前記半導体層の表層部に第１導電型のドリフト領域を形成する工程と、前記ドリフト領域の表層部のうち、前記ＬＯＣＯＳ酸化層の他端に接する領域内に第１導電型のドレイン領域を形成する工程と、前記半導体層と前記ドリフト層の間に、前記ボディ層に一端が接続され、他端が前記ドレイン領域の方向に延伸するボトム領域を形成する工程と、
を含む。
本発明によれば、オン耐圧を向上させたＬＤＭＯＳトランジスタ及びその製造方法を提供できるという特有の効果が得られる。
従来のｐ型のＬＤＭＯＳトランジスタの断面構造を示す図である。 従来のＬＤＭＯＳトランジスタにおけるｐ−ドリフト層１２０の不純物濃度に対するオン抵抗値の特性を示す図である。 従来のＬＤＭＯＳトランジスタにおけるｐ−ドリフト層１２０の不純物濃度に対するオフ耐圧及びオン耐圧の特性を示す図である。 ｐ型のＬＤＭＯＳトランジスタのｐ−ドリフト層１２０内の空間電荷分布を示す図であり、（ａ）はオフ状態の空間分布、（ｂ）はオン状態の空間分布を示す。 従来のｐ型ＬＤＭＯＳトランジスタの断面構造と空間電荷分布を示す図であり、（ａ）はｐドリフト層１２０Ａを含まないｐ型ＬＤＭＯＳトランジスタの断面構造、（ｂ）は（ａ）に示すｐ型ＬＤＭＯＳトランジスタのオン状態での空間分布、（ｃ）はｐドリフト層１２０Ａを含むｐ型ＬＤＭＯＳトランジスタの断面構造、（ｄ）は（ｃ）に示すｐ型ＬＤＭＯＳトランジスタのオン状態での空間分布を示す。 （ａ）はｎ型のＳＯＩ基板に形成したｐ型のＬＤＭＯＳトランジスタの構造、（ｂ）は（ａ）に示すｐ型のＬＤＭＯＳトランジスタのオン時におけるドリフト層内での空間電荷分布を示す図、（ｃ）はｎ型のＳＯＩ基板に形成したｎ型のＬＤＭＯＳトランジスタの構造、（ｄ）は（ｃ）に示すｎ型のＬＤＭＯＳトランジスタのオン時におけるドリフト層内での空間電荷分布を示す図である。 実施の形態１のＬＤＭＯＳトランジスタの断面構造を示す図である。 実施の形態１の変形例によるｎ型のＬＤＭＯＳトランジスタの断面構造を示す図である。 実施の形態１の変形例によるｎ型のＬＤＭＯＳトランジスタの製造工程を示す図である。 実施の形態２のＬＤＭＯＳトランジスタの断面構造を示す図である。 実施の形態２のｎ型のＬＤＭＯＳトランジスタの製造工程を示す図である。
以下、本発明のＬＤＭＯＳトランジスタ及びその製造方法を適用した実施の形態について説明する。
［実施の形態１］
図７は、実施の形態１のＬＤＭＯＳトランジスタの断面構造を示す図である。
実施の形態１のＬＤＭＯＳトランジスタはｎ型であり、シリコン基板１００、ボックス層１０１、ｎ＋埋め込み層１０２、ｎ−型活性層１０３、ｐボディ層２１０、ＬＶＰＷ２１１、ｎ＋ソース領域２１２、ｐ＋ボディ拡散層２１３、ｎ−ドリフト層２２０、ＬＶＮＷ２２１、ｎ＋ドレイン領域２２２、ｐボトム層３００、ゲート酸化膜１３０、ＬＯＣＯＳ（Local Oxidation of Silicon）酸化膜１３１、サイドウォール１３２、及びゲートポリサイド電極１３３を含む。すなわち、これは、ｎ型のＳＯＩ基板に形成したｎ型のＬＤＭＯＳトランジスタである。
ｎ＋ソース領域２１２及びｐ＋ボディ拡散層２１３には、ＬＤＭＯＳトランジスタのソース端子（Ｓ）が接続され、ｎ＋ドレイン領域２２２には、ドレイン端子（Ｄ）が接続され、ゲートポリサイド電極１３３には、ゲート端子（Ｇ）が接続される。
シリコン基板１００、ボックス層１０１、ｎ＋埋め込み層１０２、及びｎ−型活性層１０３は、ＳＯＩ(Silicon On Insulator)基板で構成される。すなわち、シリコン基板１００はシリコンウェハの一部として実現される基板であり、ボックス層１０１は、シリコンウェハの厚さ方向における一部が酸化されてＳＯＩ基板に埋め込まれたシリコン酸化層である。
このボックス層１０１の厚さは、例えば、１．０μｍである。また、ｎ＋埋め込み層１０２は、ボックス層１０１の上層部に不純物（典型的には砒素）を高濃度で注入したｎ＋型の埋め込み層であり、例えば、ピーク不純物濃度が１ｅ１９ｃｍ−３で拡散深さが４〜５μｍに形成される。
ｎ−型活性層１０３は、ＳＯＩ基板のシリコン酸化層の上にある半導体層に不純物（典型的にはリン）を低濃度で拡散させたｎ−型活性層である。ｎ−型活性層１０３は、例えば、ピーク不純物濃度が１ｅ１５ｃｍ−３でボックス層１０１の表面からデバイス形成表面までの厚さ１２μｍにて形成される。
なお、後述するｐボディ層２１０やｎ−ドリフト層２２０は、製造工程においてｎ−型活性層１０３の表層部に形成されるため、ここでいうｎ−型活性層１０３の厚さ（１２μｍ）とは、後述するｐボディ層２１０やｎ−ドリフト層２２０が形成される前の厚さである。
ｐボディ層２１０は、ｎ−型活性層１０３の一部に不純物（典型的にはボロン）を注入することによって形成されており、横方向において、後述するｎ−ドリフト層２２０と接続されている。
ｐボディ層２１０の一部には、ＬＶＰＷ２１１が形成されるとともに、表層部には不純物（典型的にはリン）の注入によるｎ＋ソース領域２１２、及び不純物（典型的にはボロン）の注入によるｐ＋ボディ拡散層２１３が形成されている。
ｎ＋ソース領域２１２及びｐ＋ボディ拡散層２１３の下側は、ＬＶＰＷ２１１の上側と接しており、ＬＶＰＷ２１１、ｎ＋ソース領域２１２、及びｐ＋ボディ拡散層２１３は、ｐボディ層２１０に囲まれて、ｎ−型活性層１０３から隔てられている。
ここで、ＬＶＰＷ２１１及びｐ＋ボディ拡散層２１３は、ｎ＋ソース領域２１２と導通するように接続されており、実質的に、ＬＤＭＯＳトランジスタのソース領域の一部として機能する。
このため、ｐボディ層２１０は、ソース領域としてのＬＶＰＷ２１１、ｎ＋ソース領域２１２、及びｐ＋ボディ拡散層２１３を囲む領域に形成されている。
ｎ−ドリフト層２２０の一部には、ＬＶＮＷ２２１が形成され、ＬＶＮＷ２２１の一部には、不純物（典型的にはリン）を高濃度で注入することにより、ｎ＋ドレイン領域２２２が形成されている。ｎ＋ドレイン領域２２２は、ｎ−ドリフト層２２０の表層部に位置しており、ＬＶＮＷ２２１に囲まれている。また、ＬＶＮＷ２２１は、ｎ−ドリフト層２２０に囲まれている。このため、ＬＶＮＷ２２１及びｎ＋ドレイン領域２２２は、ｎ−型活性層１０３から隔てられている。
ここで、ＬＶＮＷ２２１は、ｎ＋ドレイン領域２２２と導通するように接続されており、実質的に、ＬＤＭＯＳトランジスタのドレイン領域の一部として機能する。
このため、ｎ−ドリフト層２２０は、ドレイン領域としてのＬＶＮＷ２２１及びｎ＋ドレイン領域２２２を囲む領域に形成されている。
また、実施の形態１のｎ型のＬＤＭＯＳトランジスタでは、ｎ−ドリフト層２２０の底部に、不純物（典型的にはボロン）を注入することにより、ｐボトム層３００が形成されている。このｐボトム層３００は、図７中における左端がｐボディ層２１０に接続され、かつ、右端がＬＯＣＯＳ酸化膜１３１の横方向における中央よりもＬＶＮＷ２２１側に位置するように形成されている。
ｐボトム層３００は、ＬＶＰＷ２１１を介してｎ＋ソース領域２１２に電気的に接続されているため、ｎ＋ソース領域２１２と同電位に保持されるボトム領域である。このｐボトム層３００の機能及び作用・効果については後述する。
ｐボディ層２１０とｎ−ドリフト層２２０の上面の一部には、ゲート酸化膜１３０が形成される。このゲート酸化膜１３０の一端（図７中左端）は、ｎ＋ソース領域２１２に接続され、他端（図７中右端）は、ｎ−ドリフト層２２０でＬＯＣＯＳ酸化膜１３１に接続される。
ＬＯＣＯＳ酸化膜１３１は、ｎ−ドリフト層２２０の上面に形成され、一端（図７中左端）は、ゲート酸化膜１３０に接続され、他端（図７中右端）は、ＬＶＮＷ２２１及びｎ＋ドレイン領域２２２に接続される。
ゲート酸化膜１３０及びＬＯＣＯＳ酸化膜１３１の上面の一部には、ゲートポリサイド電極１３３が形成され、ゲートポリサイド電極１３３の側面には、シリコン酸化層で構成されるサイドウォール１３２が形成される。
従来のｎ型のＳＯＩ基板に形成されたｎ型のＬＤＭＯＳトランジスタでは、図６（ｃ）に示したように、ｐｎ接合がｐボディ層２１０の底面及び右側面に沿って存在していたため、オン状態で流れる電子電流は、ｎ−ドリフト層２２０内で深さ方向に拡がっていた。
しかしながら、実施の形態１のｎ型のＬＤＭＯＳトランジスタによれば、図７に示すように、ｐボディ層２１０の底部からｎ−ドリフト層２２０の底部の方向（図７中右方向）に延伸するようにｐボトム層３００が形成されている。
そして、このｐボトム層３００は、ＬＶＰＷ２１１を介してｎ＋ソース領域２１２と導通するように接続されているため、ｎ＋ソース領域２１２に電圧が印加されたときは、ｎ＋ソース領域２１２と同電位に保持される。
このため、実施の形態１のｎ型のＬＤＭＯＳトランジスタのソース、ドレイン、及びゲートにそれぞれ、０（Ｖ）、５（Ｖ）、３５（Ｖ）の電圧を印加することにより、オン状態で流れる電子電流は、ｐボトム層３００とＬＯＣＯＳ酸化膜１３１により制限され、ｎ−ドリフト層２２０内で深さ方向に拡がらずに、図７に矢印で示すように、ＬＶＮＷ２２１とｎ＋ドレイン領域２２２の方向へ流れる。
また、ｎ−ドリフト層２２０とｐボトム層３００との境界及びｎ−ドリフト層２２０とｐボディ層２１０との境界に空乏層が形成されると、ｎ−ドリフト層２２０には厚さ方向及び横方向の電界が生じるため、空乏層がｐボトム層３００とｐボディ層２１０に囲まれたｎ−ドリフト層２２０内のおよそ全領域にまで拡がり、リサーフ効果が得られる。
このリサーフ効果により、オフ状態においてｎ−ドリフト層２２０内の広い範囲を空乏化することができるので、オフ耐圧を向上させることができる。
以上、実施の形態１によれば、負電荷（電子）がｎ−型活性層１０３内に拡散することを抑制するｐボトム層３００を含むことにより、オン耐圧を改善したｎ型のＬＤＭＯＳトランジスタを提供することができる。
また、負電荷（電子）がｎ−型活性層１０３内に拡散することを抑制するｐボトム層３００を含むことにより、ｎ−ドリフト層２２０の厚さは、例えば、１．０μｍ程度に抑えることができる。これは、従来のように、ｐボトム層３００を形成せずに第２ドリフト層だけでオン耐圧を向上させようとした場合に必要とされた４〜５μｍ（第２ドリフト層の厚さ）に比べると、遙かに薄い厚さで作製できることを表している。
このため、実施の形態１のｎ型のＬＤＭＯＳトランジスタは、従来のｎ型のＬＤＭＯＳトランジスタとは異なり、微細ＣＭＯＳとの親和性も良好である。
また、実施の形態１のｎ型のＬＤＭＯＳトランジスタによれば、上述のようにリサーフ効果が得られるため、各層の厚さ及び不純物濃度を最適化することにより、オフ状態においてｎ−ドリフト層２２０内で空乏化される領域を調整することができる。このようにして得られる空乏層の領域を最適化することにより、オフ耐圧の最適化を図ることができる。
特に、オフ耐圧を上げるためにｐボトム層３００の不純物濃度を高くすると、ｎ−ドリフト層２２０の濃度との間でチャージバランスを保った状態で、ｐボトム層３００の不純物濃度を高く（濃く）、かつ、ｎ−ドリフト層２２０の不純物濃度も高く（濃く）することができる。このため、チャージバランスが非常に取り易くなり、オフ耐圧を向上させつつ、オン抵抗を低下させることができる。
なお、以上では、ｎ＋埋め込み層１０２及びｎ−型活性層１０３を有するｎ型のＳＯＩ基板に各層を形成したｎ型のＬＤＭＯＳトランジスタについて説明したが、ｎ＋埋め込み層１０２及びｎ−型活性層１０３の代わりにｐ＋埋め込み層及びｐ−型活性層を有するｐ型のＳＯＩ基板に、各層の導電型を反転させたｐ型のＬＤＭＯＳトランジスタを形成した場合においても、正電荷（正孔）のｐ−型活性層への拡散を抑制できるとともに、ドリフト層内における厚さ方向の電界によるリサーフ効果が得られるため、上述のように、ｎ型のＳＯＩ基板のｎ＋埋め込み層１０２及びｎ−型活性層１０３の上に形成したｎ型のＬＤＭＯＳトランジスタと同様の効果を得ることができる。
図８は、実施の形態１の変形例によるｎ型のＬＤＭＯＳトランジスタの断面構造を示す図である。
この変形例によるｎ型のＬＤＭＯＳトランジスタは、ｎ−ドリフト層２２０に加えて、第２ドリフト層としてｎドリフト層２２０Ａを追加形成した構成である。
ｎドリフト層２２０Ａは、ｎ−ドリフト層２２０よりも不純物濃度（典型的にはリン）を高くした領域であり、ｎ型のＬＤＭＯＳトランジスタのオン状態において、負電荷のＬＶＮＷ２２１側（ｎ＋ドレイン領域２２２側）への拡がりを抑え、オン耐圧を向上させるために形成された第２ドリフト層である。
このようなｎドリフト層２２０Ａが追加形成されたｎ型のＬＤＭＯＳトランジスタによれば、図７に示すｎ型のＬＤＭＯＳトランジスタよりも、さらにオン耐圧を向上させることができ、かつ、ドリフト領域の不純物濃度が高濃度化されることにより、オン抵抗を低下させることができる。
なお、図８に示す実施の形態１の変形例によるｎ型のＬＤＭＯＳトランジスタは、ｐボトム層３００を含むため、オン状態におけるｎ−型活性層１０３への負電荷の拡散は抑制されている。このため、ｎドリフト層２２０Ａの厚さは、例えば、１．５μｍ程度でよい。これは、従来のように、ｐボトム層３００を形成せずに第２ドリフト層だけでオン耐圧を向上させようとした場合に必要とされた４〜５μｍ（第２ドリフト層の厚さ）に比べると、遙かに薄い厚さで作製できることを表している。
このため、実施の形態１の変形例によるｎ型のＬＤＭＯＳトランジスタは、従来のｎ型のＬＤＭＯＳトランジスタとは異なり、微細ＣＭＯＳとの親和性も良好である。
図９は、実施の形態１の変形例によるｎ型のＬＤＭＯＳトランジスタの製造工程を示す図である。
まず、図９（ａ）に示すＳＯＩ基板１０を用意する。このＳＯＩ基板１０は、シリコン基板１００の上に形成されたボックス層１０１、ｎ＋埋め込み層１０２、及びｎ−型活性層１０３を有するｎ型のＳＯＩ基板である。
ボックス層１０１は、シリコン酸化層であり、厚さは、例えば１．０μｍである。ｎ＋埋め込み層１０２は、ボックス層１０１の上層部に不純物（典型的には砒素）を高濃度で注入したｎ＋型の埋め込み層であり、例えば、ピーク不純物濃度が１ｅ１９ｃｍ−３で拡散深さが４〜５μｍに形成されている。ｎ−型活性層１０３は、ＳＯＩ基板１０のボックス層１０１の上にある半導体層に不純物（典型的にはリン）を拡散させたｎ型−活性層であり、例えば、ピーク不純物濃度が１ｅ１５ｃｍ−３でボックス層１０１の表面からデバイス形成表面までの厚さ１２μｍにて形成されている。
次に、図９（ｂ）に示すように、ＳＯＩ基板１０のｎ−型活性層１０３の上に、マスクを用いた熱酸化処理により、素子分離用のＬＯＣＯＳ酸化膜１３１を形成する。なお、ＬＯＣＯＳではなく、ＳＴＩ（Shallow Trench Isolation）によるトレンチを作製して素子分離を行ってもよい。
さらに、図９（ｃ）に示すように、犠牲酸化膜１０３Ａを形成した後に、フォトレジストを用いてイオン注入を行うことにより、ｐボディ層２１０、ＬＶＰＷ２１１、ｎドリフト層２２０Ａ、及びＬＶＮＷ２２１を順次形成する。
ここで、ｐボディ層２１０は、ボロンをドーズ量１ｅ１２ｃｍ−２で注入して厚さ１．０μｍ程度に形成する。ＬＶＰＷ２１１は、ボロンをドーズ量５ｅ１２ｃｍ−２で注入して厚さ１．０μｍ程度に形成する。ｎ＋ソース領域２１２は、ヒ素をドーズ量１ｅ１５ｃｍ−２で注入して厚さ０．２μｍ程度に形成する。ｐ＋ボディ拡散層２１３は、ＢＦ２（二弗化ボロン）をドーズ量５ｅ１５ｃｍ−２で注入して厚さ０．３μｍ程度に形成する。ｎドリフト層２２０Ａは、リンをドーズ量１ｅ１２〜３ｅ１２ｃｍ−２で注入して厚さ１．５μｍ程度に形成する。ＬＶＮＷ２２１は、リンをドーズ量５ｅ１２ｃｍ−２で注入して厚さ１．０μｍ程度に形成する。ｎ＋ドレイン領域２２２は、ヒ素をドーズ量１ｅ１５ｃｍ−２で注入して厚さ０．２μｍ程度に形成する。
続く図９（ｄ）では、同一のマスクを用いて、不純物の打ち分けを行うことにより、ｐボトム層３００とｎ−ドリフト層２２０を順次形成する。すなわち、ｐボトム層３００及びｎ−ドリフト層２２０の幅（図中横方向の長さ）は、この工程で用いるマスクの幅によって略決まることになる。なお、ｐボトム層３００は、ボロンの注入によって形成され、ｎ−ドリフト層２２０は、リンの注入によって形成される。この２つの層を形成する工程は、同一のマスクを用いて不純物を打ち分けることによって実現される。
ここで、ｐボトム層３００は、例えば、厚さ０．５〜１．０μｍ、図中における横方向の幅２．０μｍ程度の大きさであればよい。
なお、ｐボトム層３００の横方向の幅２．０μｍは、ゲート電圧が３５（Ｖ）の耐圧系の場合の値であり、耐圧系により、ＬＯＣＯＳ酸化膜１３１やｐボトム層３００の長さを変更することができる。また、ｐボトム層３００は、横方向において、後に形成されるゲートポリサイド電極１３３の右端と同程度の位置まで、ドレイン領域側に伸びていることが好ましい。ここで、「同程度の位置」とは、（横方向に直角な）垂直方向において、ｐボトム層３００の右端の位置と、後に形成されるゲートポリサイド電極１３３の右端の位置とが揃っていることをいう。
図９（ｅ）では、ウェットエッチング処理より、犠牲酸化膜１０３Ａを除去し、熱酸化法により、ゲート酸化膜１３０を形成する。さらに、ポリシリコン層とタングステンシリサイド層（ＷＳｉ）を積層してゲートポリサイド電極１３３を形成する。
続く図９（ｆ）では、リンを注入することにより、ＬＤＤリン層（図中省略）を形成するとともに、ＣＶＤ法によるシリコン酸化膜の成膜、及びエッチングによる不要部分の除去を行うことにより、サイドウォール１３２を形成する。
最後に、図９（ｇ）では、さらにヒ素を注入することにより、ｎ＋ソース領域２１２とｎ＋ドレイン領域２２２を形成し、ＢＦ２を注入することにより、ｐ＋ボディ拡散層２１３を形成する。その後、層間膜を形成する。
以上の工程により、実施の形態１の変形例によるｎ型のＬＤＭＯＳトランジスタを製造することができる。
特に、図９（ｄ）に示す工程では、同一のマスクを用いて、不純物の打ち分けを行うことにより、ｐボトム層３００とｎ−ドリフト層２２０を順次形成することができるので、ｎドリフト層２２０Ａを形成する場合の製造コストの上昇を抑えることができる。
なお、ここでは、実施の形態１の変形例によるＬＤＭＯＳトランジスタを作製する工程について説明したが、図７に示すようにｎドリフト層２２０Ａを含まないＬＤＭＯＳトランジスタを作製する場合は、図９（ｃ）の工程で、ｎドリフト層２２０Ａを形成する代わりにｎ−ドリフト層２２０を形成するとともに、図９（ｄ）における打ち分けを行わずに、ｐボトム層３００のみを形成すればよい。
［実施の形態２］
図１０は、実施の形態２のＬＤＭＯＳトランジスタの断面構造を示す図である。
実施の形態２のｎ型のＬＤＭＯＳトランジスタは、実施の形態１のｐボトム層３００の代わりに、ボトム酸化層４００を含む点が実施の形態１と異なる。その他の構成は実施の形態１のｎ型のＬＤＭＯＳトランジスタと同一であるため、同一の構成要素には同一符号を付し、その説明を省略する。
ボトム酸化層４００は、熱酸化処理によって形成されたシリコン酸化層であり、実施の形態１のｐボトム層３００と同様に、ｐボディ層２１０の底部からｎ−ドリフト層２２０の底部の方向（図１０中右方向）に延伸するようにボトム酸化層４００が形成される。
このボトム酸化層４００は、シリコン酸化層で構成される絶縁体であるため、ｎ−ドリフト層２２０内の負電荷（電子）がｎ−型活性層１０３内に拡散することを抑制することができる。
従って、オン状態で流れる電子電流は、ｎ−ドリフト層２２０内で深さ方向に拡がらずに、図１０に矢印で示すように、ＬＶＮＷ２２１とｎ＋ドレイン領域２２２の方向へ流れる。
また、ｎ−ドリフト層２２０とボトム酸化層４００との境界に空乏層が形成されると、ｎ−ドリフト層２２０には厚さ方向の電界が生じるため、空乏層がｎ−ドリフト層２２０内の上側の領域にまで拡がり、リサーフ効果が得られる。
このリサーフ効果により、オフ状態においてｎ−ドリフト層２２０内の広い範囲を空乏化することができるので、オフ耐圧を向上させることができる。
特に、ボトム酸化層４００は、実施の形態１のｐボトム層３００に比べて耐圧が約１００倍程度高いため、空乏層がより広い領域に拡がり、オフ耐圧をより効果的に向上させることができる。
このため、実施の形態２によれば、負電荷（電子）がｎ−型活性層１０３内に拡散することを抑制するボトム酸化層４００を含むことにより、オン耐圧を改善したｎ型のＬＤＭＯＳトランジスタを提供することができる。
また、負電荷（電子）がｎ−型活性層１０３内に拡散することを抑制するボトム酸化層４００を含むことにより、ｎ−ドリフト層２２０の厚さは、例えば、１．０μｍ程度に抑えることができる。これは、従来のように、ｐボトム層３００を形成せずに第２ドリフト層だけでオン耐圧を向上させようとした場合に必要とされた４〜５μｍ（第２ドリフト層の厚さ）に比べると、遙かに薄い厚さで作製できることを表している。
このため、実施の形態２のｎ型のＬＤＭＯＳトランジスタは、従来のｎ型のＬＤＭＯＳトランジスタとは異なり、微細ＣＭＯＳとの親和性も良好である。
また、特に、ボトム酸化層４００を構成するシリコン酸化層は、シリコン層に比べて耐圧が約１００倍程度高い。このため、オフ耐圧を向上させることができる。さらに、オフ耐圧が向上するので、ｎ−ドリフト層２２０の不純物濃度をより高く（濃く）することができ、チャージバランスが非常に取り易くなり、オフ耐圧を向上させつつ、オン抵抗を低下させることができる。
なお、以上では、ｎ＋埋め込み層１０２及びｎ−型活性層１０３を有するｎ型のＳＯＩ基板に各層を形成したｎ型のＬＤＭＯＳトランジスタについて説明したが、ｎ＋埋め込み層１０２及びｎ−型活性層１０３の代わりにｐ＋埋め込み層及びｐ−型活性層を有するｐ型のＳＯＩ基板に、各層の導電型を反転させたｐ型のＬＤＭＯＳトランジスタを形成した場合においても、正電荷（正孔）のｐ−型活性層への拡散を抑制できるとともに、ドリフト層内における厚さ方向の電界によるリサーフ効果が得られるため、上述のように、ｎ＋埋め込み層１０２及びｎ−型活性層１０３の上に形成したｎ型のＬＤＭＯＳトランジスタと同様の効果を得ることができる。
図１１は、実施の形態２のｎ型のＬＤＭＯＳトランジスタの製造工程を示す図である。
上述のように、実施の形態２のｎ型のＬＤＭＯＳトランジスタは、実施の形態１のｐボトム層３００の代わりに、ボトム酸化層４００を含むため、製造工程も共通の工程が多い。
このため、ここでは、実施の形態１のｎ型のＬＤＭＯＳトランジスタの製造工程との相違点を中心に説明する。
まず、図１１（ａ）に示すＳＯＩ基板１０を用意する。このＳＯＩ基板１０は、シリコン基板１００の上に形成されたボックス層１０１、ｎ＋埋め込み層１０２、及びｎ−型活性層１０３を有する。
ボックス層１０１は、シリコン酸化層であり、厚さは、例えば１．０μｍである。ｎ＋埋め込み層１０２は、ボックス層１０１の上層部に不純物（典型的には砒素）を高濃度で注入したｎ＋型の埋め込み層であり、例えば、ピーク不純物濃度１ｅ１９ｃｍ−３で拡散深さが４〜５μｍに形成されている。ｎ−型活性層１０３は、ＳＯＩ基板１０のボックス層１０１の上にある半導体層に不純物（典型的にはリン）を拡散させたｎ−活性層であり、例えば、ピーク不純物濃度１ｅ１５ｃｍ−３でボックス層１０１の表面からデバイス形成表面までの厚さ１２μｍにて形成されている。
次に、図１１（ｂ）に示すように、ＳＯＩ基板１０のｎ−型活性層１０３の上に、マスクを用いた熱酸化処理により、素子分離用のＬＯＣＯＳ酸化膜１３１を形成する。なお、ＬＯＣＯＳではなく、ＳＴＩ（Shallow Trench Isolation）によるトレンチを作製して素子分離を行ってもよい。
さらに、図１１（ｃ）に示すように、犠牲酸化膜１０３Ａを形成した後に、フォトレジスト膜を用いて酸素注入を行い、フォトレジスト膜を除去した後に、熱酸化処理を行うことにより、ボトム酸化層４００を形成する。
ボトム酸化層４００は、例えば、厚さ０．５〜１．０μｍ、図中における横方向の幅２．０μｍ程度の大きさであればよい。
なお、横方向の幅２．０μｍは、ゲート電圧が３５（Ｖ）の耐圧系の場合の値であり、耐圧系により、ＬＯＣＯＳ酸化膜１３１やボトム酸化層４００の長さを変更することができる。また、ボトム酸化層４００は、横方向において、後に形成されるゲートポリサイド電極１３３の右端と同程度の位置まで、ドレイン領域側に伸びていることが好ましい。ここで、「同程度の位置」とは、（横方向に直角な）垂直方向において、ボトム酸化層４００の右端の位置と、後に形成されるゲートポリサイド電極１３３の右端の位置とが揃っていることをいう。
続く図１１（ｄ）では、フォトレジスト膜を用いてイオン注入を行うことにより、ｐボディ層２１０、ＬＶＰＷ２１１、ｎ−ドリフト層２２０、ｎドリフト層２２０Ａ、及びＬＶＮＷ２２１を順次形成する。
ここで、ｐボディ層２１０は、ボロンをドーズ量１ｅ１２ｃｍ−２で注入して厚さ１．０μｍ程度に形成する。ＬＶＰＷ２１１は、ボロンをドーズ量５ｅ１２ｃｍ−２で注入して厚さ１．０μｍ程度に形成する。ｎ＋ソース領域２１２は、ヒ素をドーズ量１ｅ１５ｃｍ−２で注入して厚さ０．２μｍ程度に形成する。ｐ＋ボディ拡散層２１３は、ＢＦ２をドーズ量５ｅ１５ｃｍ−２で注入して厚さ０．３μｍ程度に形成する。ｎ−ドリフト層２２０は、リンをドーズ量１ｅ１２〜２ｅ１２ｃｍ−２で注入して厚さ１．０μｍ程度に形成する。ｎドリフト層２２０Ａは、リンをドーズ量１ｅ１２〜３ｅ１２ｃｍ−２で注入して厚さ１．５μｍ程度に形成する。ＬＶＮＷ２２１は、リンをドーズ量５ｅ１２ｃｍ−２で注入して厚さ１．０μｍ程度に形成する。ｎ＋ドレイン領域２２２は、ヒ素をドーズ量１ｅ１５ｃｍ−２で注入して厚さ０．２μｍ程度に形成する。
図１１（ｅ）では、ウェットエッチング処理より、犠牲酸化膜１０３Ａを除去し、熱酸化法により、ゲート酸化膜１３０を形成する。さらに、ポリシリコン層とタングステンシリサイド層（ＷＳｉ）を積層してゲートポリサイド電極１３３を形成する。
続く図１１（ｆ）では、リンを低濃度で注入することにより、ＬＤＤリン層（図中省略）を形成するとともに、ＣＶＤ法によるシリコン酸化膜の成膜、及びエッチングによる不要部分の除去を行うことにより、サイドウォール１３２を形成する。
最後に、図１１（ｇ）では、さらにヒ素を注入することにより、ｎ＋ソース領域２１２とｎ＋ドレイン領域２２２を形成し、ＢＦ２を注入することにより、ｐ＋ボディ拡散層２１３を形成する。その後、層間膜を形成する。
以上の工程により、実施の形態２のｎ型のＬＤＭＯＳトランジスタを製造することができる。
以上、本発明の例示的な実施の形態のＬＤＭＯＳトランジスタ及びその製造方法について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
１０ ＳＯＩ基板
１００ シリコン基板
１０１ ボックス層
１０２ ｎ＋埋め込み層
１０３ ｎ−型活性層
１３０ ゲート酸化膜
１３１ ＬＯＣＯＳ酸化膜
１３２ サイドウォール
１３３ ゲートポリサイド電極
２１０ ｐボディ層
２１１ ＬＶＰＷ
２１２ ｎ＋ソース領域
２１３ ｐ＋ボディ拡散層
２２０ ｎ−ドリフト層
２２０Ａ ｎドリフト層
２２１ ＬＶＮＷ
２２２ ｎ＋ドレイン領域
３００ ｐボトム層
４００ ボトム酸化層

Claims (7)

  1. 第１導電型の半導体層の表層部に形成される第２導電型のボディ層と、
    前記ボディ層の表層部に形成される第１導電型のソース領域と、
    前記半導体層の表層部に形成され、前記ボディ層に接続される第１導電型のドリフト層と、
    前記ドリフト層の表層部に形成される第１導電型のドレイン領域と、
    前記ボディ層と前記ドリフト層の表層部に形成され、前記ソース領域に接続されるゲート酸化層と、
    前記ドリフト層の表層部に形成され、前記ゲート酸化層及び前記ドレイン領域に接続されるＬＯＣＯＳ酸化層と、
    前記ボディ層に一端が接続され、他端が前記ドレイン領域の方向に延伸して、前記半導体層と前記ドリフト層の間に形成されるボトム領域と
    を含む、ＬＤＭＯＳトランジスタ。
  2. 前記ドリフト層は、横方向において、前記ボディ層側に形成される第１ドリフト層と、前記第１ドリフト層よりも前記ドレイン領域側に形成され、前記第１ドリフト層よりも不純物濃度の高い第２ドリフト層とを有する、請求項１に記載のＬＤＭＯＳトランジスタ。
  3. 前記第１ドリフト層及び前記ボトム領域は、同一のマスクを用いて形成される、請求項２に記載のＬＤＭＯＳトランジスタ。
  4. 前記ボトム領域は、第２導電型の半導体領域である、請求項１乃至３のいずれか一項に記載のＬＤＭＯＳトランジスタ。
  5. 前記ボトム領域は、シリコン酸化層である、請求項１乃至３のいずれか一項に記載のＬＤＭＯＳトランジスタ。
  6. 前記ボトム領域の前記他端は、横方向において、前記ゲート酸化層と前記ＬＯＣＯＳ酸化層の上に形成されるゲート電極の前記ドレイン領域側の端部と同程度の位置まで延伸される、請求項１乃至５のいずれか一項に記載のＬＤＭＯＳトランジスタ。
  7. 第１導電型半導体層の上にＬＯＣＯＳ酸化層を形成する工程と、
    平面視で前記ＬＯＣＯＳ酸化層の一端側から離間した領域内で前記半導体層の表層部に第２導電型のボディ領域を形成する工程と、
    前記ボディ領域の表層部に第１導電型のソース領域を形成する工程と、
    前記ボディ領域に隣接する領域内で前記半導体層の表層部に第１導電型のドリフト領域を形成する工程と、
    前記ドリフト領域の表層部のうち、前記ＬＯＣＯＳ酸化層の他端に接する領域内に第１導電型のドレイン領域を形成する工程と、
    前記半導体層と前記ドリフト層の間に、前記ボディ層に一端が接続され、他端が前記ドレイン領域の方向に延伸するボトム領域を形成する工程と、
    を含む、ＬＤＭＯＳトランジスタの製造方法。
JP2009093745A 2009-04-08 2009-04-08 Ｌｄｍｏｓトランジスタ及びその製造方法 Pending JP2010245369A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009093745A JP2010245369A (ja) 2009-04-08 2009-04-08 Ｌｄｍｏｓトランジスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009093745A JP2010245369A (ja) 2009-04-08 2009-04-08 Ｌｄｍｏｓトランジスタ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010245369A true JP2010245369A (ja) 2010-10-28

Family

ID=43098038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009093745A Pending JP2010245369A (ja) 2009-04-08 2009-04-08 Ｌｄｍｏｓトランジスタ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2010245369A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013115166A (ja) * 2011-11-28 2013-06-10 Renesas Electronics Corp 半導体装置
US8674436B2 (en) 2011-11-22 2014-03-18 Hyundai Motor Company Lateral double diffusion metal-oxide semiconductor device and method for manufacturing the same
JP2016046318A (ja) * 2014-08-20 2016-04-04 株式会社デンソー 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897411A (ja) * 1994-09-21 1996-04-12 Fuji Electric Co Ltd 横型高耐圧トレンチｍｏｓｆｅｔおよびその製造方法
JP2000022142A (ja) * 1998-06-29 2000-01-21 Denso Corp 半導体装置及び半導体装置の製造方法
JP2000031290A (ja) * 1998-07-10 2000-01-28 Nissan Motor Co Ltd 半導体装置
JP2001352070A (ja) * 2000-04-07 2001-12-21 Denso Corp 半導体装置およびその製造方法
JP2005228906A (ja) * 2004-02-13 2005-08-25 Fujitsu Ltd 半導体装置及びその製造方法
US6979875B2 (en) * 2002-05-09 2005-12-27 Fairchild Korea Semiconductor Ltd. Reduced surface field technique for semiconductor devices
JP2009059949A (ja) * 2007-08-31 2009-03-19 Sharp Corp 半導体装置、および、半導体装置の製造方法
JP2009060064A (ja) * 2007-09-04 2009-03-19 New Japan Radio Co Ltd 半導体装置及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897411A (ja) * 1994-09-21 1996-04-12 Fuji Electric Co Ltd 横型高耐圧トレンチｍｏｓｆｅｔおよびその製造方法
JP2000022142A (ja) * 1998-06-29 2000-01-21 Denso Corp 半導体装置及び半導体装置の製造方法
JP2000031290A (ja) * 1998-07-10 2000-01-28 Nissan Motor Co Ltd 半導体装置
JP2001352070A (ja) * 2000-04-07 2001-12-21 Denso Corp 半導体装置およびその製造方法
US6979875B2 (en) * 2002-05-09 2005-12-27 Fairchild Korea Semiconductor Ltd. Reduced surface field technique for semiconductor devices
JP2005228906A (ja) * 2004-02-13 2005-08-25 Fujitsu Ltd 半導体装置及びその製造方法
JP2009059949A (ja) * 2007-08-31 2009-03-19 Sharp Corp 半導体装置、および、半導体装置の製造方法
JP2009060064A (ja) * 2007-09-04 2009-03-19 New Japan Radio Co Ltd 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8674436B2 (en) 2011-11-22 2014-03-18 Hyundai Motor Company Lateral double diffusion metal-oxide semiconductor device and method for manufacturing the same
JP2013115166A (ja) * 2011-11-28 2013-06-10 Renesas Electronics Corp 半導体装置
JP2016046318A (ja) * 2014-08-20 2016-04-04 株式会社デンソー 半導体装置

Similar Documents

Publication Publication Date Title
US9543379B2 (en) Semiconductor device with peripheral breakdown protection
US7602037B2 (en) High voltage semiconductor devices and methods for fabricating the same
US8836017B2 (en) Semiconductor device and fabricating method thereof
US20150179764A1 (en) Semiconductor device and method for manufacturing same
TWI487035B (zh) 自行對準本體完全隔絕裝置
JP2008514007A (ja) スタック状ヘテロドーピング周縁部及び徐々に変化するドリフト領域を備えた促進された表面電界低減化高耐圧ｐ型ｍｏｓデバイス
JP2008140817A (ja) 半導体装置
US9853099B1 (en) Double diffused metal oxide semiconductor device and manufacturing method thereof
US9853100B1 (en) High voltage device and manufacturing method thereof
US9484437B2 (en) Lateral double diffused metal oxide semiconductor device and manufacturing method thereof
US20200273956A1 (en) Transistor Device with a Field Electrode that Includes Two Layers
JP4874736B2 (ja) 半導体装置
US9735244B2 (en) Quasi-vertical structure having a sidewall implantation for high voltage MOS device and method of forming the same
KR20110078621A (ko) 반도체 소자 및 그 제조 방법
US9018703B2 (en) Hybrid high voltage device and manufacturing method thereof
CN107871782B (zh) 双扩散金属氧化物半导体元件及其制造方法
US11239358B2 (en) Semiconductor structure with isolation structures in doped region and fabrication method thereof
US9627524B2 (en) High voltage metal oxide semiconductor device and method for making same
JP2010245369A (ja) Ｌｄｍｏｓトランジスタ及びその製造方法
US9666671B2 (en) Semiconductor device with composite drift region and related fabrication method
JP4952042B2 (ja) 半導体装置
US9343538B2 (en) High voltage device with additional isolation region under gate and manufacturing method thereof
JP7315743B2 (ja) 半導体装置
US9070766B1 (en) Semiconductor device and method of forming the same
JP2024044148A (ja) 半導体装置、及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130829

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140218