CN101405847B - 处理含氧半导体晶片的方法及半导体元件 - Google Patents

处理含氧半导体晶片的方法及半导体元件 Download PDF

Info

Publication number
CN101405847B
CN101405847B CN200780002552.4A CN200780002552A CN101405847B CN 101405847 B CN101405847 B CN 101405847B CN 200780002552 A CN200780002552 A CN 200780002552A CN 101405847 B CN101405847 B CN 101405847B
Authority
CN
China
Prior art keywords
wafer
semiconductor
region
irradiation
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200780002552.4A
Other languages
English (en)
Other versions
CN101405847A (zh
Inventor
H·-J·舒尔泽
H·斯特拉克
A·莫德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to CN201410026471.XA priority Critical patent/CN103943672B/zh
Priority claimed from PCT/EP2007/000475 external-priority patent/WO2007085387A1/de
Publication of CN101405847A publication Critical patent/CN101405847A/zh
Application granted granted Critical
Publication of CN101405847B publication Critical patent/CN101405847B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明描述了一种用于处理含氧半导体晶片的方法，其中所述含氧半导体晶片具有第一面、与第一面相对的第二面、与第一面邻接的第一半导体区域、和与第二面邻接的第二半导体区域，所述方法包括如下方法步骤：用高能粒子辐照晶片的第二面，因此在第二半导体区域中产生晶体缺陷；和进行第一热处理，其中将晶片加热至700℃至1100℃之间的温度。本发明还涉及在以这种方式所处理的晶片的基础上所产生的元件。

Description

处理含氧半导体晶片的方法及半导体元件
技术背景
本发明涉及一种用于处理含氧半导体晶片的方法。
用于生产例如为实现半导体元件所需要的半导体单晶(例如硅单晶)的公知方法是所谓的浮区法(FZ法(float zone method))或者直拉法(CZ法(Czochralskimethod))。从通过这些方法所生产的单晶体半导体晶锭上切割盘状半导体晶片，形成制造半导体元件的基础。CZ法同FZ法相比可以更成本有效地被执行，但是存在缺点，由于生产方法，单晶具有高氧浓度，一般在几个1017atoms/cm3的范围中。
发生在用于制造和处理半导体晶片的方法过程中的热处理具有以下效果，即在晶片中高浓度出现的氧形成所谓的氧沉淀。所述氧沉淀应该被理解为半导体晶体中的氧聚集或者氧空位(oxygen-vacancy)。这些沉淀尤其担当重金属原子的沟中心(guttering center)，所述重金属原子在用于制造元件的方法过程中能进入晶片。然而，如果这样的沉淀出现在半导体元件的有源元件区，由于用作自由电荷载流子的复合中心和由于用作电荷载流子对的产生中心，所述沉淀导致元件属性的缺陷，这最终导致在元件反向工作时流动的漏电流增加。
由于上面所述原因，没有进一步处理的CZ晶片仅有限地适用于实现具有几百伏特介电强度的功率元件。CZ晶片在没有进一步处理的情况下适用于仅作为半导体衬底的所述元件，其中利用复杂的并且由此成本昂贵的外延方法将另外的(乏氧)半导体层施加到所述半导体衬底，在其半导体层中实现采取反向电压(reverse voltage)的功率元件的区域，例如，MOSFET的漂移区或IGBT的n型基极。
存在多种方法用于阻止在CZ晶片的接近表面的区域中的氧沉淀，以便所述区域可被用于生产有源元件区。但是，氧沉淀故意地被产生在更深的区域，所述氧沉淀对于尤其不希望的、被引入入晶片的杂质(例如重金属原子)用作“固有沟中心”。
一种用于在晶片的接近表面的区域中阻止氧沉淀的公知方法在于借助于利用热处理使氧原子从晶片的接近表面的区域向外扩散来减少在晶片的所述区域中的氧浓度。
US6,849,119B2(Falster)描述了一种方法，其中CZ半导体晶片遭受热处理，其中晶片的背面暴露于氮化气氛并且所述晶片的前面暴露于非氮化气氛。该热处理导致晶体空位的产生，其中所建立的空位分布的最大值比前面更加接近于背面。该晶片随后在800℃和1000℃的温度下遭受另外的热处理，因此引起在具有高空位浓度的区域中的氧沉淀。
在US 5,882,989(Falster)或US 5,994,761(Falster)中描述了另外的方法，用于借助于在邻接表面的晶片区域中产生低沉淀半导体区来处理晶片。
EP 0769809A1(Schulze)介绍一种方法，用于借助于由于氧化工艺被注入晶片的间隙硅(interstitial silicon)减少晶片中的空位浓度。
Wondrak，W：“Einsatz von Protonenbestrahlung in der Technologie derLeistungshalbleiter”，(“功率半导体技术中质子辐射的使用”)(在Archiv fürElektrotechnik，1989，72卷，133-140页)描述了一种用于通过质子辐射并随后进行热步骤对半导体材料的n型掺杂的方法。
发明内容
本发明的目的是提供一种处理用于制造半导体元件的含氧晶片的方法，其阻止在晶片的接近表面的区域中的氧沉淀，并且其中具有高密度氧沉淀的区优选地在与接近表面的区域相对的晶片区域中被产生。
该目的通过根据权利要求1和55的方法来实现。本发明还涉及根据权利要求50的垂直半导体元件。从属权利要求涉及有益的结构。
根据用于处理含氧半导体晶片的本发明方法的一个示范实施例，其中所述含氧半导体晶片具有第一面、与第一面相对的第二面、邻接第一面的第一半导体区域以及邻接第二面的第二半导体区域，规定用高能粒子辐照晶片的第二面，以便由此在晶片的第二半导体区域中产生晶体缺陷，例如空位、双空位或空位/氧复合体。接着进行第一热处理，其中晶片被加热到700℃至1100℃之间的温度一段预定的持续时间。
在所述第一热处理期间，例如较高价空位(V)-氧(O)复合体(即O2V复合体)在第二半导体区域中形成，所述第二半导体区域同第一半导体区域相比具有高浓度晶体缺陷和由此具有高浓度晶格空位。所述空位-氧复合体用作成核晶种(nucleation seed)，其中另外的氧原子或氧离子或其它空位/氧复合体附着到所述成核晶种，因此在第二半导体区域中产生稳定的氧聚集。此外空位-氧复合体或氧聚集还用作出现在半导体晶片中的杂质(例如重金属原子)和晶格空位的沟中心。在第二半导体区域中出现的空位-氧复合体和氧聚集的沟效应还导致晶格空位从第一半导体区域向第二半导体区域扩散，由此第一半导体区域晶格空位被耗损。由于在第一半导体区域中缺乏晶格空位，没有或仅有很少的氧沉淀可以在该半导体区域中形成，由此低氧沉淀半导体区、所谓的“洁净区”在邻接第一面的第一半导体区域中产生。这样的半导体区在下文中被称为低沉淀区。
利用所述的方法，可能比在公知方法的情况下实现基本无氧沉淀的区的明显较大的竖向幅度(vertical extent)。这对于垂直功率半导体元件是特别适用的，所述垂直功率半导体元件可以具有500伏以上的击穿电压，并且其中因此需要采取反向电压的元件区的相应大的垂直尺寸，例如在MODFET的情况下的漂移区。
用于产生低沉淀区的所述方法同传统方法相比还导致更均匀的低沉淀区。由于在横向上(也就是说相对于注入方向的横向)很小的注入剂量波动，注入工艺比例如氮化气氛中的传统RTA工艺(RTA＝快速热退火)，使横向上空位浓度分布明显地更加均匀。此外，注入工艺对于出现在晶片表面上的薄“寄生”层是不敏感的，然而在RTA工艺中作用于晶片表面的这种层明显地影响表面反应速度并由此影响空位产生。
为了产生晶体缺陷、尤其为了产生晶格空位用高能粒子辐照半导体本体导致第二半导体区域中的高浓度晶格空位，因此导致第二半导体区域中的高浓度氧沉淀，由于空位相当地促进了氧沉淀，也就是说形成这样的沉淀。此外，第二半导体区域中的高空位浓度导致晶格空位从第一半导体区域向第二半导体区域特别有效的向外扩散。可通过用高能粒子辐照以高再现性在晶片内和从晶片到晶片来产生晶格空位，这表示相对公知方法的另一优点。
在氮化气氛的热处理中仅仅可以实现1012和1013空位每立方厘米(cm3)之间的空位浓度，而当用质子辐照半导体本体时，可产生大于1018空位/cm3的空位浓度，例如，这导致所希望效果的相当大的强化。本发明的另外优点在于，与使用氮化步骤产生空位的方法相比，通过相应选择辐照能量和辐照剂量，实质上在半导体晶片中可以建立任何所希望的空位分布；尤其是，甚至能在相对大深度的半导体晶体中产生非常高的空位浓度。
用于辐照的高能粒子尤其是非掺杂粒子，例如质子，像氦离子、氖离子或氩离子的惰性气体离子，像锗离子或硅离子的半导体离子。然而，像例如磷离子的掺杂粒子也适用于作为高能粒子用于辐照半导体本体，其目的是产生晶体缺陷。由于对于给定的辐照能量高能粒子的穿透深度不应该太小，然而，优选地使用质子或氦离子，其对于给定的能量比起较重的粒子穿透更深。
附图说明
下面参照附图具体地介绍本发明的示范实施例。
图1显示用于在不同的方法步骤中处理半导体晶片的本发明方法。
图2显示根据参照图1所阐述的本发明方法的改进。
图3显示在CZ半导体晶片的低沉淀半导体区中产生n掺杂半导体区的方法。
图4显示在进行其它方法步骤后的半导体晶片，其中对半导体晶片的第一面施加外延层。
图5显示在根据发明方法所处理的半导体晶片中所实现的功率MOSFET或功率IGBT的横截面侧视图。
图6显示在根据发明的方法所处理的半导体晶片中所实现的功率二极管的横截面侧视图。
具体实施方式
在附图中，除非另外指示，相同的参考标记表示具有相同意义的相同晶片区域或元件区域。
图1A示意性地显示含氧半导体晶片100的摘录的横截面侧视图。该晶片是从通过坩锅提拉法或直拉法所产生的单晶体上切割下来的，并且下文中称为CZ晶片。这种CZ晶片的氧浓度通常在5·1017atoms/cm3以上。该晶片可以是未被掺杂的或者具有基本掺杂，尤其是均匀基本掺杂，例如n型基本掺杂，其是早在直拉法期间提拉单晶过程中产生的。特别地，晶片在该方法开始时可以独有地具有所述基本掺杂，也就是说在之前未遭受用于产生其它掺杂区的任何注入或总是与热处理相关联的扩散工艺，也未遭受在不通过热工艺激活的情况下初始仅注入掺杂剂原子所利用的注入工艺。
晶片100具有第一面101，其在下文中称为前面，和第二面102，其在下文中称为背面。通过截面示意性示出在晶格中所存在的氧原子并通过图1A的参考标记11表示。靠着氧原子，在直拉法结束后晶格也不可避免地包含空位和空位聚集，并且所述空位和空位聚集示意性地显示为圆圈，并且在图1A中用参考标记12表示。在晶片的垂直方向上紧邻前面101的半导体区在下文中被称为第一半导体区域103’，而在晶片100的垂直方向上紧邻背面102的区域在下文中被称为第二半导体区域104’。
目的是在紧邻前面101的第一半导体区域103’中产生低氧沉淀半导体区或低沉淀半导体区(洁净区(denuded zone))。
为了这个目的，参考图1B，本发明方法的一个示范实施例规定，用高能粒子经由其背面102辐照晶片100，从而以便在第二半导体区104中产生晶体缺陷、特别是晶格空位(lattice vacancy)，使得同第一半导体区域103相比增加的空位浓度出现在第二半导体区104’中。具有增加的空位浓度的半导体区在图1B中由参考标记104”表示。通过用高能粒子辐照所产生的空位在下文中尤其应被理解为单空位(V)、双空位(VV)和空位-氧复合体(OV)。然而，较高价空位-氧复合体或其它晶体缺陷(cystal defect)也可能出现。
特别是非掺杂粒子、例如质子、惰性气体离子或半导体离子，适合作为用于辐照晶片100的粒子。
通过用高能粒子辐照在第二半导体区104中空位的产生由第一热处理跟随，其中晶片被加热到700℃至1100℃之间的温度一段特定的持续时间。在这种情况下，选择该热处理的温度和持续时间，以便空位-氧中心(O2V中心)或者较高价空位-氧复合体在具有高空位浓度的第二半导体区104”中出现。热处理可以尤其以这样的方式被配置，使得连续地临时设定至少两个不同的温度，所述温度分别被保持预定的持续时间。在这种情况下，这些单独的“温度平稳状态(temperature p；ateauas)”的持续时间可以具有相等的长度或者是不同的长度。
由辐照和热处理所产生的空位-氧中心用作氧沉淀的成核晶种，因此导致在第一热处理期间在第二半导体区104中形成稳定的氧聚集。成核晶种和氧聚集附加地用作杂质(例如重金属原子)的沟中心，其中所述杂质出现在半导体晶片中或在随后的高温工艺期间扩散到半导体中，以及还用作晶格空位的沟中心。这具有以下效应，即在第一热处理期间，晶格空位从第一半导体区域103扩散到第二半导体区域104中，由此低空位半导体区在第一半导体区域103生成。第一半导体区域103的空位耗损抵制第一半导体区域103中氧沉淀的产生，在这种情况下，在热处理结束后，第一半导体区域103’形成低沉淀半导体区，其在图1C中由参考标记103表示。
第二半导体区域104中的成核晶种和氧聚集是稳定的，并且不再被例如在晶片的基础上制造半导体元件期间所采用的的后来的热处理而分解。由于缺少在第一半导体区域103中存在的空位，将会不利地影响半导体元件(尤其是功率元件)功能的氧沉淀，不能在第一半导体区域103中的这种热处理期间形成，因为在缺乏空位的情况下，沉淀形成变得不太可能和/或花费很长的时间。因此，利用所述方法制造的晶片的低沉淀半导体区103也特别适用于实现有源元件区，尤其是在功率半导体元件中用于采取元件反向电压的这些元件区。在垂直功率半导体元件的情况下，在前面处理结束之后可以移除具有高沉淀密度的第二半导体区域104，并且可以后来执行为完成半导体元件所需要的所谓后面处理。在横向元件的情况下，第二半导体区域也可以保留，其中在所述横向元件中，电流方向在半导体本体的横向上行进。
应该指出，用于产生空位-氧中心而用高能粒子对半导体本体的辐照和第一热处理不必以直接的时间顺序来实现。如下所述，特别可能的是，在进行之前称为“第一热处理”的工艺之前，在辐照晶片之后设立用于稳定状态的一个或多个低温热处理。
辐照工艺以后的热处理可以是仅用于形成空位-氧中心或用于稳定所执行的专用热处理。然而，所述热处理也可以是用于另外目的的热处理，例如用于在晶片中产生元件结构。这样的热处理是例如用于在掺杂剂注入之后激活掺杂剂的热处理、用于使掺杂剂原子向晶片内扩散的热处理、或者用于对元件结构有针对性地氧化的热处理。
此外，用于产生空位-氧中心或用于稳定的辐照工艺和热处理不必以紧密的时间顺序进行。因此，特别可能的是，辐照工艺是由晶片或基础材料制造商在早期阶段进行的，并且一个或多个热处理是由从晶片制造单独元件的元件制造商在后期进行的。在这种情况下，如上所述，热处理可以被结合到元件制造商的制造工艺中，并且可以是元件生产无论如何都需要的热处理。于是在由晶片制造商辐照并且已经准备好用于元件生产的晶片情况下不需要用于形成空位-氧中心的任何附加专用工艺。同传统方法相比，单独的附加方法步骤子在于用高能粒子辐照晶片。
第一热处理的持续时间可以在一个小时和多于20小时之间，在所述第一热处理中，晶片被加热到700℃至1100℃之间的温度。温度优选地在780℃至1020℃之间，其中优选地设定在不同的温度下的一个或两个温度平稳状态。
一个实施例规定，晶片在第一热处理期间首先被加热到780℃至810℃之间的温度第一持续时间，其中该第一持续时间短于10小时，然后被加热到980℃至1020℃之间的温度第二持续时间，该第二持续时间长于10小时。例如第一持续时间是5小时，而例如第二持续时间是20小时。
可选地，在使晶片100加热到700℃至1100℃之间的温度的“高温法”之前，可能的是实施在350℃至450℃之间的较低温度下并且具有5至20小时之间的持续时间的“低温工艺”。该低温步骤适用于形成稳定的氧沉淀成核晶种。产生低沉淀区的热步骤优选地发生在惰性气体气氛中。
在所述方法中，可通过辐照条件、也就是说特别是通过所使用的粒子类型和辐射粒子所利用的辐照能量，比较准确地设定在半导体晶片中由粒子辐照所产生的空位浓度的最大值。
图1D定性地显示在经由所述晶片背面102用高能粒子辐照晶片的过程中在半导体晶片100中的空位分布。在这种情况下，最大空位浓度位于辐照的所谓末端范围(end-of-range)区域。这是以下区域，即直至所述区域，辐照粒子来自于背面102透入晶片100。在图1D中，a表示距晶片背面102的距离和a1表示距背面102的最大空位浓度距离。最大空位浓度的该位置a1取决于辐照能量，并且在用2.5MeV的注入能量注入质子的情况下，位于距背面102为55至60μm之间的范围中。利用质子的辐照可以尤其相对于背面102垂直地或以有一倾斜角度、例如5°至10°之间的角度来实现。
假设质子注入剂量为1014crm-2，最大空位浓度在末端范围区域位于大约7·1018空位/cm3处。在布置在末端范围区域和背面之间并且辐射质子所通过的半导体区域中，在给定上述注入剂量的情况下空位浓度位于大约5·1017空位/cm3的区域中。
在晶片垂直方向上低沉淀半导体区103的尺寸同样取决于辐照条件，尤其是辐照能量。在所述方法中，低沉淀半导体区103出现在由粒子辐照不产生附加空位的区域中。在这种情况下，在第一热处理期间第一半导体区域中的空位减少越有效，在垂直方向上第一半导体区域103的尺寸越小或第二半导体区域中的空位浓度越高和第二半导体区域104的竖向幅度越大。粒子辐照优选地以这样的方式实现，使得辐照的末端范围区域尽可能靠近要产生的并且与前面101邻接的低沉淀半导体区103。假设晶片厚度在400...700...1000μm之间，惯例的辐照能量在2...5...10MeV范围中。然而，为了在半导体晶体中产生沉淀富有区，例如在70-200KeV范围中的低辐照能量也是可能的。这样的辐照能量可通过商业上可用的注入装置获得。
在进行粒子辐照之前，晶片可选地可遭受第二热处理，其中晶片在潮湿和/或氧化气氛中被加热到高于1000℃的温度。这样的过程从在引言中所提及的EP0769809A1中是公知的，并且用于以有针对性的方式将间隙硅原子注射到晶片中，其中注射所述硅原子所达的深度取决于热处理的持续时间，深度越大，执行所述热处理时间越长。所述间隙硅原子的注射尤其在表面附近的半导体晶片区域中已经导致空位的减少，尤其导致空位聚集的减少，并且消除半导体晶片中所谓D缺陷。利用第二热处理对半导体晶片的预热处理，尤其是可以用于产生由所述方法所处理的多个晶片的相同“初态”，以便从而在相同的方法条件下产生具有相同性质的晶片。该过程基于以下理解：从不同单晶体所切割的单独晶片在其空位浓度和所谓的D缺陷分布方面可以不同。作为该过程的结果，特别是能溶解在前的沉淀，和能降低在以这种方式所处理的半导体晶体中的空位浓度，由此在以后的高温步骤期间大大地减少沉淀形成的可能性。
由于这些定义的相同起始条件尤其在随后的低沉淀半导体区的区域中是所希望的，在该预热处理期间，它足以使前面101暴露于潮湿和/或氧化气氛中，其中如果必要，间隙硅原子的穿透深度也可能受限于半导体区103的竖向幅度，然而，不言而喻在预热处理期间也可以使晶片的两个面101、102暴露于潮湿和/或氧化气氛中。
可选地，另外可能的是，在实施产生成核中心和氧聚集所利用的第一热处理之后或之前，使晶片遭受另外的热处理，其中至少以以下方式加热第一半导体区域103，即氧原子经由晶片前面101从所述第一半导体区向外扩散。在该另外的热处理中的温度例如在900℃至1250℃之间的范围中。该另外的热处理进一步减小低沉淀半导体区103中的氧浓度，这进一步减少在随后的热处理期间在所述半导体区中生成的氧沉淀的可能性。此外，在低沉淀半导体区中的氧减少降低了出现所谓热施主(thermal donor)的风险。当间隙氧(interstitial oxygen)存在时和在400℃至500℃之间温度的热处理期间，这样的热施主可在晶格中出现。
上述所有热处理能够作为传统熔炉工艺来实现，其中在熔炉中晶片被加热至所希望的温度。此外，热处理还可以作为RTA工艺(RTA＝快速热退火(rapidthermal annealing))来实现，其中例如利用灯或激光束加热晶片。
为了在第二半导体区104’中产生晶体缺陷，还可以使用不同的注入能量进行多个注入步骤。在这种情况下，还有以以下方式进行多个第一热处理的可能性，即在两个注入工艺之间在所述温度下进行第一热处理。
参照图2，可能的是，在进行粒子辐照之前从背面102向半导体本体引入槽110。在随后的辐照步骤期间，高能粒子经由背面102和经由槽110穿透至晶片的第二半导体区域104。槽还可能影响高能粒子至半导体晶片100的穿透深度。
除为了在第二半导体区域104中产生晶格空位而进行粒子辐照之外，还可以为了产生所述空位，使半导体晶片遭受热处理，在所述热处理中，晶片背面102暴露于氮化气氛，而前面被保护免受氮化气氛，例如通过施加氧化物。氮化气氛中的热处理致使在第二半导体区域104中晶格空位的产生，然而，其中可获得的空位浓度比在上述的粒子辐照的情况下低。在用于生成这些空位的热处理期间，晶片优选地被快速加热，例如通过RTA步骤，然后相对较慢地冷却，这在引言中所提及的US6,849,119B2中得以解释。利用氮化气氛中的热处理产生晶格空位尤其适用于同来自半导体晶片背面102的槽110的产生(如参照图2所述)相结合。
如上所述的用于产生低沉淀半导体区的方法还适用于在SOI衬底的半导体衬底中产生低沉淀半导体区。众所周知，这种SOI衬底具有半导体衬底、布置在半导体衬底上的绝缘层、和布置在绝缘层上的半导体层。例如可通过具有利用晶片接合(wafer bonding)方法被接合到半导体衬底上的绝缘层和半导体层的层布置来产生这样的衬底。在这种情况下，特别地，半导体衬底可以是CZ晶片。
补充CZ晶片以形成SOI衬底的绝缘层302和半导体层301在图1A中由虚线示出。利用上述的方法可以在与半导体层302邻接的区域中在晶片100中产生低沉淀半导体区。如果在邻接绝缘层的所述SOI衬底区域中在元件运行期间建立电场，则这个过程是特别有利的。到目前为止，所述区必须被体现为外延沉积半导体层，以便例如由发电(generation)引起的反向电流保持在提供紧公差的容限内。依赖上述的方法，可省去该复杂和昂贵的外延层的生成，或者至少可以使这样的外延层明显薄，因此比迄今传统的更成本有效。
此外，在绝缘层302之上出现的半导体区301也可以通过应用所述方法被生产为CZ基本材料的低沉淀区。为此，具有后来的区301的另外的CZ半导体晶片遭受所述方法，以便产生邻接晶片表面的低沉淀区。然后该另外的晶片被接合至半导体衬底，其中该另外的晶片的低沉淀区面向衬底100或者绝缘层302。在例如通过研磨和/或蚀刻接合晶片后，再次移除所述另外的晶片的沉淀富有区(未显示)。
晶片接合方法本身在原理上是公知的，所以在这方面不必进一步说明。在这样的方法中，把要接合的两个半导体表面施加于彼此，其中的一个或两个可以被氧化，其中为了接合两个表面随后进行热处理。为此惯用的温度在400℃至1000℃之间的范围中。
所述的方法还能很好地同用于产生SOI衬底的所谓SIMOX技术相结合。换句话说，首先利用所述方法产生低沉淀区103，然后利用氧注入在所述区103中生成绝缘层。
在其前面101的区域中进行所述的处理后具有无沉淀(precipitate-free)或至少低沉淀半导体区103的半导体晶片，特别适用于实现垂直功率元件，如将在下面说明的那样。晶片可以具有基本掺杂，例如n型基本掺杂(basic doping)，其早在直拉法期间在提拉单晶的过程中被产生。低沉淀半导体区103可特别用于实现采取功率元件反向电压的半导体区。
参照图3A至3C下面说明用于在CZ晶片100低沉淀半导体区103中产生n掺杂半导体区的方法。该方法还可用于在提拉单晶的过程中产生n型基本掺杂，而且还可以用于在未掺杂的CZ晶片中产生n掺杂半导体区，所述区的作用就像基本掺杂的区，也就是说至少在其竖向幅度的大部分上在垂直方向上具有近似恒定的掺杂。这是尤其有利的，因为由于氧沉淀存在，在提拉单晶期间晶片的基本掺杂的产生导致不满意的结果，特别是导致不均匀的和很少可再生的掺杂。
参考图3A，本方法规定，经由前面101将质子注入到晶片100的低沉淀半导体区103中。这样，注入方向可以与前面101垂直，但也可以与所述前面101呈一角度。质子注入首先在低沉淀半导体区103的辐射质子所通过的该区域中引起晶体缺陷。此外，质子注入将质子引入至低沉淀半导体区103中。在这种情况下，具有晶体缺陷并且辐射质子所通过的区的尺寸，在来自前面101的垂直方向上，取决于注入能量。在这种情况下，所述区的尺寸越大，注入能量越高，也就是说质子经由前面101穿透进入晶片100越深。
质子辐照之后是热处理，在所述热处理中，至少在用质子辐照的区的区域中将晶片100加热至400℃至570℃之间的温度，由此从由质子辐照所产生的晶体缺陷和所引入的质子产生氢致施主(hydrogen-induced donor)。在所述热处理期间的温度优选地在450℃至550℃之间的范围中。
利用质子注入，质子主要地被引入至辐照末端范围区域(end-of-rangeregion)。来自前面101的这个区的位置取决于注入能量。末端范围区域形成在晶片100垂直方向上通过质子注入所辐照的区域的“末端”。如上所述，氢致施主的形成预示适当的晶体缺陷存在和质子存在。热处理的持续时间优先地如此来选择，使得主要引入至末端范围区域的质子在前面101的方向上在可估计的程度上扩散，由此用以在低沉淀半导体区103的受辐照区域中产生尽可能均匀的n型掺杂。该热处理的持续时间在1小时至10小时之间，优选地在3至6小时之间。
参考图3B，热处理的结果是在晶片100的低沉淀半导体区103中的n掺杂半导体区105。从前面101，n型半导体区105延伸至晶片100达深度d0，其中所述深度取决于以所述方式的注入能量。
图3C显示所述n型半导体区105的掺杂分布图的例子。图3C绘制了自前面101的掺杂浓度。在这种情况下，nD0表示在实施掺杂方法之前晶片100的基本掺杂。
如从图3C中可推断出，自前面101的n型半导体区105具有大致均匀的掺杂分布图，具有掺杂浓度为ND，其在n型半导体区105的末端区域中上升到最大掺杂浓度NDmax，然后降回到基本掺杂ND0。在n型半导体区的末端区域中掺杂首先升高，然后降回到基本掺杂，所述n型半导体区的末端区域由质子注入的末端范围区域造成，其中在注入期间质子的大多数被合并到所述末端范围区域中。由于热处理，大部分质子在前面101的方向上扩散，这导致在辐射质子所通过的区域中均匀的掺杂浓度ND。在背面102的方向上扩散到半导体深度的质子不会导致在这个区域中的施主形成，因为没有为形成施主所必要的注入致晶体缺陷在这出现，。末端范围区域中的最大掺杂浓度NDmax和受辐照区域的均匀掺杂浓度ND之间的差决定性地取决于热处理期间的温度和热处理的持续时间。这里适用的是，对于热处理的相同持续时间，所述的差越小，热处理期间的温度就越高，以及对于热处理期间给定的温度，差越小，热处理的持续时间越长。假设热处理的温度足够高和持续时间足够长，所述差也可趋向于零或变得很小。
一个示范实施例规定，如此选择热处理，使得由质子注入和随后的热处理所产生的n型半导体区105包含具有至少近似均匀掺杂的区域，所述区域在半导体本体100的垂直方向上延伸超过n型半导体区105幅度的至少60％，更好地超过80％，其中竖向幅度假设为在实现注入所经由的表面和所谓的注入末端范围之间的距离。这样，末端范围表示在注入后质子浓度最高的位置。在该上下文中，“至少近似均匀掺杂”应该理解为在均匀掺杂的区域中最大掺杂浓度和最小掺杂浓度之比最大为3。一个实施例规定，所述的比最大值为2，其它的实施例规定，所述的比最大值为1.5或1.2。
在用于产生这种低沉淀半导体区的任何所希望的方法之后，可以实施用于在CZ晶片的低沉淀半导体区中产生n掺杂半导体区105的上述方法。
除上述方法外，特别是在EP 0 769809 A1中所述的方法，其中在1100℃至1180℃之间的温度下在氧化气氛中氧化CZ晶片2小时至5小时之间的持续时间，该方法适用于产生低沉淀区。在这种情况下，可以在干燥或潮湿气氛中实现氧化。
该氧化尤其也可以在含氧气态掺杂剂化合物(例如POCl3)的气氛中来实现。在进行氧化步骤之后，移除在接近表面的晶片区域中在这种氧化期间另外出现的掺杂层，如在表面上形成的氧化物层。
这样的氧化方法还可同通过在已经进行氧化方法之后进行辐照和热处理而包括辐照工艺和至少一个热处理的上述方法相结合。
无论是用于产生低沉淀区的单独方法还是与辐照和热处理相结合，实施氧化方法，不可避免地在晶片表面上形成氧化物层，其在实施为在晶片中实现元件所需的其它方法步骤之前必要时被移除。
例如利用蚀刻方法移除该氧化物层。然而，晶片表面的氧化和该氧化物层的蚀刻导致晶片表面的粗糙化以致于至少不适用于进一步生产集成电路(IC)。
在移除该氧化物层之后，因此在实施其它方法步骤、例如用于产生n掺杂区105的方法步骤和/或用于实现元件的方法步骤之前，晶片表面优选地被抛光。
通过上述方法所产生的并且包含具有氢致施主的n型掺杂的半导体区105特别适用于实现采取反向电压的功率半导体元件的半导体区。这样的区例如是MOSFET的漂移区、IGBT的漂移区或n型基极或者二极管的漂移区或n型基极。
n型半导体区105尤其还可以这样的方式产生，使得掺杂浓度的最大值位于具有氧聚集的区104中，以便由于掺杂方法，低沉淀区103获得均匀n型掺杂。
关于参照图1A至1C说明的处理方法，应该补充的是，在本方法中当质子被用作高能粒子时不形成氢致施主，因为在该方法期间所采用的700℃至1100℃之间的温度对于产生氢致施主而言太高。
为了准备用于生产功率半导体元件的晶片100，参照图4，可选地可以在低沉淀半导体区103之上在前面101上产生单晶外延层200。所述外延层200的掺杂浓度优选地适合于低沉淀半导体区203的或在低沉淀半导体区103中存在的n掺杂半导体区105的掺杂浓度和此外适合于元件所需的要求。在用于沉积所述外延层期间以公知的方式或根据所述方法通过质子辐照结合适当的热处理来设定外延层200的掺杂浓度。
利用上述处理方法所处理的半导体晶片100适用于产生垂直功率半导体元件，下面参照图5和6对其进行说明。
功率半导体元件的原始材料由晶片100形成，选择性地对所述晶片施加根据图4所述的外延层200。为下面的说明假设这种外延层200的存在。然而，应该指出，也可省去所述外延层200，尤其是当低沉淀半导体区103在晶片100的垂直方向上具有用于实现有源元件区、特别是用于实现采取反向电压的功率半导体元件的元件区的足够大尺寸时。
图5显示垂直功率MOSFET横截面的侧视图，所述垂直功率MOSFET在根据上述方法所处理的CZ晶片100的基础上产生。该MOSFET具有由经处理的晶片(在图1至4中100)的部分100’和在本例子中由施加到晶片的外延层200形成的半导体本体。在本例子中，参考标记201表示外延层的前面，其同时形成半导体本体的前面。以未更明确示出的方式，晶片部分100’通过移除来自所述晶片的背面的晶片100(图1至4中的参考标记102)来产生。参考标记111表示所述晶片部分100’的表面，该表面在移除之后出现，并且同时形成于半导体本体的背面。
在本例子中，MOSFET被体现为垂直沟槽MOSFET并且具有源区21、在垂直方向上与源区21邻接的本体区22、在垂直方向上与本体区22邻接的漂移区23和在垂直方向上与漂移区23邻接的漏区24。源区21和本体区22布置在图5中所示元件的外延层200中。
为了控制本体区22的反型沟道，存在栅电极27，其两个电极部分在图5中示出并且被布置在来自前面201在垂直方向上延伸至半导体本体内的沟槽中。栅电极27通过栅介质28以介电方式与半导体本体绝缘，该栅介质28通常为氧化物层。源区和本体区21、22可利用注入和扩散步骤以公知的方式形成。栅电极通过蚀刻沟槽、在沟槽中施加栅介质层以及在沟槽中沉积电极层来产生。
通过源电极25与源区21形成接触，所述源电极在半导体本体的垂直方向上的部分中恰好延伸到本体区22中，以便从而以公知的方式短路源区21和本体区22。通过施加至背面111的漏电极26与漏区24形成接触。
MOSFET的漂移区23部分通过外延层20和部分通过晶片部分100’的低沉淀半导体区103形成。漏区24是同漂移区23相比高掺杂的并且可以例如通过经由背面111注入掺杂物原子产生的半导体区。在这种情况下，漏区24能完全布置在低沉淀半导体区103中，但也能布置在含有氧聚集的半导体区(图1至3中的参考标记104)的在回蚀(etching back)或回磨(grinding back)之后保留的部分中。在这种情况下，对元件的正常功能至关紧要的是漂移区，所述漂移区用于当元件关闭时采取出现的反向电压，漂移区仅由低沉淀半导体区103的部分形成。否则，出现在漂移区23中的氧聚集会降低元件的性能，尤其是其介电强度和泄漏电流行为。
所示的功率MOSFET的介电强度关键取决于垂直方向上漂移区23的尺寸和还取决于所述漂移区的掺杂浓度。在元件制造方法期间回磨该晶片之后保留的晶片部分100’可以独有地包括之前所产生的低沉淀半导体区103，但也还可包括在背面102区域中具有氧聚集104的区的部分，其中具有氧聚集的所述区于是允许仅用于实现高掺杂漏区24并不用于实现采取反向电压的漂移区23。
可省去施加外延层200，尤其是当垂直方向上低沉淀半导体区103的尺寸对于实现对所希望的介电强度足够厚的漂移区足够大的时候。
所述的垂直功率MOSFET特别是n型功率MOSFET。在这种情况下，源区21、漂移区23和漏区24是n掺杂的，而本体区22是p掺杂的。显然，在通过上述方法处理的晶片的基础上也能实现p型功率MOSFET，所述p型功率MOSFET的元件区与n型功率MOSFET相比以互补的方式被掺杂。
根据上述方法通过质子注入至晶片前面和随后的热处理步骤，可以产生漂移区23的掺杂。用于掺杂漂移区23的这些步骤优选地仅在产生源区和本体区21、22和栅氧化物28之后来实现，由于这些产生步骤需要远高于600℃的温度，使得不出现质子致掺杂(proton-induced doping)。相反，需要低于大约430℃温度的产生步骤(例如金属化或沉积聚酰亚胺层的热处理)可在以后实现，也就是说在掺杂漂移区23之后。在这种情况下，在漂移区23的质子致掺杂的热处理期间的热预算中可以考虑随后产生步骤的热预算。然后可以以相应比较短的方式实施这种另外的热处理，或甚至完全避免。
在经处理的晶片的基础上，基本材料也可以实现双极功率元件，例如沟槽IGBT。这种沟槽IGBT的结构与在图5中所示的垂直功率MOSFET的结构相对应，区别在于以与漂移区23互补的方式掺杂的发射极区24取代具有与漂移区23相同导电类型的漏区24而存在。
在IGBT的情况下，场截止区(field stop zone)29可以在漂移区23中被布置在发射极区24的上游，其中所述场截止区具有与漂移区23相同的导电类型，但是与漂移区23相比更高地被掺杂。所述场截止区29可以与发射极区24邻接，但是也可离发射极区24一段距离布置。然而，场截止区29比本体区22更靠近于发射极区24。
通过质子注入和随后的热步骤可在CZ晶片100中产生这种场截止区29。在这种情况下，质子注入尤其可以经由晶片100的背面102来实现。在这种情况下，场截止区29和背面之间的距离取决于所使用的注入能量。为了能在晶片100的垂直方向上设定场截止区的尺寸和最终的掺杂分布图，可以使用不同的注入能量，其中注入剂量优选地随着注入能量的增加而降低。
由于热步骤的持续时间和/或温度，用于产生场截止区的方法不同于用于产生具有n型基本掺杂105的半导体区的方法。当产生n型区105时，目的是实现在注入侧方向上在适度程度上的质子扩散，以便在垂直方向上尽可能宽的区域上获得尽可能均匀的掺杂。与此相反，场截止区29在垂直方向上尽可能准确地被限定。为了实现这一点，用于产生场截止区29的热步骤的温度和/或持续时间比在产生n型区105时的温度和/或持续时间低。在产生场截止区29时热处理的温度例如在350℃至400℃之间的范围中，该热处理的持续时间在30分钟至2小时之间。
作为替代方案，场截止区可在用于产生n型基本掺杂的方法步骤期间完全地和至少部分地来实现。如所述的，为了产生n型基本掺杂，质子经由前面101被注入至晶片中。所述质子随后在前面的方向上在热处理的影响下从末端范围区域扩散。该扩散工艺可通过热处理的持续时间和温度来设置，使得与在位于末端范围区域和前面之间的中间区域中的n型基本掺杂相比，在末端范围区域中出现更高的掺杂。用于在同时产生场截止区时产生n型基本掺杂的热处理的温度和/或持续时间比在用于独有地产生n型基本掺杂的工艺中低。显然，应该设置质子辐照的注入能量，使得质子的穿透深度比晶片的晶片厚度小。
利用上述方法可以实现场截止区的附加掺杂，其中经由背面进行质子注入。
在IGBT的情况下，漂移区23通常是n掺杂的。本体区和发射极区22、24相应地是p掺杂的。n掺杂的场截止区29例如可通过经由背面111或经由还没有被移除的晶片背面102的质子注入和在350℃至420℃之间并尤其优选地在360℃至400℃之间的温度范围中的温度下的随后热处理来产生。
通过质子注入结合适当的热处理步骤，还优选地以所述方式产生漂移区23的基本掺杂，其中经由前面201优选地实现质子注入。可替代地或可补充地，然而，也可以经由晶片背面111，精确地尤其优选地在执行背面减薄工艺之后实现所述质子注入。
图6显示在经处理的晶片基本材料的基础上所实现的垂直功率二极管横截面的侧视图。在图6中，参考标记201表示二极管集成于其中的半导体本体的前面，而参考标记111表示所述半导体本体的背面。半导体本体包括由通过回磨参照图1至3所述的晶片100所获得的晶片部分100’。参照图4所述的外延层200可选性地施加于所述晶片部分100’。
在前面201区域中，功率二极管具有p型发射极区或阳极区31、与p型发射极区邻接的基极区32、和在垂直方向上与基极区32邻接的n型发射极区或阴极区33。基极区32是p型或n型掺杂的，并且在功率二极管反向工作时用于采取(take up)出现的反向电压。在本例子中，基极区32由外延层200的部分和晶片部分100’的低沉淀半导体区103的部分形成。n型发射极区33同样可以完全地在低沉淀半导体区103中形成。所述n型发射极例如通过经由背面111注入n型掺杂剂原子来产生。然而，n型发射极33还可以部分地通过晶片的具有氧聚集的半导体区(图1至3中的参考标记104)形成。然而，关键的是采取反向电压的基极区32仅通过晶片的低沉淀半导体区103形成。
利用阳极电极34与二极管的阳极区31形成接触，所述阳极电极形成阳极端子A。利用阴极电极35与阴极区33形成接触，所述阴极电极形成阴极端子K。
参考标记列表
11氧原子
12空位
21源区
22本体区
23漂移区
24漏区，发射极区
25源电极
26漏电极、发射极电极
27栅电极
28栅介质
31p型发射极
32基极
33n型发射极区
34，35端子电极
100半导体晶片
100’在晶片移除后的晶片部分
101半导体晶片的前面
102半导体晶片的背面
103晶片的低沉淀半导体区
103’晶片的第一半导体区域
104晶片的包含氧聚集的半导体区
104’晶片的第二半导体区域
104”具有增加的空位浓度的半导体晶片区域
110沟槽
111经移除的半导体晶片的背面，半导体本体的背面
200外延层
201外延层的前面，半导体本体的前面
A阳极端子
D漏极端子
E发射极端子
G栅极端子
K阴极端子
S源极端子

Claims (53)

1.一种用于处理含氧半导体晶片（100）的方法，所述含氧半导体晶片（100）具有第一面（101）、与第一面（101）相对的第二面（102）、与第一面（101）邻接的第一半导体区域（103’）、和与第二面（102）邻接的第二半导体区域（104’），通过所述方法在第一半导体区域（103’）中形成低空位半导体区，所述方法包括如下方法步骤:
用质子或氦离子辐照晶片（100）的第二面（102），使得在第二半导体区域（104’）中产生晶格空位，
进行第一热处理，其中将晶片（100）加热至700℃至1100℃之间的温度，和选择所述第一热处理的持续时间，使得在第二半导体区域中形成氧聚集并且晶格空位从第一半导体区域扩散到第二半导体区域。
2.根据权利要求1的方法，其中在热处理期间的温度在780℃至1020℃之间。
3.根据权利要求1或2的方法，其中第一热处理的持续时间是在1小时至20小时之间。
4.根据权利要求1或2的方法，其中在热处理期间，首先，晶片被加热至790℃至810℃之间的温度达第一持续时间，其中所述第一持续时间短于10小时，然后晶片被加热至985℃至1015℃之间的温度达第二持续时间，其中所述第二持续时间长于10小时。
5.根据权利要求4的方法，其中第一持续时间是5小时，并且第二持续时间是20小时。
6.根据权利要求1或2的方法，其中晶片的厚度在400μm至1000μm之间，并且其中辐照能量在70KeV至10MeV之间。
7.根据权利要求1或2的方法，其中晶片的厚度在400μm至1000μm之间，并且其中辐照能量在2MeV至10MeV之间。
8.根据权利要求1或2的方法，其中质子的注入剂量在1x1013cm-2至1x1015cm-2之间。
9.根据权利要求1或2的方法，其在辐照晶片（100）的第二面（102）之前包括如下方法步骤：
进行第二热处理，其中将晶片（100）加热至高于1000℃的温度，并且其中至少将第一面（100）暴露于潮湿和/或氧化气氛。
10.根据权利要求9的方法，其中在第二热处理期间，第一和第二面暴露于潮湿和/或氧化气氛。
11.根据权利要求1或2的方法，其在辐照晶片（100）的第二面（102）之后并在第一热处理之前包括如下方法步骤：
进行另一热处理，其中将晶片（100）加热至350℃至450℃之间的温度。
12.根据权利要求11的方法，其中另一热处理的持续时间在5小时至20小时之间。
13.根据权利要求1或2的方法，其中，在辐照晶片（100）之前，产生沟槽（105），所述沟槽自第二面（102）延伸进晶片（100）。
14.根据权利要求13的方法，其中沟槽（105）在进行第一热处理之前用填充材料填充。
15.根据权利要求1或2的方法，其在进行第一热处理之后或之前具有如下进一步方法步骤：
进行第三热处理，其中至少以以下方式加热第一半导体区（103），使得氧原子经由晶片的第一面（101）从所述第一半导体区（103）向外扩散。
16.根据权利要求1的方法，其在进行第一热处理之后，包括如下方法步骤，用于在第一半导体区中产生n掺杂半导体区（105）：
经由第一和第二面（101，102）至少之一用质子辐照晶片（100），因此在第一半导体区中产生晶体缺陷，
进行另一热处理，其中将晶片（100）至少在第一面（101）的区域中加热至400℃至570℃之间的温度，以便出现氢致施主。
17.根据权利要求16的方法，其中选择另一热处理的持续时间和温度，使得n掺杂半导体区（105）在半导体本体（100）的垂直方向上至少超过其竖向幅度的60％具有由质子辐照所产生的至少近似均匀的掺杂，其中“至少近似均匀的掺杂”应该理解为在均匀掺杂的区域中最大掺杂浓度和最小掺杂浓度之比最大为3。
18.根据权利要求17的方法，其中选择另一热处理的持续时间和温度，使得n掺杂半导体区（105）在半导体本体（100）的垂直方向上至少超过其竖向幅度的80％具有由质子辐照所产生的至少近似均匀的掺杂。
19.根据权利要求9的方法，其中，在进行第二热处理之后，所述方法包括如下方法步骤，用于在第一半导体区中产生n掺杂半导体区（105）：
经由第一和第二面（101，102）至少之一用质子辐照晶片（100），因此在第一半导体区中产生晶体缺陷，
进行另一热处理，其中将晶片（100）至少在第一面（101）的区域中加热至400℃至570℃之间的温度，以便出现氢致施主。
20.根据权利要求19的方法，其中选择另一热处理的持续时间和温度，使得n掺杂半导体区（105）在半导体本体（100）的垂直方向上至少超过其竖向幅度的60％具有由质子辐照所产生的至少近似均匀的掺杂，其中“至少近似均匀的掺杂”应该理解为在均匀掺杂的区域中最大掺杂浓度和最小掺杂浓度之比最大为3。
21.根据权利要求20的方法，其中选择另一热处理的持续时间和温度，使得n掺杂半导体区（105）在半导体本体（100）的垂直方向上至少超过其竖向幅度的80％具有由质子辐照所产生的至少近似均匀的掺杂。
22.根据权利要求16至21中任何一项的方法，其中另一热处理的温度在450℃至550℃之间。
23.根据权利要求16至21中任何一项的方法，其中另一热处理的持续时间是在1小时至10小时之间。
24.根据权利要求16至21中任何一项的方法，其中用质子辐照晶片（100）包括至少两个辐照步骤，其中用具有不同辐照能量的质子辐照晶片。
25.根据权利要求16至21中任何一项的方法，其中在处理之前，晶片（100）具有n型基本掺杂。
26.根据权利要求16至21中任何一项的方法，其中经由第一和第二面（101，102）用质子辐照半导体本体。
27.根据权利要求1或2的方法，该方法进一步包括利用如下方法步骤在晶片中产生n掺杂场截止区（29）：
经由第一和第二面（101，102）至少之一用质子辐照晶片（100），因此在第一半导体区中产生晶体缺陷，
进行随后的热处理，其中将晶片（100）加热至350℃至550℃之间的温度，以便出现具有氢致施主的场截止区（29）。
28.根据权利要求27的方法，其中经由第二面（102）实现用于产生场截止区（29）的质子辐照，并且其中将晶片（100）加热至350℃至420℃之间的温度。
29.根据权利要求27的方法，其中用于产生场截止区的热处理的持续时间在30分钟至2小时之间。
30.根据权利要求27的方法，其中使用具有多个辐照能量的多个辐照步骤来产生场截止区。
31.根据权利要求30的方法，其中在多个辐照步骤期间，辐照剂量随着辐照能量的增加而减少。
32.根据权利要求1或2的方法，其中对晶片（100）的第一面（101）施加绝缘层（302），并对绝缘层（302）施加半导体层（301）。
33.根据权利要求1或2的方法，其中对晶片第二面（102）的辐照包括至少两个具有不同辐照能量的辐照步骤。
34.根据权利要求33的方法，其中第一热处理包括至少两个时间上分离的热步骤，其中晶片（100）分别被加热，其中所述热步骤至少之一在时间上位于两个辐照步骤之间。
35.根据权利要求1或2的方法，其中为了产生SOI衬底，在进行第一热处理之后，将氧原子注入至第一半导体区域（103’）。
36.一种用于产生SOI衬底的方法，其包括如下方法步骤：
提供第一和第二半导体晶片，每个都具有第一和第二面，
为了在两个晶片的每个中产生与其第一面邻接的低沉淀区，对两个半导体晶片的每个实施如权利要求1至35中任一项所述的方法，
以以下方式连接第一和第二半导体晶片，使得其第一面彼此面对并且在半导体晶片的第一面之间存在绝缘层。
37.根据权利要求36的方法，其中在两个晶片至少之一的第一面上产生氧化物层，并且其中利用晶片接合方法使两个晶片彼此连接。
38.一种垂直功率半导体元件，具有如下特征：
半导体本体，具有根据直拉法所产生的半导体衬底，其中半导体衬底（100’）具有低氧沉淀半导体区（103），其中半导体区（103）在第一半导体区域（103’）中通过一种用于处理含氧半导体晶片（100）的方法来形成，所述含氧半导体晶片（100）具有第一面（101）、与第一面（101）相对的第二面（102）、与第一面（101）邻接的第一半导体区域（103’）、和与第二面（102）邻接的第二半导体区域（104’），通过所述方法在第一半导体区域（103’）中形成低空位半导体区，所述方法包括如下方法步骤:
用质子或氦离子辐照晶片（100）的第二面（102），使得在第二半导体区域（104’）中产生晶格空位，
进行第一热处理，其中将晶片（100）加热至700℃至1100℃之间的温度，和选择所述第一热处理的持续时间，使得在第二半导体区域中形成氧聚集并且晶格空位从第一半导体区域扩散到第二半导体区域，
元件区（23，32），其被设计用以当在关状态下驱动元件时采取反向电压，并且其至少布置在低氧沉淀半导体区（103）的部分中，并且其具有由氢致施主形成的n型基本掺杂。
39.根据权利要求38的半导体元件，其中半导体本体具有施加至半导体衬底的外延层（200），并且其中采取反向电压的区布置在外延层（200）的部分中。
40.根据权利要求38和39中任何一项的半导体元件，所述半导体元件被体现为具有漂移区（23）的MOSFET或IGBT，所述漂移区形成采取反向电压的区。
41.根据权利要求38和39中任何一项的半导体元件，所述半导体元件被体现为具有n型基极的晶闸管或二极管，所述基极形成采取反向电压的区。
42.一种用于处理含氧半导体晶片（100）的方法，所述含氧半导体晶片（100）是未掺杂的或独有地具有基本掺杂，并且具有第一面（101）、与第一面（101）相对的第二面（102）、与第一面（101）邻接的第一半导体区域（103’）、和与第二面（102）邻接的第二半导体区域（104’），所述方法包括如下方法步骤：
用质子或氦离子辐照晶片（100）的第二面（102），因此在第二半导体区域（104’）中产生晶格空位，
进行第一热处理，其中将半导体晶片加热至700℃至1100℃之间的温度，和选择所述第一热处理的持续时间，使得在第二半导体区域中形成氧聚集并且晶格空位从第一半导体区域扩散到第二半导体区域，通过所述方法在第一半导体区域（103’）中形成低氧沉淀半导体区。
43.根据权利要求42的方法，其中在将掺杂物原子引入晶片（100）中的注入或扩散工艺期间或在氧化工艺期间实现热处理。
44.根据权利要求42至43中任何一项的方法，其中晶片的厚度在400μm至1000μm之间，并且其中辐照能量在70KeV至10MeV之间。
45.根据权利要求42至43中任何一项的方法，其中晶片的厚度在400μm至1000μm之间，并且其中辐照能量在2MeV至10MeV之间。
46.根据权利要求42至43中任何一项的方法，其中质子的注入剂量在1x1013cm-2至1x1015cm-2之间。
47.根据权利要求42至43中任何一项的方法，其在辐照晶片（100）的第二面（102）之前，包括如下方法步骤：
进行第二热处理，其中将晶片（100）加热至高于1000℃的温度，并且其中至少将第一面（100）暴露于潮湿和/或氧化气氛。
48.根据权利要求47的方法，其中在第二热处理期间，第一和第二面暴露于潮湿和/或氧化气氛。
49.根据权利要求42至43中任何一项的方法，其在辐照晶片（100）的第二面（102）之后并在第一热处理之前包括如下方法步骤：
进行另一热处理，其中将晶片（100）加热至350℃至450℃之间的温度。
50.根据权利要求49的方法，其中另一热处理的持续时间在5小时至20小时之间。
51.根据权利要求42至43中任何一项的方法，其中，在辐照晶片（100）之前，产生沟槽（105），所述沟槽自第二面（102）延伸进晶片（100）。
52.根据权利要求51的方法，其中沟槽（105）在进行第一热处理之前用填充材料填充。
53.根据权利要求42至43中任何一项的方法，其在进行第一热处理之后或之前具有如下进一步方法步骤：
进行第三热处理，其中至少以以下方式加热第一半导体区（103），使得氧原子经由晶片的第一面（101）从所述第一半导体区（103）向外扩散。
CN200780002552.4A 2006-01-20 2007-01-19 处理含氧半导体晶片的方法及半导体元件 Expired - Fee Related CN101405847B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410026471.XA CN103943672B (zh) 2006-01-20 2007-01-19 处理含氧半导体晶片的方法及半导体元件

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
DE102006002903.8 2006-01-20
DE102006002903A DE102006002903A1 (de) 2006-01-20 2006-01-20 Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers und Halbleiterbauelement
DE102006014639.5 2006-03-29
DE102006014639 2006-03-29
DE102006041402 2006-09-04
DE102006041402.0 2006-09-04
PCT/EP2007/000475 WO2007085387A1 (de) 2006-01-20 2007-01-19 Verfahren zur behandlung eines sauerstoff enthaltenden halbleiterwafers und halbleiterbauelement

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410026471.XA Division CN103943672B (zh) 2006-01-20 2007-01-19 处理含氧半导体晶片的方法及半导体元件

Publications (2)

Publication Number Publication Date
CN101405847A CN101405847A (zh) 2009-04-08
CN101405847B true CN101405847B (zh) 2014-03-05

Family

ID=38268044

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780002552.4A Expired - Fee Related CN101405847B (zh) 2006-01-20 2007-01-19 处理含氧半导体晶片的方法及半导体元件

Country Status (2)

Country Link
CN (1) CN101405847B (zh)
DE (1) DE102006002903A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006040491B4 (de) * 2006-08-30 2014-12-11 Infineon Technologies Austria Ag Verfahren zur Erzeugung einer Implantationszone und Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Feldstoppzone
DE102007009281B4 (de) * 2007-02-26 2013-03-14 Infineon Technologies Austria Ag Verfahren zum Erzeugen von Materialausscheidungen und Halbleitermaterialscheibe sowie Halbleiterbauelemente
DE102007033873A1 (de) * 2007-07-20 2009-01-22 Infineon Technologies Austria Ag Verfahren zur Dotierung eines Halbleiterwafers und Halbleiterbauelement
US7879699B2 (en) 2007-09-28 2011-02-01 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
US8378384B2 (en) 2007-09-28 2013-02-19 Infineon Technologies Ag Wafer and method for producing a wafer
DE102008025733A1 (de) 2008-05-29 2009-12-10 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterkörpers
DE102008027521B4 (de) * 2008-06-10 2017-07-27 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleiterschicht
CN101559627B (zh) * 2009-05-25 2011-12-14 天津大学 粒子束辅助单晶脆性材料超精密加工方法
DE102012020785B4 (de) * 2012-10-23 2014-11-06 Infineon Technologies Ag Erhöhung der Dotierungseffizienz bei Protonenbestrahlung
CN103839994B (zh) * 2012-11-23 2019-03-22 上海联星电子有限公司 一种igbt结构及其制作方法
US9312135B2 (en) 2014-03-19 2016-04-12 Infineon Technologies Ag Method of manufacturing semiconductor devices including generating and annealing radiation-induced crystal defects
US9425063B2 (en) 2014-06-19 2016-08-23 Infineon Technologies Ag Method of reducing an impurity concentration in a semiconductor body, method of manufacturing a semiconductor device and semiconductor device
US9312120B2 (en) * 2014-08-29 2016-04-12 Infineon Technologies Ag Method for processing an oxygen containing semiconductor body
DE102015111213B4 (de) * 2015-07-10 2023-05-04 Infineon Technologies Ag Verfahren zum Verringern einer bipolaren Degradation bei einem SiC-Halbleiterbauelement und Halbleiterbauelement
DE102015121890A1 (de) * 2015-12-15 2017-06-22 Infineon Technologies Ag Verfahren zum Prozessieren eines Halbleiterwafers
JP6704781B2 (ja) * 2016-04-27 2020-06-03 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
DE102017118975B4 (de) * 2017-08-18 2023-07-27 Infineon Technologies Ag Halbleitervorrichtung mit einem cz-halbleiterkörper und verfahren zum herstellen einer halbleitervorrichtung mit einem cz-halbleiterkörper
US10573742B1 (en) 2018-08-08 2020-02-25 Infineon Technologies Austria Ag Oxygen inserted Si-layers in vertical trench power devices
US10741638B2 (en) 2018-08-08 2020-08-11 Infineon Technologies Austria Ag Oxygen inserted Si-layers for reduced substrate dopant outdiffusion in power devices
US10580888B1 (en) 2018-08-08 2020-03-03 Infineon Technologies Austria Ag Oxygen inserted Si-layers for reduced contact implant outdiffusion in vertical power devices
US10790353B2 (en) 2018-11-09 2020-09-29 Infineon Technologies Austria Ag Semiconductor device with superjunction and oxygen inserted Si-layers
CN111855706B (zh) * 2020-07-28 2023-08-15 哈尔滨工业大学 半导体材料辐射诱导位移缺陷的检测方法
US11908904B2 (en) 2021-08-12 2024-02-20 Infineon Technologies Austria Ag Planar gate semiconductor device with oxygen-doped Si-layers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US645672A (en) * 1899-12-26 1900-03-20 American Steel Body Double Bolster Company Car body-bolster.
DE4218685A1 (de) * 1991-09-27 1993-04-08 Mitsubishi Electric Corp Halbleitereinrichtung und verfahren zur herstellung derselben
US5229305A (en) * 1992-02-03 1993-07-20 Motorola, Inc. Method for making intrinsic gettering sites in bonded substrates
US6022793A (en) * 1997-10-21 2000-02-08 Seh America, Inc. Silicon and oxygen ion co-implantation for metallic gettering in epitaxial wafers

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2257998B1 (zh) * 1974-01-10 1976-11-26 Commissariat Energie Atomique
GB1447723A (en) * 1974-02-08 1976-08-25 Post Office Semiconductor devices
JPH03144631A (ja) * 1989-10-31 1991-06-20 Konica Corp ハロゲン化銀写真感光材料
JP3311210B2 (ja) * 1995-07-28 2002-08-05 株式会社東芝 半導体装置およびその製造方法
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
DE19728282A1 (de) * 1997-07-02 1999-01-07 Siemens Ag Herstellverfahren für einen Isolationsgraben in einem SOI-Substrat
JP2000077350A (ja) * 1998-08-27 2000-03-14 Mitsubishi Electric Corp 電力用半導体装置及びその製造方法
DE60041309D1 (de) * 1999-03-16 2009-02-26 Shinetsu Handotai Kk Herstellungsverfahren für siliziumwafer und siliziumwafer
US6468923B1 (en) * 1999-03-26 2002-10-22 Canon Kabushiki Kaisha Method of producing semiconductor member
JP4269454B2 (ja) * 1999-12-22 2009-05-27 パナソニック電工株式会社 半導体装置およびその製造方法
JP2002368001A (ja) * 2001-06-07 2002-12-20 Denso Corp 半導体装置及びその製造方法
DE10243758A1 (de) * 2002-09-20 2004-04-01 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Verfahren zur Herstellung einer vergrabenen Stoppzone in einem Halbleiterbauelement und Halbleiterbauelement mit einer vergrabenen Stoppzone
DE10245089B4 (de) * 2002-09-27 2005-06-09 Infineon Technologies Ag Dotierverfahren und Halbleiterbauelement
DE10245091B4 (de) * 2002-09-27 2004-09-16 Infineon Technologies Ag Verfahren zur Herstellung einer dünnen Halbleiterbauelementstruktur
DE10260286B4 (de) * 2002-12-20 2006-07-06 Infineon Technologies Ag Verwendung eines Defekterzeugnungsverfahrens zum Dotieren eines Halbleiterkörpers
US7294561B2 (en) * 2003-08-14 2007-11-13 Ibis Technology Corporation Internal gettering in SIMOX SOI silicon substrates
EP1780781B1 (en) * 2004-06-30 2019-08-07 SUMCO Corporation Process for producing silicon wafer
DE102005021302A1 (de) * 2005-05-09 2006-11-23 Infineon Technologies Ag Verfahren zur Einstellung der Ladungsträgerlebensdauer in einem Halbleiterkörper

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US645672A (en) * 1899-12-26 1900-03-20 American Steel Body Double Bolster Company Car body-bolster.
DE4218685A1 (de) * 1991-09-27 1993-04-08 Mitsubishi Electric Corp Halbleitereinrichtung und verfahren zur herstellung derselben
US5229305A (en) * 1992-02-03 1993-07-20 Motorola, Inc. Method for making intrinsic gettering sites in bonded substrates
US6022793A (en) * 1997-10-21 2000-02-08 Seh America, Inc. Silicon and oxygen ion co-implantation for metallic gettering in epitaxial wafers

Also Published As

Publication number Publication date
DE102006002903A1 (de) 2007-08-02
CN101405847A (zh) 2009-04-08

Similar Documents

Publication Publication Date Title
CN101405847B (zh) 处理含氧半导体晶片的方法及半导体元件
CN103943672A (zh) 处理含氧半导体晶片的方法及半导体元件
US10847609B2 (en) Method of manufacturing a semiconductor device in which a lifetime of carriers is controlled
JP4571099B2 (ja) 阻止ゾーンを半導体基板に製造する方法、および、阻止ゾーンを有する半導体部品
CN102737967B (zh) 具有硫族元素掺杂区域的衬底和半导体器件
CN106062961B (zh) 半导体装置以及半导体装置的制造方法
CN104701239B (zh) 半导体衬底的制造方法
EP0889509A2 (en) Lifetime control for semiconductor devices
WO2016051970A1 (ja) 半導体装置および半導体装置の製造方法
KR20080011021A (ko) ＳｉＣ 결정의 질을 향상시키는 방법 및 ＳｉＣ 반도체소자
CN112055887A (zh) 半导体装置及制造方法
US20150357229A1 (en) Method of Manufacturing a Semiconductor Device Comprising Field Stop Zone
KR100766254B1 (ko) 태양전지용 접합층 형성방법
US10998402B2 (en) Semiconductor devices with steep junctions and methods of manufacturing thereof
CN107039253B (zh) 用于处理硅晶圆的方法
KR100231594B1 (ko) 반도체 소자의 웰 형성방법
US20150294868A1 (en) Method of Manufacturing Semiconductor Devices Containing Chalcogen Atoms
US20230125859A1 (en) Method of manufacturing a semiconductor device including ion implantation and semiconductor device
JPH06267880A (ja) 半導体基板及びその製造方法
JPH11150081A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140305

Termination date: 20210119