JP3311210B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3311210B2 JP3311210B2 JP19302295A JP19302295A JP3311210B2 JP 3311210 B2 JP3311210 B2 JP 3311210B2 JP 19302295 A JP19302295 A JP 19302295A JP 19302295 A JP19302295 A JP 19302295A JP 3311210 B2 JP3311210 B2 JP 3311210B2
- Authority
- JP
- Japan
- Prior art keywords
- concentration
- substrate
- diffusion layer
- semiconductor device
- dose
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 18
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 16
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 229910052799 carbon Inorganic materials 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052786 argon Inorganic materials 0.000 claims description 7
- 239000001307 helium Substances 0.000 claims description 7
- 229910052734 helium Inorganic materials 0.000 claims description 7
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 7
- 229910052724 xenon Inorganic materials 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims 1
- 150000002431 hydrogen Chemical class 0.000 claims 1
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 56
- 238000009792 diffusion process Methods 0.000 description 45
- 238000005468 ion implantation Methods 0.000 description 20
- 238000005247 gettering Methods 0.000 description 19
- 230000001133 acceleration Effects 0.000 description 10
- 229910001385 heavy metal Inorganic materials 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000002513 implantation Methods 0.000 description 7
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 238000011109 contamination Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Thyristors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は高耐圧半導体装置に
おけるゲッタリングに関する。
おけるゲッタリングに関する。
【０００２】
【従来の技術】従来、例えば図５に示すようなサイリス
タを製造する場合にはｎ型基板１１０の両面にｐ型不純
物イオンを注入し、熱処理により拡散させてｐ型拡散層
領域１１３、１１４を形成し、一方の領域表面にｎ型拡
散層領域１１８を形成し、さらにＡｌ電極１１９を形成
している。このような装置では、ｐ型領域１１３に設け
られたＡｌ電極１１９のゲ−ト感度の向上を目的として
サイリスタのオン電圧を最適化するために、ｐ型領域１
１３は低濃度拡散層である必要がある。
タを製造する場合にはｎ型基板１１０の両面にｐ型不純
物イオンを注入し、熱処理により拡散させてｐ型拡散層
領域１１３、１１４を形成し、一方の領域表面にｎ型拡
散層領域１１８を形成し、さらにＡｌ電極１１９を形成
している。このような装置では、ｐ型領域１１３に設け
られたＡｌ電極１１９のゲ−ト感度の向上を目的として
サイリスタのオン電圧を最適化するために、ｐ型領域１
１３は低濃度拡散層である必要がある。
【０００３】図６（ａ）に従来のＰＮＰ構造の製造工程
を示す。まず、ｎ型シリコン基板を熱酸化し、一方の基
板表面に低濃度のイオン注入を、他方の基板表面に高濃
度のイオン注入を行い、熱処理により、それぞれ、ｐ型
拡散層を形成する。この時の基板表面からの深さ方向に
対する濃度プロファイルを図６（ｂ）に示す。この図で
は、基板表面側に低濃度ｐ型拡散層１１３、基板裏面側
に高濃度ｐ型拡散層１１４が形成され、それぞれｎ型シ
リコン基板１１０との間にｐｎ接合を形成する。それぞ
れの拡散層の濃度および接合深さはＰＮＰ構造の耐圧特
性を満たすようにイオン注入のド−ズ量、加速電圧、お
よび熱処理の温度、時間により、制御される。
を示す。まず、ｎ型シリコン基板を熱酸化し、一方の基
板表面に低濃度のイオン注入を、他方の基板表面に高濃
度のイオン注入を行い、熱処理により、それぞれ、ｐ型
拡散層を形成する。この時の基板表面からの深さ方向に
対する濃度プロファイルを図６（ｂ）に示す。この図で
は、基板表面側に低濃度ｐ型拡散層１１３、基板裏面側
に高濃度ｐ型拡散層１１４が形成され、それぞれｎ型シ
リコン基板１１０との間にｐｎ接合を形成する。それぞ
れの拡散層の濃度および接合深さはＰＮＰ構造の耐圧特
性を満たすようにイオン注入のド−ズ量、加速電圧、お
よび熱処理の温度、時間により、制御される。
【０００４】しかし、この様に製造されたＰＮＰ構造に
おいて低濃度拡散層側と高濃度拡散層側でそれぞれ接合
リ−ク電流を測定した場合、特に低濃度拡散層側におい
てリ−ク電流が大きく充分な耐圧特性が得られないとい
う問題があった。通常、低濃度拡散層においては、高濃
度拡散層に比べて空乏層が延びるため、空乏層にかかる
電界が低減し接合耐圧はより大きな値を示すものである
が、上記した問題は通常予想される特性に反する。
おいて低濃度拡散層側と高濃度拡散層側でそれぞれ接合
リ−ク電流を測定した場合、特に低濃度拡散層側におい
てリ−ク電流が大きく充分な耐圧特性が得られないとい
う問題があった。通常、低濃度拡散層においては、高濃
度拡散層に比べて空乏層が延びるため、空乏層にかかる
電界が低減し接合耐圧はより大きな値を示すものである
が、上記した問題は通常予想される特性に反する。
【０００５】この低濃度拡散層側における接合耐圧低下
の原因は、積層欠陥、重金属などの有害な不純物のゲッ
タリングが充分でないことに起因するリ−ク電流の増加
と考えられる。すなわち、低濃度イオン注入において
は、これら有害な不純物を集めるために充分必要な濃度
の加工歪層をイオン注入のみにより形成することができ
ない。
の原因は、積層欠陥、重金属などの有害な不純物のゲッ
タリングが充分でないことに起因するリ−ク電流の増加
と考えられる。すなわち、低濃度イオン注入において
は、これら有害な不純物を集めるために充分必要な濃度
の加工歪層をイオン注入のみにより形成することができ
ない。
【０００６】一方、高濃度イオン注入においては、充分
な濃度の加工歪層が形成され、リ−ク電流の原因となる
有害不純物がゲッタリング効果により吸収されるために
接合のリ−ク電流が低減する。したがって、低濃度拡散
層側の接合リ−ク電流は高濃度拡散層側に比べて多くな
り、その結果接合耐圧が低下すると考えられる。
な濃度の加工歪層が形成され、リ−ク電流の原因となる
有害不純物がゲッタリング効果により吸収されるために
接合のリ−ク電流が低減する。したがって、低濃度拡散
層側の接合リ−ク電流は高濃度拡散層側に比べて多くな
り、その結果接合耐圧が低下すると考えられる。
【０００７】この様な問題を解決する方法として、図７
（ａ）に示す製造方法が実施されている。すなわち、ｎ
型シリコン基板１１０を熱酸化し、基板の両面に高濃度
のイオン注入を行い、熱処理により、それぞれ高濃度ｐ
型拡散層１１５，１１６を形成する。その後一方のｐ型
拡散層の濃度が好ましい値となるまで、基板の一方の表
面領域を研磨除去する。この時の基板表面からの深さ方
向に対する濃度プロファイルを図７（ｂ）右側に示す。
この図で、基板表面側のハッチを施した部分１１７が研
磨除去され、図６（ｂ）と同様の濃度プロファイルを有
する低濃度ｐ型拡散層１１８を形成する。このように製
造されたＰＮＰ構造の各接合耐圧を測定すると、高濃
度、低濃度側共に充分な耐圧が得られた。
（ａ）に示す製造方法が実施されている。すなわち、ｎ
型シリコン基板１１０を熱酸化し、基板の両面に高濃度
のイオン注入を行い、熱処理により、それぞれ高濃度ｐ
型拡散層１１５，１１６を形成する。その後一方のｐ型
拡散層の濃度が好ましい値となるまで、基板の一方の表
面領域を研磨除去する。この時の基板表面からの深さ方
向に対する濃度プロファイルを図７（ｂ）右側に示す。
この図で、基板表面側のハッチを施した部分１１７が研
磨除去され、図６（ｂ）と同様の濃度プロファイルを有
する低濃度ｐ型拡散層１１８を形成する。このように製
造されたＰＮＰ構造の各接合耐圧を測定すると、高濃
度、低濃度側共に充分な耐圧が得られた。
【０００８】しかし、この方法では、拡散層形成後、所
望の拡散層濃度が得られるように基板表面を研磨除去し
なければならない。したがって、工程の追加により生産
性は低下し、かつ、基板表面の研磨除去による拡散層濃
度の制御性は、イオン注入と熱工程による濃度の制御性
に比べて悪いため、充分なプロセスマ−ジンが得られな
いという問題がある。さらに、製造工程の複雑化と共に
表面層の除去時に重金属による再汚染の可能性が生じて
しまう。
望の拡散層濃度が得られるように基板表面を研磨除去し
なければならない。したがって、工程の追加により生産
性は低下し、かつ、基板表面の研磨除去による拡散層濃
度の制御性は、イオン注入と熱工程による濃度の制御性
に比べて悪いため、充分なプロセスマ−ジンが得られな
いという問題がある。さらに、製造工程の複雑化と共に
表面層の除去時に重金属による再汚染の可能性が生じて
しまう。
【０００９】
【発明が解決しようとする課題】上記したように従来の
製造方法は、低濃度のイオン注入により低濃度拡散層を
形成した場合には、充分なゲッタリング効果が得られな
いため、耐圧特性が低下し、また、両面に高濃度イオン
注入を行い、高濃度拡散層を形成した後、基板の片面を
研磨除去することにより、低濃度拡散層を形成した場合
には、耐圧特性の低下は生じないが、研磨除去工程の追
加による生産性の低下と拡散層濃度制御性の悪化、さら
に重金属再汚染の可能性という問題が生じる。
製造方法は、低濃度のイオン注入により低濃度拡散層を
形成した場合には、充分なゲッタリング効果が得られな
いため、耐圧特性が低下し、また、両面に高濃度イオン
注入を行い、高濃度拡散層を形成した後、基板の片面を
研磨除去することにより、低濃度拡散層を形成した場合
には、耐圧特性の低下は生じないが、研磨除去工程の追
加による生産性の低下と拡散層濃度制御性の悪化、さら
に重金属再汚染の可能性という問題が生じる。
【００１０】本発明の目的は、工程増加を伴なわずに、
また重金属汚染を生じさせることなく接合リ−ク電流の
増加を抑制し、高性能高耐圧の半導体装置を提供するこ
とにある。
また重金属汚染を生じさせることなく接合リ−ク電流の
増加を抑制し、高性能高耐圧の半導体装置を提供するこ
とにある。
【００１１】
【課題を解決するための手段】上記課題を解決し、目的
を達成するために、本発明による半導体装置の製造方法
は、第１の導電型を有する半導体基板の少なくとも一方
の表面にシリコン、炭素、窒素、酸素、水素、アルゴ
ン、ヘリウム、クセノンのグル−プから選択された一つ
以上の元素をド−ズ量１×１０15ｃｍ-2以上でイオン注
入する工程と、前記基板表面を酸化する工程と、前記酸
化膜を通して、前記元素が注入された基板表面に第２の
導電型の不純物のイオン注入を低濃度（ド−ズ量１×１
０15ｃｍ-2以下）で行う工程と、前記基板裏表面に第２
の導電型の不純物のイオン注入を高濃度（ド−ズ量１×
１０15ｃｍ-2以上）で行う工程と、熱処理により接合を
形成する工程とからなることを特徴とする。
を達成するために、本発明による半導体装置の製造方法
は、第１の導電型を有する半導体基板の少なくとも一方
の表面にシリコン、炭素、窒素、酸素、水素、アルゴ
ン、ヘリウム、クセノンのグル−プから選択された一つ
以上の元素をド−ズ量１×１０15ｃｍ-2以上でイオン注
入する工程と、前記基板表面を酸化する工程と、前記酸
化膜を通して、前記元素が注入された基板表面に第２の
導電型の不純物のイオン注入を低濃度（ド−ズ量１×１
０15ｃｍ-2以下）で行う工程と、前記基板裏表面に第２
の導電型の不純物のイオン注入を高濃度（ド−ズ量１×
１０15ｃｍ-2以上）で行う工程と、熱処理により接合を
形成する工程とからなることを特徴とする。
【００１２】また、本発明による半導体装置は、第１の
導電型を有する半導体基板に表裏両面から第２の導電型
の不純物のイオン注入を行い熱処理することにより形成
される第２の導電型の表面領域と基板との間に２つの接
合を有する半導体装置において、前記第２の導電型を有
する２つの表面領域は、一方は高い不純物濃度を有し、
他方は低い不純物濃度を有しており、その低い不純物濃
度の領域はシリコン、炭素、窒素、酸素、水素、アルゴ
ン、ヘリウム、クセノンのグル−プから選択された一つ
以上の元素をイオン注入することにより形成される加工
歪層を備えていることを特徴とする。
導電型を有する半導体基板に表裏両面から第２の導電型
の不純物のイオン注入を行い熱処理することにより形成
される第２の導電型の表面領域と基板との間に２つの接
合を有する半導体装置において、前記第２の導電型を有
する２つの表面領域は、一方は高い不純物濃度を有し、
他方は低い不純物濃度を有しており、その低い不純物濃
度の領域はシリコン、炭素、窒素、酸素、水素、アルゴ
ン、ヘリウム、クセノンのグル−プから選択された一つ
以上の元素をイオン注入することにより形成される加工
歪層を備えていることを特徴とする。
【００１３】本発明による半導体装置の製造方法によれ
ば、低不純物濃度でイオン注入が行われる領域において
も、半導体基板にシリコン、炭素、窒素、酸素、水素、
アルゴン、ヘリウム、クセノンなどの元素を高濃度でイ
オン注入することにより加工歪層が高濃度に形成される
ため、この加工歪層が積層欠陥、重金属などの有害な不
純物を充分に集めることができ、これら有害な不純物に
起因した接合リ−ク電流を低減することができ、その結
果充分な耐圧特性を有する半導体装置を形成することが
できる。
ば、低不純物濃度でイオン注入が行われる領域において
も、半導体基板にシリコン、炭素、窒素、酸素、水素、
アルゴン、ヘリウム、クセノンなどの元素を高濃度でイ
オン注入することにより加工歪層が高濃度に形成される
ため、この加工歪層が積層欠陥、重金属などの有害な不
純物を充分に集めることができ、これら有害な不純物に
起因した接合リ−ク電流を低減することができ、その結
果充分な耐圧特性を有する半導体装置を形成することが
できる。
【００１４】さらに、シリコン、炭素、窒素、酸素、水
素、アルゴン、ヘリウム、クセノンなどの導電型に関係
のない中性の元素を高濃度であらかじめイオン注入して
ゲッタリングを行うため、従来行われていたような、ゲ
ッタリングを目的として基板両面へ高濃度で不純物イオ
ン注入を行い、適切な拡散層濃度を得るために基板片面
を研磨除去するというような工程の増加と制御性の悪
化、さらに工程の複雑化による重金属再汚染を防止する
ことができる。さらに、拡散層形成のためのイオン注入
量はゲッタリング効果に無関係に自由に設定することが
できるために、半導体装置の特性に必要な最適値を選択
する事が可能である。
素、アルゴン、ヘリウム、クセノンなどの導電型に関係
のない中性の元素を高濃度であらかじめイオン注入して
ゲッタリングを行うため、従来行われていたような、ゲ
ッタリングを目的として基板両面へ高濃度で不純物イオ
ン注入を行い、適切な拡散層濃度を得るために基板片面
を研磨除去するというような工程の増加と制御性の悪
化、さらに工程の複雑化による重金属再汚染を防止する
ことができる。さらに、拡散層形成のためのイオン注入
量はゲッタリング効果に無関係に自由に設定することが
できるために、半導体装置の特性に必要な最適値を選択
する事が可能である。
【００１５】
【実施の形態】以下、本発明の実施の形態を図１を用い
て説明する。ｎ型シリコン基板１０の片面にシリコン
（Ｓｉ）をド−ズ量１×１０16ｃｍ-2、加速電圧５０ｋ
ｅＶで打ち込み、このシリコンによる加工歪を含む層１
１を表面より深さ約５０ｎｍに形成する（図１の
（ｂ））。
て説明する。ｎ型シリコン基板１０の片面にシリコン
（Ｓｉ）をド−ズ量１×１０16ｃｍ-2、加速電圧５０ｋ
ｅＶで打ち込み、このシリコンによる加工歪を含む層１
１を表面より深さ約５０ｎｍに形成する（図１の
（ｂ））。
【００１６】次に、不純物イオン注入の時の基板表面に
与えるダメ−ジを抑制し、外方拡散を防止するために、
１０００℃の熱酸化により７５ｎｍの酸化膜１２を形成
する（図１の（ｃ））。
与えるダメ−ジを抑制し、外方拡散を防止するために、
１０００℃の熱酸化により７５ｎｍの酸化膜１２を形成
する（図１の（ｃ））。
【００１７】この後、前記加工歪を含む層１１が形成さ
れている表面にボロンをド−ズ量３．５×１０14ｃ
ｍ-2、加速電圧５０ｋｅＶで、またそれと反対側の裏面
にボロンをド−ズ量３×１０15ｃｍ-2、加速電圧５０ｋ
ｅＶでイオン注入し（図１の（ｄ））、その後、１２０
０℃、９０時間の熱処理を行うことにより、それぞれ接
合深さ６０〜７０μｍの低濃度拡散層１３および高濃度
拡散層１４を形成する（図１の（ｅ））。
れている表面にボロンをド−ズ量３．５×１０14ｃ
ｍ-2、加速電圧５０ｋｅＶで、またそれと反対側の裏面
にボロンをド−ズ量３×１０15ｃｍ-2、加速電圧５０ｋ
ｅＶでイオン注入し（図１の（ｄ））、その後、１２０
０℃、９０時間の熱処理を行うことにより、それぞれ接
合深さ６０〜７０μｍの低濃度拡散層１３および高濃度
拡散層１４を形成する（図１の（ｅ））。
【００１８】以上の工程により、完成されたＰＮＰ構造
の濃度プロファイルを図２に示す。図２はシリコンが打
ち込まれた側の基板表面を原点とした、深さ方向に対す
る不純物濃度を示している。基板表面側にピ−ク濃度１
×１０17ｍ-3のｐ型低濃度拡散層１３、基板裏面側にピ
−ク濃度１×１０18ｍ-3のｐ型高濃度拡散層１４がとも
に約６０μｍの深さでそれぞれｎ型基板と接合を形成し
ている。さらに基板表面側にシリコン打ち込みによる加
工歪層１１が高濃度に形成される。この加工歪層１１の
濃度はゲッタリング効果が十分に得られるようなシリコ
ン打ち込みのド−ズ量により設定される。したがって、
低濃度拡散層１３の濃度は、ゲッタリング効果と無関係
に、半導体装置の好ましい特性が得られるように、イオ
ン注入のド−ズ量により自由に設定できる。基板裏面側
のゲッタリングは高濃度拡散層１４により充分に達成さ
れる。
の濃度プロファイルを図２に示す。図２はシリコンが打
ち込まれた側の基板表面を原点とした、深さ方向に対す
る不純物濃度を示している。基板表面側にピ−ク濃度１
×１０17ｍ-3のｐ型低濃度拡散層１３、基板裏面側にピ
−ク濃度１×１０18ｍ-3のｐ型高濃度拡散層１４がとも
に約６０μｍの深さでそれぞれｎ型基板と接合を形成し
ている。さらに基板表面側にシリコン打ち込みによる加
工歪層１１が高濃度に形成される。この加工歪層１１の
濃度はゲッタリング効果が十分に得られるようなシリコ
ン打ち込みのド−ズ量により設定される。したがって、
低濃度拡散層１３の濃度は、ゲッタリング効果と無関係
に、半導体装置の好ましい特性が得られるように、イオ
ン注入のド−ズ量により自由に設定できる。基板裏面側
のゲッタリングは高濃度拡散層１４により充分に達成さ
れる。
【００１９】なお、上記実施の形態ではボロンのイオン
注入前にバッファ膜として酸化膜１２を形成したが、第
２の実施の形態として、この工程を省くことも可能であ
る。ゲッタリングはボロン注入後の拡散層形成のための
熱処理時に行われるので、酸化膜形成工程の有無によら
ずゲッタリング効果は得られ、この工程を省くことによ
り工程の簡略化をすることができる。
注入前にバッファ膜として酸化膜１２を形成したが、第
２の実施の形態として、この工程を省くことも可能であ
る。ゲッタリングはボロン注入後の拡散層形成のための
熱処理時に行われるので、酸化膜形成工程の有無によら
ずゲッタリング効果は得られ、この工程を省くことによ
り工程の簡略化をすることができる。
【００２０】第３の実施の形態として、拡散層の濃度を
半導体装置の特性に合わせて自由に設定でき、なおかつ
ゲッタリング効果を確保して接合リ−ク電流を充分に抑
制できる半導体装置の製造方法を図３を用いて説明す
る。すなわち、ｎ型シリコン基板１０の両面にシリコン
（Ｓｉ）をド−ズ量１×１０16ｃｍ-2、加速電圧５０ｋ
ｅＶで打ち込み、このシリコンによる加工歪層１５およ
び１６を形成する（図３（ｂ））。
半導体装置の特性に合わせて自由に設定でき、なおかつ
ゲッタリング効果を確保して接合リ−ク電流を充分に抑
制できる半導体装置の製造方法を図３を用いて説明す
る。すなわち、ｎ型シリコン基板１０の両面にシリコン
（Ｓｉ）をド−ズ量１×１０16ｃｍ-2、加速電圧５０ｋ
ｅＶで打ち込み、このシリコンによる加工歪層１５およ
び１６を形成する（図３（ｂ））。
【００２１】次に、１２００℃、９０時間の熱工程によ
りゲッタリングを行う。さらに例えば１０００℃の熱酸
化により７５ｎｍの酸化膜１７を形成する（図３
（ｃ））。この後、例えば、片面にド−ズ量３．５×１
０14ｃｍ-2、加速電圧５０ｋｅＶのボロンを、反対面に
ド−ズ量３．５×１０14ｃｍ-2、加速電圧５０ｋｅＶの
ボロンをイオン注入し（図３（ｄ））、適当な熱処理に
より、所望の接合深さを有する拡散層１８および拡散層
１９を形成する（図３（ｅ））。
りゲッタリングを行う。さらに例えば１０００℃の熱酸
化により７５ｎｍの酸化膜１７を形成する（図３
（ｃ））。この後、例えば、片面にド−ズ量３．５×１
０14ｃｍ-2、加速電圧５０ｋｅＶのボロンを、反対面に
ド−ズ量３．５×１０14ｃｍ-2、加速電圧５０ｋｅＶの
ボロンをイオン注入し（図３（ｄ））、適当な熱処理に
より、所望の接合深さを有する拡散層１８および拡散層
１９を形成する（図３（ｅ））。
【００２２】本実施の形態の方法によれば、拡散層形成
のためのイオン注入と熱処理工程の前に、ゲッタリング
のためのシリコン打ち込みと熱処理工程を分離独立させ
ているため、拡散層形成の工程はゲッタリング工程から
影響を受けない。したがって、半導体装置の所望の特性
を得るための拡散層の濃度、接合深さをボロンのイオン
注入量とその後の熱工程により、自由に設定することが
可能であり、より高性能の半導体装置を得ることができ
る。
のためのイオン注入と熱処理工程の前に、ゲッタリング
のためのシリコン打ち込みと熱処理工程を分離独立させ
ているため、拡散層形成の工程はゲッタリング工程から
影響を受けない。したがって、半導体装置の所望の特性
を得るための拡散層の濃度、接合深さをボロンのイオン
注入量とその後の熱工程により、自由に設定することが
可能であり、より高性能の半導体装置を得ることができ
る。
【００２３】前記第３の実施の形態において、第２の実
施の形態と同様にボロン注入前の酸化工程を省略し、工
程の簡略化を図ることができる。また、上記実施の形態
ではゲッタリングのためにシリコンを打ち込んだが、炭
素、窒素、酸素、水素、アルゴン、ヘリウム、クセノン
などの元素を用いる事も可能である。このとき、シリコ
ンの場合は打ち込み加速電圧５０ｋｅＶ以上、ド−ズ量
５×１０15ｃｍ-2以上でゲッタリング効果が見られた
が、例えばクセノンの場合には打ち込み加速電圧１００
ｋｅＶ以上、ド−ズ量１×１０16ｃｍ-2以上必要である
ことが実験より得られた。この様に、各元素により、ゲ
ッタリングに最適な加速電圧、ド−ズ量を選択しなけれ
ばならない。また、上記実施の形態による半導体装置の
製造方法は、トランジスタ、サイリスタなどのＰＮＰ構
造を有するすべての半導体装置に適用可能である。
施の形態と同様にボロン注入前の酸化工程を省略し、工
程の簡略化を図ることができる。また、上記実施の形態
ではゲッタリングのためにシリコンを打ち込んだが、炭
素、窒素、酸素、水素、アルゴン、ヘリウム、クセノン
などの元素を用いる事も可能である。このとき、シリコ
ンの場合は打ち込み加速電圧５０ｋｅＶ以上、ド−ズ量
５×１０15ｃｍ-2以上でゲッタリング効果が見られた
が、例えばクセノンの場合には打ち込み加速電圧１００
ｋｅＶ以上、ド−ズ量１×１０16ｃｍ-2以上必要である
ことが実験より得られた。この様に、各元素により、ゲ
ッタリングに最適な加速電圧、ド−ズ量を選択しなけれ
ばならない。また、上記実施の形態による半導体装置の
製造方法は、トランジスタ、サイリスタなどのＰＮＰ構
造を有するすべての半導体装置に適用可能である。
【００２４】
【発明の効果】図４は上記第１の実施の形態による製造
方法に従って製造されたＰＮＰ構造の低濃度ｐ型拡散層
とｎ型シリコン基板１０の間の接合リ−ク電流を示した
ものである。実施の形態による製造方法に従って製造さ
れたＰＮＰ構造は８ｋＶの印加電圧に対してリ−ク電流
がわずか１５０μＡという低リ−ク電流特性を実現して
いる。図４は従来の方法（図６（ａ）に示した製造工
程）により製造されたＰＮＰ構造のリ−ク電流特性も合
わせて示している。本発明の方法により製造されたＰＮ
Ｐ構造のリ−ク電流は、従来の方法により製造されたＰ
ＮＰ構造のリ−ク電流に比べ、大幅に低減していること
がわかる。
方法に従って製造されたＰＮＰ構造の低濃度ｐ型拡散層
とｎ型シリコン基板１０の間の接合リ−ク電流を示した
ものである。実施の形態による製造方法に従って製造さ
れたＰＮＰ構造は８ｋＶの印加電圧に対してリ−ク電流
がわずか１５０μＡという低リ−ク電流特性を実現して
いる。図４は従来の方法（図６（ａ）に示した製造工
程）により製造されたＰＮＰ構造のリ−ク電流特性も合
わせて示している。本発明の方法により製造されたＰＮ
Ｐ構造のリ−ク電流は、従来の方法により製造されたＰ
ＮＰ構造のリ−ク電流に比べ、大幅に低減していること
がわかる。
【００２５】また、本発明によれば、充分な接合耐圧を
有し、かつ、所望の拡散層濃度が得られるように提案さ
れた従来方法のように、基板片面を研磨除去するという
工程を追加する必要がなく、重金属再汚染による接合リ
−ク電流の増加を抑制することができる。
有し、かつ、所望の拡散層濃度が得られるように提案さ
れた従来方法のように、基板片面を研磨除去するという
工程を追加する必要がなく、重金属再汚染による接合リ
−ク電流の増加を抑制することができる。
【００２６】以上をまとめると、本発明によれば、工程
増加を伴なわずに、重金属汚染による接合リ−ク電流の
増加を抑制し、高性能高耐圧半導体装置の製造方法を提
供することができる。また、本発明によれば、工程増加
を伴なわずに、重金属汚染による接合リ−ク電流の増加
を抑制し、高性能高耐圧半導体装置を提供することがで
きる。
増加を伴なわずに、重金属汚染による接合リ−ク電流の
増加を抑制し、高性能高耐圧半導体装置の製造方法を提
供することができる。また、本発明によれば、工程増加
を伴なわずに、重金属汚染による接合リ−ク電流の増加
を抑制し、高性能高耐圧半導体装置を提供することがで
きる。
【図１】本発明の半導体装置の製造工程を示す断面図。
【図２】本発明の半導体装置の基板深さ方向に対する不
純物の濃度分布図。
純物の濃度分布図。
【図３】本発明第２実施の形態による半導体装置の製造
工程を示す断面図。
工程を示す断面図。
【図４】本発明の半導体装置の接合リ−ク電流測定結果
を示す図。
を示す図。
【図５】従来の半導体装置の構造を示す断面図。
【図６】従来方法による半導体装置の製造工程と、従来
の半導体装置の基板深さ方向に対する不純物の濃度プロ
ファイルを示す図。
の半導体装置の基板深さ方向に対する不純物の濃度プロ
ファイルを示す図。
【図７】従来方法による半導体装置の製造工程と、従来
の半導体装置の基板深さ方向に対する不純物の濃度プロ
ファイルを示す図。
の半導体装置の基板深さ方向に対する不純物の濃度プロ
ファイルを示す図。
１０、１１０ … ｎ型半導体基板、 １１、１５、１６ … シリコン加工歪層、 １２、１７ … シリコン酸化膜、 １３、１８、１１３、１１８ … 低濃度ｐ型
拡散層、 １４、１９、１１４、１１５、１１６ … 高
濃度ｐ型拡散層、 １１７ …半導体基板研磨領域、 １１８ …ｎ型拡散層、 １１９ …Ａｌ電極
拡散層、 １４、１９、１１４、１１５、１１６ … 高
濃度ｐ型拡散層、 １１７ …半導体基板研磨領域、 １１８ …ｎ型拡散層、 １１９ …Ａｌ電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 八幡 重夫 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝多摩川工場内 (56)参考文献 特開 昭60−65570（ＪＰ，Ａ) 特開 昭60−117665（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/74 H01L 21/322
Claims (2)
- 【請求項１】 第１の導電型を有する半導体基板に表裏
両面から第２の導電型の不純物のイオン注入を行い熱処
理することにより形成される第２の導電型の表面領域と
基板との間に２つの接合を有する半導体装置において、
前記第２の導電型を有する２つの表面領域は、一方は高
い不純物濃度を有し、他方は低い不純物濃度を有してお
り、その低い不純物濃度の領域はシリコン、炭素、窒
素、酸素、水素、アルゴン、ヘリウム、クセノンのグル
−プから選択された一つ以上の元素をイオン注入するこ
とにより形成される加工歪層を備えていることを特徴と
する半導体装置。 - 【請求項２】 第１の導電型を有する半導体基板の少な
くとも一方の表面にシリコン、炭素、窒素、酸素、水
素、アルゴン、ヘリウム、クセノンのグル−プから選択
された一つ以上の元素をド−ズ量１×１０15ｃｍ-2以上
でイオン注入する工程と、前記基板表面を酸化する工程
と、前記酸化膜を通して、前記元素が注入された基板表
面に第２の導電型の不純物のイオン注入を低濃度（ド−
ズ量１×１０15ｃｍ-2以下）で行う工程と、前記基板裏
表面に第２の導電型の不純物のイオン注入を高濃度（ド
−ズ量１×１０15ｃｍ-2以上）で行う工程と、熱処理に
より接合を形成する工程とからなることを特徴とする半
導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19302295A JP3311210B2 (ja) | 1995-07-28 | 1995-07-28 | 半導体装置およびその製造方法 |
| US08/687,032 US5731637A (en) | 1995-07-28 | 1996-07-25 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19302295A JP3311210B2 (ja) | 1995-07-28 | 1995-07-28 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0945699A JPH0945699A (ja) | 1997-02-14 |
| JP3311210B2 true JP3311210B2 (ja) | 2002-08-05 |
Family
ID=16300880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19302295A Expired - Fee Related JP3311210B2 (ja) | 1995-07-28 | 1995-07-28 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5731637A (ja) |
| JP (1) | JP3311210B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5773356A (en) * | 1996-02-20 | 1998-06-30 | Micron Technology, Inc. | Gettering regions and methods of forming gettering regions within a semiconductor wafer |
| JP3929557B2 (ja) * | 1997-07-30 | 2007-06-13 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP2000068278A (ja) * | 1998-08-21 | 2000-03-03 | Speedfam-Ipec Co Ltd | プラズマゲッタリング方法及びそのシステム |
| US6255195B1 (en) * | 1999-02-22 | 2001-07-03 | Intersil Corporation | Method for forming a bonded substrate containing a planar intrinsic gettering zone and substrate formed by said method |
| US6599818B2 (en) * | 2000-10-10 | 2003-07-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device manufacturing method, heat treatment apparatus, and heat treatment method |
| KR100962054B1 (ko) * | 2000-12-05 | 2010-06-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제조 방법 |
| JP2002176000A (ja) * | 2000-12-05 | 2002-06-21 | Semiconductor Energy Lab Co Ltd | 熱処理装置及び半導体装置の製造方法 |
| US7534977B2 (en) * | 2000-12-28 | 2009-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Heat treatment apparatus and method of manufacturing a semiconductor device |
| DE102006002903A1 (de) * | 2006-01-20 | 2007-08-02 | Infineon Technologies Austria Ag | Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers und Halbleiterbauelement |
| US20110042791A1 (en) * | 2006-01-20 | 2011-02-24 | Infineon Technologies Austria Ag | Method for treating an oxygen-containing semiconductor wafer, and semiconductor component |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2627855A1 (de) * | 1976-06-22 | 1977-12-29 | Siemens Ag | Halbleiterbauelement mit wenigstens zwei, einen pn-uebergang bildenden zonen unterschiedlichen leitungstyps sowie verfahren zu dessen herstellung |
| US4291329A (en) * | 1979-08-31 | 1981-09-22 | Westinghouse Electric Corp. | Thyristor with continuous recombination center shunt across planar emitter-base junction |
-
1995
- 1995-07-28 JP JP19302295A patent/JP3311210B2/ja not_active Expired - Fee Related
-
1996
- 1996-07-25 US US08/687,032 patent/US5731637A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5731637A (en) | 1998-03-24 |
| JPH0945699A (ja) | 1997-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4066574B2 (ja) | 半導体装置の製造方法 | |
| US6359310B1 (en) | Shallow doped junctions with a variable profile gradation of dopants | |
| JPS5821419B2 (ja) | 格子欠陥除去方法 | |
| JPH0469814B2 (ja) | ||
| EP0399664A1 (en) | Forming and removing polysilicon LDD spacers | |
| JP3311210B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07221293A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPS63244776A (ja) | 絶縁ゲ−ト型電界効果トランジスタの製造方法 | |
| JP3165071B2 (ja) | 半導体基板及びその製造方法 | |
| JPH07201892A (ja) | 低濃度ドーピングドレインを有するｍｏｓ型電界効果トランジスタの製造方法 | |
| JPH07106544A (ja) | Ｓｉ半導体素子の製造方法 | |
| JP2997791B2 (ja) | 半導体素子の製造方法 | |
| JP4951872B2 (ja) | 半導体装置の製造方法 | |
| JPS6136975A (ja) | 半導体装置 | |
| JPH09312397A (ja) | 半導体装置およびその製造方法 | |
| JP4186247B2 (ja) | 半導体装置の製造方法および導電性シリコン膜の形成方法 | |
| JP3336734B2 (ja) | 素子分離領域の形成方法 | |
| JP3064003B2 (ja) | 半導体装置の製造方法 | |
| JP3052348B2 (ja) | 半導体装置の製造方法 | |
| JPH0494545A (ja) | バイポーラトランジスタ | |
| JPS5837990B2 (ja) | 半導体装置の製造方法 | |
| JP3035915B2 (ja) | 半導体装置及びその製造方法 | |
| JP3066036B2 (ja) | 半導体装置 | |
| JPH02219237A (ja) | Ｍｉｓ型半導体装置 | |
| JP2682426B2 (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |