JPH07221293A - Mosfetの製造方法 - Google Patents

Mosfetの製造方法

Info

Publication number
JPH07221293A
JPH07221293A JP6178138A JP17813894A JPH07221293A JP H07221293 A JPH07221293 A JP H07221293A JP 6178138 A JP6178138 A JP 6178138A JP 17813894 A JP17813894 A JP 17813894A JP H07221293 A JPH07221293 A JP H07221293A
Authority
JP
Japan
Prior art keywords
layer
manufacturing
conductive layer
etching
mosfet according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6178138A
Other languages
English (en)
Other versions
JP2735486B2 (ja
Inventor
Chang-Jae Lee
リー チャング−ジャエ
Hyunsang Hwang
ハワング ヒュンサング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd, Goldstar Electron Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH07221293A publication Critical patent/JPH07221293A/ja
Application granted granted Critical
Publication of JP2735486B2 publication Critical patent/JP2735486B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66575Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】イオン注入防止層として側壁スペーサを用いる
ことなしに LDD MOSFETを形成することができる MOS ト
ランジスタの製造方法を提供すること。 【構成】上記目的は、半導体基板上に第一の絶縁層、導
電層及び補助層を順次形成する工程と、上記補助層の所
定の箇所をエッチングして、補助層パターンを形成する
工程と、上記補助層パターンの側面に、仮の側壁スペー
サを形成する工程と、上記の補助層パターン及び上記の
仮の側壁スペーサをマスクとして上記導電層の所定の箇
所をエッチングした後、上記半導体基板内に高濃度の第
一ドーパント埋込層を形成する工程と、上記の仮の側壁
スペーサを除去し、次いで上記補助層パターンをマスク
として上記導電層をエッチングすることによってゲート
電極を形成し、さらに、上記半導体基板内に低濃度の第
二のドーパント埋込層を形成する工程とからなる製造方
法とすることによって達成することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り、特に、高集積度の装置中に低濃度ドープドレイン
(Lightly Doped Drain;LDD)を有する MOS 型の電解効果
トランジスタ(Field Effect Transistor;FET)の製造方
法に関する。
【0002】
【従来の技術】半導体集積回路においては、一般に、高
い回路性能と高集積度とが要求される。従って、金属酸
化物半導体電界効果トランジスタ(Metal Oxide Semicon
ductorField Effect Transistor;MOSFET)の場合におい
ても、半導体集積回路形成の技術は、装置の寸法を縮小
するための努力の結果として、サブミクロンの範囲まで
縮小されている。種々な素子間の機能的な平衡は、水平
方向の寸法の縮小とそれに比例する垂直方向の寸法の縮
小によってのみ達せられる。すなわち、素子寸法の縮小
の結果としてソース〜ドレイン間の間隔が縮小された場
合には、素子特性の望ましくない変動が生じ、その典型
的な例の一つがショートチャンネル効果である。もしこ
のショートチャンネル効果を解決しなければならない場
合には、水平方向の縮小、すなわちゲート長さの縮小を
図らなければならない。さらに、垂直方向の縮小、すな
わちゲート絶縁誘電体の厚さ及び接合深さの減少も図ら
なければならない。また、印加電圧も下げ、半導体基板
のドーピング濃度も上げなければならない。特に、チャ
ンネル領域のイオン注入深さに対するドーピングの輪郭
を制御する必要がある。
【0003】しかしながら、半導体素子に対する印加電
圧は、該半導体素子が用いられる電子装置用の電源を満
足するものでなければならない。従って、半導体素子の
寸法が縮小される一方で、回路の印加電源に対する電気
的ディメンションは縮減されない。MOS 素子の場合、特
にnMOS トランジスタの場合、チャンネルの縮小の結果
としてソース〜ドレイン間の間隔は縮小される。従っ
て、ソースから供給された電子はドレイン接合のチャン
ネル近傍のピンチオフ近くの高電界によって急速に加速
され、ホットキャリアを生成する。このように、n MOS
トランジスタはこれらのホットキャリアに弱い(Chenmin
g Huet et al.,“Hot‐Electron‐InducedMOSFET Degra
dation Motal , Monitor and Improvement”,IEEE Tran
sactionson Electron Devices , Vol.ED‐32,No.2(Febr
uary 1985)pp.375‐385 参照)。
【0004】上記文献によれば、ホットキャリアの不安
定性は、短チャンネル長及び高印加電圧によって生じ
る、ドレイン接合近傍の高電界によって引き起こされ
る。このようにして生成されたホットキャリアはゲート
絶縁層中に注入され、基板電流を形成する。このため
に、ホットキャリアに弱い n MOS 素子を改善ししかも
短チャンネル長を有するものとして、1978年に低濃度ド
ープドレイン(Lightly DopedDrain;LDD)構造が提案され
た(K.Saito et al.,“A New Short Channel MOSFETwith
Lightly Doped Drain”,Densi Tsushin Rengo Taikai
(in Japanese)(April 1978),p.220)。
【0005】この LDD 構造は、側面長が狭く、チャン
ネルと高濃度ドープn+ソース/ドレインとの間に自己整
合的な低濃度ドープn~領域を配置した特徴を有するも
のである。このn~濃度ドープ領域はドレイン接合近傍
の高電界を広げ、これによってソースから供給されたキ
ャリア電子が急速に加速されることがなく、ホットキャ
リアによる電流の不安定性を解決することができる。1
メガ DRAM 以上の半導体素子について研究が進められて
おり、LDD を有する MOSFET の製造技術が種々の形で提
案されている。この中で最も典型的なものは、ゲートの
側壁のそれぞれの上に側壁スペーサを設けることによっ
て LDD を形成する方法で、この技術は殆どの量産に用
いられている。
【0006】図1は、LDD 構造を有する NMOS トランジ
スタ形成の従来の製造方法を示す図である。まず、(a)
の工程において、シリコン基板10上に活性領域10aと隔
離領域10bとを形成し、次に全表面上にゲート絶縁層を
形成し、次にその上にポリシリコン層13'を形成し、次
にその上にキャップゲート酸化物層14'を形成する。
【0007】次に、(b)の工程において、キャップゲー
ト酸化物層及びポリシリコン層をホトエッチング法によ
ってエッチングして、ゲート電極13を形成する。
【0008】次に、(c)の工程において、全表面上に少
量、低注入エネルギーでイオン注入(リンイオン)を行っ
て、n~領域101を形成する。
【0009】次に、(d)の工程において、化学蒸着法(CV
D)によって全表面にシリコン酸化物層15を蒸着して、側
壁スペーサを形成する。
【0010】次に、図2(a)の工程において、反応性イ
オンエッチング(RIE)法によって全表面をエッチングバ
ックして、キャップゲート酸化物層14及びゲート13の側
面上にシリコン酸化物層15の一部を残留させる。この工
程で、ゲートで保護されていないゲート絶縁層もエッチ
ングされ、シリコン基板の表面が露出する。このように
して、シリコン酸化物層15の一部及びゲート絶縁層12の
一部からなる側壁スペーサ15'が、キャップゲート酸化
物層14及びゲート13の側壁上に形成される。
【0011】続いて、図2(b)の工程において、注入量
を多くしてn型ドーパントイオンの注入を行い、高濃度
で深い接合を有するn+ドープのソース/ドレイン領域10
2を形成する。この条件下で、ゲート側壁スペーサ15'
は、ソース/ドレイン領域形成のための高濃度イオン注
入時の障壁の役割を果たす。これによって、ゲートのチ
ャンネルCとソース/ドレイン領域102との間に行われる
高濃度ドーピングに影響を及ぼされることなく、n~接
合101'が形成される。(Paul J.Tsang et al.“Fabricat
ion of High Performance LDDFET's with Oxide Sidewa
ll‐Spacer Technology” IEEE Transactions on Elect
ron Devices , Vol.ED‐29 , No.4 (April1982) 参
照)。
【0012】しかしながら、ゲート側壁スペーサを用い
た LDD 素子の形成工程には幾つかの問題があり、特
に、高集積度、高品位を要求される半導体素子形成の将
来の技術としては不適である。この技術においては、ゲ
ート側壁スペーサ形成のために、CVD 方による酸化物の
蒸着及びエッチングバックが行われ、エッチングの際に
シリコン基板の活性領域が露出され、汚染される。さら
に、シリコン基板の活性領域がオーバーエッッチングさ
れ、シリコン基板が損傷を受ける。さらに、オーバーエ
ッチングの深さがパターンの集積度によりシリコンウエ
ハの位置によって不均一となり、これによって半導体素
子の電気的特性が不均一となる。
【0013】すなわち、図3に示すように、酸化物層の
エッチングの際に用いられるCF3、CHF3及びO2等のプラ
ズマラジカル種がシリコン基板中に侵入する。これによ
って、エッチングの際の RF 出力によっても異なるが、
CFX‐重合体、Si‐C、Si‐O、Si‐O‐C を含む化合物の
層が約500Åの厚さで形成される。図3は、従来技術に
おいて、CF3、CHF3、O2 等を用いて酸化物層のエッチン
グを行う際にプラズマラジカル種がシリコン基板中に侵
入し、汚染した場合について、二次イオンマススペクト
ロスコピー(Secondary Ion Mass Spectroscopy;SIMS)を
用いて分析を行った結果を示した図である。図におい
て、X軸はシリコン表面からの深さ、すなわちスパッタ
リング時間に対する投射範囲の値を、Y軸は濃度を単位
なしの相対値を対数値で示したものである。図の結果か
ら、シリコン表面近傍の F 、O 、C の濃度はシリコン
の濃度よりも高く、これらの元素が CFX重合体、Si‐
C、Si‐O、Si‐O‐C のような化合物層を表面から約500
Åの厚さで形成していることがわかる。
【0014】従って、深さの浅い接合が要求される高集
積度の素子においては、上記化合物の結合箇所が junct
ion power 下で空乏領域に存在し、これがキャリヤを発
生させるトラップ中心の役割をして、接合漏洩電流が増
大することになる。この発見は、Jeong Kim et al.,“C
leaning Process for Removing of Oxide Etch Residu
e”,Proceedings of Contamination Control and Defec
t Reduction in Semiconductor Manufacturing I ,pp.4
08‐415, 1992 ,Toronto 中に開示されている(図4及び
5に要約)。
【0015】図4は、側壁酸化物のエッチング工程によ
る少数キャリヤの寿命時間(少数キャリヤがシリコン中
に存在する時間)の変動をグラフ的に示した図である。
図に見られるように、少数キャリヤの寿命時間は、シリ
コンウエハの元来の状態での値、すなわちエッチング前
の値、約100μs、に回復する。図で、点“a”は、酸化
物側壁エッチング前の原ウエハ自体(基板)における少数
キャリヤの寿命時間を示す。また、点“d”は反応性イ
オンエッチ(Reactive Ion Etch;RIE)による酸化物側壁
エッチング後すなわち損傷を受けた後のウエハにおける
寿命を示す。また、点“b”は損傷箇所を RIE によっ
て除去した後のウエハでの寿命を示す。また、点“c”
は損傷箇所を低損傷化学乾式シリコン基板エッチ(Low D
amage Chemical Dry Si Substrate Etch ;CDE)法によっ
て除去したウエハでの寿命を示す。少数キャリヤの寿命
は、側壁スペーサ形成のための酸化物のエッチング直後
では、約10μsまで下がる(“d”点)。損傷基板は、CD
E を施すことによって、100μs以上まで回復する
(“c”点)。また、損傷基板を RIE によって除去する
と、寿命は50μs以上まで改善される(“d”点)。すな
わち、損傷を受けたあるいは汚染された箇所を除去する
ことによってシリコン基板の品質は元の状態まで回復す
る。
【0016】図5(表)に、接合漏洩電流のゲート側壁ス
ペーサ形成の際の洗浄方法に対する依存性を示す。図5
からわかるように、シリコン基板を過剰にエッチングす
ると、損傷領域が増大し漏洩電流も増大するが、損傷箇
所あるいは汚染箇所を除去すると、接合特性は改善され
る。換言すれば、従来技術においてゲート側壁近傍に接
合領域を損傷なしに形成するためには、過剰のエッチン
グを行い、低損傷の化学乾式エッチングを行うことが要
求される。
【0017】従来技術にはさらに他の問題点がある。す
なわち、接合電流が、LDD 構造を有する MOS 素子の側
壁端部から接合層を横切る転位線によって生じるという
ことである。図6に示すように、ゲート側壁スペーサは
シリコン基板に対してほぼ直角に形成されるので、側壁
スペーサがシリコン基板と交わる角部に応力が集中す
る。従って、スペーサの角部から基体のバルクに向かっ
て形成される転位線555によって示されるように、結晶
欠陥が形成される。この転位線が接合の漏洩電流を増大
させ、データ保持特性が悪化する。図6は、従来の半導
体素子において、LDD 及び二酸化シリコンゲート側壁ス
ペーサを有する MOSFET の断面図である。As+イオン注
入及びそれに続くアニーリング間に形成される転位ルー
プ500及び501はシリコン基板50上にループ状に現れる。
上層の結晶欠陥500は不純物イオンの深さ中心 RPに位置
し、下層の結晶欠陥501は非結晶質部分と結晶質部分と
の境界に位置する。特に、熱的特性の差によって発生す
る応力はゲート53の側壁スペーサ55の角に集中し、結果
として、結晶欠陥が転位線555によって示されるように
発生する。
【0018】このような結晶欠陥は、熱応力がシリコン
の結合エネルギーよりも大きくなることによって生じる
と予測される。従って、図6に示すように、応力の分布
はゲート側壁スペーサの形状によって異なる。図7は、
従来の半導体素子において、LDD を有するnMOSFET の
ゲート側壁スペーサからシリコン基板への応力分布を示
した図である。図7の(a)によって説明すれば、不純物
拡散層600及び601における結晶欠陥は、シリコン基板60
とゲート側壁酸化物層65との熱膨張率の差によって、側
壁スペーサ65から生じる。急峻な形状の側壁が形成され
た場合には、応力は側壁端に集中し、5.4×109dyn/cm2
の値を示す。この応力の値は結晶の結合エネルギーを超
えており、これによって結晶欠陥“S”が生じる。すな
わち、また、図7の(b)に示すように、側壁がより急峻
でなく形成された場合には、応力は側壁端に集中し、2.
7×109dyn/cm2の値を示す。このようにして、“S'”で
示すような欠陥が若干現れる。ここでも、また、シリコ
ン基板60'とゲート側壁酸化物層65'との熱膨張差によっ
て、ゲート63'の側壁スペーサ65が拡散層600'及び601'
に影響を与える。
【0019】要約すれば、シリコン基板上に課せられる
応力は、ゲート側壁スペーサの形状およびスペーサ〜基
体間の角度によって、2.7×109〜5.4×109dyn/cm2の範
囲内で変動する。側壁スペーサが基体に対して急峻であ
ればあるほど、結晶欠陥すなわち転位発生の頻度は大き
い(Shigeo Onishi et al.:“Formation of a DefectFre
e Junction Layer by Controlling Defects Due to As+
Implantation”IEEE/ERPS ,1991 ,pp.255‐259 参
照)。
【0020】図9は側壁スペーサにおける転位深さと接
合漏洩電流との関係を示した図である。ここで、X軸は
従来のゲート側壁スペーサの輪郭に基づく転位線の深さ
を示し、Y軸は漏洩電流の大きさを示す。この図から、
側壁スペーサの急峻度が大きければ大きいほど漏洩電流
が大きいことがわかる。
【0021】素子の大きさが小さくなればなるほど、許
容範囲も小さくなる。これによって、CVD 法による酸化
物層の蒸着(ゲート側壁スペーサの形成において重要な
工程)の際、および、そのエッチングの際に、プラズマ
種が基体中に侵入するという未解決の問題が残る。ま
た、側壁スペーサの輪郭に起因する転位のような結晶欠
陥による素子特性の低下のような別の問題もある。この
ために、従来の側壁スペーサの利用による LDD 素子の
製造方法を改善する研究が進められている。また、側壁
スペーサ使用による LDD 形成の問題を解決するための
代替の方法の研究が進められている。
【0022】図8(a)、(b)、(c)によって、エッチング
停止層の追加及び側壁スペーサの使用による LDD トラ
ンジスタ形成方法の改善について説明する。すなわち、
まず、ゲート73をパターニングし、次いで側壁スペーサ
75形成のための CVD SiO2のエッチングバックの際にシ
リコン基板70を保護するために、ゲート絶縁層及びパッ
ド酸化物層72上にエッチング停止層777(ポリシリコンあ
るいは Si3N4)を形成する。次いで、CVD SiO275を蒸着
し、エッチングバックして、シリコン基板の過剰エッチ
ング及びプラズマ種による汚染を妨げる。最終工程(図
の(c))で、高濃度不純物ドープ領域n+を形成するため
にイオン注入を行い、スペーサ75を除去した後、低濃度
不純物ドープ領域n~を形成するためにイオン注入を行
う。
【0023】しかしながら、この従来技術では側壁スペ
ーサの輪郭によって生じる転位の結晶欠陥の問題を解決
することにはならない。
【0024】米国特許第4,599,118号に提示されている
別の方法はオーバーハング技術であり、この方法は、Si
O2/Si3N4/ポリシリコン/SiO2の積層構造をゲートパター
ニングした後、ポリシリコンを過剰にエッチングして、
SiO2/Si3N4オーバーハングを形成するというものであ
る。上記オーバーハングをマスクとして As+ソース/ド
レイン注入を行い、次いで、n~領域を形成するため
に、上記オーバーハングを除去してn~イオン注入を行
う(Seiki Ogura et al.:“Design and Characteristics
of the Lightly Doped Drain‐Source (LDD) Insulate
d Gate Field−Effect Transistor”IEEE Transactions
on Electron Devices , Vol.ED‐27 , No.8(August 19
80) p.1360 参照)。
【0025】要約すれば、縮小したトランジスタは短い
チャンネルを持つようになり、結果的にホットキャリヤ
が生じ、ホットキャリヤの不安定性の問題が起こる。こ
の問題を解決するために、LDD を有するトランジスタが
提案され、実際には、LDD はゲート側壁スペーサを用い
て形成される。しかし、16M DRAM以上の高集積素子にお
いては、側壁スペーサを用いて形成された LDD は上記
のような理由で不適合となる。
【0026】
【発明が解決しようとする課題】従来技術は上記したよ
うな種々の問題点を有していた。本発明の目的は、上記
従来技術の有していた課題を解決して、イオン注入防止
層として側壁スペーサを用いることなしに LDD MOSFET
を形成することができる、従って、16M DRAM 以上の高
集積半導体素子を製造するのに好適な MOS トランジス
タの製造方法を提供することにある。
【0027】
【課題を解決するための手段】上記目的は、(1) 半導体
基板上に第一の絶縁層、導電層及び補助層を順次形成す
る工程と、(2) 上記補助層の所定の箇所をエッチングし
て、補助層パターンを形成する工程と、(3) 上記補助層
パターンの側面に、仮の側壁スペーサを形成する工程
と、(4) 上記の補助層パターン及び上記の仮の側壁スペ
ーサをマスクとして上記導電層の所定の箇所をエッチン
グした後、上記半導体基板内に高濃度の第一ドーパント
埋込層を形成する工程と、(5) 上記の仮の側壁スペーサ
を除去し、次いで上記補助層パターンをマスクとして上
記導電層をエッチングすることによってゲート電極を形
成し、さらに、上記半導体基板内に低濃度の第二のドー
パント埋込層を形成する工程とからなる製造方法とする
ことによって達成することができる。
【0028】
【作用】
【0029】
【実施例】以下、本発明の MOSFET の製造方法について
実施例によって具体的に説明する。
【0030】
【実施例1】図10によって、LDD MOSFET の製造方法に
ついて説明する。図の(a)において、まず、p型シリコ
ン基板90上に隔離領域及び活性領域(共に図示せず)を形
成し、次いで、シリコン基板90の表面を熱酸化させるこ
とによって、ゲート絶縁層である第一の絶縁層91を100
Åの厚さで形成する。次に、低圧化学蒸着(Low Pressur
e Chemical Vapour Deposition;LPCVD)法によって、第
一の絶縁層91上に非結晶性のポリシリコン層あるいは同
時ドープのポリシリコン層を2000Åの厚さで形成させ、
次いで、CVD 法によって補助層93であるシリコン酸化物
層を導電層92上に1500Åの厚さで蒸着させる。次いで、
補助層93上にホトレジストを塗工し、露出、現像及びゲ
ート形成マスクを用いてホトレジストパターン900を形
成する。
【0031】次に、図の(b)に示すように、補助層93の
ホトレジストパターン900によって保護されていない部
分を反応性イオンエッチング(Reactive Ion Etching;RI
E)法によって除去する。このようにして、ポリシリコン
層上すなわちゲート電極を形成すべき導電層92上に残留
する補助層93からなる補助層パターン93'を確定した
後、H2SO4/H2O2混合液中に浸漬してホトレジストパター
ン900を除去する。
【0032】次に、図の(c)に示すように、補助層パタ
ーン93'の側面上及び露出導電層92の表面に仮の層94で
ある窒化シリコン層を1500Åの厚さで蒸着させる。
【0033】次に、図の(d)に示すように、CHF3/CF4
スプラズマを用いて、第三の絶縁層94上に、導電層92の
表面が露出するまで、RIE を施す。このようにして、酸
化物層からなる補助層パターン93'上に窒化シリコンか
らなる側壁スペーサ94'が形成される。
【0034】次いで、図11の(a)に示すように、ポリシ
リコン層すなわち導電層92について、HBr/Cl2ガスプラ
ズマを用い、また、残留側壁スペーサ94'(第三の絶縁
層)及び補助層パターン93'をエッチング防止層として用
いて、乾式異方性エッチングを行う。このエッチングは
酸化物層すなわち第一の絶縁層が露出するまで行い、こ
れによって導電層パターン92'が形成される。このよう
にして形成されるパターン92'の幅は、ゲートの設計値
よりも側壁スペーサ94'の厚さの2倍ほど大きく形成さ
れ、後のドレイン/ソース領域形成のためのイオン注入
の際のイオン注入防止層としての役割を果たす。このよ
うにして、広げられた幅が、シリコン基板90上すなわち
側壁スペーサの下部領域に、LDD形成用のイオン埋込層
形成箇所を提供する。エッチングの際、シリコン基板は
第一の絶縁層によって保護されているので、図2〜4に
述べた基板の汚染の問題が解決される。
【0035】次に、濃度5.0×1015ions/cm2、エネルギ
ー40keVの As+イオンを用い、イオン注入防止層として
導電層パターン92'あるいは補助層パターン93'および側
壁スペーサ94'を用いて、ウエハの全表面上に高濃度ド
ープソース/ドレイン領域形成用の第一のイオン注入を
行う。結果として、As+イオンがシリコン基板中に注入
され、第一のドーパント埋込層902が形成される。この
条件下で、従来方法の場合とは異なり、シリコン基板に
直接接している側壁スぺーサ及びゲートは用いられず、
寸法の大きい導電層パターンが用いられるので、図6〜
9に関連して述べた素子の電気的特性に影響を及ぼす問
題は排除される。
【0036】次いで、図11の(b)に示すように、側壁ス
ペーサ94'を形成する窒化物層を温度180℃のH3PO4溶液
中に浸漬する湿式エッチングによって除去する。これに
よって、補助層93'の幅が、ゲート形成マスクを用いて
図10の(a)の工程で定めたホトレジストパターンの幅と
同一になる。さらに、補助層パターン93'の幅は、第二
の絶縁層パターンの下部に配置された導電層パターンの
幅よりも小さくなる。
【0037】次いで、図11の(c)に示すように、HBr/Cl2
ガスプラズマを用い、また、補助層パターン93'をエッ
チング防止層として用いて、反応性イオンエッチングを
行う。このようにして、導電層パターン92'のエッチン
グ防止層93'で保護されていない部分が異方的に除去さ
れ、ゲート92''が形成される。この条件下で、シリコン
基板90の表面は第一の絶縁層91によって保護されてお
り、基板の過剰エッチング及び汚染が妨げられる。次
に、低濃度ドープドレイン(LDD)を形成するために、リ
ンイオンを用い、表面イオン濃度2.0×1013ions/cm2
エネルギー30keVで、イオン注入防止層として補助層パ
ターン93'あるいはゲート92''を用いて、ウエハの全表
面に第二のイオン注入を行う。結果として、第一のドー
パントイオン埋込層902上に LDD 形成用の第二のドーパ
ントイオン埋込層901が形成される。
【0038】次に、図11の(d)に示すように、補助層93'
の上面及び側面、ゲート92''の側面及び第一の絶縁層91
の表面に、ゲート92''絶縁用の第四の絶縁層95である酸
化物層を1500Åの厚さで蒸着させる。続いて、ソース/
ドレイン領域及び LDD 形成のための第二のドーパント
埋込層901及び第一のドーパント埋込層902のようなドー
パント埋込層を温度870℃で40分加熱し、LDD 901'及び
ソース/ドレイン領域を形成して、本発明による LDD MO
SFET の形成を完了する。
【0039】なお、図には示していないが、本発明の他
の態様として、図10の(a)の工程で、シリコン酸化物層
の形で補助層を形成する代りに、第二の導電層をケイ化
物(タングステンケイ化物)を1500Åの厚さで蒸着させる
ことによって形成し、図11と同一の LDD MOSFET を形成
することもできる。また、同様の方法で、NMOSFET だけ
でなく、PMOSFET を形成することもできる。PMOSFET 形
成の際に第一及び第二のイオン注入を行う場合、使用イ
オンは BF2+あるいは B+イオンである。
【0040】上記したように、本発明方法においては、
側壁スペーサ形成用の酸化物層のエッチングの際に現れ
る問題点は全て排除される。すなわち、シリコン基板の
不均一性を生じる基板の過剰エッチングのような問題、
基板へのプラズマガスの侵入、これによる基板の汚染、
これによる半導体素子特性の低下(接合における漏洩電
流の増大)などは全て解決される。さらに、スペーサの
輪郭に起因する応力によって生じた後、スペーサの角部
から基板の内部に向けて成長する結晶欠陥の発生は、不
特定箇所における TR 欠陥すなわちメモリセルの不特定
ビット欠陥を生じることになるが、LDD 型トランジスタ
を本発明の方法によって形成すると、この問題は解消さ
れ、結果的に素子の収率が大幅に改善される。さらに、
本発明の半導体素子は、極めて低い接合電流が要求さ
れ、製造が極めて難しい次世代の高集積メモリ素子用の
単位トランジスタとして最適である。
【0041】
【実施例2】本発明の方法を CMOS トランジスタの製造
に適用すると、工程を単純化させることができる。この
工程を図12によって説明する。まず、図の(a)に示すよ
うに、p井戸及びn井戸形成工程完了後、半導体基板10
1上にゲート酸化物層102を成長させる。次いで、該層上
に、ポリシリコンゲート形成用のポリシリコン層103を
蒸着し、さらに、酸化物層を十分な厚さで蒸着あるいは
成長させる。次に、ゲートマスクを用いたホトエッチン
グによって上記酸化物層をエッチングし、これによっ
て、酸化物からなるゲートパターン104を形成する。次
に、Si3N4を蒸着し、エッチングバックして、酸化物ゲ
ートパターン104の側面にスペーサを形成し、その後ウ
エハ全面に CVD 酸化膜106を蒸着する。
【0042】次に、NMOS 形成工程を進めるために、PMO
S 領域をホトレジスト PR で被覆して NMOS 領域のみを
開口し、これによって CVD 酸化物層106を除去する。こ
の条件下で、酸化物ゲートパターン104の酸化物層でエ
ッチングを停止させる。これは、エッチング時間を十分
に調節するか、ポリシリコン上に熱酸化によって酸化物
層を形成した後のエッチング速度を低くすることによっ
て達成することができ、これによって CVD 酸化物のみ
が除去される。
【0043】その後、PMOS 領域を酸化物層106を被覆し
た状態に置き、次に図の(c)に示すように、窒化物スペ
ーサ105及び NMOS 領域の酸化物層104をマスクとしてポ
リシリコン層103を乾式エッチングすることによって、
ソース/ドレイン領域形成用のイオン注入マスクとして
十分な大きさの仮のゲート電極103'を形成する。次に、
n+ドーパントをイオン注入し、熱処理してソース/ドレ
イン領域107を形成する。この条件下で、シリコンのエ
ッチングを防止するために、n+イオン注入後、O2ガス
雰囲気中900℃で数分間の酸化を行う。次に、H3PO4溶液
(180℃)中に浸漬することによって窒化物スペーサ層を
除去し、さらに、残留酸化物層104をマスクとして仮の
ゲート電極を除去してゲート電極108を形成し、さらに
n~イオンを注入して LDD 領域110を形成する。
【0044】次いで、図13の(a)に示すように、CVD 酸
化物層109を蒸着する。次いで、PMOS 領域にホトプロセ
スを施して、NMOS 領域の場合と同様に LDDを形成す
る。
【0045】本発明の方法を CMOS トランジスタの形成
に適用した場合には、二つのマスキング工程を飛ばすこ
とができる。すなわち、n~、n+、p~及びp+のイオン
注入には四つのマスクが必要であるが、本発明の方法に
よれば、これらのマスクの中の二つしか必要としない。
【0046】米国特許第4,722,909号は同様の CMOS 工
程を開示しているが、本発明の方法はこの特許の有して
いる問題を解決している。これをやや詳細に説明すれ
ば、この特許においては、NMOS 領域形成のためのホト
工程後にn+イオン注入を行い、次いで処分可能な側壁
スペーサを除去し、さらにn~イオンの注入を行ってい
る。すなわち、二つのマスキング工程、すなわち CMOS
トランジスタ用の NMOS 工程及び PMOS 工程のそれぞれ
の一つを飛ばすことの可能な方法を開示している。この
方法の利点は下記の通りである。すなわち、n+イオン
注入後に熱処理を行い、n~イオンの注入を接合形成後
に行っていることである。この方法で、接合のみが極め
て薄い形で形成され、深いミクロンスケールの素子のシ
ョートチャンネル特性が改善される。さらに、処分可能
な側壁スペーサを形成し、このスペーサを用いることに
よってn+イオン注入を行い、次いでこの層を除去した
後、n~イオン注入を行う。結果として、一つのマスキ
ング工程を減らすことができる。すなわち、CMOS トラ
ンジスタの場合には、NMOS 及び PMOS から各々一つの
マスキング工程を減じることができ、結果的に二つのマ
スキング工程を減じることができる。
【0047】すなわち、まずn~イオン注入を行い、次
いでn+イオンの注入を行う。n+イオン注入間に生じる
格子欠陥を除去するために、高温、長時間の熱処理を行
う。これによって、n~の接合の長さが広げられ、従っ
て、深いサブミクロン素子のショートチャンネル特性が
低下する。これが従来技術の問題点である。しかし、上
記米国特許は下記のようにこの問題を解決している。す
なわち、まずn+イオンの注入を行い、次いで熱処理を
行い、次にn~イオンの注入を行う。この場合、n~イオ
ン注入の濃度が低いことによって格子欠陥は殆ど排除さ
れる。これによって、熱処理工程が最小限度に止めら
れ、n~接合の拡張の問題が解決される。
【0048】しかしながら、この米国特許においては、
上記処分可能なスペーサのエッチングの際に、ゲート酸
化物層の損失が問題となる。また、上記処分可能なスペ
ーサは主として CVD Al 、W 系からなっており、ゲート
酸化物層の汚染を生じることになる。さらに、上記処分
可能なスペーサのエッチングの際、ゲート酸化物に損失
を生じ、素子の信頼性が低下するという結果になる。
【0049】
【発明の効果】以上述べてきたように、本発明の CMOS
製造方法においては、処分可能な LDDスペーサを適切な
金属を蒸着させることによって形成し、これによって、
ゲート酸化物の汚染及びエッチング間のゲート酸化物の
損失というような問題点を解決することができる。すな
わち、ゲートポリシリコン上に酸化物層及び Si3N4窒化
物層を蒸着させることによってゲートパターンを間接的
に形成し、これによって問題を解決している。さらに、
工程の単純化及び素子の最適化を得、かつ、素子の信頼
性を改善することができる。この条件下で、ホトレジス
トは180℃ H3PO4の窒化物層のエッチング工程に耐え得
ないので、CVD 酸化物保護層を形成する。もし、窒化物
層エッチングの工程に耐え得るホトレジストを用いるこ
とができれば、CVD 保護層は省略することができ、ホト
レジストだけを用いて工程をさらに簡略化することがで
きる。
【図面の簡単な説明】
【図1】LDD を有する NMOS トランジスタの従来技術に
よる製造手順を説明するための断面図。
【図2】図1の続き。
【図3】過剰エッチングシリコン基板の SIMS による分
析結果で、CF3、CHF3、O2等のガスを用いて酸化物層を
エッチングしたときの侵入プラズマ種によるシリコン基
板の汚染状態を示す図。
【図4】酸化物層のエッチング後、拡散によって回復さ
れる少数キャリヤの寿命時間を説明するための図。
【図5】ゲート側壁スペーサ形成間の洗浄方法と接合漏
洩電流との関係を示す図。
【図6】従来の半導体素子における LDD を有するnMOS
FETの部分断面図。
【図7】従来の半導体素子における LDD を有するnMOS
FET のゲート側壁からシリコン基板に向けての応力分布
を説明するための図。
【図8】従来方法の改善として、側壁スペーサを用い、
エッチング停止層を添加した LDD トランジスタの形成
方法を説明するための図。
【図9】基板における転位線深さと接合漏洩電流との関
係を示す図。
【図10】本発明の実施例1の LDD を有する MOSFET
の形成の手順を示す部分断面図。
【図11】図10の続き。
【図12】本発明の実施例2の LDD を有する MOSFET
の形成の手順を示す部分断面図。
【図13】図12の続き。
【符号の説明】
10、50、60、60'、70、90、101…基板、12、14、14、1
5、15'、55、65、65'、72、91、93、93'、95、102、10
6、109、777…絶縁層、901、902…イオン埋込層、90
1'、110… LDD 領域、13、13'、53、63、63'、73、92、
92'、92''、103、103'…ポリシリコン、102’、107…ソ
ース/ドレイン、500、501…結晶欠陥、555…転位線、60
0、600'、601、601'…不純物拡散領域、900…ホトレジ
スト、S 、S'…応力。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヒュンサング ハワング 大韓民国 ソウル セオチ−グ ヤングジ ャエ−2−ドン 274−4 B−302

Claims (24)

    【特許請求の範囲】
  1. 【請求項1】下記工程からなることを特徴とする MOSFE
    T の製造方法。 (1) 半導体基板上に第一の絶縁層、導電層及び補助層を
    順次形成する工程、 (2) 上記補助層の所定の箇所をエッチングして、補助層
    パターンを形成する工程、 (3) 上記補助層パターンの側面に、仮の側壁スペーサを
    形成する工程、 (4) 上記の補助層パターン及び上記の仮の側壁スペーサ
    をマスクとして上記導電層の所定の箇所をエッチングし
    た後、上記半導体基板内に高濃度の第一ドーパント埋込
    層を形成する工程、 (5) 上記の仮の側壁スペーサを除去し、次いで上記補助
    層パターンをマスクとして上記導電層をエッチングする
    ことによってゲート電極を形成し、さらに、上記半導体
    基板内に低濃度の第二のドーパント埋込層を形成する工
    程。
  2. 【請求項2】上記工程(1)において、第一の絶縁層を、
    シリコン酸化物を形成するために、熱酸化処理によって
    形成することを特徴とする請求項1記載の MOSFET の製
    造方法。
  3. 【請求項3】上記工程(1)において、上記導電層がポリ
    シリコンからなることを特徴とする請求項1記載の MOS
    FET の製造方法。
  4. 【請求項4】上記工程(1)において、上記導電層を、LPC
    VD 法を適用して、同時ドープしたポリシリコンを2000
    Åの厚さに蒸着することによって形成することを特徴と
    する請求項1記載の MOSFET の製造方法。
  5. 【請求項5】上記工程(1)において、上記補助層を、CVD
    法を適用して、シリコン酸化物を蒸着することによっ
    て形成することを特徴とする請求項1記載の MOSFET の
    製造方法。
  6. 【請求項6】上記工程(1)において、上記仮の側壁スペ
    ーサがシリコン窒化物からなることを特徴とする請求項
    1記載の MOSFET の製造方法。
  7. 【請求項7】上記の仮の側壁スペーサを、LPCVD 法を適
    用してシリコン窒化物を1500Åの厚さで蒸着し、CHF3/C
    F4ガスプラズマを用いてシリコン窒化物層を異方的にエ
    ッチングし、上記導電層をエッチング停止層として用い
    ることによって形成することを特徴とする請求項1記載
    の MOSFET の製造方法。
  8. 【請求項8】上記導電層を、上記補助層パターン及び上
    記の仮のスペーサをエッチング抑制層として用い、また
    上記第一の絶縁層をエッチング停止層として用い、HBr/
    Cl2ガスプラズマを用いた乾式エッチング処理を適用す
    ることによってエッチングすることを特徴とする請求項
    1記載の MOSFET の製造方法。
  9. 【請求項9】上記の第一のドーパント埋込層を、第一の
    イオン注入法、すなわち、濃度5.0×1015ions/cm2、エ
    ネルギー40keVの As イオンを用いた注入法に基づいて
    形成することを特徴とする請求項1記載の MOSFET の製
    造方法。
  10. 【請求項10】上記第二のドーパント埋込層を、濃度2.
    0×1013ions/cm2、エネルギー30keVのリンイオンを用い
    た第二のイオン注入法に基づいて形成することを特徴と
    する請求項1記載の MOSFET の製造方法。
  11. 【請求項11】上記の仮のスペーサを、130℃の温度でH
    3PO4溶液中に浸漬することによる湿式エッチング法に基
    づいて形成することを特徴とする請求項1記載の MOSFE
    T の製造方法。
  12. 【請求項12】上記工程(1)において、上記導電層を導
    電物質からなる第一の導電層として形成し、上記補助層
    を他の導電物質からなる第二の導電層として形成するこ
    とを特徴とする請求項1記載の MOSFET の製造方法。
  13. 【請求項13】上記第一の導電層がポリシリコンからな
    り、上記第二の導電層がケイ化物からなることを特徴と
    する請求項12記載の MOSFET の製造方法。
  14. 【請求項14】上記第一の導電層を LPCVD 法により同
    時ドープのポリシリコンを厚さ2000Åに蒸着することに
    よって形成し、上記第二の導電層を CVD W ケイ化物を
    厚さ1500Åに蒸着することによって形成することを特徴
    とする請求項12記載の MOSFETの製造方法。
  15. 【請求項15】上記の仮の側壁スペーサを、シリコン窒
    化物を LPCVD 法によって1500Åの厚さに蒸着し、CHF3/
    CF4ガスプラズマを用いて上記窒化物層を異方的にエッ
    チングし、上記第一の導電層をエッチング停止層として
    用いることことによって形成することを特徴とする請求
    項12記載の MOSFET の製造方法。
  16. 【請求項16】上記工程(5)の後、上記第一及び第二の
    ドーパント埋込層を870℃で40分間熱処理することを特
    徴とする請求項1記載の MOSFET の製造方法。
  17. 【請求項17】上記半導体基板がp型のシリコン基板で
    あることを特徴とする請求項1記載のMOSFET の製造方
    法。
  18. 【請求項18】上記第一のドーパント埋込領域を、濃度
    5×1015ions/cm2、エネルギー40keVの BF2イオンある
    いは B イオンを用いて形成することを特徴とする請求
    項1記載の MOSFET の製造方法。
  19. 【請求項19】上記第二のドーパント埋込領域を、濃度
    2.0×1013ions/cm2、エネルギー30keVの BF2イオンある
    いは B イオンを用いて形成することを特徴とする請求
    項1記載の MOSFET の製造方法。
  20. 【請求項20】下記工程からなることを特徴とする CMO
    S トランジスタの製造方法。 (1) 半導体基板上に導電層、導電層及び補助層を順次形
    成し、上記補助層の所定箇所をエッチングして補助層パ
    ターンを形成し、該補助層パターンの側面に仮の側壁ス
    ペーサを形成する工程、 (2) NMOS 領域を規定し、上記仮の側壁スペーサ及び上
    記 NMOS 領域の補助層パターンをマスクとして上記導電
    層をエッチングした後、上記のエッチングした導電層を
    マスクとしてn型の高濃度ドープ領域を形成し、次いで
    上記の仮の側壁スペーサを除去し、上記補助層パターン
    をマスクとして導電層をエッチングしてNMOS ゲート電
    極を形成し、さらに、該 NMOS ゲート電極をマスクとし
    てn型の低濃度領域を形成する工程、 (3) PMOS 領域を規定し、上記仮の側壁スペーサ及び上
    記 PMOS 領域の補助層パターンをマスクとして上記導電
    層をエッチングした後、上記エッチングした導電層をマ
    スクとしてp型の高濃度領域を形成し、次いで上記仮の
    側壁スペーサを除去し、上記補助層パターンをマスクと
    して上記導電層をエッチングして PMOSゲート電極を形
    成し、さらに、上記 PMOS ゲート電極をマスクとしてp
    型の低濃度ドープ領域を形成する工程。
  21. 【請求項21】上記の仮の側壁スペーサが、上記導電層
    及び上記補助層に対してエッチング選択性を有するシリ
    コン窒化物からなることを特徴とする請求項20記載の M
    OSFETの製造方法。
  22. 【請求項22】上記(2)の工程において、n型高濃度ド
    ープ領域を形成した後、O2ガス雰囲気中で約900℃で数
    分間熱処理することを特徴とする請求項20記載の MOSFE
    T の製造方法。
  23. 【請求項23】上記(1)の工程後、第一の酸化物層を形
    成し、NMOS 工程間に NMOS 領域を開口すること、及
    び、上記(2)の工程後、第二の酸化物層を形成し、PMOS
    工程間に PMOS 領域を開口することを特徴とする請求項
    20記載の MOSFET の製造方法。
  24. 【請求項24】上記半導体基板がpウェル及びnウェル
    を備えていることを特徴とする請求項20記載の MOSFET
    の製造方法。
JP6178138A 1994-01-21 1994-07-29 Mosfetの製造方法 Expired - Lifetime JP2735486B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1994-1118 1994-01-21
KR1019940001118A KR0129125B1 (ko) 1994-01-21 1994-01-21 반도체 소자의 ldd mosfet 제조방법

Publications (2)

Publication Number Publication Date
JPH07221293A true JPH07221293A (ja) 1995-08-18
JP2735486B2 JP2735486B2 (ja) 1998-04-02

Family

ID=19376053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6178138A Expired - Lifetime JP2735486B2 (ja) 1994-01-21 1994-07-29 Mosfetの製造方法

Country Status (3)

Country Link
US (1) US5468665A (ja)
JP (1) JP2735486B2 (ja)
KR (1) KR0129125B1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW301032B (en) * 1996-06-27 1997-03-21 Winbond Electronics Corp Structure of self-aligned salicide device with double sidewall spacers and fabrication method thereof
US6037254A (en) * 1996-10-31 2000-03-14 Texas Instruments Incorporated Method of making a surface protective layer for improved silicide formation
US5763312A (en) * 1997-05-05 1998-06-09 Vanguard International Semiconductor Corporation Method of fabricating LDD spacers in MOS devices with double spacers and device manufactured thereby
US5866448A (en) * 1997-07-30 1999-02-02 Chartered Semiconductor Manufacturing Ltd. Procedure for forming a lightly-doped-drain structure using polymer layer
US7009264B1 (en) * 1997-07-30 2006-03-07 Micron Technology, Inc. Selective spacer to prevent metal oxide formation during polycide reoxidation
US5925918A (en) * 1997-07-30 1999-07-20 Micron, Technology, Inc. Gate stack with improved sidewall integrity
US6232188B1 (en) 1997-07-31 2001-05-15 Texas Instruments Incorporated CMP-free disposable gate process
JP3453289B2 (ja) * 1997-11-28 2003-10-06 沖電気工業株式会社 半導体装置及びその製造方法
KR100434961B1 (ko) * 1997-12-27 2004-07-16 주식회사 하이닉스반도체 반도체 소자의 콘택 형성방법
KR19990065891A (ko) * 1998-01-19 1999-08-05 구본준 통합 반도체 소자의 제조방법
US6060400A (en) * 1998-03-26 2000-05-09 The Research Foundation Of State University Of New York Highly selective chemical dry etching of silicon nitride over silicon and silicon dioxide
KR100555459B1 (ko) * 1998-12-15 2006-04-21 삼성전자주식회사 Bf₃플라즈마를 사용하여 게이트 전극을 도핑하고 ldd구조를 형성하는 반도체 장치의 제조방법
KR100554201B1 (ko) * 1999-03-29 2006-02-22 페어차일드코리아반도체 주식회사 씨디모스 제조방법
US6339005B1 (en) * 1999-10-22 2002-01-15 International Business Machines Corporation Disposable spacer for symmetric and asymmetric Schottky contact to SOI MOSFET
US6277683B1 (en) 2000-02-28 2001-08-21 Chartered Semiconductor Manufacturing Ltd. Method of forming a sidewall spacer and a salicide blocking shape, using only one silicon nitride layer
US6528376B1 (en) 2001-11-30 2003-03-04 Taiwan Semiconductor Manufacturing Co., Ltd. Sacrificial spacer layer method for fabricating field effect transistor (FET) device
US6677646B2 (en) * 2002-04-05 2004-01-13 International Business Machines Corporation Method and structure of a disposable reversed spacer process for high performance recessed channel CMOS
KR100572316B1 (ko) * 2002-10-11 2006-04-19 삼성전자주식회사 역티 형태의 게이트 전극을 갖는 모스 트랜지스터들 및 그제조방법들
US7205185B2 (en) * 2003-09-15 2007-04-17 International Busniess Machines Corporation Self-aligned planar double-gate process by self-aligned oxidation
US7723785B2 (en) * 2007-07-31 2010-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. High performance power MOS structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0476925A (ja) * 1990-07-18 1992-03-11 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4599118A (en) * 1981-12-30 1986-07-08 Mostek Corporation Method of making MOSFET by multiple implantations followed by a diffusion step
US4722909A (en) * 1985-09-26 1988-02-02 Motorola, Inc. Removable sidewall spacer for lightly doped drain formation using two mask levels
FR2618011B1 (fr) * 1987-07-10 1992-09-18 Commissariat Energie Atomique Procede de fabrication d'une cellule de memoire
US5217913A (en) * 1988-08-31 1993-06-08 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing an MIS device having lightly doped drain structure and conductive sidewall spacers
US5202277A (en) * 1989-12-08 1993-04-13 Matsushita Electric Industrial Co., Ltd. Method of fabricating a semiconductor device
US5061647A (en) * 1990-10-12 1991-10-29 Motorola, Inc. ITLDD transistor having variable work function and method for fabricating the same
US5162884A (en) * 1991-03-27 1992-11-10 Sgs-Thomson Microelectronics, Inc. Insulated gate field-effect transistor with gate-drain overlap and method of making the same
US5182619A (en) * 1991-09-03 1993-01-26 Motorola, Inc. Semiconductor device having an MOS transistor with overlapped and elevated source and drain
JP3043135B2 (ja) * 1991-09-26 2000-05-22 新日本製鐵株式会社 不揮発性半導体メモリの製造方法
JPH05121701A (ja) * 1991-10-25 1993-05-18 Rohm Co Ltd Nand構造の半導体装置の製造方法
US5296410A (en) * 1992-12-16 1994-03-22 Samsung Electronics Co., Ltd. Method for separating fine patterns of a semiconductor device
US5374575A (en) * 1993-11-23 1994-12-20 Goldstar Electron Co., Ltd. Method for fabricating MOS transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0476925A (ja) * 1990-07-18 1992-03-11 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US5468665A (en) 1995-11-21
KR950024357A (ko) 1995-08-21
KR0129125B1 (ko) 1998-04-07
JP2735486B2 (ja) 1998-04-02

Similar Documents

Publication Publication Date Title
US6245618B1 (en) Mosfet with localized amorphous region with retrograde implantation
JP2735486B2 (ja) Mosfetの製造方法
US9105743B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2929419B2 (ja) 半導体素子の製造方法
US7144786B2 (en) Technique for forming a transistor having raised drain and source regions with a reduced number of process steps
JP3061736B2 (ja) 低濃度ドーピングドレインを有するmos型電界効果トランジスタの製造方法
US7015107B2 (en) Method of manufacturing semiconductor device
JP2887076B2 (ja) 半導体mosトランジスタの製造方法
US6008100A (en) Metal-oxide semiconductor field effect transistor device fabrication process
JP3874716B2 (ja) 半導体装置の製造方法
KR100540341B1 (ko) 반도체 소자 제조방법
US20070105295A1 (en) Method for forming lightly-doped-drain metal-oxide-semiconductor (LDD MOS) device
US6635522B2 (en) Method of forming a MOS transistor in a semiconductor device and a MOS transistor fabricated thereby
US6887759B2 (en) LDD-type miniaturized MOS transistors
US5527719A (en) Process for making a semiconductor MOS transistor using a fluid material
KR20050009482A (ko) 반도체 소자의 제조방법
KR100617051B1 (ko) 반도체 소자의 제조방법
KR100906499B1 (ko) 반도체소자의 게이트 제조방법
KR101017042B1 (ko) 반도체 소자의 제조 방법
KR100597462B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR100459930B1 (ko) 부분적으로 셀프 얼라인 된 살리사이드 콘택 형성 방법
US6936517B2 (en) Method for fabricating transistor of semiconductor device
KR0171068B1 (ko) 반도체 소자의 제조방법
KR100439191B1 (ko) 살리사이드 콘택 형성 방법
JPH0745827A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080109

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140109

Year of fee payment: 16

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term