CN107039253B - 用于处理硅晶圆的方法 - Google Patents

用于处理硅晶圆的方法 Download PDF

Info

Publication number
CN107039253B
CN107039253B CN201611158926.9A CN201611158926A CN107039253B CN 107039253 B CN107039253 B CN 107039253B CN 201611158926 A CN201611158926 A CN 201611158926A CN 107039253 B CN107039253 B CN 107039253B
Authority
CN
China
Prior art keywords
oxygen
semiconductor wafer
particles
range
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611158926.9A
Other languages
English (en)
Other versions
CN107039253A (zh
Inventor
H.厄夫纳
H-J.舒尔策
W.舒斯泰雷德
S.瓦利亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107039253A publication Critical patent/CN107039253A/zh
Application granted granted Critical
Publication of CN107039253B publication Critical patent/CN107039253B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及用于处理硅晶圆的方法。公开了用于处理半导体晶圆的方法。该方法包括：在半导体晶圆中形成含氧区，其中形成含氧区包括经由第一表面将氧引入到半导体晶圆中；至少在含氧区中创建空位；以及在退火过程中至少使含氧区退火以便形成氧沉淀物。

Description

用于处理硅晶圆的方法
技术领域
本公开大体涉及处理硅晶圆，特别是形成针对硅晶圆中的杂质的吸杂中心。
背景技术
基于硅半导体晶圆生产半导体器件可包括多个过程序列，在该过程序列中例如掺杂区在晶圆中形成，以及金属化层在晶圆上形成。在这样的处理期间，不希望有的杂质（诸如金属原子）可能最终在晶圆中。因此，这些杂质可过度地影响成品的半导体器件的操作。例如，在功率半导体器件中，如果杂质最终在器件的下述区中则杂质可降低电压阻断能力：在该区中，高电场强度在器件的操作中可出现。
在晶圆的表面上形成的多晶硅层可以吸收那些杂质，并可在杂质引入处理之后被去除，以便去除杂质。然而，对于一些晶圆类型，用于在晶圆表面上形成多晶硅层的过程不是可用的。因此，存在对可替换的杂质吸杂的需要。
发明内容
一个实施方式涉及一种方法。该方法包括：在半导体晶圆中形成含氧区；至少在含氧区中创建空位；以及在第一退火过程中使至少含氧区退火以便形成氧沉淀物。形成含氧区包括经由第一表面将氧引入到半导体晶圆中。
附图说明
下面参考附图解释示例。附图用于图示某些原理，使得只有对于理解这些原理所必要的方面被图示。附图并不按比例。在附图中，相同的参考符号表示相似的特征。
图1A-1E图示用于在半导体晶圆中形成吸杂中心的根据一个示例的方法；
图2图示在图1A-1E中示出的方法中的可选的另一过程步骤；
图3图示在通过两种不同的方法获得的半导体晶圆中的氧浓度；
图4图示在图1A-1E中示出的方法中的可选的另一过程步骤；
图5图示在图1A-1E中示出的方法中的可选的另一过程步骤；
图6示出在形成晶体管单元之后在图1E中示出的半导体晶圆；
图7示出在去除包含氧沉淀物的区之后在图6中示出的半导体晶圆；
图8示出在形成外延层和形成晶体管单元之后在图1E中示出的半导体晶圆；以及
图9示出在去除包含氧沉淀物的区之后在图8中示出的半导体晶圆。
具体实施方式
在下面的详细描述中，参考附图。附图形成描述的一部分并通过图示的方式示出其中本发明可被实践的特定实施例。应理解，本文中描述的各种实施例的特征可彼此组合，除非另外特别指明。
图1A-1E图示用于在半导体晶圆100中形成吸杂中心的根据一个示例的方法。图1A-1D示出在不同过程步骤期间的半导体晶圆100的区段的水平横截面视图，以及图1E示出在图1D中示出的晶圆100的一个区段的放大视图。晶圆100包括第一表面101和与第一表面相对的第二表面102。图1A-1D在垂直截面平面中示出晶圆100，该垂直截面平面是分别垂直于第一表面101和第二表面102的截面平面。
根据一个示例中，晶圆100是CZ、MCZ晶圆和FZ晶圆之一。CZ晶圆是从根据CZ（直拉）方法生产的单晶（或晶锭）切割的晶圆。MCZ晶圆是从根据MCZ（磁性直拉）方法生产的单晶（或晶锭）切割的晶圆。FZ晶圆是从根据FZ（浮区）方法生产的单晶（或晶锭）切割的晶圆。那些类型的硅晶圆通常包括在MCZ材料的情况下小于4E17cm-3的氧浓度或在FZ材料的情况下小于1E16cm-3的氧浓度。根据一个示例，晶圆具有12英寸或更大的直径。“直径”是在横向平面中的晶圆的尺寸，该横向平面是平行于第一和第二表面101、102的平面。
用于形成吸杂中心的方法包括在半导体晶圆100中形成含氧区112。参考图1A和1B，这可包括经由第一表面101将氧引入到半导体晶圆100中，以及在第一退火过程中使至少区111退火，已经将氧引入到区111中。含氧区111的“宽度”d1是在半导体主体100的垂直方向上的含氧区111的尺寸，该方向是垂直于第一表面101的方向。在这个第一退火过程中，引入到半导体主体100中的氧扩散，以便形成含氧区112。根据一个示例，将含氧区112产生成具有在0.1微米（µm）和10微米之间、特别是在1微米和5微米之间的宽度d2。含氧区112的“宽度”d2是在半导体主体100的垂直方向上的含氧区112的尺寸，该方向是垂直于第一表面101的方向。含氧区112的宽度d2一般等于或大于含氧区111的宽度d1。根据一个示例，退火过程的温度高于1100 °C、高于1200 °C或高于1250 °C。根据一个示例，退火过程的温度选自在1100 °C和1400 °C之间的范围。根据一个示例，退火过程中的温度高于1200 °C，并且这个退火过程的持续时间在1小时和10小时之间。
根据一个示例，通过将氧离子注入到半导体主体100中来经由第一表面100引入氧。根据一个示例，可使用PLAD（等离子体掺杂）注入过程来执行这个注入。可根据要由注入过程获得的期望氧浓度和含氧区112的深度d2来选择注入剂量，要在该含氧区112中获得这个氧浓度。根据一个示例，含氧区112被产生，使得在这个含氧区112中的氧浓度是至少5E17cm-3，且含氧区的深度d2在5微米和20微米之间。在这种情况下，根据深度d2，从在至少2.5E14 cm-2（=5E17 cm-3 × 5E-4 cm）和至少1E15 cm-2（=5E17 cm-3 × 20E-4 cm）之间选择注入剂量。也就是说，在退火过程之后，含氧区112中的最低氧浓度是至少5E17cm-3，该含氧区112在第一表面101处开始并具有宽度d2。应注意，在如上面定义的含氧区112外部的氧浓度不一定是零，但低于上面提到的最低氧浓度，诸如5E17 cm-3。例如，在含氧区112外部，氧浓度可从最低水平（在含氧区112的边界处）减小到低于最低水平的水平。低于最低水平的这个水平可对应于半导体主体100在氧被引入之前具有的氧水平。在含氧区112中的氧大部分是以间隙氧的形式的。小于20%的氧是以非间隙形式的。通常，从在1E14 cm-2和1E18cm-2之间选择由深度d2和期望氧浓度的乘积给出的注入剂量。参考图1C，该方法还包括至少在含氧区112中创建空位。在图1C中，参考符号113表示下述区：该区通过额外创建空位而产生于含氧区112，并因此包括氧和空位。在下文中，这个区被称为含氧和空位区113。“空位”是在半导体晶圆100的晶格中的空位。根据一个示例，创建空位包括在含氧和空位区113中创建在1E17 cm-3和1E19 cm-3之间的空位浓度。创建空位可包括经由第一表面101和第二表面102之一将微粒注入到含氧区112中。例如，微粒是质子（氢离子）或氦（He）离子。根据一个示例，经由第一表面101注入微粒，且注入剂量选自在5E13 cm-2和1E15 cm-2之间的范围。例如，如果所注入的微粒是质子，则注入能量选自在1MeV和5MeV之间的范围，以及如果所注入的微粒是氦离子，则注入能量选自在3 MeV和10 MeV之间的范围。
该方法还包括在含氧和空位区113中形成氧沉淀物。形成这些氧沉淀物包括另一退火过程。在这个另一退火过程中，至少含氧和空位区113被退火。在另一退火过程中的温度例如选自在600 °C和1050 °C之间的范围。另一退火过程的持续时间可选自在1小时和30小时之间的范围。根据一个示例，另一退火过程包括至少将含氧和空位区113首先加热到在750 °C和850 °C之间的温度达1小时和5小时之间，并然后加热到在950 °C和1100 °C之间的温度达1小时和10小时之间。
图1D示出在形成氧沉淀物之后的晶圆，其中参考符号114表示含沉淀物区，即包含氧沉淀物的区。在图1E中示意性图示那些氧沉淀物OP，图1E示出含沉淀物区114的放大细节。氧沉淀物OP充当用于吸收杂质的吸杂中心，杂质可在形成晶圆100中的一个或多个半导体器件的过程步骤期间被引入到半导体晶圆100中。根据一个示例，另一退火过程是产生（一个或多个）半导体器件的部分。也就是说，在通过注入微粒创建空位之后，存在过程步骤，该过程步骤是在执行另一退火过程之前形成（一个或多个）半导体器件的部分。那些过程步骤可包括注入掺杂剂原子。在这种情况下，另一退火过程既用于产生氧沉淀物又用于激活所注入的掺杂剂原子。
实验已经证明，参考图1C解释的由微粒辐照诱发的空位能够实现大的氧沉淀物。这是因为空位能够实现氧沉淀物的快速生长。也就是说，在具有高空位浓度的区（诸如含氧和空位区113）中产生的那些氧沉淀物OP大于在没有空位（或有较低浓度的空位）的区中产生的氧沉淀物。那些较大的氧沉淀物OP比没有“空位支持”的情况下通过微粒辐照产生的较小氧沉淀物具有更高的温度稳定性。
如果质子用作用于创建空位的微粒，则这些质子中的大部分在另一退火过程中从半导体晶圆100扩散出。此外，另一退火过程使在含氧和空位区113中产生的大部分空位从半导体晶圆100扩散出或与硅间隙原子（interstitial）复合，使得由在第一区110中的微粒注入引起的损伤被“修复”。
参考图2，该方法可选地包括在引入参考图1A解释的氧之后和在参考图1B解释的退火过程之前在第一表面101上形成涂层200。这个覆盖层200在退火过程期间在适当的地方。覆盖层用于在退火过程期间经由第一表面101减小来自半导体晶圆100的氧的向外扩散。根据一个示例，涂层200是下述层之一：非晶硅层、单晶硅层、含氧层诸如通过化学气相沉积（CVD）沉积的氧化硅层、含氮层诸如通过CVD沉积的氮化硅和包含氧化硅和氮的层。实验已经证明，抵抗氧原子的向外扩散的这个阻挡层关于获得高密度的氧沉淀物是非常有益的。可使用注入过程经由第一表面101引入氧。根据一个示例，注入过程是束线注入过程。根据另一示例，注入过程是等离子体掺杂（PLAD）过程。这样的注入过程是通常已知的。例如，在下述文献中描述了这样的注入过程：A. Renau, J.T. Scheuer: "Comparison ofPlasma Doping and Beamline Technologies for Low Energy Ion Implantation",Proceedings of the 14th International Conference on Ion ImplantationTechnology. 2002. ISBN 0-7803-7155-0。
在图3中，曲线301示意性图示可通过束线注入过程获得的氧浓度，以及曲线302示出可通过PLAD过程获得的氧浓度。这些曲线中的每个图示在垂直方向x上并在第一表面101处开始的氧浓度，该垂直方向是垂直于第一表面101的方向。曲线301和302示出在引入氧之后和在退火过程之前的氧浓度。在退火过程中，氧更深地扩散到半导体主体中，从而导致在图1B中示出的含氧区113中的更均匀的氧分布。与一般束线注入过程比较，通过使用用于注入氧的PLAD注入过程，可达到在较低成本下的高得多的注入剂量。
该方法还可包括此外或可替换地产生在相邻于第一表面101的区中的晶体损伤。产生那些晶体损伤可包括经由第一表面101注入微粒，其中这些微粒被选择，使得它们能够产生半导体晶圆100中的晶体损伤。参考图4，可在引入氧之前产生那些晶体损伤。可替换地，参考图5，在引入氧之后产生晶体损伤。
根据一个示例，注入半导体晶圆100中以便产生晶体损伤的微粒是硅原子（硅离子）。根据另一示例，微粒是氧原子（氧离子）。用对微粒足够高以产生晶体损伤的注入能量注入这些微粒。根据一个示例，注入能量选自在1 MeV和5 MeV之间的范围。在这个过程中，注入剂量一般比在参考图1A描述的注入过程中的更低，且注入能量一般更高。根据一个示例，注入能量选自在0.5 MeV和4 MeV之间的范围。为了获得在低注入能量下在半导体主体100中深的损伤，可使用沟道效应。也就是说，可在相对于第一表面101的某个角度下注入微粒，使得微粒可沿着半导体主体的晶格的晶体平面移动。
图6示出在另一处理之后的半导体晶圆100的垂直横截面视图，在该处理中晶体管器件的晶体管单元10分别被实现在半导体晶圆100中邻接第二表面102的区中和在第二表面102上。在这个处理期间，杂质诸如例如金属原子可被引入到半导体晶圆100中。在含氧沉淀物区114中的氧沉淀物充当针对那些杂质的吸杂中心。也就是说，那些杂质由杂质中心“捕获”，以便防止那些杂质不利地影响成品的半导体器件的操作。
参考图6，每个晶体管单元10包括源极区11、主体区12和漂移区13，其中漂移区13由单独的晶体管单元共享。此外，每个晶体管单元包括相邻于主体区12并通过栅极介质22与主体区12介质绝缘的栅极电极21。源极电极31电连接到单独晶体管单元10的主体区12和源极区11，并通过绝缘层32与栅极电极21介质绝缘。仅仅为了说明的目的，在图6中示出的示例中，晶体管单元10被绘制为沟槽晶体管单元。也就是说，这些晶体管单元的栅极电极21布置在从表面102延伸到半导体主体100中的沟槽中。在成品的晶体管器件中，通过经由源极电极31使源极区11和主体区12连接到源极节点并通过使栅极电极21连接到公共栅极节点G来并联连接单独晶体管单元10。晶体管器件可被实现为n型或p型晶体管器件。在n型晶体管器件中，源极区11和漂移区13是n掺杂的，而主体区12是p掺杂的。在p型晶体管器件中，源极区11和漂移区13是p掺杂的，并且主体区12是n掺杂的。
在图6中示出的示例中，漂移区13具有对应于半导体晶圆100的基本掺杂的掺杂。半导体晶圆100的“基本掺杂”是下述掺杂：半导体晶圆100在它从晶锭被切割之后和在本文所解释的处理发生之前所具有的掺杂。
图7示出另外的过程步骤之后在图6中示出的半导体晶圆100，在该过程步骤中含沉淀物区114被去除且漏极区14被形成。去除含沉淀物区114可包括下述过程中的至少一个：机械研磨过程、蚀刻过程、机械抛光过程、化学抛光过程或化学机械抛光（CMP）过程。这些过程中的每个减小半导体晶圆100的厚度，以便去除含沉淀物区114。通过此，由在含沉淀物区114中的氧沉淀物吸收的杂质被去除。在包含氧沉淀物的区中的蚀刻速率比不包含氧沉淀物的区中的高得多。因此，蚀刻过程可在靠近包含氧沉淀物的区的端部处停止自调节，使得可获得半导体主体100的自调节减薄。形成漏极区14可包括注入和/或扩散过程，在该过程中掺杂剂原子经由表面101’被引入到半导体晶圆100中。表面101’与第二表面102相对，并且是通过去除含氧沉淀物的区114而形成的表面。漏极区14可具有与漂移区13相同的掺杂类型，以便形成MOSFET（金属氧化物半导体场效应晶体管）或可具有与漂移区13的掺杂类型互补的掺杂，以便形成IGBT（绝缘栅双极晶体管）。
图8示出根据另一示例的半导体晶圆的垂直横截面视图。图8中示出的晶圆包括前面在本文中解释的晶圆100和在晶圆100上形成的外延层300。在这个示例中，半导体器件的有源器件结构集成在外延层300中。仅仅为了说明的目的，半导体器件再次是具有多个晶体管单元10的晶体管器件。在这个示例中，由单独晶体管单元10共享的漂移区13由外延层300形成。
图9示出在进一步处理之后在图8中示出的晶圆。这个进一步处理包括使晶圆100减薄，以便至少去除含沉淀物区114。晶圆100的剩余区段形成晶体管器件的漏极区。在这种情况下，晶圆100具有对应于漏极区14的掺杂的基本掺杂。
根据一个示例，半导体晶圆100包括仅一个半导体器件。根据另一示例，晶圆100包括多个不同的半导体器件。在这种情况下，在参考图6-9解释的处理之后，晶圆100可被细分成单独的半导体器件。
应注意，形成一个或多个晶体管器件（其中每个晶体管器件可包括多个晶体管单元）是半导体器件的多个不同示例中的仅一个，该半导体器件可集成在半导体晶圆100中。仅仅为了说明的目的，图6-9示出晶体管器件。

Claims (29)

1.一种用于处理半导体晶圆的方法，包括：
在半导体晶圆中形成含氧区，其中形成所述含氧区包括经由第一表面将氧引入到所述半导体晶圆中；
至少在所述含氧区中创建空位；以及
在退火过程中至少使所述含氧区退火以便形成氧沉淀物，其中所述氧沉淀物充当用于吸收杂质的吸杂中心，所述杂质在形成半导体晶圆中的一个或多个半导体器件的过程步骤期间被引入到所述半导体晶圆中。
2.如权利要求1所述的方法，其中所述半导体晶圆是CZ、MCZ晶圆和FZ晶圆之一。
3.如权利要求1或2所述的方法，其中形成所述含氧区还包括：
在另一退火过程中使所引入的氧扩散。
4.如权利要求3所述的方法，
其中在所述另一退火过程中的温度选自于1050 °C和1300 °C之间的范围，以及
其中这个另一退火过程的持续时间选自于1小时和20小时之间的范围。
5.如权利要求4所述的方法，其中在所述另一退火过程中的温度高于1100 °C。
6.如权利要求1所述的方法，其中所述含氧区被形成以从所述第一表面延伸0.1和20微米之间到所述半导体晶圆中。
7.如权利要求6所述的方法，其中所述含氧区被形成以从所述第一表面延伸1和5微米之间到所述半导体晶圆中。
8.如权利要求1所述的方法，其中所述含氧区被形成有至少5E17原子/cm-3的氧浓度。
9.如权利要求1所述的方法，其中引入氧包括经由所述第一表面将氧离子注入到所述半导体晶圆中。
10.如权利要求9所述的方法，其中注入氧包括PLAD注入过程。
11.如权利要求10所述的方法，
其中注入能量选自于0.5 keV和10keV之间的范围，以及
其中注入剂量选自于1E14 cm-2和1E18 cm-2之间的范围。
12.如权利要求1所述的方法，其中至少在所述含氧区中创建空位包括创建选自于1E17cm-3和1E19cm-3之间的范围的空位浓度。
13.如权利要求1所述的方法，其中创建空位包括将微粒注入到所述半导体晶圆中。
14.如权利要求13所述的方法，其中注入微粒包括经由所述第一表面或经由与所述第一表面相对的第二表面注入所述微粒。
15.如权利要求13或14中的一项所述的方法，其中所述微粒包括质子和氦离子中的至少一个。
16.如权利要求15所述的方法，
其中如果所注入的微粒是质子，则注入能量选自于1MeV和5MeV之间的范围，或
其中如果所注入的微粒是氦离子，则注入能量选自于3 MeV和10 MeV之间的范围。
17.如权利要求14所述的方法，其中注入微粒包括以5E13 cm-2和1E15 cm-2之间的注入剂量来注入所述微粒。
18.如权利要求2所述的方法，还包括：
在引入氧之后和在退火过程之前在所述第一表面上形成涂层。
19.如权利要求18所述的方法，其中所述涂层选自由下列项构成的组：
非晶硅层；
单晶硅层；
含氧层；以及
含氮层。
20.如权利要求1所述的方法，
其中用于形成氧沉淀物的退火过程的温度选自于750 °C和1100 °C之间的范围，以及
其中用于形成氧沉淀物的退火过程的持续时间选自于1.5小时和30小时之间的范围。
21.如权利要求20所述的方法，其中形成氧沉淀物包括第二退火过程，所述第二退火过程包括：
至少将含氧区加热到在750 °C和850 °C之间的温度达0.5小时和10小时之间的持续时间，以及
至少将含氧区加热到在950 °C和1100 °C之间的温度达1小时和20小时之间的持续时间。
22.如权利要求1所述的方法，还包括：
在形成所述含氧区之前或之后在所述含氧区中产生晶体损伤。
23.如权利要求22所述的方法，其中形成晶体损伤包括在引入氧之前或之后经由所述第一表面将微粒注入到所述半导体晶圆中。
24.如权利要求23所述的方法，其中所述微粒选自于由下列项构成的组：
氧原子；以及
硅原子。
25.如权利要求23或24所述的方法，其中注入微粒包括使用选自于500keV和4MeV之间的范围的注入能量和选自于1E10 cm-2和1E13 cm-2之间的范围的注入剂量注入所述微粒。
26.如权利要求21所述的方法，其中在注入中采用沟道效应。
27.如权利要求1所述的方法，其中晶圆的直径是至少12英寸。
28.如权利要求1所述的方法，还包括：
去除在所述第一表面处开始的半导体主体的区段，以便至少部分地去除氧沉淀物。
29.如权利要求28所述的方法，其中去除半导体主体的所述区段包括蚀刻过程。
CN201611158926.9A 2015-12-15 2016-12-15 用于处理硅晶圆的方法 Active CN107039253B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015121890.9 2015-12-15
DE102015121890.9A DE102015121890A1 (de) 2015-12-15 2015-12-15 Verfahren zum Prozessieren eines Halbleiterwafers

Publications (2)

Publication Number Publication Date
CN107039253A CN107039253A (zh) 2017-08-11
CN107039253B true CN107039253B (zh) 2020-12-08

Family

ID=58993445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611158926.9A Active CN107039253B (zh) 2015-12-15 2016-12-15 用于处理硅晶圆的方法

Country Status (3)

Country Link
US (1) US9934988B2 (zh)
CN (1) CN107039253B (zh)
DE (1) DE102015121890A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016112139B3 (de) * 2016-07-01 2018-01-04 Infineon Technologies Ag Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
DE102017117753A1 (de) 2017-08-04 2019-02-07 Infineon Technologies Austria Ag Verfahren zur herstellung von halbleitervorrichtungen mitsuperjunction-strukturen
JP2023022507A (ja) * 2021-08-03 2023-02-15 富士電機株式会社 半導体装置の製造方法
CN113793800B (zh) * 2021-08-18 2024-04-09 万华化学集团电子材料有限公司 一种半导体单晶硅片的除杂工艺及制造工艺
JP2023088072A (ja) * 2021-12-14 2023-06-26 富士電機株式会社 半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708788B1 (ko) * 2001-01-02 2007-04-19 엠이엠씨 일렉트로닉 머티리얼즈, 인크. 향상된 게이트 산화물 완전도를 가지는 단결정 실리콘을준비하는 공정

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7201800B2 (en) * 2001-12-21 2007-04-10 Memc Electronic Materials, Inc. Process for making silicon wafers with stabilized oxygen precipitate nucleation centers
US7662701B2 (en) * 2003-05-21 2010-02-16 Micron Technology, Inc. Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers
US7294561B2 (en) * 2003-08-14 2007-11-13 Ibis Technology Corporation Internal gettering in SIMOX SOI silicon substrates
JP2006073580A (ja) * 2004-08-31 2006-03-16 Sumco Corp シリコンエピタキシャルウェーハ及びその製造方法
DE102006002903A1 (de) * 2006-01-20 2007-08-02 Infineon Technologies Austria Ag Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers und Halbleiterbauelement
JP2008016652A (ja) * 2006-07-06 2008-01-24 Shin Etsu Handotai Co Ltd シリコンウェーハの製造方法
JP2010258083A (ja) * 2009-04-22 2010-11-11 Panasonic Corp Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法
US9263271B2 (en) * 2012-10-25 2016-02-16 Infineon Technologies Ag Method for processing a semiconductor carrier, a semiconductor chip arrangement and a method for manufacturing a semiconductor device
US9312120B2 (en) * 2014-08-29 2016-04-12 Infineon Technologies Ag Method for processing an oxygen containing semiconductor body

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708788B1 (ko) * 2001-01-02 2007-04-19 엠이엠씨 일렉트로닉 머티리얼즈, 인크. 향상된 게이트 산화물 완전도를 가지는 단결정 실리콘을준비하는 공정

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Grown-in microdefects, residual vacancies and oxygen precipitation bands in Czochralski silicon;V.V. Voronkov; R. Falster;;《Journal of Crystal Growth》;19990831;全文 *
热处理气氛对直拉硅单晶中体缺陷的影响;崔灿等;《半导体学报》;20070615(第06期);全文 *
硅中氦氧共注入纳米孔氧化埋层的研究;张苗等;《功能材料与器件学报》;19980330(第01期);全文 *
硅片和硅器件工艺中的背面损伤吸除技术;胡才雄;《上海有色金属》;19940315(第01期);全文 *

Also Published As

Publication number Publication date
US9934988B2 (en) 2018-04-03
DE102015121890A1 (de) 2017-06-22
US20170170028A1 (en) 2017-06-15
CN107039253A (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
CN107039253B (zh) 用于处理硅晶圆的方法
CN107564806B (zh) 降低半导体本体中的杂质浓度
KR102082191B1 (ko) 에피택셜 웨이퍼, 접합 웨이퍼 및 이들의 제조 방법
US8361893B2 (en) Semiconductor device and substrate with chalcogen doped region
CN103943672B (zh) 处理含氧半导体晶片的方法及半导体元件
JP6119059B2 (ja) 半導体ウエハを処理するための方法
EP2793267B1 (en) Semiconductor device and semiconductor device manufacturing method
US20160307993A1 (en) Semiconductor device and method of manufacturing semiconductor device
KR101916931B1 (ko) 반도체 에피택셜 웨이퍼 및 그 제조 방법, 및, 고체 촬상 소자의 제조 방법
US9887125B2 (en) Method of manufacturing a semiconductor device comprising field stop zone
KR20160023632A (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN107710417B (zh) 半导体装置的制造方法
JP2008177296A (ja) 半導体装置、ｐｎダイオード、ｉｇｂｔ、及びそれらの製造方法
JP7193267B2 (ja) Ｃｚ半導体ボディを含む半導体装置およびｃｚ半導体ボディを含む半導体装置を製造する方法
JP6976493B1 (ja) 半導体装置およびその製造方法
CN107871661B (zh) 用于分割半导体装置的方法和半导体装置
US9312338B2 (en) Semiconductor device containing chalcogen atoms and method of manufacturing
JP6303321B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
US20150294868A1 (en) Method of Manufacturing Semiconductor Devices Containing Chalcogen Atoms
JP7537356B2 (ja) 半導体エピタキシャルウェーハの製造方法
US20230125859A1 (en) Method of manufacturing a semiconductor device including ion implantation and semiconductor device
US20240339322A1 (en) Semiconductor device having a reduced concentration of carbon vacancies and its manufacturing method
US10943974B2 (en) Method for producing a semiconductor component having a channel stopper region

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant