JP6119059B2 - 半導体ウエハを処理するための方法 - Google Patents

半導体ウエハを処理するための方法 Download PDF

Info

Publication number
JP6119059B2
JP6119059B2 JP2015125467A JP2015125467A JP6119059B2 JP 6119059 B2 JP6119059 B2 JP 6119059B2 JP 2015125467 A JP2015125467 A JP 2015125467A JP 2015125467 A JP2015125467 A JP 2015125467A JP 6119059 B2 JP6119059 B2 JP 6119059B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
depth
particles
concentration
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015125467A
Other languages
English (en)
Other versions
JP2016009868A (ja
Inventor
ヨハネス ゲオルク ラヴェン，
ヨハネス ゲオルク ラヴェン，
シュルツェ，　ハンス−ヨアヒム
ハンス−ヨアヒム シュルツェ，
シュテファン ヴォス，
シュテファン ヴォス，
アレクサンダー ブレイメッサー，
アレクサンダー ブレイメッサー，
アレクサンダー スシティー，
アレクサンダー スシティー，
シューハイ リウ，
シューハイ リウ，
ヘルムート エーフナー，
ヘルムート エーフナー，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2016009868A publication Critical patent/JP2016009868A/ja
Application granted granted Critical
Publication of JP6119059B2 publication Critical patent/JP6119059B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3242—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for the formation of PN junctions without addition of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/2203—Cd X compounds being one element of the 6th group of the Periodic Table 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、半導体ウエハを処理するための方法に関する。
パワー半導体コンポーネントは、コンポーネントの整流接合、例えばｐｎ接合又はショットキー接合が阻止状態にある場合に、通常、逆電圧となるドリフトゾーンを有する。ドリフトゾーンは、パワー半導体コンポーネントの所望の電圧阻止能力に見合った厚さを有する。即ち、パワー半導体コンポーネントは、電圧阻止能力が高ければ高いほど、ドリフトゾーンの厚さは厚くなり、そのドーピングは低くなる。低いスイッチング発振の点から、ドリフトゾーンのドーピングプロファイルの垂直方向での変化が有益である。詳細には、整流接合の真下の深さ位置で極大値となり、フィールドストップ層へ向かってドーピング濃度が連続的に低下していくプロファイルが、最も望ましい。
しかしながら、所定のドーピングプロファイルを有する厚いドリフトゾーンを低コストで生成することは難しい。電気活性ドーパントを厚い半導体材料に注入又は拡散することは、必要とされる注入深さや拡散深さからみて、ほとんど実行不可能である。厚いドリフトゾーンをエピタキシャルに成長させることは、時間がかかるうえ、高い阻止電圧のパワー半導体コンポーネントに求められるドーパント濃度を、エピタキシャルプロセス制御によって、達成することが困難である。ｎドープドリフトゾーンの場合には、放射線誘起ドナーを使用することが考えられる。ウエハに高エネルギ粒子、例えば陽子を照射した後、後続の熱プロセスにより、ドナーが、注入の損傷濃度プロファイルにあわせて生成される。単一の注入に対して、このプロファイルは、ブラッグピークへ向けて注入の連続的な増加を示す。従って、従来の注入技術では、様々な注入深さのブラッグピークが必要となり、それは、高エネルギ粒子を多様な注入エネルギで注入しなければならないことを意味する。その結果、多数の後続ステップを要する望ましくないプロセスとなって、著しく、プロセス時間が掛り、誤差の蓋然性が高まることとなる。
米国特許出願公開第２０１１／０４２７９１Ａ１号明細書
従って、高阻止電圧のパワー半導体コンポーネント（特に、ドーピング濃度がドリフトゾーンで極大値となるパワー半導体コンポーネント）の製造に使用できる改善された方法が求められている。の製造のために、
第１の態様は、半導体ウエハを処理するための方法に関する。その方法において、第１の面及び第１の面の裏側に第２の面を有する磁気チョクラルスキー半導体ウエハが提供される。第１の面は、第１の垂直方向において、第２の面から離れて配置される。半導体ウエハに結晶欠陥を形成するために、第１の粒子が第２の面を介して半導体ウエハに注入される。結晶欠陥は、第１の深さで欠陥濃度が最大になる。半導体ウエハは、第１の熱プロセスにおいて加熱されて、放射線誘起ドナーが形成される。第１の熱プロセスの後で、半導体ウエハのｎドープ半導体領域が、第２の面と第１の深さとの間に配置されるように、且つｎドープ半導体領域が、第１の垂直方向において、第１の深さと第２の面との間に正味ドーピング濃度の極大値を有し、第１の深さと第１の極大値との間に正味ドーピング濃度の極小値を有するように、粒子を注入する際の注入エネルギ及び注入ドーズが選択される。
第２の態様は、半導体ウエハを処理するための方法に関する。その方法において、第１の面及び第１の面の裏側に第２の面を有する半導体ウエハが提供される。第１の面は、第１の垂直方向において、第２の面から離れて配置される。半導体ウエハに結晶欠陥を形成するために、第１の粒子が第２の面を介して半導体ウエハに注入される。結晶欠陥は、第１の深さで欠陥濃度が最大になる。半導体コンポーネントウエハは、第１の熱プロセスにおいて加熱されて、放射線誘起ドナーが形成される。第１の熱プロセスの前又は後に、放射線誘起ドナーの形成を抑制するための第２の粒子が、半導体ウエハに導入される。第１の熱プロセスの後で、半導体ウエハのｎドープ半導体領域が、第２の面と第１の深さとの間に配置されるように、且つｎドープ半導体領域が、第１の垂直方向において、第１の深さと第２の面との間に正味ドーピング濃度の極大値を有し、第１の深さと第１の極大値との間に正味ドーピング濃度の極小値を有するように、第１の深さ、照射ドーズ、及び抑制的な第２の粒子の濃度プロファイルが選択される。
その他の特徴及び利点は、以下の詳細な説明と添付の図面とから、理解されよう。
本発明の例示的な実施形態が、図に関連して以下でより詳細に説明される。
半導体ウエハの断面図を示す。 図１Ａの半導体ウエハの拡大断面Ａを示す。 注入が完了した後で、且つ後続の第１の熱プロセス前の、図１Ｂにおけるウエハの結晶損傷濃度を示す図である。 異なるウエハ型用の、第１の熱プロセスが完成した後の図１Ｂにおけるウエハのドーピングプロファイルを示す図である。 異なる照射ドーズ用の、ＦＺ又は従来のＣＺウエハのドーピングプロファイルを示す図である。 異なる照射ドーズ用の、ＭＣＺウエハのドーピングプロファイルを示す図である。 第２の面に隣接する目標領域に抑制的な第２の粒子が導入された半導体ウエハを示し、抑制的な第２の粒子は、放射線誘起ドナーの形成を抑制する。 水素原子が、抑制的な第２の粒子として目標領域に拡散される半導体ウエハを示す。 プラズマ堆積プロセスにおける窒化物層の堆積中に、水素原子が、抑制的な第２の粒子として目標領域に拡散される半導体ウエハを示す。 水素カチオンが目標領域に注入される半導体ウエハを示す。 水素カチオンが、第２の面に隣接するｐドープ層に注入される半導体ウエハを示す。 半導体に拡散された抑制的な第２の粒子の濃度を示す図である。 半導体に注入された抑制的な第２の粒子の濃度を示す図である。 第１の粒子及び抑制的な第２の粒子が注入された半導体ウエハの合計ドナー濃度を示す図である。 一定のｐドーピングを有する、提供された半導体ウエハの正味ドーピング濃度を示す図である。 第１の粒子及び抑制的な第２の粒子が注入された図１４のｐドープ半導体ウエハの合計ドナー濃度を示す図である。 露出領域を有する半導体ウエハを示す。 図１６の半導体ウエハの酸素濃度を示す図である。 説明される方法の１つに従って処理された半導体ウエハから製造された半導体コンポーネントを示す。 図１８の半導体コンポーネントのドーピング濃度を示す図である。 図１８及び１９に示されている例に基づいて正味ドーピング濃度を更に低減するための方法を示す。
図において、別段の指示がない限り、同一の参照符号は、同じ意味を備えた同一のウエハ領域又はコンポーネント領域を示す。
図１Ａは、半導体ウエハ１００の断面図を概略的に示す。半導体ウエハ１００は、ＦＺウェハ、ＣＺウエハ又はＭＣＺウエハであっても良い。
一般に、半導体コンポーネントの実現のために典型的に使用される半導体単結晶、例えばシリコン単結晶を生成するための周知の方法は、いわゆるフロートゾーン法（ＦＺ法）及びチョクラルスキー法（ＣＺ法）である。それらの方法の１つを用いて製造された単結晶半導体インゴットから切り出されたディスク状半導体ウエハが、半導体コンポーネントの製造用の基部を形成する。ＦＺ法と比較して、ＣＺは、よりコスト効率が良いが、しかし製造方法故に、単結晶が、典型的には数１０１７原子／ｃｍ３〜数１０１８原子／ｃｍ３の範囲の高酸素濃度を有するという欠点がある。
半導体ウエハを製造し処理するための方法の間に行われる熱プロセスは、ウエハに高濃度で存在する酸素が、いわゆる酸素析出物を形成するという効果がある。これらは、半導体結晶における酸素凝集体又は酸素欠損凝集体を意味すると理解されるべきである。これらの析出物は、とりわけ、コンポーネントを製造する方法の間に、ウエハ内に移動し得る重金属原子用のゲッタリングセンタとして働く。しかしながら、かかる析出物が、半導体コンポーネントの活性コンポーネントゾーンに存在する場合に、それらは、自由電荷キャリア用の再結合中心として働くという事実によって、且つ荷電キャリアペア用の生成中心として働くという事実によって、コンポーネント特性の障害につながり、それは、コンポーネントの逆作動中に流れる漏れ電流の増加につながる。
上記の理由で、従来のＣＺウエハは、数百ボルトの絶縁耐力を有するパワーコンポーネントの実現のためには限られた適合性があるだけである。更なる処理なしでは、従来のＣＺウエハは、更なる（酸素欠乏）半導体層が、複雑な、従ってコストがかかるエピタキシー法によって適用される半導体基板としてのみ前記コンポーネントに適しており、それらの半導体層では、逆電圧を取るパワーコンポーネントの領域、例えばＭＯＳＦＥＴのドリフトゾーン、又はＩＧＢＴ若しくはダイオードのｎ型ベースが実現される。
上記のような「磁気チョクラルスキーウエハ」は、従来のＣＺウエハと比較して、（非従来的な）磁気ＣＺウエハが切り出される元となるインゴットの結晶成長中に外部磁界を印加することによって達成できる非常に低い酸素濃度を有する或る種のＣＺウエハである。かかる（非従来的な）ＣＺウエハはまた、磁気チョクラルスキーウエハ又は簡潔に「ＭＣＺウエハ」と呼ばれる。非常に低い酸素濃度の結果は、従来のＣＺウエハと比較して、非常に低い酸素析出物濃度である。本発明の観点では、ウエハは、それが、ウエハの至る所で４×１０１７原子／ｃｍ３未満の最高格子間酸素濃度（「Ｏｉレベル」）を有する場合に、「ＭＣＺウエハ」と見なされる。本文献に引用される格子間酸素用の全ての値は、標準新ＡＳＴＭ（ＡＳＴＭ Ｆ １２１、１９８０−１９８３）に従って赤外線分光法ベースの測定用に規定される。例えば、半導体ウエハ１００の半導体材料は、シリコンである。
半導体ウエハ１００は、第１の面１０１と、第１の面１０１の裏側の第２の面１０２とを有する平坦なディスクであり、これらの面は、両方とも平面で、互いに平行に走っていても良い。第１の面１０１は、第１の面１０１と垂直に走る第１の垂直方向ｖ１において、第２の面１０２から離れて配置される。この点において、第１の垂直方向ｖ１が、軸だけではなく、同様に方位も含むことに留意されたい。それは、第２の面１０２が、第１の垂直方向ｖ１ではなく、反対方向において第１の面１０１から離れて配置されることを意味する。
第１の垂直方向ｖ１において、半導体ウエハ１００は、例えば少なくとも４００μｍの厚さｔ１００を有する。しかしながら、４００μｍ未満の厚さｔ１００が同様に用いられても良い。
第１の粒子１０は、それが、第２の面１０２を通して半導体ウエハ１００に入り、且つ半導体ウエハ１００において結晶欠陥をもたらすように、第２の面１０２に注入される。注入は、例えば空孔、二重空孔、又は空孔／酸素複合体のような結晶欠陥を半導体ウエハ１００にもたらすが、結晶欠陥が、第２の面１０２に対して第１の垂直方向ｖ１において測定されることになる第１の深さｄ１において最高欠陥濃度（即ち注入のブラッグピーク）を有するように、実行される。第１の深さｄ１が、第１の粒子１０のエネルギに依存するので、所望の第１の深さｄ１（図１Ｂを参照）は、第１の粒子１０のエネルギを適切に調整することによって達成され得る。適切な第１の粒子１０は、とりわけ陽子である。
任意選択的に、第１の深さｄ１は、少なくとも４０μｍ若しくは少なくとも８０μｍ、及び／又は半導体ウエハ１００が第１の垂直方向ｖ１に有する厚さｔ１００の少なくとも５％若しくは少なくとも１０％であっても良い。
同様に図１Ａに示されているように、注入は、第２の面１０２全体にわたっても良い。代替として、半導体ウエハ１００の一部だけが、本明細書で説明されるように処理されても良い。
図２は、注入が完成した後、且つ後続の第１の熱プロセス前のウエハ１００の結晶損傷濃度を示す。
半導体ウエハ１００が、４００℃〜５７０℃、特に４７０℃〜５１０℃の温度に加熱される第１の熱プロセスの後で、放射線誘起ドナーが生成される。例えば、第１の熱プロセスは、少なくとも１時間又は少なくとも３時間続いても良い。更に、第１の熱プロセスは、１０時間以下又は２０時間以下続いても良い。上記の意味で、「放射線誘起ドナー」、例えば陽子誘起ドナーは、半導体ウエハ１００に注入された粒子、及び水素誘起複合体に帰着する後続の熱プロセスによって引き起こされた半導体結晶損傷の結果として発生するドナーである。即ち、「放射線誘起ドナー」は、非置換ドナーである。
放射線誘起ドナーの濃度プロファイルが、異なるウエハ型用に図３に示されている。図は、半導体ウエハ１００がＭＣＺウエハである場合に生じる第１の効果を示すためだけの性質である。この第１の効果は、第２の面１０２に隣接し、且つウエハ１００の表面の方へのＯｉレベルの著しい低下に起因する、より低い酸素濃度の領域１１０の出現にある。高いＯｉレベルを備えた半導体領域では、低いＯｉレベルを備えた半導体領域におけるよりも多くの放射線誘起ドナーが生成されるという点で、Ｏｉレベルは、後続の熱プロセスにおいて生成される放射線誘起ドナーの形成に影響する。ＭＣＺウエハとは対照的に、ＦＺ又はＣＺウエハの場合には、より低い酸素濃度の際立った対応領域は、実質的に存在しない。
図４及び５に示されている、本発明の発明者らによって発見された第２の効果によれば、半導体ウエハ１００の照射面（ここでは第２の面１０２）を介して、十分に高い注入ドーズを有する第１の粒子１０を半導体ウエハ１００に注入し、続いて第１の熱プロセスにおいて半導体ウエハ１００を加熱することは、ドナー濃度が極小値ＭＩＮ’を有するドーピングプロファイルをもたらす。極小値ＭＩＮ’は、照射面（ここでは第２の面１０２）と第１の深さｄ１との間に配置される。図４は、注入ドーズが、ＦＺにおける放射線誘起ドナーの濃度プロファイルにどのように影響するかを示す。濃度プロファイルｐａ１が、注入された第１の粒子１０の、例えば１・１０１４粒子／ｃｍ２未満の比較的低い照射ドーズに関するのに対して、濃度プロファイルｐａ２は、注入された第１の粒子１０の、例えば少なくとも１・１０１４粒子／ｃｍ２又は少なくとも４・１０１４粒子／ｃｍ２のより高い照射ドーズに関する。プロファイルｐａ１及びｐａ２を比較すると、上記の第２の効果が明らかになる。即ち、十分に高い照射ドーズ（プロファイルｐａ２）の場合に、放射線誘起ドナーの濃度は、照射された第２の面１０２と第１の深さｄ１との間に配置される極小値ＭＩＮ’を有する。対照的に、照射ドーズが低すぎる（プロファイルｐａ１）場合には、かかる極小値は存在しない。
同じ効果は、図５に示されているＭＣＺウエハの場合に生じる。濃度プロファイルｐｂ１が、注入された第１の粒子１０の、例えば１・１０１４粒子／ｃｍ２の比較的低い照射ドーズに関するのに対して、濃度プロファイルｐｂ２は、注入された第１の粒子１０の、例えば少なくとも１・１０１４粒子／ｃｍ２又は少なくとも４・１０１４粒子／ｃｍ２のより高い照射ドーズに関する。ちょうど図４のプロファイルｐａ２のように、同様にプロファイルｐｂ２は、照射された第２の面１０２と第１の深さｄ１との間に配置された極小値ＭＩＮ’を有する。しかしながら、図５がＭＣＺウエハに関連するので、同様に「第１の効果」（第２の面１０２に隣接する、より低い酸素濃度の領域１１０）が生じる。その結果、第１及び第２の効果は、濃度プロファイルｐｂ２が、極大値ＭＡＸ’を有し、極小値ＭＩＮ’が、極大値ＭＡＸ’と第１の深さｄ１との間に配置されるように、重なる。
しかしながら、極大値ＭＡＸ’を有する放射線誘起ドナーの濃度プロファイルはまた、より低い酸素濃度の領域１１０が人為的に生成されるならば、ＦＺ又は従来のＣＺウエハの場合にも達成することができる。その目的で、放射線誘起ドナーの形成に対して抑制的に働く第２の粒子１１が、第１の熱プロセスの前又は後に半導体ウエハ１００に導入されても良い（図６を参照）。もちろん、かかる抑制的な第２の粒子１１は、極大値ＭＡＸ’の形成を増幅させるために、同じ目的及び同じ方法で用いられても良い。図６において、抑制的な第２の粒子１１が導入される目標領域は、１１０’で示されている。第１の熱ステップ中に、目標領域１１０’は、上記のより低い酸素濃度の領域１１０に実質的に変換される。
いずれにせよ、抑制的な第２の粒子１１は、第２の面１０２を通して半導体ウエハ１００に第１の粒子を注入する前又は後に、半導体ウエハ１００に導入されても良い。第１の熱プロセスの最初又は後に、即ち放射線誘起ドナーを生成する前又は後に、抑制的な第２の粒子１１の濃度プロファイルが存在する。第１の深さｄ１、照射ドーズ、及び抑制的な第２の粒子１１の濃度プロファイルは、次のように選択される。即ち、放射線誘起ドナーの濃度プロファイルが、放射線誘起ドナーが生成される第１の熱プロセスの終わりに、第１の深さｄ１より浅い第２の深さｄ２の位置で極小値ＭＩＮ’及び第２の深さｄ２より浅い第３の深さｄ３の位置で極大値ＭＡＸ’を有するように、選択される。これは、図４及び５の両方に示されている。
抑制的な第２の粒子１１は、例えば水素原子又は水素カチオンからなるか又はそれを含んでも良い。例えば、水素は、第２の面１０２を介して半導体ウエハ１００に拡散されても良い。任意選択的に、拡散は、水素プラズマにおいて半導体ウエハ１００を処理することによって行われても良い（図７を参照）。
半導体ウエハ１００に水素を導入するための更なる方法は、堆積プロセスにおいて、少なくとも１つの水素含有前駆物質１２、例えばＳｉＨ４及び／又はＮＨ３が用いられる場合に、窒化物層１２０が第２の面１０２に生成されるプラズマ堆積プロセスである（図８を参照）。
図９に更に示されているように、第２の面１０２を介して半導体ウエハ１００に、陽子のような水素カチオン１１を注入すること、及び続いて、例えば３５０℃〜５５０℃の温度に半導体ウエハ１００を加熱することによって、第２の熱プロセス中に、注入された水素を拡散させることがまた可能である。第２の熱プロセスは、例えば少なくとも３０分且つ／又は例えば１０時間以下続いても良い。
半導体ウエハ１００に水素を導入する更なる方法が、第２の面１０２と第１の深さｄ１との間に配置されるｐドープ半導体領域１３０に水素１１カチオンを注入すること、及び続いて、例えば３５０℃〜５５０℃の温度に半導体ウエハ１００を加熱することによって、第３の熱プロセス中に、注入された水素１１を拡散させることである（図１０を参照）。第３の熱プロセスは、例えば少なくとも３０分且つ／又は例えば１０時間以下続いても良い。第３の熱プロセスの後で、元々ｐドープされた半導体領域１３０において、アクセプタ濃度ＮＡは、元々ｐドープされた半導体領域１３０がｐドープされたままであるように、ドナー濃度ＮＤより著しく高い。
図１１は、抑制的な第２の粒子１１が半導体ウエハ１００に拡散された後且つ第２の熱プロセス前の濃度プロファイルｐｃ１（破線）と、第２の熱プロセス後のプロファイルｐｃ２（実線）を概略的に示す。図１１は、図７及び８に関連して説明された拡散プロセスに関する。
従って、図１２は、抑制的な第２の粒子１１が半導体ウエハ１００に注入された後且つ第２の熱プロセス前の濃度プロファイルｐｄ１（破線）と、第３の熱プロセス後のプロファイルｐｄ２（実線）を概略的に示す。図１２は、図９及び１０に関連して説明された拡散プロセスに関する。
抑制的な第２の粒子１１を半導体ウエハ１００に導入するための説明された方法は、任意の方法で互いに且つまた更なる方法と組み合わされても良い。
上記の例は、放射線誘起ドナーによってのみもたらされる或るドナープロファイルを生成するための方法に関する。任意選択的に、かかるドナープロファイルは、他のプロファイルと重ね合わされても良い。例えば、図１３に示されているように、説明された方法の初めに、特に第１の粒子１０を注入する前に用いられる、提供された半導体ウエハ１００は、ドリフトゾーンの所望の抵抗が半導体ウエハ１００から生成されるように調整するために、ｎ導電型の一定の基本ドーピング（一定の正味ドーピング濃度ＮＤ０であり、ドーピングプロファイルｅ１を参照されたい）を有しても良い。かかる一定の基本ドーピングは、特にｎ導電型であっても良いが、注入された第１の粒子１０及び抑制的な粒子１１に起因する放射線誘起ドナーによってもたらされるドーピングプロファイルｅ２のオフセットＮＤ０をもたらす。かかる基本ドーピングは、インゴット（そこからウエハが切り出される）の製造中に、電気活性置換ドーパントを溶融物に追加することによって、達成されても良い。結果としてのドナー濃度プロファイルｅ３は、ドーピングプロファイルｅ１及びｅ２の重ね合わせである。
同じ方法で、提供された半導体ウエハ１００は、ｐ導電型の一定の基本ドーピング（一定の正味ドーピング濃度ＮＡ０であり、図１４におけるプロファイルｅ１を参照されたい）を有しても良い。再び、結果としてのドナー濃度プロファイルｅ３は、ドーピングプロファイルｅ１及びｅ２の重ね合わせである（図１５を参照）。任意選択的に、正味ドーピング濃度ＮＡ０は、結果としてのドナー濃度ｅ３が、第１の垂直方向ｖ１における各深さでゼロを超えるように、調整されても良い。
提供された半導体ウエハの一定の基本ドーピングを達成するための更なる方法は、インゴットの製造中に、インゴット（そこから半導体ウエハ１００が切り出される）の格子間酸素（「Ｏｉレベル」）の（ほぼ一定の）濃度を適切に調整することである。何故なら、ドナー濃度の達成されたオフセットが高ければ高いほど、Ｏｉレベルが高いからである。
半導体ウエハ１００の半導体材料がシリコンを含む場合に、更なる方法は、Ｓｉ３０同位体が中性子吸収によってリンに変換される「中性子変換ドーピング」によってｎドーピングリンを生成するために、半導体ウエハ１００に中性子を照射することである。
ここで図１６及び１７を参照すると、本発明に関連して用いられる半導体ウエハ１００は、露出層１１５（「露出ゾーン」としても知られている）及び非露出層１１４を任意選択的に有しても良い。非露出層１１４と比較すると、露出層１１５は、より低い酸素濃度を有する。図１６は、半導体ウエハ１００の一部を示し、図１７は、垂直方向ｖ１における格子間酸素の濃度を示す。非露出層１１４は、第１の面１０１から、第１の面１０１と平行に走り、且つ格子間酸素の第１の最高濃度Ｃ１を有する第１の平面Ｅにまで及ぶ。露出層１１５は、第２の面１０２から第１の平面Ｅにまで及び、且つ第１の最高格子間酸素濃度Ｃ１より低い、格子間酸素の第２の最高濃度Ｃ２を有する。任意選択的に、第１の最高濃度Ｃ１は、第２の格子間酸素濃度Ｃ２の少なくとも２倍であっても良い。
例えば、かかる露出層１１５は、（特許文献１）に説明されている、露出ゾーンを生成するための方法の１つを用いて生成されても良い。
極大値ＭＡＸが、露出領域１１５に配置されることを保証するために、第２の面１０２と第１の平面Ｅとの間の距離ｄ０は、第３の深さｄ３より大きくても良い。任意選択的に、距離ｄ０はまた、第２の深さｄ２より、又は第１の深さｄ１より大きくても良い。
上記の方法のそれぞれを用いて製造されたドーピングプロファイルを有し、且つ極小値ＭＩＮ及び極大値ＭＡＸの両方を有する半導体ウエハ１００又は半導体ウエハ１００の一部は、ドリフトゾーンを備えたパワー半導体コンポーネントの製造用に用いられても良い。特に、完成した半導体コンポーネントのドリフトゾーンは、説明された方法の１つを用いて達成されたドーピングプロファイルの極大値ＭＡＸ及び極小値ＭＩＮの両方を含む半導体ウエハ１００の連続セクションを含んでも良い。
かかるドーピングプロファイルの任意選択的な特性は、図１３に関連して既に説明されたドーピングプロファイルｅ３に基づいて典型的に説明される。第１の選択肢によれば、第１の深さｄ１は、少なくとも８０μｍであっても良い。第２の選択肢によれば、第２の深さｄ２と第３の深さｄ３との間の差ｄ２３は、少なくとも２５μｍであっても良い。第３の選択肢によれば、第２の深さｄ２は、少なくとも５０μｍであっても良い。第４の選択肢によれば、第３の深さｄ３は、少なくとも１０μｍであっても良い。第５の選択肢によれば、極小値ＭＩＮにおけるドーピング濃度ＮＤ１は、５・１０１２ｃｍ−３と２・１０１３ｃｍ−３との間であっても良い。第６の選択肢によれば、極大値ＭＡＸにおけるドーピング濃度ＮＤ２は、３・１０１３ｃｍ−３と２・１０１４ｃｍ−３との間、好ましくは４・１０１３ｃｍ−３と１・１０１４ｃｍ−３との間であっても良い。次に、第７の選択肢によれば、ドナー濃度プロファイルは、第２の深さｄ２における第１の正味ドーピング濃度ＣＭＡＸ、及び第３の深さｄ３における第２の正味ドーピング濃度ＣＭＩＮを有しても良い。比率ＣＭＡＸ÷ＣＭＩＮは、例えば、少なくとも１．５又は少なくとも２．０であっても良い。代替又は追加として、比率ＣＭＡＸ÷ＣＭＩＮは、例えば、２０．０以下又は６．０以下であっても良い。
図１８は、上記の方法の１つに従って処理されたＭＣＺ半導体ウエハ１００から製造された垂直パワー半導体コンポーネント１００’を示す。図１９は、パワー半導体コンポーネント１００’の正味ドーピングプロファイルの絶対値│ＮＤ−ＮＡ│を示す。ＮＤは、合計ドナー濃度であり、ＮＡは、合計アクセプタ濃度である。半導体コンポーネント１００’は、約３ＭｅＶのエネルギを有する第１の粒子１０として陽子を、第２の面１０２を介して半導体ウエハ１００に注入することによって製造された。注入ドーズは、１．７・１０１４陽子／ｃｍ２だった。注入に続いて、半導体ウエハ１００は、４９０℃の温度で５時間アニールされた。
半導体コンポーネント１００’は、半導体ウエハ１００の一部だけを含む。第１の面１０１において、表面部１１６は、例えば、研削及び／又は研磨によって除去された。表面部１１６の除去は、第１の熱プロセスの前、第１の熱プロセスと第２の熱プロセスとの間、第２の熱プロセスと第３の熱プロセスとの間、又は第３の熱プロセスの後に行われても良い（それらのプロセスが用いられる限り）。
本実施形態と異なり、同様に第２の面１０２における更なるセクションが、除去されても良い。その結果、半導体の最終的な第１の面１０１’及び任意選択的に最終的な第２の面１０２’が残る。第２の面１０２における更なるセクションが除去されない場合に、最終的な第２の面１０２’は、元々の第２の面１０２と同一である。
深さｄ１１１において、半導体コンポーネント１００’は、整流接合１１１、ここでは多量にｐドープ（ｐ＋）された半導体領域１１７と弱くｎドープ（ｎ−）されたドリフト領域１１８との間に形成されたｐｎ接合を有する。代替として、整流接合１１１は、ｄ１１１＝０の場合にはショットキー接合であっても良く、ショットキー金属電極が、最終的な第２の面１０２’に配置されることになり、ドリフト領域１１８は、ショットキー金属電極に隣接することになろう。半導体コンポーネント１００’は、ドリフト領域１１８に隣接する多量にｎドープ（ｎ＋）されたフィールドストップ領域１１９を更に有する。図１９から分かるように、フィールドストップ領域１１９は、第１の深さｄ１における最高結晶欠陥濃度によってもたらされた放射線誘起ドナーに戻るドーピングピークの残部であっても良い。しかしながら、極小値の位置が最終的な第１の面１０１’になるように、そのピークを完全に除去することも可能であろう。
ここで、第２の深さｄ２における正味ドーピング濃度ＮＭＩＮを更に低減するための方法が、図１８及び１９に示された例に基づいて図２０〜２２に関連して示される。抑制的な第２の粒子１１の使用に対する追加又は代替として、抑制的な第３の粒子１３が、第１の面１０１、最終的な第１の面１０１’又は任意の中間面を介して、半導体ウエハ１００又はそこからの残部に導入されても良い。抑制的な粒子１３は、上記の抑制的な粒子１１と同じ方法で、放射線誘起ドナー形成に対して抑制的に働く。抑制的な第３の粒子１３は、抑制的な第２の粒子１１に関連して言及された粒子の種類の１つであっても良く、又はそれらは、上記の前駆物質１２と同じ種類の前駆物質から生成されても良い。更に、抑制的な第３の粒子１３又はそれらの前駆物質は、第２の粒子１１及び前駆物質１２用にそれぞれ説明された方法の１つで導入されても良い。
いずれにせよ、抑制的な第３の粒子１３の導入は、第１の熱プロセスの前又は後に行われても良い。図２１において、抑制的な第３の粒子１３が導入される目標領域は、１１０’’で示されている。第１の熱ステップ中に、目標領域１１０’’における抑制的な第３の粒子１３は、抑制的な第２の粒子１１用に説明された原理に基づいて、放射線誘起ドナーの形成を減らすように働く。
図２１は、第３の粒子１３を半導体ウエハ１００に注入することによって抑制的な第３の粒子１３が生成された後、且つ第２の熱プロセス前の濃度プロファイルｐｅ１（破線）と、第２の熱プロセス後のプロファイルｐｅ２（実線）と、を概略的に示す。第３の粒子１３の注入は、半導体ウエハ１００の表面から離れて配置される、第３の粒子１３の最高濃度を可能にする。これは、第２の深さｄ２より大きな深さに配置される、多量にｎドープされたフィールドストップゾーン（図２０及び２２におけるｎ＋）の場合に、望ましくなり得る。この場合に、第３の粒子１３を半導体ウエハ１００の中へと拡散させることは、拡散深さと共に減少する第３の粒子１３の濃度に帰着することになろう。即ち、第３の粒子１３の逓減的な影響は、第２の深さｄ２における所望の極小値ＭＩＮの領域においてではなく、所望のフィールドストップゾーンの領域において実質的に発生することになろう。しかしながら、フィールドストップゾーンはまた、第３の粒子１３の最高濃度がフィールドストップゾーン内に「隠される」ように、第２の深さｄ２を含んでも良い。フィールドストップゾーンが、第３の粒子から実質的にもたらされること、即ち、フィールドストップゾーンが、第３の粒子１３の最高濃度に起因する正味ドーピング濃度によって実質的に定義されることもまたあり得る。
注入された第３の粒子１３の最高濃度が、ほぼ第２の深さｄ２に位置する場合に、極小値ＭＩＮ（図２２を参照）における正味ドーピング濃度ＮＭＩＮは、図１９の極小値ＭＩＮにおける正味ドーピング濃度ＮＭＩＮと比較して、低減される。比較を容易にするために、図２２はまた、図１９の正味ドーピング濃度（点曲線）を示す。
図１８及び２０に示された半導体コンポーネント１００’は、ダイオードであるにもかかわらず、本明細書で説明される半導体ウエハ１００を処理するための方法はまた、他のパワー半導体コンポーネント、例えばＩＧＢＴ、ＭＯＳＦＥＴ、サイリスタ等の製造にも用いられ得る。
任意選択的に、半導体コンポーネント１００’は、ドリフト領域１１８と最終的な第１の面１０１’との間で互いに離れて配置された２以上のフィールドストップ領域を有しても良い。それらのフィールドストップ領域の１つは、上記の残部であっても良く、更なるフィールドストップ領域は、元々の第１の面１０１を通して、最終的な第１の面１０１’を通して、又は半導体材料が元々の第１の面１０１において除去される場合に存在する任意の中間の第１の面を通して、置換電気活性ドーパントを半導体に注入することによって、且つ続いて半導体ウエハ１００をアニールすることによって、生成されても良い。注入及び後続の熱アニールプロセスの結果として達成されるかかるフィールドストップ領域の正味ドーピング濃度プロファイルは、フィールドストップゾーンの最高ドーピング濃度の位置と、注入されたドーパントが半導体ウエハ１００に入った半導体ウエハ面との間の距離の約１０％の半値全幅を有しても良い。
本発明は、処理される半導体ウエハ１００の半導体材料としてのシリコン用に説明されたが、任意の他の周知の半導体材料、例えば炭化ケイ素、ガリウムヒ素、又は窒化ガリウムが、同様に用いられても良い。
更に、上記のドーピングプロファイルは、それらがドナー濃度ＮＤに関連する限りにおいて、処理されたウエハから製造された半導体コンポーネント１００’の少なくとも後々のドリフト領域１１８において、正味ドーピング濃度ＮＤ−ＮＡを表し得ることに留意されたい。この場合に、後でドリフト領域を形成する領域である半導体ウエハ１００の領域において、アクセプタ濃度ＮＡは、ほぼゼロである。
本発明は、とりわけ、半導体ウエハを処理するための方法に関する。第１の態様が、特に磁気チョクラルスキー半導体ウエハを処理するための方法に関するのに対して、第２の態様は、任意の種類のウエハを処理するための方法に関する。放射線誘起ドナーの形成に対して抑制的に働く第２の粒子１１を半導体ウエハ１００に導入するステップは、第１の態様による方法においては任意選択であり、第２の態様による方法においては必須である。方法が、そのステップを用いる限り、次の特徴及び／又は方法ステップ（Ｓ１）、（Ｓ２）、（Ｓ３）、（Ｓ４）が、第１及び第２のステップの両方による方法において、単独で又は互いとの任意の組み合わせにおいて適用可能である。
（Ｓ１）第２の粒子１１は、第１の粒子１０を半導体ウエハに照射する前に導入されても良い。
（Ｓ２）第２の粒子１１は、第１の粒子１０を半導体ウエハに照射した後で、半導体ウエハ１００に導入されても良い。
（Ｓ３）第２の粒子１１は、水素からなるか又は水素を含んでも良い。その場合に、次の特徴及び／又は方法ステップ（Ｓ３−１）、（Ｓ３−２）が、単独で又は互いとの任意の組み合わせにおいて適用可能である。
（Ｓ３−１）水素は、第２の面１０２を介して、半導体ウエハ１００に拡散されるか若しくは注入されても良く、又は窒化物層１２０が第２の面１０２上に堆積されるプラズマ堆積プロセス中に半導体ウエハ１００に導入されても良い。
（Ｓ３−２）水素は、ｐドープ半導体領域が、第２の面１０２と第１の深さｄ１との間に配置される半導体ウエハ１００のｐドープ半導体領域１３０に注入され、続いて第３の熱プロセスにおいて拡散されても良い。
（Ｓ４）放射線誘起ドナーの形成に対して抑制的に働く第３の粒子１３が、半導体ウエハ１００に導入されても良い。その場合に、次の特徴及び／又は方法ステップ（Ｓ４−１）、（Ｓ４−２）、（Ｓ４−３）、（Ｓ４−４）は、単独で又は互いとの任意の組み合わせにおいて適用可能である。
（Ｓ４−１）第３の粒子１３は、水素からなるか又は水素を含んでも良い。
（Ｓ４−２）第３の粒子１３は、第２の面１０２と裏側の、半導体ウエハ１００の面を介して、半導体ウエハ１００に導入されても良い。
（Ｓ４−３）第３の粒子１３は、第１の熱プロセスの前に半導体ウエハ１００に導入されても良い。
（Ｓ４−４）導入された第３の粒子１３は、第２の深さｄ２の位置で最高濃度を有しても良い。
更に、第１及び第２の態様の両方による方法において、次の特徴及び／又は方法ステップ（ｅ）、（ｆ）、（ｇ）、（ｈ）、（ｉ）、（ｊ）、（ｋ）、（ｌ）が、単独で又は互いとの任意の組み合わせにおいて適用可能である。
（Ｓ５）提供された半導体ウエハ１００は、第１の面１０１から第１の面１０１と平行な第１の平面Ｅにまでわたり、且つ格子間酸素の第１の最高濃度Ｃ１を有する非露出層１１４と、第２の面１０２から第１の平面Ｅにまでわたり、且つ格子間酸素の第２の最高濃度Ｃ２を有する露出層１１５と、の両方を含んでも良く、第１の最高濃度Ｃ１は、第２の最高濃度Ｃ２の少なくとも２倍である。その場合に、次の特徴及び／又は方法ステップ（Ｓ５−１）、（Ｓ５−２）は、単独で又は互いとの任意の組み合わせにおいて適用可能である。
（Ｓ５−１）第１の平面Ｅと第２の面１０２との間の距離ｄ０は、第２の深さｄ２及び第３の深さｄ３の両方より大きくても良い。
（Ｓ５−２）第１の平面Ｅと第２の面１０２との間の距離ｄ０は、第１の深さｄ１より大きくても良い。
（Ｓ６）第１の粒子１０は、陽子であっても良い。
（Ｓ７）第１の深さｄ１は、
少なくとも４０μｍ若しくは少なくとも８０μｍでも良く、且つ／又は
半導体ウエハ１００が、第１の垂直方向ｖ１に有する厚さｔ１００の少なくとも５％若しくは少なくとも１０％でも良い。
（Ｓ８）半導体ウエハ１００は、少なくとも４００μｍの厚さｔ１００を有しても良い。
（Ｓ９）第２の粒子１１の照射ドーズは、少なくとも１・１０１４ｃｍ−２又は少なくとも４・１０１４ｃｍ−２であっても良い。
（Ｓ１０）第２の深さｄ２と第３の深さｄ３との間の差ｄ２３は、少なくとも２５μｍであっても良い。
（Ｓ１１）正味ドーピング濃度│ＮＤ−ＮＡ│は、第２の深さｄ２における第１の正味ドーピング濃度ＣＭＡＸ及び第３の深さｄ３における第２の正味ドーピング濃度ＣＭＩＮを有しても良く、第１の正味ドーピング濃度ＣＭＡＸと第２の正味ドーピング濃度ＣＭＩＮとの間の比率ＣＭＡＸ÷ＣＭＩＮは、
少なくとも１．５若しくは少なくとも２．０、且つ／又は
２０．０以下若しくは６．０以下の少なくとも１つであっても良い。
（Ｓ１２）提供された半導体ウエハ１００は、第１の粒子１０を注入する前に、一定のｐドーピング又は一定のｎドーピングを有しても良い。
「第１の」、「第２の」などの用語は、様々な要素、領域、セクションを示すために用いられ、且つまた限定するようには意図されていない。同様の用語は、説明の全体を通して同様の要素を指す。
本明細書で用いられているように、用語「有する」、「含む（ｃｏｎｔａｉｎｉｎｇ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、「含む（ｃｏｍｐｒｉｓｉｎｇ）」などは、言明された要素又は特徴の存在を示すが、しかし追加の要素も特徴も排除しないオープンエンド用語である。冠詞「ａ」、「ａｎ」及び「ｔｈｅ」は、文脈が明白に別段の指示をしていない限り、単数形と同様に複数形も含むように意図されている。
特に別段の言及がない限り、本明細書で説明される様々な実施形態の特徴が、互いに組み合わされても良いことを理解されたい。
本明細書において、特定の実施形態が示され説明されたが、様々な代替の及び／又は等価な実装形態が、本発明の範囲から逸脱せずに、示され説明された特定の実施形態の代わりに用いられても良いことが、当業者によって理解されよう。本出願は、本明細書で論じられる特定の実施形態のどんな適応形態も変形形態もカバーするように意図されている。従って、本発明が、請求項及びそれらの均等物によってのみ限定されることが意図されている。
１０ 第１の粒子
１１ 第２の粒子
１２ 水素含有前駆物質
１３ 第３の粒子
１００ 半導体ウエハ
１００’ パワー半導体コンポーネント
１０１ 第１の面
１０１’ 最終的な第１の面
１０２ 第２の面
１０２’ 最終的な第２の面
１１０ より低い酸素濃度の領域
１１０’、１１０’’ 目標領域
１１１ 整流接合
１１４ 非露出層
１１５ 露出層
１１６ 表面部
１１７ ｐドープ半導体領域
１１８ ドリフト領域
１１９ フィールドストップ領域
１２０ 窒化物層
１３０ ｐドープ半導体領域
Ｃ１ 第１の最高濃度
Ｃ２ 第２の最高濃度
ＣＭＡＸ 第１の正味ドーピング濃度
ＣＭＩＮ 第２の正味ドーピング濃度
ｄ０ 距離
ｄ１ 第１の深さ
ｄ２ 第２の深さ
ｄ３ 第３の深さ
ｄ１１１ 深さ
ｄ２３ 差
Ｅ 第１の平面
ｅ１、ｅ２、ｅ３ ドーピングプロファイル
ＭＡＸ、ＭＡＸ’ 極大値
ＭＩＮ、ＭＩＮ’ 極小値
ＮＡ 合計アクセプタ濃度
ＮＡ０ 正味ドーピング濃度
ＮＤ 合計ドナー濃度
ＮＤ０ 一定の正味ドーピング濃度
ＮＤ１、ＮＤ２ ドーピング濃度
ｐａ１、ｐａ２、ｐｂ１、ｐｂ２、ｐｃ１、ｐｃ２、ｐｄ１、ｐｄ２ 濃度プロファイル
ｔ１００ 厚さ
ｖ１ 第１の垂直方向

Claims (25)

  1. 第１の面及び前記第１の面の裏側に第２の面を有する磁気チョクラルスキー半導体ウエハであって、前記第１の面が、第１の垂直方向において、前記第２の面から離れて配置されている半導体ウエハを用意することと、
    前記第２の面を介して半導体ウエハに粒子を注入して、第１の深さで欠陥濃度が最大になる結晶欠陥を半導体ウエハに形成することと、
    第１の熱プロセスにおいて半導体ウエハを加熱して、放射線誘起ドナーを形成することと、
    を含む、半導体ウエハを処理するための方法であって、
    前記粒子を注入する際の注入エネルギ及び注入ドーズを選択することにより、前記放射線誘起ドナー生成後の半導体ウエハのｎドープ半導体領域が、前記第２の面と前記第１の深さとの間に配置されるとともに、前記ｎドープ半導体領域が、前記第１の垂直方向において、前記第１の深さと前記第２の面との間に正味ドーピング濃度の極大値を有し、前記第１の深さと前記正味ドーピング濃度の極大値における深さとの間に前記正味ドーピング濃度の極小値を有するようにした、方法。
  2. 前記第１の熱プロセスの前又は後に、放射線誘起ドナーの形成を抑制するための第２の粒子をＭＣＺ半導体ウエハに導入することを更に含む、請求項１に記載の方法。
  3. 第１の面及び前記第１の面の裏側に第２の面を有する半導体ウエハであって、前記第１の面が、第１の垂直方向において、前記第２の面から離れて配置されている半導体ウエハを用意することと、
    前記第２の面を介して半導体ウエハに第１の粒子を注入して、第１の深さで欠陥濃度が最大になる結晶欠陥を半導体ウエハに形成することと、
    第１の熱プロセスにおいて半導体ウエハを加熱して、放射線誘起ドナーを形成することと、
    前記第１の熱プロセスの前に、放射線誘起ドナーの形成を抑制するための第２の粒子を半導体ウエハに導入することと、
    を含む、半導体ウエハを処理するための方法であって、
    前記第１の深さ、照射ドーズ及び前記第２の粒子の濃度プロファイルを選択することにより、前記放射線誘起ドナー生成後の半導体ウエハのｎドープ半導体領域が、前記第２の面と前記第１の深さとの間に配置されるとともに、前記ｎドープ半導体領域が、前記第１の垂直方向において、前記第１の深さと前記第２の面との間に正味ドーピング濃度の極大値を有し、前記第１の深さと前記正味ドーピング濃度の極大値における深さとの間に前記正味ドーピング濃度の極小値を有するようにした、方法。
  4. 前記半導体ウエハが、
    チョクラルスキーウエハと、
    磁気チョクラルスキーウエハと、
    フロートゾーンウエハと、
    からなる群から選択される、請求項３に記載の方法。
  5. 前記第１の粒子を前記半導体ウエハに照射するより前に、前記第２の粒子が導入される、請求項３に記載の方法。
  6. 前記第１の粒子を前記半導体ウエハに照射した後で、前記第２の粒子が導入される、請求項３に記載の方法。
  7. 前記第２の粒子が水素を含む、請求項３に記載の方法。
  8. 前記水素が、前記第２の面を介して前記半導体ウエハに拡散又は注入される、請求項７に記載の方法。
  9. 窒化物層が前記第２の面に堆積されるプラズマ堆積プロセス中に、前記水素が前記半導体ウエハに導入される、請求項７に記載の方法。
  10. 前記半導体ウエハのｐドープ半導体領域に前記水素を注入することであって、前記ｐドープ半導体領域が、前記第２の面と前記第１の深さとの間に配置されることと、
    第３の熱プロセスにおいて、前記注入された前記水素を拡散させることと、
    を更に含む、請求項７に記載の方法。
  11. 放射線誘起ドナーの形成を抑制するための第３の粒子を前記半導体ウエハに導入することを更に含む、請求項３に記載の方法。
  12. 前記第３の粒子が水素を含む、請求項１１に記載の方法。
  13. 前記第３の粒子が、前記第２の面の裏側の前記半導体ウエハの面を介して、前記半導体ウエハに導入される、請求項１１に記載の方法。
  14. 前記第３の粒子が、前記第１の熱プロセスの前に、前記半導体ウエハに導入される、請求項１１に記載の方法。
  15. 前記導入された第３の粒子は、第２の深さの位置で濃度が最大になる、請求項１１に記載の方法。
  16. 前記半導体ウエハが、
    前記第１の面から前記第１の面と平行な第１の平面にまでわたり、且つ格子間酸素の第１の最大濃度を有する非露出層と、
    前記第２の面から前記第１の平面にまでわたり、且つ格子間酸素の第２の最大濃度を有する露出層と、
    を含み、
    前記第１の最大濃度が、前記第２の最大濃度の少なくとも２倍である、請求項３に記載の方法。
  17. 前記第１の平面と前記第２の面との間の距離が、第２の深さ及び第３の深さの両方より大きい、請求項１６に記載の方法。
  18. 前記第１の平面と前記第２の面との間の距離が、前記第１の深さより大きい、請求項１６に記載の方法。
  19. 前記第１の粒子が陽子である、請求項３に記載の方法。
  20. 前記第１の深さが、
    少なくとも４０μｍ又は少なくとも８０μｍと、
    前記半導体ウエハが前記第１の垂直方向に有する厚さの少なくとも５％又は少なくとも１０％と、
    の少なくとも１つである、請求項３に記載の方法。
  21. 前記半導体ウエハが、少なくとも４００μｍの厚さを有する、請求項３に記載の方法。
  22. 前記照射ドーズが、少なくとも１・１０１４ｃｍ−２又は少なくとも４・１０１４ｃｍ−２である、請求項３に記載の方法。
  23. 第２の深さと第３の深さとの間の差が、少なくとも２５μｍである、請求項３に記載の方法。
  24. 前記正味ドーピング濃度が、第２の深さにおける第１の正味ドーピング濃度及び第３の深さにおける第２の正味ドーピング濃度を有し、前記第１の正味ドーピング濃度と前記第２の正味ドーピング濃度との間の比率が、
    少なくとも１．５又は少なくとも２．０と、
    ２０．０以下又は６．０以下と、
    の少なくとも１つである、請求項３に記載の方法。
  25. 前記半導体ウエハが、前記第１の粒子を注入する前に、一定のｐドーピング又は一定のｎ−ドーピングを有する、請求項３に記載の方法。
JP2015125467A 2014-06-24 2015-06-23 半導体ウエハを処理するための方法 Active JP6119059B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/313,366 2014-06-24
US14/313,366 US9754787B2 (en) 2014-06-24 2014-06-24 Method for treating a semiconductor wafer

Publications (2)

Publication Number Publication Date
JP2016009868A JP2016009868A (ja) 2016-01-18
JP6119059B2 true JP6119059B2 (ja) 2017-04-26

Family

ID=54768110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015125467A Active JP6119059B2 (ja) 2014-06-24 2015-06-23 半導体ウエハを処理するための方法

Country Status (4)

Country Link
US (1) US9754787B2 (ja)
JP (1) JP6119059B2 (ja)
CN (1) CN105206515B (ja)
DE (1) DE102015109961A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3009380B1 (fr) * 2013-08-02 2015-07-31 Commissariat Energie Atomique Procede de localisation d'une plaquette dans son lingot
FR3030888A1 (fr) * 2014-12-22 2016-06-24 Commissariat Energie Atomique Plaquette de silicium monolithique type p/type n
WO2016204227A1 (ja) 2015-06-17 2016-12-22 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6428945B2 (ja) 2015-09-16 2018-11-28 富士電機株式会社 半導体装置および半導体装置の製造方法
DE112016001611B4 (de) 2015-09-16 2022-06-30 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
US10468148B2 (en) * 2017-04-24 2019-11-05 Infineon Technologies Ag Apparatus and method for neutron transmutation doping of semiconductor wafers
EP3422418B1 (en) * 2017-06-27 2022-09-28 Infineon Technologies Austria AG Method of manufacturing a superjunction semiconductor device
WO2019017034A1 (ja) * 2017-07-19 2019-01-24 三菱電機株式会社 半導体装置の製造方法および半導体装置
US10193000B1 (en) * 2017-07-31 2019-01-29 Ixys, Llc Fast recovery inverse diode
DE102017119571B4 (de) 2017-08-25 2024-03-14 Infineon Technologies Ag Ionenimplantationsverfahren und ionenimplantationsvorrichtung
JP6835291B2 (ja) 2018-03-19 2021-02-24 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102018114436A1 (de) 2018-06-15 2019-12-19 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP7067636B2 (ja) 2018-10-18 2022-05-16 富士電機株式会社 半導体装置および製造方法
WO2020100995A1 (ja) 2018-11-16 2020-05-22 富士電機株式会社 半導体装置および製造方法
CN112204710B (zh) 2018-12-28 2024-07-09 富士电机株式会社 半导体装置及制造方法
EP3929336A4 (en) * 2019-02-22 2022-09-14 Mitsubishi Chemical Corporation GAN CRYSTAL AND SUBSTRATE
DE112020001029T5 (de) 2019-10-11 2021-11-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren einer halbleitervorrichtung
DE112020001040T5 (de) 2019-10-17 2021-12-23 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren einer halbleitervorrichtung

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05308076A (ja) 1992-03-03 1993-11-19 Fujitsu Ltd シリコンウエーハの酸素析出方法
JPH0738102A (ja) 1993-07-20 1995-02-07 Fuji Electric Co Ltd 高耐圧半導体装置の製造方法
JPH0766197A (ja) 1993-08-25 1995-03-10 Sony Corp 半導体装置の製造方法
JPH09121052A (ja) 1995-08-21 1997-05-06 Fuji Electric Co Ltd 半導体装置およびその製造方法
JPH09260639A (ja) 1996-03-27 1997-10-03 Hitachi Ltd シリコン半導体装置の製造方法
JPH11145147A (ja) 1997-11-11 1999-05-28 Nec Corp 半導体装置および半導体装置の製造方法
US7589348B2 (en) * 2005-03-14 2009-09-15 Borealis Technical Limited Thermal tunneling gap diode with integrated spacers and vacuum seal
DE102005026408B3 (de) 2005-06-08 2007-02-01 Infineon Technologies Ag Verfahren zur Herstellung einer Stoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Stoppzone
US7855401B2 (en) * 2005-06-29 2010-12-21 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
CN101305470B (zh) 2005-11-14 2010-12-08 富士电机系统株式会社 半导体器件及其制造方法
EP2058846B1 (de) 2006-01-20 2011-08-31 Infineon Technologies Austria AG Verfahren zur Herstellung einer n-dotierten Zone in einem Halbleiterwafer und Halbleiterbauelement
JP5162964B2 (ja) 2006-05-29 2013-03-13 富士電機株式会社 半導体装置及び半導体電力変換装置
JP5320679B2 (ja) 2007-02-28 2013-10-23 富士電機株式会社 半導体装置およびその製造方法
US7833886B2 (en) * 2007-05-14 2010-11-16 Infineon Technologies Ag Method of producing a semiconductor element in a substrate
US7879699B2 (en) * 2007-09-28 2011-02-01 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
JP5203667B2 (ja) 2007-10-16 2013-06-05 トヨタ自動車株式会社 半導体装置の製造方法
JP5365009B2 (ja) 2008-01-23 2013-12-11 富士電機株式会社 半導体装置およびその製造方法
JP5374883B2 (ja) 2008-02-08 2013-12-25 富士電機株式会社 半導体装置およびその製造方法
US7842590B2 (en) 2008-04-28 2010-11-30 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate including laser annealing
JP2010222241A (ja) 2009-02-25 2010-10-07 Sumco Corp Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法
EP2654084B1 (en) 2010-12-17 2019-09-25 Fuji Electric Co. Ltd. Method of manufacturing a semiconductor device
WO2013100155A1 (ja) 2011-12-28 2013-07-04 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
DE102015109961A1 (de) 2015-12-24
US20150371858A1 (en) 2015-12-24
CN105206515A (zh) 2015-12-30
CN105206515B (zh) 2019-02-01
JP2016009868A (ja) 2016-01-18
US9754787B2 (en) 2017-09-05

Similar Documents

Publication Publication Date Title
JP6119059B2 (ja) 半導体ウエハを処理するための方法
TWI384555B (zh) 改進ＳｉＣ晶質之方法及ＳｉＣ半導體元件
US8361893B2 (en) Semiconductor device and substrate with chalcogen doped region
EP2793267B1 (en) Semiconductor device and semiconductor device manufacturing method
US7560163B2 (en) Silicon wafer and method for producing same
JP5203667B2 (ja) 半導体装置の製造方法
US9054035B2 (en) Increasing the doping efficiency during proton irradiation
WO2016042954A1 (ja) 半導体装置および半導体装置の製造方法
US10497570B2 (en) Method for manufacturing semiconductor device having buffer layer
US20160254148A1 (en) Silicon carbide semiconductor device and manufacturing method for same
KR20100029778A (ko) 고농도로 도핑된 기판에서의 확산 제어
CN104103501A (zh) 半导体装置及其制造方法
US7919776B2 (en) High frequency diode and method for producing same
CN107039253B (zh) 用于处理硅晶圆的方法
US9312120B2 (en) Method for processing an oxygen containing semiconductor body
JP2007251003A (ja) 半導体デバイス及びその製造方法
US20100087053A1 (en) Method for fabricating a semiconductor having a graded pn junction
JP2010114368A (ja) 半導体装置とその製造方法
Hazdra et al. Local lifetime control in silicon power diode by ion irradiation: introduction and stability of shallow donors
JP2010161237A (ja) 半導体装置の製造方法
JP2019117871A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170308

R150 Certificate of patent or registration of utility model

Ref document number: 6119059

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250