CN105206515A - 用于处理半导体晶片的方法 - Google Patents

用于处理半导体晶片的方法 Download PDF

Info

Publication number
CN105206515A
CN105206515A CN201510350426.4A CN201510350426A CN105206515A CN 105206515 A CN105206515 A CN 105206515A CN 201510350426 A CN201510350426 A CN 201510350426A CN 105206515 A CN105206515 A CN 105206515A
Authority
CN
China
Prior art keywords
semiconductor wafer
particle
depth
degree
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510350426.4A
Other languages
English (en)
Other versions
CN105206515B (zh
Inventor
J·G·拉文
H-J·舒尔策
S·福斯
A·布雷梅瑟
A·苏斯蒂
刘书海
H·奥弗纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105206515A publication Critical patent/CN105206515A/zh
Application granted granted Critical
Publication of CN105206515B publication Critical patent/CN105206515B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3242—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for the formation of PN junctions without addition of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/2203—Cd X compounds being one element of the 6th group of the Periodic Table 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本公开涉及用于处理半导体晶片的方法。通过经由第二侧将第一粒子注入到半导体晶片中以在半导体晶片中形成晶体缺陷，来处理磁性提拉法半导体晶片，磁性提拉法半导体晶片具有在第一垂直方向上彼此远离布置的第一侧和第二侧。晶体缺陷在第一深度处具有最大缺陷浓度。在第一热工艺中对半导体晶片进行加热，以形成辐射引发施主。选择注入能量和剂量，使得半导体晶片在第一热工艺之后具有布置在第二侧与第一深度之间的n掺杂半导体区域，并且n掺杂半导体区域在第一垂直方向上具有在第一深度与第二侧之间的净掺杂浓度的局部最大值和在第一深度与第一最大值之间的净掺杂浓度的局部最小值。

Description

用于处理半导体晶片的方法
技术领域
本发明涉及用于处理半导体晶片的方法。
背景技术
当功率半导体组件的整流结例如pn结或肖特基结处于阻断状态时，功率半导体组件通常具有吸收反向电压的漂移区。该漂移区具有与功率半导体组件的期望的电压阻断能力相适应的厚度。也就是，功率半导体组件的电压阻断能力越高，漂移区的厚度越大并且漂移区的掺杂越低。就低切换振荡而言，漂移区的垂直掺杂分布的变化是有利的。具体而言，最期望如下分布：在整流结下方的一定深度中呈现局部最大值，之后掺杂浓度朝向场停止层持续减小。
然而，经济地制作具有预定义的掺杂分布的厚漂移区是具有挑战性的。从所需的注入或扩散深度的角度而言，向厚的半导体材料中注入或扩散电激活的掺杂剂几乎是不可实践的。一方面，外延生长厚的漂移区是耗时的，并且另一方面，控制外延工艺以便实现具有高阻断电压的功率半导体组件所需的掺杂剂浓度是困难的。在n掺杂的漂移区的情况下，可以使用辐射引发施主(radiation-induceddonor)。在利用例如质子的高能量粒子照射晶片以及后续的热工艺之后，跟随注入的损伤浓度分布而生成施主。对于单次注入而言，该分布呈现朝向注入的布拉格峰的持续增加。因而，常规的注入技术需要处于不同注入深度的布拉格峰，这意味着注入具有明显不同的注入能量的高能量粒子。这导致具有多个后续步骤的不期望的工艺，显著增加了工艺时间和错误的可能性。
因而，需要一种改进的方法，其可以被用于具有高阻断电压的功率半导体组件的制作，特别是具有在漂移区中具有局部最大值的掺杂浓度的功率半导体组件的制作。
发明内容
第一方面涉及一种用于处理半导体晶片的方法。在该方法中，提供磁性提拉法(MagneticCzochralski)半导体晶片，该晶片具有第一侧和与第一侧相反的第二侧。该第一侧在第一垂直方向上远离第二侧而布置。将第一粒子经由第二侧注入到半导体晶片中，以在半导体晶片中形成晶体缺陷。该晶体缺陷在第一深度处具有最大缺陷浓度。在第一热工艺中对半导体晶片进行加热以形成辐射引发施主。选择用于注入粒子的注入能量和注入剂量，使得半导体晶片在第一热工艺之后具有布置在第二侧与第一深度之间的n掺杂半导体区域，并且使得n掺杂半导体区域在第一垂直方向上具有在第一深度与第二侧之间的净掺杂浓度的局部最大值和在第一深度与第一最大值之间的净掺杂浓度的局部最小值。
第二方面涉及一种用于处理半导体晶片的方法。在该方法中，提供具有第一侧和与第一侧相反的第二侧的半导体晶片。第一侧在第一垂直方向上远离第二侧而布置。将第一粒子经由第二侧注入到半导体晶片中以在半导体晶片中形成晶体缺陷。晶体缺陷在第一深度处具有最大缺陷浓度。在第一热工艺中对半导体组件晶片进行加热以形成辐射引发施主。在第一热工艺之前或之后，将对辐射引发施主的形成起到抑制作用的第二粒子引入到半导体晶片中。选择起抑制作用的第二粒子的浓度分布、照射剂量和第一深度，使得半导体晶片在第一热工艺之后具有布置在第二侧与第一深度之间的n掺杂半导体区域，并且使得n掺杂半导体区域在第一垂直方向上具有在第一深度与第二侧之间的净掺杂浓度的局部最大值和在第一深度与第一最大值之间的净掺杂浓度的局部最小值。
本领域技术人员在阅读下列详细描述和查看附图之后将认识到附加的特征和优势。
附图说明
下面参照附图更详细地说明本发明的示例性实施例。
图1A示出半导体晶片的横截面侧视图；
图1B示出图1A的半导体晶片的放大截面A；
图2是示出在完成注入之后且在后续的第一热工艺之前的图1B的晶片的晶体损伤的浓度的示图；
图3是针对不同晶片类型示出在完成第一热工艺之后的图1B的晶片的掺杂分布的示图；
图4是针对不同照射剂量示出FZ晶片或常规CZ晶片的掺杂分布的示图；
图5是针对不同照射剂量示出MCZ晶片的掺杂分布的示图；
图6示出半导体晶片，其中起抑制作用的第二粒子被引入到与第二侧相邻的目标区域中，该起抑制作用的第二粒子抑制辐射引发施主的形成；
图7示出半导体晶片，其中氢原子作为起抑制作用的第二粒子被扩散到目标区域中；
图8示出半导体晶片，其中在等离子体沉积工艺中沉积氮化物层期间氢原子作为起抑制作用的第二粒子被扩散到目标区域中；
图9示出半导体晶片，其中氢阳离子被注入到目标区域中；
图10示出半导体晶片，其中氢阳离子被注入到与第二侧相邻的p掺杂层中；
图11是示出已被扩散到半导体中的起抑制作用的第二粒子的浓度的示图；
图12是示出已被注入到半导体中的起抑制作用的第二粒子的浓度的示图；
图13是示出其中已注入第一粒子和起抑制作用的第二粒子的半导体晶片的总施主浓度的示图；
图14是示出所提供的具有恒定p掺杂的半导体晶片的净掺杂浓度的示图；
图15是示出其中已注入第一粒子和起抑制作用的第二粒子的图14的p掺杂半导体晶片的总施主浓度的示图；
图16示出具有裸露区域的半导体晶片；
图17是示出图16的半导体晶片的氧浓度的示图；
图18示出从已根据所述方法之一处理的半导体晶片制作的半导体组件；
图19是示出图18的半导体组件的掺杂浓度的示图；以及
图20至图22基于图18和图19所示示例图示了用于进一步降低净掺杂浓度的方法。
具体实施方式
在附图中，除非另外指出，否则相同的参考标号标示相同的晶片区域或具有相同意义的组件区域。
图1A示意性地示出半导体晶片100的横截面侧视图。半导体晶片100可以是FZ晶片、CZ晶片或MCZ晶片。
通常，用于制作典型地用于实现半导体组件的半导体单晶例如硅单晶的已知方法是所谓的浮置区方法(FZ方法)和提拉法(Czochralski)方法(CZ方法)。从使用这些方法之一制作的单晶半导体锭切割下来的盘状半导体晶片形成用于制作半导体组件的基础。与FZ方法相比，CZ更加成本有效，但提供如下不利之处：单晶体由于制作方法而具有通常在几个1017原子/cm3到数个1018原子/cm3的范围内的高氧浓度。
在用于制作和处理半导体晶片的方法期间出现的热工艺具有如下效果：以高浓度存在于晶片中的氧形成所谓的氧沉淀。这些应被理解为是指半导体晶体中的氧聚集或氧空位聚集。这些沉淀尤其用作针对如下重金属原子的收集中心，该重金属原子在用于制作组件的方法期间可以穿行到晶片中。然而，如果这样的沉淀存在于半导体组件的有源组件区中，则由于它们用作自由电荷载流子的复合中心的事实以及由于它们用作电荷载流子对的生成中心的事实，它们会导致组件特性的损害，这最后导致在组件的反向操作期间流动的泄漏电流的增加。
出于上述理由，常规CZ晶片仅有限地适用于实现具有几百伏特的介电强度的功率组件。在没有进一步处理的情况下，常规CZ晶片适用于仅作为如下半导体衬底的所述组件，借助于复杂且因而成本昂贵的外延方法对该半导体衬底涂覆进一步的(氧缺乏)半导体层，在这些半导体层中实现功率组件的吸收反向电压的区域，例如二极管或IGBT的n型基极或MOSFET的漂移区。
上述“磁性提拉法晶片”是一种特定类型的CZ晶片，其与常规CZ晶片相比具有非常低的氧浓度，这可以通过在从中切割(非常规的)磁性CZ晶片的锭的晶体生长期间施加外部磁场来实现。这样的(非常规的)CZ晶片也被称为磁性提拉法晶片或简称为“MCZ晶片”。非常低的氧浓度的结果是与常规CZ晶片相比非常低浓度的氧沉淀。在本发明的意义中，如果晶片具有在整个晶片上少于4×1017原子/cm3的最大浓度的间隙氧(“Oi水平”)，则该晶片被视为“MCZ晶片”。在本文中引用的间隙氧的所有值是针对根据标准新ASTM(ASTMF121，1980-1983)的基于红外光谱的测量而指定的。例如，半导体晶片100的半导体材料是硅。
半导体晶片100是平盘，该平盘具有第一侧101和与第一侧101相反的第二侧102，第一侧101和第二侧102二者可以都是平面的并且彼此平行延伸。第一侧101在第一垂直方向v1上远离第二侧102而布置，该第一垂直方向v1垂直于第一侧101而延伸。在这点上，应注意的是，第一垂直方向v1不仅包括轴而且包括定向。这就意味着第二侧102并不在第一垂直方向v1上而是在相反方向上远离第一侧101而布置。
在第一垂直方向v1中，半导体晶片100具有例如至少为400μm的厚度t100。然而，也可以使用400μm以下的厚度t100。
将第一粒子10注入到第二侧102中，使得第一粒子10穿过第二侧102而进入半导体晶片100并在半导体晶片100中引起晶体缺陷。执行引起晶体缺陷的该注入，使得晶体缺陷在相对于第二侧102在第一垂直方向v1上测量的第一深度d1处具有最大缺陷浓度(即，注入的布拉格峰)，该晶体缺陷例如像半导体晶片100中的空位、双空位或者空位/氧复合体。由于第一深度d1取决于第一粒子10的能量，所以可通过适当地调整第一粒子10的能量来实现期望的第一深度d1(参见图1B)。适合的第一粒子10特别地为质子。
可任选地，第一深度d1可以为至少40μm或至少80μm，和/或为半导体晶片100在第一垂直方向v1上具有的厚度t100的至少5％或至少10％。
同样如图1A所示，该注入可以覆盖整个第二侧102。备选地，可以如这里所述那样处理半导体晶片100的仅一部分。
图2示出在完成注入之后且在后续的第一热工艺之前的晶片100的晶体损伤的浓度。
在第一热工艺之后，产生辐射引发施主，在该第一热工艺中半导体晶片100被加热到在400℃和570℃之间的温度，特别是在470℃到510℃之间的温度。例如，第一热工艺可以至少持续1小时或至少3小时。此外，第一热工艺可以持续少于或等于10小时或者少于或等于20小时。在上面的意义下，“辐射引发施主”，例如质子引发的施主，是作为由注入到半导体晶片100中的粒子引起的半导体晶体损伤以及导致氢引发复合体的后续热工艺的结果而出现的施主。也就是，“辐射引发施主”是非替位的施主。
在图3中针对不同晶片类型示出辐射引发施主的浓度分布。该图示只是定性的，以便示出在半导体晶片100是MCZ晶片时出现的第一效应。该第一效应依赖于较低氧浓度的区域110的出现，该较低氧浓度的区域110邻近第二侧102且由于Oi水平朝向晶片100的表面的明显减少而产生。该Oi水平影响在后续热工艺中产生的辐射引发施主的形成，原因在于在具有高Oi水平的半导体区域中与在具有低Oi水平的半导体区域中相比产生更多的辐射引发施主。与MCZ晶片相比，在FZ晶片或CZ晶片的情况下基本没有明显的较低氧浓度的对应区域。
根据图4和图5所示的由本发明的发明人发现的第二效应，经由半导体晶片100的照射表面(这里为第二侧102)将具有足够高注入剂量的第一粒子10注入到半导体晶片100中并且随后在第一热工艺中对半导体晶片100进行加热，会引起其中施主浓度具有局部最小值MIN’的掺杂分布。局部最小值MIN’布置在照射表面(这里为第二侧102)和第一深度d1之间。图4图示了注入剂量如何影响FZ中的辐射引发施主的浓度分布。浓度分布pa1涉及所注入的第一粒子10的相对较低的照射剂量，例如少于1·1014粒子/cm2，而浓度分布pa2涉及所注入的第一粒子10的较高的照射剂量，例如至少1·1014粒子/cm2，或至少4·1014粒子/cm2。将分布pa1和pa2相比，上述的第二效应将变得清楚。也就是，在足够高的照射剂量(分布pa2)的情况下，辐射引发施主的浓度具有布置在所照射的第二表面102与第一深度d1之间的局部最小值MIN’。相比之下，如果照射剂量过低(分布pa1)则不存在这样的最小值。
同样的效应出现在图5所示的MCZ晶片的情况中。浓度分布pb1涉及所注入的第一粒子10的相当低的照射剂量，例如少于1·1014粒子/cm2，而浓度分布pb2涉及所注入的第一粒子10的较高的照射剂量，例如至少1·1014粒子/cm2，或至少4·1014粒子/cm2。正如图4的分布pa2，分布pb2也具有布置在所照射的第二表面102与第一深度d1之间的局部最小值MIN’。然而，由于图5涉及MCZ晶片，所以也出现“第一效应”(邻近第二表面102的较低氧浓度的区域110)。作为结果，第一效应和第二效应叠加，从而浓度分布pb2具有局部最大值MAX’，其中局部最小值MIN’布置在局部最大值MAX’与第一深度d1之间。
然而，在FZ晶片或常规CZ晶片的情况下，如果人工制作较低氧浓度的区域110，则也可以实现具有局部最大值MAX’的辐射引发施主的浓度分布。为此，可以在第一热工艺之前或之后在半导体晶片100中引入对辐射引发施主的形成起到抑制作用的第二粒子11，参见图6。当然，这种起抑制作用的第二粒子11可以针对相同目的并以相同方式被使用以便加剧最大值MAX’的形成。在图6中，其中被引入起抑制作用的第二粒子11的目标区域被用110’标示。在第一热步骤期间，目标区域110’将基本转变成上述较低氧浓度的区域110。
在任何情况下，都可以在通过第二侧102将第一粒子注入到半导体晶片100中之前或之后，将起抑制作用的第二粒子11引入到半导体晶片100中。在第一热工艺开始时或之后，也就是在产生辐射引发施主之前或之后，存在起抑制作用的第二粒子11的浓度的分布。选择起抑制作用的第二粒子11的浓度分布、照射剂量和第一深度d1，使得辐射引发施主的浓度分布在其中产生辐射引发施主的第一热工艺结束时具有位于第二深度d2处的局部最小值MIN’和位于第三深度d3处的局部最大值MAX’，该第二深度d2小于第一深度d1，该第三深度d3小于第二深度d2。这在图4和图5二者中图示出。
起抑制作用的第二粒子11可以包括例如氢原子或氢阳离子，或者可以由例如氢原子或氢阳离子组成。例如，氢可以经由第二侧102被扩散到半导体晶片100中。可任选地，该扩散可以通过在氢等离子体中处理半导体晶片100而发生，参见图7。
将氢引入到半导体晶片100中的另一方法是等离子体沉积工艺，其中如果在沉积工艺中使用至少一种含氢的前体12例如SiH4和/或NH3，则在第二侧102上制作氮化物层120，参见图8。
如图9中进一步图示的，也可以经由第二侧102将如质子之类的氢阳离子11注入到半导体晶片100中并且随后在第二热工艺期间通过将半导体晶片100加热到例如在350℃和550℃之间的温度来使所注入的氢扩散。第二热工艺可以持续例如至少30分钟以及/或者例如少于或等于10小时。
用于将氢引入到半导体晶片100中的又一方法是，将氢11阳离子注入到布置在第二侧102与第一深度d1之间的p掺杂半导体区域130中并且随后在第三热工艺期间通过将半导体晶片100加热到例如在350℃和550℃之间的温度来使所注入的氢11扩散，参见图10。第三热工艺可以持续例如至少30分钟以及/或者例如少于或等于10小时。在第三热工艺之后，在原始p掺杂半导体区域130中，受主浓度NA明显高于施主浓度ND，所以原始p掺杂半导体区域130保持为p掺杂。
图11示意性地图示了在将起抑制作用的第二粒子11扩散到半导体晶片100中之后且在第二热工艺之前的浓度分布pc1(虚线)以及在第二热工艺之后的分布pc2(实线)。图11涉及参照图7和图8所述的扩散工艺。
相应地，图12示意性地图示了在将起抑制作用的第二粒子11注入到半导体晶片100中之后且在第三热工艺之前的浓度分布pd1(虚线)以及在第三热工艺之后的分布pd2(实线)。图12涉及参照图9和图10所述的扩散工艺。
所描述的用于将起抑制作用的第二粒子11引入到半导体晶片100中的方法可以彼此组合并且也可以与其它方法以任意方式组合。
上述示例涉及用于产生仅由辐射引发施主引起的特定施主分布的方法。可任选地，这种施主分布可以与其它分布叠加。例如，如图13所示，在所述方法的开始时、特别是在注入第一粒子10之前使用的所提供的半导体晶片100可以具有n导电类型的恒定基本掺杂(恒定净掺杂浓度ND0，参见掺杂分布e1)，以便调整将从半导体晶片100制作的漂移区的期望电阻。这样的特别地可以是n导电类型的恒定基本掺杂会引起掺杂分布e2的偏移ND0，这由所注入的第一粒子10和起抑制作用的粒子11导致的辐射引发施主所引起。这样的基本掺杂可以在从中切割晶片的锭的制作期间通过向熔体添加电激活替位掺杂剂来实现。所得到的施主浓度分布e3是掺杂分布e1和e2的叠加。
以相同的方式，所提供的半导体晶片100可以具有p导电类型的恒定基本掺杂(恒定净掺杂浓度NA0，参见图14中的分布e1)。同样，所得到的施主浓度分布e3是掺杂分布e1和e2的叠加，参见图15。可任选地，可调整净掺杂浓度NA0，使得所得到的施主浓度e3在第一垂直方向v1中的每个深度处都大于零。
实现所提供的半导体晶片的恒定基本掺杂的另一方法是，在从中切割半导体晶片100的锭的制作期间适当地调整锭的间隙氧的(基本恒定的)浓度(“Oi水平”)，随着所实现的施主浓度的偏移越大，Oi水平越高。
如果半导体晶片100的半导体材料包括硅，则另一方法是用中子照射半导体晶片100，以便通过“中子嬗变掺杂”制作n掺杂磷，其中Si-30同位素通过中子吸收被转变成磷。
现在参照图16和图17，结合本发明使用的半导体晶片100可以可任选地具有裸露层115(也称为“裸露区”)和非裸露层114。与非裸露层114相比，裸露层115具有较低的氧浓度。图16示出半导体晶片100的一部分并且图17示出垂直方向v1上的间隙氧的浓度。非裸露层114的范围从第一侧101到平行于第一侧101而延伸的第一平面E，并且具有间隙氧的第一最大浓度C1。裸露层115的范围从第二侧102到第一平面E，并且具有间隙氧的第二最大浓度C2，第二最大间隙氧浓度C2小于第一最大间隙氧浓度C1。可任选地，第一最大间隙氧浓度C1可以是第二最大间隙氧浓度C2的至少两倍。
例如，可以利用美国专利公开No.2011/042791A1中描述的用于制作裸露区的方法之一来制作这样的裸露层115。
为了确保最大值MAX布置在裸露区域115中，可以使第二侧102与第一平面E之间的距离d0大于第三深度d3。可任选地，距离d0也可以大于第二深度d2或大于第一深度d1。
可以将具有利用上述方法中的每一个方法制作的掺杂分布并且具有局部最小值MIN和局部最大值MAX二者的半导体晶片100或半导体晶片100的一部分用于制作具有漂移区的功率半导体组件。具体地，所完成的半导体组件的漂移区可以包括含利用上述方法之一实现的掺杂分布的最大值MAX和最小值MIN二者的半导体晶片100的连续部分。
将基于已经参照图13描述的掺杂分布e3示例性地说明这样的掺杂分布的可任选的特性。根据第一种方案，第一深度d1可以至少为80μm。根据第二种方案，第二深度d2与第三深度d3之差d23可以至少为25μm。根据第三种方案，第二深度d2可以至少为50μm。根据第四种方案，第三深度d3可以至少为10μm。根据第五种方案，局部最小值MIN处的掺杂浓度ND1可以在5·1012cm-3和2·1013cm-3之间。根据第六种方案，局部最大值MAX处的掺杂浓度ND2可以在3·1013cm-3和2·1014cm-3之间，优选地在4·1013cm-3和1·1014cm-3之间。然后，根据第七种方案，施主浓度分布可以具有在第二深度d2处的第一净掺杂浓度CMAX和在第三深度d3处的第二净掺杂浓度CMIN。比率CMAX÷CMIN可以是例如至少1.5或至少2.0。比率CMAX÷CMIN可以是例如至少1.5或至少2.0。备选地或附加地，比率CMAX÷CMIN可以是例如小于或等于20.0，或者小于或等于6.0。
图18示出从根据上述方法之一处理的MCZ半导体晶片100制作的垂直功率半导体组件100’。图19图示了功率半导体组件100’的净掺杂分布的绝对值│ND-NA│。ND是总施主浓度，NA是总受主浓度。已经通过将作为第一粒子的具有约3MeV能量的质子通过第二侧102注入到半导体晶片100中制作了半导体组件100’。注入剂量为1.7·1014质子/cm2。在注入之后，在490℃的温度下对半导体晶片100退火5小时。
半导体组件100’仅包括半导体晶片100的一部分。在第一侧101处，例如通过研磨和/或抛光，去除表面部分116。去除表面部分116可以发生在第一热工艺之前、在第一热工艺和第二热工艺之间、在第二热工艺和第三热工艺之间或者在第三热工艺之后(就采用这些工艺而言)。
与本实施例不同，也可以去除第二侧102处的另一部分。作为结果，保留半导体的最终的第一侧101’和可任选地保留最终的第二侧102’。如果没有去除第二侧102处的另一部分，则最终的第二侧102’与原始的第二侧102相同。
在深度d111处，半导体组件100’具有整流结111，这里是在重p掺杂(p+)半导体区域117与轻n掺杂(n-)漂移区域118之间形成的pn结。备选地，如果d111＝0，则整流结111可以是肖特基结，并且肖特基金属电极将被沉积在最终的第二侧102’上，并且漂移区域118将邻接肖特基金属电极。半导体组件100’还具有与漂移区域118邻接的重n掺杂(n+)场停止区域119。如从图19可见，场停止区域119可以是折回到由第一深度d1处的晶体缺陷的最大浓度引起的辐射引发施主的掺杂峰的残余部分。然而，也可以完全去除该峰使得局部最小值的位置将处于最终的第一侧101’。
现在将参照基于图18和图19所示示例的图20至图22，来图示用于进一步减小第二深度d2处的净掺杂浓度NMIN的方法。除了使用起抑制作用的第二粒子11或作为使用起抑制作用的第二粒子11的备选方案，可以将起抑制作用的第三粒子13通过第一侧101、最终的第一侧101’或任何中间侧引入到半导体晶片110或其残余部分中。起抑制作用的粒子13以与上述起抑制作用的粒子11相同的方式对辐射引发施主的形成起到抑制作用。起抑制作用的第三粒子13可以是关于起抑制作用的第二粒子11提及的粒子种类中的一种粒子，或者它们可以从与上述前体12相同类型的前体中产生。此外，起抑制作用的第三粒子13或其前体可以以分别针对第二粒子11和前体12描述的方式中的一种方式来引入。
在任何情况下，引入起抑制作用的第三粒子13可以发生在第一热工艺之前或之后。在图21中，其中被引入起抑制作用的第三粒子13的目标区域被用110”标示。在第一热步骤期间，目标区域110”中的起抑制作用的第三粒子13基于针对起抑制作用的第二粒子11所述的原理对辐射引发施主的形成起到削弱作用。
图21示意性地图示了在通过将第三粒子13注入到半导体晶片100中产生了起抑制作用的第三粒子13之后且在第二热工艺之前的浓度分布pe1(虚线)以及在第二热工艺之后的分布pe2(实线)。注入第三粒子13允许第三粒子13的最大浓度远离半导体晶片100的表面而布置。这在比第二深度d2更深的深度处布置的重n掺杂场停止区(图20和图22中的n+)的情况中可能是期望的。在这种情况下，将第三粒子13扩散到半导体晶片100中将导致第三粒子13的浓度随着扩散深度而减小。也就是，第三粒子13的削弱效应将基本出现在期望的场停止区的区域中、而不出现在第二深度d2处的期望最小值MIN的区域中。然而，场停止区也可以包括第二深度d2，使得第三粒子13的最大浓度“隐藏”在场停止区内。也可能的是，场停止区基本由第三粒子引起，也就是，场停止区基本由第三粒子13的最大浓度产生的净掺杂浓度所限定。
如果所注入的第三粒子13的最大浓度大致位于第二深度d2处，则最小值MIN处的净掺杂浓度NMIN(参见图22)与图19的最小值MIN处的净掺杂浓度NMIN相比是减小的。为了便于比较，图22也图示了图19的净掺杂浓度(虚线)。
尽管在图18和图20中呈现的半导体组件100’是二极管，但这里描述的用于处理半导体晶片100的方法也可以被用于制作其它功率半导体组件例如IGBT、MOSFET、晶闸管等。
可任选地，半导体组件100’可以具有彼此远离地布置在漂移区域118与最终的第一侧101’之间的两个或多个场停止区域。这些场停止区域中的一个区域可以是上述的残余部分，并且其它区域可以通过如下步骤来制作：将替位的电激活掺杂剂通过原始的第一侧101、通过最终的第一侧101’或通过当在原始的第一侧101处去除半导体材料时存在的任何中间的第一侧而注入到半导体中，并且通过随后使半导体晶片100退火。作为注入和随后热退火工艺的结果实现的这种场停止区域的净掺杂浓度分布可以具有在场停止区的最大掺杂浓度的位置与所注入的掺杂剂进入半导体晶片100的半导体晶片的那一侧之间的距离的约10％的半高全宽。
尽管已经针对硅作为所处理的半导体晶片100的半导体材料描述了本发明，但也可以使用任何其它已知的半导体材料例如碳化硅或砷化镓或氮化镓。
此外，应注意的是，至此涉及施主浓度ND的上述掺杂分布也可以表示至少在稍后从所处理的晶片制作的半导体组件100’的漂移区域118中的净掺杂浓度ND-NA。在这种情况下，在稍后形成漂移区域的半导体晶片100的区域中，受主浓度NA基本为零。
本发明尤其涉及用于处理半导体晶片的方法。而第一方面涉及用于处理特别是磁性提拉法半导体晶片的方法，第二方面涉及用于处理任何种类的晶片的方法。将第二粒子11引入到半导体晶片100中的步骤在根据第一方面的方法中是可任选的，而在根据第二方面的方法中是强制性的，该第二粒子11对辐射引发施主的形成起到抑制作用。就利用该步骤的方法而言，下列特征和/或方法步骤(S1)、(S2)、(S3)、(S4)可单独或彼此以任意组合地应用于根据第一步骤和第二步骤二者的方法中：
(S1)可以在用第一粒子10照射半导体晶片之前引入第二粒子11。
(S2)可以在用第一粒子10照射半导体晶片之后将第二粒子11引入到半导体晶片100中。
(S3)第二粒子11可以包括氢或者可以由氢组成。在这种情况下，下列特征和/或方法步骤(S3-1)、(S3-2)可单独或彼此以任何组合地应用：
(S3-1)可以经由第二侧102将氢扩散或注入到半导体晶片100中，或在其中将氮化物层120沉积在第二侧102上的等离子体沉积工艺期间将氢引入到半导体晶片100中。
(S3-2)可以将氢注入到半导体晶片100的p掺杂半导体区域130中，并且随后在第三热工艺中使氢扩散，该p掺杂半导体区域布置在第二侧102与第一深度d1之间。
(S4)可以将对辐射引发施主的形成起到抑制作用的第三粒子13引入到半导体晶片100中。在这种情况下，下列特征和/或方法步骤(S4-1)、(S4-2)、(S4-3)、(S4-4)可单独或彼此以任何组合地应用：
(S4-1)第三粒子13可以包括氢或者可以由氢组成。
(S4-2)可以经由半导体晶片100的与第二侧102相反的侧将第三粒子13引入到半导体晶片100中。
(S4-3)可以在第一热工艺之前将第三粒子13引入到半导体晶片100中。
(S4-4)所引入的第三粒子13可以具有位于第二深度d2处的最大浓度。
此外，在根据第一方面和第二方面二者的方法中，下列特征和/或方法步骤(e)、(f)、(g)、(h)、(i)、(j)、(k)、(l)可单独或彼此以任何组合地应用：
(S5)所提供的半导体晶片100可以包括非裸露层114和裸露层115，该非裸露层114的范围从第一侧101到与第一侧101平行的第一平面E并且具有间隙氧的第一最大浓度C1，并且该裸露层115的范围从第二侧102到第一平面E并且具有间隙氧的第二最大浓度C2，其中第一最大浓度C1至少为第二最大浓度C2的两倍。在这种情况下，下列特征和/或方法步骤(S5-1)、(S5-2)可单独或彼此以任何组合地应用：
(S5-1)第一平面E和第二侧102之间的距离d0可以大于第二深度d2和第三深度d3二者。
(S5-2)第一平面E和第二侧102之间的距离d0可以大于第一深度d1。
(S6)第一粒子10可以为质子。
(S7)第一深度d1可以为
至少40μm或至少80μm；以及/或者
半导体晶片100在第一垂直方向v1具有的厚度t100的至少5％或至少10％。
(S8)半导体晶片100可以具有至少400μm的厚度t100。
(S9)第二粒子11的照射剂量可以是至少1·1014cm-2或至少4·1014cm-2。
(S10)第二深度d2和第三深度d3之差d23可以为至少25μm。
(S11)净掺杂浓度│ND-NA│可以具有在第二深度d2处的第一净掺杂浓度CMAX和在第三深度d3处的第二净掺杂浓度CMIN，其中在第一净掺杂浓度CMAX和第二净掺杂浓度CMIN之间的比率CMAX÷CMIN可以是以下中的至少一个：
至少1.5或至少2.0；和/或
小于或等于20.0，或者小于或等于6.0。
(S12)所提供的半导体晶片100可以在注入第一粒子10之前具有恒定p掺杂或恒定n掺杂。
诸如“第一”、“第二”等的术语被用于描述各种元件、区域、部分等并且也并不旨在进行限制。贯穿整个描述，相同的术语指代相同的元件。
如这里所使用的，术语“具有”、“包含”、“包括”、“含有”等是开放性用语，指示所述元件或特征的存在，但并不排除附加的元件或特征。冠词“一个”、“一”、“该”旨在于包括复数以及单数，除非上下文另外清楚地指出。
将理解到的是，这里所述的各种实施例的特征可以彼此组合，除非另外具体说明。
尽管这里已经图示和描述了特定实施例，但本领域普通技术人员将认识到的是，各种各样的替代和/或等同实现可以替代所示出和描述的特定实施例，而不脱离本发明的范围。本申请旨在于涵盖这里所讨论的特定实施例的任何调整或变化。因此，本发明旨在于仅由权利要求及其等同方案所限制。

Claims (25)

1.一种用于处理半导体晶片的方法，所述方法包括：
提供磁性提拉法半导体晶片，所述磁性提拉法半导体晶片具有第一侧和与所述第一侧相反的第二侧，所述第一侧在第一垂直方向上远离所述第二侧而布置；
经由所述第二侧将粒子注入到所述半导体晶片中，以在所述半导体晶片中形成晶体缺陷，所述晶体缺陷在第一深度处具有最大缺陷浓度；以及
在第一热工艺中对所述半导体晶片进行加热，以形成辐射引发施主，
其中选择用于注入所述粒子的注入能量和注入剂量，使得所述半导体晶片在产生所述辐射引发施主之后具有布置在所述第二侧与所述第一深度之间的n掺杂半导体区域，并且使得所述n掺杂半导体区域在所述第一垂直方向上具有在所述第一深度与所述第二侧之间的净掺杂浓度的局部最大值和在所述第一深度与所述第一最大值之间的所述净掺杂浓度的局部最小值。
2.根据权利要求1所述的方法，还包括：
在所述第一热工艺之前或之后，将第二粒子引入到所述MCZ半导体晶片中，所述第二粒子对辐射引发施主的所述形成起到抑制作用。
3.一种用于处理半导体晶片的方法，所述方法包括：
提供半导体晶片，所述半导体晶片具有第一侧和与所述第一侧相反的第二侧，所述第一侧在第一垂直方向上远离所述第二侧而布置；
经由所述第二侧将第一粒子注入到所述半导体晶片中，以在所述半导体晶片中形成晶体缺陷，所述晶体缺陷在第一深度处具有最大缺陷浓度；
在第一热工艺中对所述半导体晶片进行加热，以形成辐射引发施主；以及
在所述第一热工艺之前，将第二粒子引入到所述半导体晶片中，所述第二粒子对辐射引发施主的所述形成起到抑制作用，
其中选择所述第二粒子的浓度分布、照射剂量和所述第一深度，使得所述半导体晶片在产生所述辐射引发施主之后具有布置在所述第二侧与所述第一深度之间的n掺杂半导体区域，并且使得所述n掺杂半导体区域在所述第一垂直方向上具有在所述第一深度与所述第二侧之间的净掺杂浓度的局部最大值和在所述第一深度与所述第一最大值之间的所述净掺杂浓度的局部最小值。
4.根据权利要求3所述的方法，其中所述半导体晶片选自包括以下各项的组：
提拉法晶片；
磁性提拉法晶片；以及
浮置区晶片。
5.根据权利要求3所述的方法，其中在用所述第一粒子照射所述半导体晶片之前引入所述第二粒子。
6.根据权利要求3所述的方法，其中在用所述第一粒子照射所述半导体晶片之后引入所述第二粒子。
7.根据权利要求3所述的方法，其中所述第二粒子包括氢。
8.根据权利要求7所述的方法，其中将所述氢经由所述第二侧扩散或注入到所述半导体晶片中。
9.根据权利要求7所述的方法，其中在所述第二侧上沉积氮化物层的等离子体沉积工艺期间，将所述氢引入到所述半导体晶片中。
10.根据权利要求7所述的方法，还包括：
将所述氢注入到所述半导体晶片的p掺杂半导体区域中，所述p掺杂半导体区域布置在所述第二侧与所述第一深度之间；以及
在第三热工艺中使所注入的氢扩散。
11.根据权利要求3所述的方法，还包括：
将第三粒子引入到所述半导体晶片中，所述第三粒子对辐射引发施主的所述形成起到抑制作用。
12.根据权利要求11所述的方法，其中所述第三粒子包括氢。
13.根据权利要求11所述的方法，其中将所述第三粒子经由所述半导体晶片的与所述第二侧相反的侧引入到所述半导体晶片中。
14.根据权利要求11所述的方法，其中在所述第一热工艺之前将所述第三粒子引入到所述半导体晶片中。
15.根据权利要求11所述的方法，其中所引入的第三粒子具有位于第二深度处的最大浓度。
16.根据权利要求3所述的方法，其中所述半导体晶片包括：
非裸露层，范围从所述第一侧到与所述第一侧平行的第一平面，并且具有间隙氧的第一最大浓度；以及
裸露层，范围从所述第二侧到所述第一平面，并且具有间隙氧的第二最大浓度，
其中所述第一最大浓度是所述第二最大浓度的至少两倍。
17.根据权利要求16所述的方法，其中在所述第一平面与所述第二侧之间的距离大于第二深度和第三深度二者。
18.根据权利要求16所述的方法，其中在所述第一平面与所述第二侧之间的距离大于所述第一深度。
19.根据权利要求3所述的方法，其中所述第一粒子是质子。
20.根据权利要求3所述的方法，其中所述第一深度是以下各项中的至少一项：
至少40μm或至少80μm；以及
所述半导体晶片在所述第一垂直方向上具有的厚度的至少5%或至少10%。
21.根据权利要求3所述的方法，其中所述半导体晶片具有至少400μm的厚度。
22.根据权利要求3所述的方法，其中所述照射剂量为至少1·1014cm-2或至少4·1014cm-2。
23.根据权利要求3所述的方法，其中第二深度和第三深度之差至少为25μm。
24.根据权利要求3所述的方法，其中所述净掺杂浓度具有在第二深度处的第一净掺杂浓度以及在第三深度处的第二净掺杂浓度，其中所述第一净掺杂浓度与所述第二净掺杂浓度之间的比率为以下各项中的至少一项：
至少1.5或至少2.0；以及
小于或等于20.0或者小于或等于6.0。
25.根据权利要求3所述的方法，其中所述半导体晶片在注入所述第一粒子之前具有恒定的p掺杂或恒定的n掺杂。
CN201510350426.4A 2014-06-24 2015-06-23 用于处理半导体晶片的方法 Active CN105206515B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/313,366 2014-06-24
US14/313,366 US9754787B2 (en) 2014-06-24 2014-06-24 Method for treating a semiconductor wafer

Publications (2)

Publication Number Publication Date
CN105206515A true CN105206515A (zh) 2015-12-30
CN105206515B CN105206515B (zh) 2019-02-01

Family

ID=54768110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510350426.4A Active CN105206515B (zh) 2014-06-24 2015-06-23 用于处理半导体晶片的方法

Country Status (4)

Country Link
US (1) US9754787B2 (zh)
JP (1) JP6119059B2 (zh)
CN (1) CN105206515B (zh)
DE (1) DE102015109961A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3009380B1 (fr) * 2013-08-02 2015-07-31 Commissariat Energie Atomique Procede de localisation d'une plaquette dans son lingot
FR3030888A1 (fr) * 2014-12-22 2016-06-24 Commissariat Energie Atomique Plaquette de silicium monolithique type p/type n
DE112016000170T5 (de) 2015-06-17 2017-08-03 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zur Hestellung einer Halbleitervorrichtung
DE112016001611B4 (de) 2015-09-16 2022-06-30 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
WO2017047276A1 (ja) 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
US10468148B2 (en) * 2017-04-24 2019-11-05 Infineon Technologies Ag Apparatus and method for neutron transmutation doping of semiconductor wafers
EP3422418B1 (en) * 2017-06-27 2022-09-28 Infineon Technologies Austria AG Method of manufacturing a superjunction semiconductor device
US11676996B2 (en) * 2017-07-19 2023-06-13 Mitsubishi Electric Corporation Method of manufacturing semiconductor device, and semiconductor device
US10193000B1 (en) * 2017-07-31 2019-01-29 Ixys, Llc Fast recovery inverse diode
DE102017119571B4 (de) 2017-08-25 2024-03-14 Infineon Technologies Ag Ionenimplantationsverfahren und ionenimplantationsvorrichtung
WO2019181852A1 (ja) 2018-03-19 2019-09-26 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102018114436A1 (de) 2018-06-15 2019-12-19 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP7067636B2 (ja) 2018-10-18 2022-05-16 富士電機株式会社 半導体装置および製造方法
CN112219263A (zh) 2018-11-16 2021-01-12 富士电机株式会社 半导体装置及制造方法
CN112204710A (zh) 2018-12-28 2021-01-08 富士电机株式会社 半导体装置及制造方法
CN113454272B (zh) * 2019-02-22 2024-03-08 三菱化学株式会社 GaN结晶和基板
JP7222435B2 (ja) 2019-10-11 2023-02-15 富士電機株式会社 半導体装置および半導体装置の製造方法
DE112020001040T5 (de) 2019-10-17 2021-12-23 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren einer halbleitervorrichtung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101494223A (zh) * 2008-01-23 2009-07-29 富士电机电子技术株式会社 半导体器件及其制造方法
CN101572233A (zh) * 2008-04-28 2009-11-04 英飞凌科技奥地利有限公司 包括激光退火的半导体器件制造方法
JP5162964B2 (ja) * 2006-05-29 2013-03-13 富士電機株式会社 半導体装置及び半導体電力変換装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05308076A (ja) 1992-03-03 1993-11-19 Fujitsu Ltd シリコンウエーハの酸素析出方法
JPH0738102A (ja) 1993-07-20 1995-02-07 Fuji Electric Co Ltd 高耐圧半導体装置の製造方法
JPH0766197A (ja) 1993-08-25 1995-03-10 Sony Corp 半導体装置の製造方法
JPH09121052A (ja) 1995-08-21 1997-05-06 Fuji Electric Co Ltd 半導体装置およびその製造方法
JPH09260639A (ja) 1996-03-27 1997-10-03 Hitachi Ltd シリコン半導体装置の製造方法
JPH11145147A (ja) 1997-11-11 1999-05-28 Nec Corp 半導体装置および半導体装置の製造方法
US7589348B2 (en) * 2005-03-14 2009-09-15 Borealis Technical Limited Thermal tunneling gap diode with integrated spacers and vacuum seal
DE102005026408B3 (de) 2005-06-08 2007-02-01 Infineon Technologies Ag Verfahren zur Herstellung einer Stoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Stoppzone
US7855401B2 (en) * 2005-06-29 2010-12-21 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
CN101305470B (zh) 2005-11-14 2010-12-08 富士电机系统株式会社 半导体器件及其制造方法
US20110042791A1 (en) 2006-01-20 2011-02-24 Infineon Technologies Austria Ag Method for treating an oxygen-containing semiconductor wafer, and semiconductor component
JP5320679B2 (ja) 2007-02-28 2013-10-23 富士電機株式会社 半導体装置およびその製造方法
US7833886B2 (en) * 2007-05-14 2010-11-16 Infineon Technologies Ag Method of producing a semiconductor element in a substrate
US7879699B2 (en) * 2007-09-28 2011-02-01 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
JP5203667B2 (ja) 2007-10-16 2013-06-05 トヨタ自動車株式会社 半導体装置の製造方法
JP5374883B2 (ja) 2008-02-08 2013-12-25 富士電機株式会社 半導体装置およびその製造方法
JP2010222241A (ja) 2009-02-25 2010-10-07 Sumco Corp Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法
EP2654084B1 (en) 2010-12-17 2019-09-25 Fuji Electric Co. Ltd. Method of manufacturing a semiconductor device
JP6067585B2 (ja) 2011-12-28 2017-01-25 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5162964B2 (ja) * 2006-05-29 2013-03-13 富士電機株式会社 半導体装置及び半導体電力変換装置
CN101494223A (zh) * 2008-01-23 2009-07-29 富士电机电子技术株式会社 半导体器件及其制造方法
CN101572233A (zh) * 2008-04-28 2009-11-04 英飞凌科技奥地利有限公司 包括激光退火的半导体器件制造方法

Also Published As

Publication number Publication date
CN105206515B (zh) 2019-02-01
US9754787B2 (en) 2017-09-05
US20150371858A1 (en) 2015-12-24
DE102015109961A1 (de) 2015-12-24
JP2016009868A (ja) 2016-01-18
JP6119059B2 (ja) 2017-04-26

Similar Documents

Publication Publication Date Title
CN105206515A (zh) 用于处理半导体晶片的方法
US9070658B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN103000672B (zh) 半导体主体有掺杂材料区域的元器件和生成该区域的方法
KR102206507B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR950000092B1 (ko) 반도체장치 제조방법
EP2793267B1 (en) Semiconductor device and semiconductor device manufacturing method
CN104103501A (zh) 半导体装置及其制造方法
WO2016042954A1 (ja) 半導体装置および半導体装置の製造方法
CN107710417B (zh) 半导体装置的制造方法
US9536740B2 (en) Increasing the doping efficiency during proton irradiation
JP2006344977A (ja) 阻止ゾーンを半導体基板に製造する方法、および、阻止ゾーンを有する半導体部品
US10892168B2 (en) Semiconductor device and method for forming a semiconductor device
CN105470290A (zh) 软开关半导体器件及其生产方法
US10998402B2 (en) Semiconductor devices with steep junctions and methods of manufacturing thereof
US5717244A (en) Semiconductor device having layers with varying lifetime characteristics
CN107039253B (zh) 用于处理硅晶圆的方法
CN105390392B (zh) 用于处理含氧半导体主体的方法
US20190221481A1 (en) Methods for Splitting Semiconductor Devices and Semiconductor Device
JP6639739B2 (ja) 半導体装置
DE102016112490A1 (de) Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen
DE102015117821B4 (de) Verfahren zum Bilden eines Halbleiterbauelements
Hazdra et al. Local lifetime control in silicon power diode by ion irradiation: introduction and stability of shallow donors
JP2010114368A (ja) 半導体装置とその製造方法
TWI727422B (zh) 半導體裝置及半導體裝置的製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant