CN113454272B - GaN结晶和基板 - Google Patents

GaN结晶和基板 Download PDF

Info

Publication number
CN113454272B
CN113454272B CN202080015811.2A CN202080015811A CN113454272B CN 113454272 B CN113454272 B CN 113454272B CN 202080015811 A CN202080015811 A CN 202080015811A CN 113454272 B CN113454272 B CN 113454272B
Authority
CN
China
Prior art keywords
gan
omega
gan crystal
crystal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080015811.2A
Other languages
English (en)
Other versions
CN113454272A (zh
Inventor
江夏悠贵
大岛祐一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
National Institute for Materials Science
Original Assignee
Mitsubishi Chemical Corp
National Institute for Materials Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Chemical Corp, National Institute for Materials Science filed Critical Mitsubishi Chemical Corp
Publication of CN113454272A publication Critical patent/CN113454272A/zh
Application granted granted Critical
Publication of CN113454272B publication Critical patent/CN113454272B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/08—Reaction chambers; Selection of materials therefor
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供可用于在GaN‑HEMT这样的横向器件结构的氮化物半导体器件中应用的基板的GaN结晶、以及可用于GaN‑HEMT这样的横向器件结构的氮化物半导体器件的制造的基板。在具有面积5cm2以上的(0001)表面、该(0001)表面相对于(0001)结晶面的倾斜为10度以下的GaN结晶中，Fe浓度为5×1017atoms/cm3以上且小于1×1019atoms/cm3，总供体杂质浓度小于5×1016atoms/cm3。

Description

GaN结晶和基板
技术领域
本发明涉及GaN结晶和基板，特别涉及半绝缘性GaN结晶和含有半绝缘性GaN结晶的基板。
背景技术
GaN(氮化镓)是III族氮化物化合物的一种，其具备属于六方晶系的纤锌矿型的晶体结构。
近年来，作为GaN-HEMT(高电子迁移率晶体管，High Electron MobilityTransistor)用的基板，研究了设有半绝缘性GaN层作为表面层的基板、整体由半绝缘性GaN结晶形成的单晶GaN基板(专利文献1)。
通常将具有1×105Ωcm以上的室温电阻率的GaN称为半绝缘性GaN。
为了使GaN为半绝缘性，已知利用Fe(铁)、Mn(锰)、C(碳)之类的具有补偿n型载流子的作用的杂质进行掺杂即可。这样的杂质有时被称为补偿杂质。
根据专利文献1中记载的内容，据称是在某一特定条件下使室温电阻率为8.5×109Ωcm、(004)XRD摇摆曲线的半峰宽为33arcsec、厚度5μm的Fe掺杂半绝缘性GaN层利用HVPE(氢化物气相外延生长，Hydride Vapor Phase Epitaxy)在蓝宝石基板上进行生长而得到的。需要说明的是，该Fe掺杂半绝缘性GaN层的位错密度据记载为大致1×108/cm2的等级的前半段到大致1×107/cm2的等级的后半段之间。
现有技术文献
专利文献
专利文献1：日本特开2012-246195号公报
发明内容
发明所要解决的课题
本发明涉及可用于在GaN-HEMT这样的横向器件结构的氮化物半导体器件中应用的基板的GaN结晶、以及可用于GaN-HEMT这样的横向器件结构的氮化物半导体器件的制造的基板。
本发明人发现了在将利用HVPE生长的GaN结晶用Fe掺杂时可有效地抑制供体杂质浓度增加的方法，从而想到了本发明。另外，本发明人发现，通过将供体杂质的浓度抑制得很低、并且以适度的浓度掺杂Fe，可得到具备优选特性的半绝缘性GaN结晶，从而想到了本发明。
用于解决课题的手段
本发明的实施方式包括下述方式，但并不限于这些。
[1]一种GaN结晶，其是具有面积5cm2以上的(0001)表面、该(0001)表面相对于(0001)结晶面的倾斜为10度以下的GaN结晶，其特征在于，Fe浓度为5×1017atoms/cm3以上且小于1×1019atoms/cm3，总供体杂质浓度小于5×1016atoms/cm3。
[2]如上述[1]中所述的GaN结晶，其中，Fe浓度为6×1018atoms/cm3以下或3×1018atoms/cm3以下。
[3]如上述[1]或[2]中所述的GaN结晶，其中，Fe浓度为1×1018atoms/cm3以上。
[4]如上述[1]～[3]中任一项所述的GaN结晶，其中，室温电阻率为1×1011Ωcm以上、2×1011Ωcm以上、5×1011Ωcm以上、1×1012Ωcm以上、2×1012Ωcm以上或5×1012Ωcm以上。
[5]如上述[1]～[4]中任一项所述的GaN结晶，其中，100℃的电阻率为1×1010Ωcm以上、2×1010Ωcm以上或5×1010Ωcm以上。
[6]如上述[1]～[5]中任一项所述的GaN结晶，其中，200℃的电阻率为5×108Ωcm以上、1×109Ωcm以上或2×109Ωcm以上。
[7]如上述[1]～[6]中任一项所述的GaN结晶，其中，300℃的电阻率为1×108Ωcm以上、2×108Ωcm以上或5×108Ωcm以上。
[8]如上述[3]中所述的GaN结晶，其中，电阻率在室温为1×1012Ωcm以上、在100℃为5×1010Ωcm以上、在200℃为2×109Ωcm以上、并且在300℃为5×108Ωcm以上。
[9]如上述[1]～[8]中任一项所述的GaN结晶，其中，在上述(0001)表面侧测定的(004)XRD摇摆曲线半峰全宽小于30arcsec、小于25arcsec、小于20arcsec、小于18arcsec、小于16arcsec、小于14arcsec或小于12arcsec。
[10]如上述[1]～[9]中任一项所述的GaN结晶，其中，上述(0001)表面的穿透位错密度小于1×107cm-2、小于5×106cm-2或小于1×106cm-2。
[11]一种GaN结晶，其是具有面积5cm2以上的(0001)表面、该(0001)表面相对于(0001)结晶面的倾斜为10度以下的GaN结晶，其特征在于，其为半绝缘性，并且满足选自下述(A)和(B)中的一者以上。
(A)在该(0001)表面侧测定的(004)XRD摇摆曲线半峰全宽小于30arcsec、小于25arcsec、小于20arcsec、小于18arcsec、小于16arcsec、小于14arcsec或小于12arcsec。
(B)该(0001)表面的穿透位错密度小于1×107cm-2、小于5×106cm-2或小于1×106cm-2。
[12]如上述[11]中所述的GaN结晶，其中，室温电阻率为1×1011Ωcm以上、2×1011Ωcm以上、5×1011Ωcm以上、1×1012Ωcm以上、2×1012Ωcm以上或5×1012Ωcm以上。
[13]如上述[11]或[12]中所述的GaN结晶，其中，100℃的电阻率为1×1010Ωcm以上、2×1010Ωcm以上或5×1010Ωcm以上。
[14]如上述[11]～[13]中任一项所述的GaN结晶，其中，200℃的电阻率为5×108Ωcm以上、1×109Ωcm以上或2×109Ωcm以上。
[15]如上述[11]～[14]中任一项所述的GaN结晶，其中，300℃的电阻率为1×108Ωcm以上、2×108Ωcm以上或5×108Ωcm以上。
[16]如上述[11]中所述的GaN结晶，其中，电阻率在室温为1×1012Ωcm以上、在100℃为5×1010Ωcm以上、在200℃为2×109Ωcm以上、并且在300℃为5×108Ωcm以上。
[17]如上述[12]～[16]中任一项所述的GaN结晶，其利用Fe进行了掺杂。
[18]如上述[12]～[17]中任一项所述的GaN结晶，其总供体杂质浓度小于5×1016atoms/cm3。
[19]一种基板，其含有上述[1]～[18]中任一项所述的GaN结晶。
[20]如上述[19]中所述的基板，其为单晶GaN基板。
[21]如上述[19]或[20]中所述的基板，其仅含有上述GaN结晶。
[22]如上述[19]中所述的基板，其是将含有上述GaN结晶的GaN层层积在支持基板上而成的。
[23]一种外延晶片的制造方法，其包括下述步骤：准备上述[19]～[22]中任一项所述的基板的步骤；以及使一个以上的氮化物半导体层在该准备出的基板上外延生长的步骤。
[24]一种外延晶片，其含有上述[19]～[22]中任一项所述的基板、以及在该基板上外延生长的一个以上的氮化物半导体层。
[25]一种氮化物半导体器件的制造方法，其包括下述步骤：准备上述[19]～[22]中任一项所述的基板的步骤；以及使一个以上的氮化物半导体层在该准备出的基板上外延生长的步骤。
[26]如上述[25]中所述的氮化物半导体器件的制造方法，其是GaN-HEMT的制造方法。
发明的效果
根据本发明，提供一种即使Fe等补偿杂质的浓度比较低也能够具有半绝缘性、而且结晶品质良好的GaN结晶。
根据本发明，提供一种可适当地用于在GaN-HEMT这样的横向器件结构的氮化物半导体器件中应用的基板的GaN结晶、以及可适当地用于GaN-HEMT这样的横向的氮化物半导体器件的制造的基板。
附图说明
图1是示出实施方式的GaN结晶的立体图。
图2示出了将单晶GaN基板用于晶种，在从室温到300℃之间对于利用HVPE生长的无掺杂和Fe浓度3.7×1018atoms/cm3的GaN结晶的导热系数进行测定而得到的结果。
图3为示出了将实施方式的GaN结晶的(0001)表面利用正方格子分成5mm×5mm的单元的情况的俯视图。
图4为示出实施方式的单晶GaN基板的立体图。
图5为示出实施方式的单晶GaN基板的截面图。
图6为示出实施方式的单晶GaN基板的截面图。
图7为示出适于实施方式的GaN结晶的生长的HVPE装置的基本构成的示意图。
图8为示出HVPE装置的基座温度与所生长的GaN结晶的杂质浓度的关系的图。
具体实施方式
在GaN结晶中，将平行于[0001]和[000-1]的结晶轴称为c轴，将平行于<10-10>的结晶轴称为m轴，将平行于<11-20>的结晶轴称为a轴。将与c轴正交的结晶面称为c面(c-plane)，将与m轴正交的结晶面称为m面(m-plane)，将与a轴正交的结晶面称为a面(a-plane)。
本说明书中，在提到结晶轴、结晶面、晶体取向等的情况下，只要不特别声明，是指GaN结晶的结晶轴、结晶面、晶体取向等。
六方晶的米勒指数(hkil)具有h+k＝-i的关系，因此有时也将(hkl)以3位数字来标记。例如，若将(0004)以3位数字来标记，则为(004)。
本说明书中，使用“～”表示的数值范围是指包含“～”之前和之后所记载的数值作为下限值和上限值的范围，“A～B”是指A以上B以下。
下面适当地参照附图对本发明的实施方式进行说明。
1.GaN结晶
本发明的第一实施方式涉及GaN结晶。
第一实施方式的GaN结晶具有面积5cm2以上的(0001)表面，该(0001)表面相对于(0001)结晶面的倾斜为10度以下(包含0度)。第一实施方式的GaN结晶可以具有各种厚度，可以采取自立的基板、在其他GaN结晶上生长的外延层、通过接合技术层积在支持基板上的GaN层等各种形态。第一实施方式的GaN结晶的形状是任意的，优选为可得到后述本发明的单晶GaN基板的形状。
(0001)表面的面积可以为18cm2以上、或75cm2以上、或165cm2以上。
图1所示的结晶10为第一实施方式的GaN结晶的一例。
结晶10具有为Ga极性的(0001)表面11、以及为N极性的(000-1)表面12。
在结晶10中，(0001)表面11相对于(0001)结晶面的倾斜可以为0度以上且小于0.5度、0.5度以上且小于1度、1度以上且小于1.5度、1.5度以上且小于2.5度、2.5度以上且小于5度、5度以上且小于10度等。该倾斜优选小于2.5度。
结晶10的表面为这样的结晶面意味着与在其生长过程中抑制了或控制了非特意的供体杂质的掺杂具有密切关系。
需要说明的是，不必(0001)表面11的全部面均具有上述数值范围的倾斜。至少面积5cm2以上的(0001)表面为上述数值范围的倾斜即可。具有上述数值范围的倾斜的(0001)表面的面积可以为18cm2以上、或75cm2以上、或165cm2以上。
结晶10的厚度t通常为1μm以上，上限没有特别限制，通常为4mm以下。厚度t可以为5μm以上且小于200μm、200μm以上且小于500μm、500μm以上且小于1mm、1mm以上等。
结晶10的(0001)表面11优选具有20mm以上的直径。另外，优选为可得到后述本发明的单晶GaN基板的形状。因此，优选为大于后述基板100的直径R的直径。
在优选例中，第一实施方式的GaN结晶的Fe浓度为5×1017atoms/cm3以上且小于1×1019atoms/cm3，并且总供体杂质浓度小于5×1016atoms/cm3。总供体杂质浓度优选小于3×1016atoms/cm3、更优选小于2×1016atoms/cm3。
总供体杂质浓度是第一实施方式的GaN结晶所含有的供体杂质的浓度的总和。作为相对于GaN起到供体作用的杂质，已知有O(氧)、Si(硅)、S(硫)、Ge(锗)、Sn(锡)等。
如下文所述，第一实施方式的GaN结晶利用HVPE(氢化物气相外延生长，HydrideVapor Phase Epitaxy)生长，因此在该GaN结晶中，尽管非特意添加，也可以分别以1015atoms/cm3等级以上的浓度含有O(氧)和Si(硅)。另一方面，在第一实施方式的GaN结晶中，除了O和Si以外的其他供体杂质以不可忽视的的浓度含有的情况仅是利用该供体杂质进行特意掺杂时的情况。另外，“特意掺杂”是指，为了将对象元素掺杂在GaN结晶中而将作为原料的该元素以单质或化合物的形式进行添加的情况等。
因此，只要不是利用除O和Si以外的供体杂质特意掺杂时，均可视作第一实施方式的GaN结晶的总供体杂质浓度与O浓度和Si浓度之和相等。
第一实施方式的GaN结晶中，不仅Fe浓度与总供体杂质浓度之差大，而且总供体杂质浓度低，因此可以认为，第一实施方式的GaN结晶中，电阻率不容易受到因供体杂质浓度的变动所致的影响。
另外，第一实施方式的GaN结晶中，总供体杂质浓度低，因此能够利用较低的Fe浓度实现高电阻率，这一点为其显著的特征。
例如，关于第一实施方式的GaN结晶的室温电阻率，在Fe浓度为3×1018atoms/cm3时达到5×1012Ωcm、在Fe浓度为6×1018atoms/cm3时达到7×1012Ωcm。
第一实施方式的GaN结晶的Fe浓度可以为6×1018atoms/cm3以下、进而可以为3×1018atoms/cm3以下。第一实施方式的GaN结晶中，Fe浓度为1×1018atoms/cm3以上时，可以具有以下的电阻率。
·在室温为1×1011Ωcm以上、特别为2×1011Ωcm以上、特别为5×1011Ωcm以上、特别为1×1012Ωcm以上。
·在100℃为1×1010Ωcm以上、特别为2×1010Ωcm以上、特别为5×1010Ωcm以上。
·在200℃为5×108Ωcm以上、特别为1×109Ωcm以上、特别为2×109Ωcm以上。
·在300℃为1×108Ωcm以上、特别为2×108Ωcm以上、特别为5×108Ωcm以上。
能够降低为了得到相同的电阻率而需要添加到GaN结晶中的Fe的浓度对于抑制因Fe的添加所致的结晶品质、导热系数的降低是有利的。
图2是将单晶GaN基板用于晶种，在从室温到300℃之间对于利用HVPE生长的无掺杂和Fe浓度3.7×1018atoms/cm3的GaN结晶的导热系数进行测定而得到的结果，可知导热系数实质上不会受到Fe掺杂的影响。
第一实施方式的GaN结晶可以以基于二次离子质谱法(SIMS)的检测下限(约5×1015atoms/cm3)以上的浓度、且优选小于1×1017atoms/cm3、更优选小于5×1016atoms/cm3的浓度含有作为补偿杂质中的一种的C。
第一实施方式的GaN结晶中，只要不会带来实用上的障碍，也可以含有例如Mn(锰)、Co(钴)、Ni(镍)等的Fe和C以外的补偿杂质。
第一实施方式的GaN结晶中，除了上述提及的杂质以外，还可以含有H(氢)，其浓度例如可以大致为1016～1017atoms/cm3的等级。
第一实施方式的GaN结晶优选满足以下所示的选自在GaN结晶的(0001)表面侧测定的(004)XRD摇摆曲线半峰全宽的优选范围以及(0001)表面的穿透位错密度的优选范围中的一者以上。此处的半峰全宽与通常被称为半峰宽的参数的含义相同。
第一实施方式的GaN结晶在(0001)表面侧测定的(004)XRD摇摆曲线半峰全宽优选小于30arcsec、更优选小于25arcsec、进一步优选小于20arcsec、进一步优选小于18arcsec、进一步优选小于16arcsec、进一步优选小于14arcsec、进一步优选小于12arcsec。
(004)XRD摇摆曲线是表示结晶品质的指标之一，使用CuKα1放射进行测定。在测定中，使X射线管球在例如电压45kV、电流40mA的条件下工作。
在(004)XRD摇摆曲线测定中，使X射线入射至(0001)表面时，能够使X射线的入射面垂直于a轴或m轴。
X射线的光束尺寸按照下述方式进行设定：在使入射角(反射面与X射线所形成的角度)为90°时、即在使X射线垂直入射至作为反射面的(004)面时，(0001)表面上的照射区域的尺寸在与ω轴平行的方向上为5mm、在与ω轴垂直的方向上为1mm。ω轴是摇摆曲线测定中的试样的旋转轴。
在这样来设定X射线的光束尺寸时，在(004)XRD摇摆曲线测定中，ω为约36.5°，因此该照射区域的尺寸为约1.7×5mm2。
第一实施方式的GaN结晶的穿透位错密度通常小于1×107cm-2、优选小于5×106cm-2、更优选小于1×106cm-2、进一步优选小于5×105cm-2、进一步优选小于1×105cm-2。
在特别优选的示例中，将第一实施方式的GaN结晶的(0001)表面如图3所示利用正方格子分割成5mm×5mm的单元时，在各5mm×5mm单元内存在至少一个无穿透位错的100μm×100μm的正方形区域。
穿透位错存在刃型、螺型和混合型这3种，在本说明书中，不对它们进行区分而总称为穿透位错。
第一实施方式的GaN结晶为半绝缘性、载流子浓度低，因此不能通过CL(阴极发光)像观察来调查该(0001)表面是否存在穿透位错或其密度。
第一实施方式的GaN结晶中是否存在穿透位错或其密度可以通过利用加热至270℃的浓度89％的硫酸进行1小时蚀刻来调查。通过该蚀刻而在(0001)表面形成的蚀刻坑对应于穿透位错，其密度与穿透位错密度等价。这种情况通过调查将利用HVPE生长的导电性GaN结晶在相同条件下进行蚀刻时所形成的蚀刻坑与在阴极发光(CL)像中出现的暗点的对应关系来确认。
得到第一实施方式的GaN结晶的方法没有限定，具体地说，可以通过后述GaN结晶生长方法等而得到。
2.单晶GaN基板
本发明的第二实施方式涉及含有GaN结晶的基板、特别是单晶GaN基板。单晶GaN基板可以是仅含有GaN单晶的自立基板。
第二实施方式的GaN基板的至少一部分由上述第一实施方式的GaN结晶构成。因此，第二实施方式的GaN基板能够同样地表现出上述第一实施方式的GaN结晶所能够发挥出的效果。
图4所示的基板100为第二实施方式的GaN基板的一例，其具有为Ga极性的(0001)表面101、以及为N极性的(000-1)表面102。
基板100的直径R通常为20mm以上，代表性地为25～27mm(约1英寸)、50～55mm(约2英寸)、100～105mm(约4英寸)、150～155mm(约6英寸)等。
基板100的厚度t与直径R相应地被设定为基板100的处理不会变得困难的值。例如，基板100的直径R为约2英寸时，厚度t优选为250～500μm、更优选为300～450μm。
基板100的2个大面积表面中，作为正面(おもて面)而用于氮化物半导体层的外延生长的是(0001)表面101。(0001)表面101经镜面精加工，其利用AFM测定的均方根(RMS)粗糙度在2μm×2μm的测定范围中通常小于2nm、优选小于1nm、更优选小于0.5nm。
(000-1)表面102为背面，因此其可以进行镜面精加工，也可以进行消光精加工。
基板100的边缘可以进行倒角。
基板100可以根据需要实施表示结晶方位的定位平边或切口、用于容易识别正面和背面的指示平边等各种标记。
基板100为圆盘形，在变形例中，(0001)表面101和(000-1)表面102的形状可以为正方形、长方形、六边形、八边形、椭圆形等，也可以为无定形。
图5中示出了将基板100利用垂直于(0001)表面101的平面切断后的截面。
基板100中，包含(0001)表面101的第一区域110由上述第一实施方式的GaN结晶形成。
第一区域110的厚度t1小于基板10的厚度t时，如图5所示，基板100在(000-1)表面102侧具有第二区域120。
第二区域120由室温电阻率小于1×105Ωcm的GaN结晶、即不是半绝缘性的GaN结晶形成。
第二区域120的补偿杂质的总浓度通常低于第一区域110。第二区域120在与第一区域110的边界附近可以具有补偿杂质的总浓度随着靠近第一区域110而阶段性地或连续性地增加的区域。
具有第一区域110和第二区域120的基板100可以通过在第一区域110上通过外延生长而形成第二区域120、或者在第二区域120上通过外延生长而形成第一区域110来制造。
在一例中，如图6所示，基板100的厚度可以与第一区域110的厚度t1相等。换言之，基板100可以仅由第一实施方式的GaN结晶形成。
3.GaN结晶生长方法
第一实施方式的GaN结晶通常利用HVPE生长。下面对适于第一实施方式的GaN结晶的生长的HVPE装置、以及在使用该装置使第一实施方式的GaN结晶生长时可以应用的条件进行说明。
3.1.HVPE装置
图7中示意性地示出了适于第一实施方式的GaN结晶的生长的HVPE装置的基本构成。
参照图7，HVPE装置1具备热壁式反应器2、配置在该反应器内的镓积存部3和基座4、以及配置在该反应器外部的第一加热器5、第二加热器6和气化器7。第一加热器5和第二加热器6分别以环状包围反应器2。
反应器2为石英管腔室。反应器2内具有主要利用第一加热器5加热的第一区Z1、以及主要利用第二加热器6加热的第二区Z2。排气管PE与第二区Z2侧的反应器端连接。
配置在第一区Z1的镓积存部3为具有气体入口和气体出口的容器，可以由碳或石英形成，此外还可以将碳部件与石英部件组合来形成。
配置在第二区Z2的基座4例如由石墨形成，但对其并不限定，可以由W(钨)、Mo(钼)等耐热性和耐蚀性优异的金属形成，此外也可以将SiC等耐热性陶瓷的表面利用热解石墨涂覆。可以任意设置使基座4旋转的机构。
在第二区Z2，利用插入到反应器2中的套管8来阻碍反应器2的内壁与在反应器2内流动的气体的接触。套管8由柔软的石墨片形成，具有稍小于反应器2的内径的外径。套管8可以与反应器2接触或密合，也可以稍有间隙。本发明人认为，套管8的设置对于降低所生长的GaN结晶的Si浓度是有效的。这是由于，通过套管8的存在可抑制来自由石英管形成的反应器2的Si元素被导入到GaN结晶中的情况。
在气化器7中，加入到容器中的固体二茂铁[双(环戊二烯)铁]通过在载气供给下加热而被气化。经气化的二茂铁利用载气被运送到反应器2中。
利用HVPE装置1使GaN结晶生长时，在镓积存部3加入金属镓，在基座4上配置晶种，之后利用第一加热器5和第二加热器6分别加热第一区Z1和第二区Z2，同时将利用载气稀释的NH3(氨)通过氨导入管P1供给至第二区Z2，并且将利用载气稀释的HCl(氯化氢)通过氯化氢导入管P2供给至镓积存部3。该HCl与镓积存部3中的金属镓反应，所生成的GaCl(氯化镓)通过氯化镓导入管P3运送到第二区Z2。在第二区Z2，NH3与GaCl发生反应，所生成的GaN在晶种上结晶化。
将在晶种上生长的GaN结晶利用Fe掺杂时，由气化器7气化的二茂铁与HCl混合，之后通过掺杂剂导入管P4导入到反应器2中。可以认为，在掺杂剂导入管P4内，二茂铁与HCl发生反应，作为生成物的氯化铁和/或其热解产物作为掺杂剂源释放到第二区Z2中。
氨导入管P1、氯化氢导入管P2、氯化镓导入管P3和掺杂剂导入管P4中，在反应器内被暴露于高温的部分可以由石英形成。
特别是关于氯化镓导入管P3的喷嘴，由于其位于被加热得比第一区Z1更高温的第二区Z2内、并且作为GaCl生成反应的副产物的H2在其中流动，因此优选由热解石墨之类的碳材料或者W(钨)而不是石英来形成。
本发明人使用与HVPE装置1具有相同的基本构成的HVPE装置进行了实验，将氯化镓导入管的喷嘴由石英管变更为热解石墨管，此时，在载气中仅使用N2而以未进行特意掺杂的方式生长的GaN结晶的Si浓度减半。注意的是，该GaN结晶的O浓度没有受到该喷嘴变更的影响。
图7中，氨导入管P1的喷嘴与氯化镓导入管P3的喷嘴是独立的，在优选例中，可以采用使前者为外管、后者为内管的套管喷嘴。这种情况下，外管的管径可以增大至与反应器的内径相同。
图7中，氯化镓导入管P3与掺杂剂导入管P4的喷嘴是独立的，在优选例中，为了使所生长的GaN结晶利用Fe均匀地掺杂，可以将GaCl与掺杂剂源混合后通过通用喷嘴释放到第二区Z2内。因此，例如可以将掺杂剂导入管P4的喷嘴配置在氯化镓导入管P3内。
在图7所示的HVPE装置1中，可以在不改变基本构成的情况下将反应器2从横向变更为纵向。变更为纵向的反应器可以为原料气体在反应器内从上向下流动的构成、或者沿与其相反的方向流动的构成中的任一者。
3.2.晶种
在使实施方式的GaN结晶生长时，晶种优选使用c面单晶GaN基板。
c面单晶GaN基板具有小于1×107cm-2的位错密度，因此能够使具有良好的表面平坦性的Fe掺杂GaN层在其(0001)表面上生长。
在将GaN/蓝宝石模板用于晶种时，Fe掺杂GaN层的生长表面的形态劣于在相同晶种上生长的无掺杂GaN层，与之相对，根据本发明人的研究，在c面单晶GaN基板上分别生长的无掺杂GaN层和Fe浓度约6×1018cm-3的GaN层的表面均是平坦的，在两者之间未观察到可利用微分干涉显微镜区分的形态差异。
本发明人认为，生长表面的形态可能对GaN结晶的O(氧)浓度产生影响。即使在相同的生长环境下，在生长表面平坦时和为凹凸面时，进入到沿[0001]方向生长的GaN层中的O的浓度也可能存在50倍以上的差异。该GaN层的O浓度降低的情况是生长表面为平行于(0001)结晶面的平坦面时的情况。
在晶种中可以使用基于HVPE等气相法的GaN基板，也可以使用基于氨热法等液相法的GaN基板。关于氨热法，可以为酸性氨热法、碱性氨热法中的任一种。
在优选例中，可以将下述c面单晶GaN基板用于晶种，该c面单晶GaN基板是将NH4F(或HF)与NH4I(或HI)用于矿化剂并利用酸性氨热法生长出的(004)XRD摇摆曲线半峰全宽小于20arcsec的GaN基板。关于该c面单晶GaN基板的制造过程，可以参考WO2018/030311号公报。
3.3.载气
在利用HVPE使实施方式的GaN结晶生长时，优选在载气中尽量不使用H2(氢气)。优选仅使用N2(氮气)或稀有气体之类的惰性气体作为载气。优选的惰性气体为N2。
在载气中不优选使用H2的理由在于，H2在作为反应器或配管的材料的石英的分解中起到作用，被认为是所生长的GaN结晶发生非特意性Si掺杂的主要原因。
3.4.温度条件
在使用图7所示的HVPE装置1时，第一区Z1的温度对于所生长的GaN结晶的杂质浓度所带来的影响不大。
根据使用与HVPE装置1具有相同的基本构成的HVPE装置进行的实验(载气仅使用N2)，在将镓积存部的温度固定在1030℃并使基座温度在440℃与840℃之间变化时，以不进行特意掺杂的方式生长的GaN结晶的Si浓度、O浓度、C浓度和H浓度未观察到实质的变化。另外，GaN结晶的生长速率也大致一定。
但是，在使镓积存部的温度为900℃以上时，在所生长的GaN结晶中观察到了Si浓度和C浓度增加的倾向。
另一方面，第二区Z2的温度T2对于所生长的GaN结晶的杂质浓度所带来的影响不小。
图8中示出了由使用具有与HVPE装置1相同的基本构成的HVPE装置的实验得到的基座温度与所生长的GaN结晶的杂质浓度的关系。
该实验中，将镓积存部的温度固定在840℃，使基座温度在985℃与1070℃之间变化。载气仅使用N2，将GaCl和NH3以分别为40sccm和500sccm的流量供给至反应器内，在单晶c面GaN基板上以不进行特意掺杂的方式使GaN结晶生长。
如图8所示，通过将基座温度从985℃升高至1005℃，所生长的GaN结晶的O浓度从1017atoms/cm3的等级降低1位至1016atoms/cm3的等级，通过进一步升高基座温度，降低至1015atoms/cm3的等级。推测，越升高温度，越可改善所生长的GaN层的表面平坦性，O越不容易进入。
另一方面，所生长的GaN结晶的Si浓度具有随着基座温度的升高而增加的倾向，但没有超过5×1015atoms/cm3。
所生长的GaN结晶的C浓度也显示出了随着基座温度的升高而增加的倾向。
3.5.Fe掺杂
本发明人使用具有与HVPE装置1相同的基本构成的HVPE装置，将二茂铁的温度保持在30℃，并且改变供给至气化器的载气的流量，进行实验，结果在1030℃在单晶c面GaN基板上生长出的GaN结晶的Fe浓度在6×1017atoms/cm3至6×1018atoms/cm3之间与该载气流量大致成比例地变化。另一方面，该GaN结晶的Si浓度、O浓度和C浓度与该载气的流量不相关。该实验中，不仅供给至气化器的载气、而且供给至反应器的载气全部为N2。
需要说明的是，关于GaN结晶的生长方法，上述事项以外的条件可以应用HVPE中的常规条件。
4.基板的用途
第二实施方式的单晶GaN基板可以优选地用于氮化物半导体器件、特别是横向器件结构的氮化物半导体器件的制造中。
氮化物半导体也被称为氮化物系III-V族化合物半导体、III族氮化物系化合物半导体、GaN系半导体等，除了包含GaN以外，还包含GaN的镓的一部分或全部被其他的周期表第13族元素(B、Al、In等)置换而成的化合物。
横向器件结构的氮化物半导体器件的代表例为GaN-HEMT，横向器件结构在双极性晶体管之类的HEMT以外的电子器件中、以及在发光二极管(LED)、激光二极管(LD)之类的发光器件中均可采用。
含有第一实施方式的GaN结晶的基板中，除了第二实施方式的单晶GaN基板以外，还有将含有第一实施方式的GaN结晶的GaN层利用接合技术层积在支持基板上而成的基板。该基板也可以用于与第二实施方式的单晶GaN基板相同的用途。
另外，第一实施方式的GaN结晶和第二实施方式的GaN基板可以通过层积在该结晶或该基板上外延生长的一个以上的氮化物半导体层而以外延晶片的形式使用。
5.实验结果
5.1.实验1
(1)Fe掺杂GaN结晶的生长
作为晶种，准备利用HVPE生长的位错密度为约2×106～4×106cm-2的c面单晶GaN基板。
使用具有与图7所示的HVPE装置相同的基本构成的HVPE装置，通过下述过程在该c面单晶GaN基板的(0001)表面上使GaN结晶层生长。
首先将晶种置于基座上，之后将N2和NH3分别以2700sccm和500sccm导入到反应器内并将反应器加热。
接着，在镓积存部的温度达到850℃、基座温度达到1030℃后，将温度保持一定，将GaCl和NH3分别以流量40sccm和500sccm供给，由此开始GaN结晶的生长。生长中所供给的载气仅为N2。
在与GaN结晶开始生长相同的时刻使HCl在掺杂剂导入管中以3sccm开始流动。
在开始生长1分钟后，向气化器中供给作为载气的N2，由此开始进行Fe掺杂。将供给至气化器中的载气的流量用时1分钟慢慢地增加至10sccm。在气化器中，将加入到容器中的二茂铁利用恒温槽保持在35℃。Fe掺杂GaN结晶层的生长速率为1.7μm/min。
(2)GaN基板的制作
将上述(1)中生长出的GaN层与c面平行地进行切片，得到晶片后，将该晶片的两面分别进行磨削来实施平坦化，进一步利用CMP(化学机械研磨，Chemical MechanicalPolishing)除去通过磨削而产生的损害层，制作出仅由Fe掺杂GaN结晶形成的厚度为400μm、(0001)表面为2.5cm×2.5cm的正方形的c面单晶GaN基板。
(3)杂质浓度
将上述(2)中制作出的c面单晶GaN基板的杂质浓度利用SIMS进行测定，结果Fe为1.5×1018atoms/cm3、Si为1.3×1016atoms/cm3、O为8.0×1015atoms/cm3、C为3.6×1016atoms/cm3。
(4)基于直流三端子法的电阻率的评价
通过直流三端子法按下述过程测定上述(2)中制作的c面单晶GaN基板的电阻率。
在基板的(0001)表面形成圆形的主电极和包围该主电极的保护电极，在基板的(000-1)表面形成对电极。这些电极是通过将利用丝网印刷法涂布的Ag糊料在大气中放置12小时并在100℃进行干燥而形成的。
在N2气氛中在室温、100℃、200℃和300℃进行测定。将基板在各温度下保持15分钟后施加直流电压，测定1分钟充电后的电流，由此求出体积电阻。将结果示于下述表1。
[表1]
5.2.实验2
利用与实验1大致同样的过程制作c面单晶GaN基板。其中，本实验2中，在Fe掺杂GaN层的生长时增加供给至气化器中的载气的流量，由此制作出具有更高的Fe浓度的c面单晶GaN基板。
所制作的Fe浓度为3×1018atoms/cm3和6×1018atoms/cm3的c面单晶GaN基板通过双环法测定的室温电阻率分别为5×1012Ωcm和7×1012Ωcm。需要说明的是，Fe以外的杂质浓度与实验1中制造的c面单晶GaN基板相同。
室温电阻率的测定值在直流三端子法和双环法之间无差异，通过双环法在施加电压500V测定的Fe浓度为1.6×1018atoms/cm3的c面单晶GaN基板的室温电阻率为2.9×1012Ωcm。
5.3.实验3
(1)GaN基板的制作
作为晶种，使用将NH4F和NH4I用于矿化剂并利用氨热法生长出的(004)XRD摇摆曲线半峰全宽为约10arcsec的c面单晶GaN基板；并且在Fe掺杂GaN层的生长时增加供给至气化器的载气的流量，除此以外利用与实验1大致同样的过程制作经Fe掺杂的c面单晶GaN基板。
(2)(004)XRD摇摆曲线半峰全宽
使用X射线衍射装置[Spectris Co.,Ltd.制Panalytical X’Pert Pro MRD]测定上述(1)中制作的Fe掺杂GaN基板的(004)XRD摇摆曲线的半峰全宽。
在测定中，使线聚焦CuKα射线源在45kV、40mA工作，使用Ge(440)4晶体对称单色仪得到CuKα1线。所使用的光学系统为平行光学系统，在入射侧使用1/2狭缝、X射线反射镜和w1mm×h1mm的交叉狭缝。检测器使用作为半导体像素检测器的PIXcel3D(注册商标)的0D模式。角度分辨率为5～6arcsec。
X射线按照入射面与一个m轴垂直的方式入射至试样的(0001)表面。光束尺寸按照下述方式进行设定：在设入射角为90°时、即使X射线垂直地入射至该Ga极性面时，照射区域的尺寸为1×5mm2。
在面积6.3cm2的试样表面上的5处测定的平均值为10arcsec。从该(004)XRD摇摆曲线半峰全宽的值来说可以推定，本实验3中制作的Fe掺杂GaN基板的位错密度最高估计也不会超过105cm-2的等级。
(3)杂质浓度
利用SIMS对上述(1)中制作的c面单晶GaN基板的杂质浓度进行测定，结果Fe为5.4×1018atoms/cm3、Si为1.1×1016atoms/cm3、O为8.3×1015atoms/cm3、C为3.4×1016atoms/cm3。
(4)电阻率的评价
利用双环法对上述(1)中制作的c面单晶GaN基板的室温电阻率进行测定，结果为7×1012Ωcm。
以上结合具体的实施方式对本发明进行了说明，但各实施方式是作为示例而示出的，并不限定本发明的范围。本说明书所记载的各实施方式可以在不脱离发明宗旨的范围内进行各种变形，并且能够在可实施的范围内与其他的实施方式所说明的特征进行组合。
符号的说明
1 HVPE装置
2 反应器
3 镓积存部
4 基座
5 第一加热器
6 第二加热器
7 气化器
8 套管
10 结晶
11 (0001)表面
12 (000-1)表面
100 基板
101 (0001)表面
102 (000-1)表面
110 第一区域
120 第二区域

Claims (27)

1.一种GaN结晶，其是具有面积5cm2以上的(0001)表面、且该(0001)表面相对于(0001)结晶面的倾斜为10度以下的GaN结晶，其特征在于，Fe浓度为5×1017atoms/cm3以上且小于1×1019atoms/cm3，总供体杂质浓度小于5×1016atoms/cm3，
室温电阻率为1×1011Ωcm以上。
2.一种GaN结晶，其是具有面积5cm2以上的(0001)表面、且该(0001)表面相对于(0001)结晶面的倾斜为10度以下的GaN结晶，其特征在于，Fe浓度为5×1017atoms/cm3以上且小于1×1019atoms/cm3，总供体杂质浓度小于5×1016atoms/cm3，300℃的电阻率为1×108Ωcm以上。
3.如权利要求1或2所述的GaN结晶，其中，Fe浓度为6×1018atoms/cm3以下。
4.如权利要求1或2所述的GaN结晶，其中，Fe浓度为1×1018atoms/cm3以上。
5.如权利要求2所述的GaN结晶，其中，室温电阻率为1×1011Ωcm以上。
6.如权利要求1或2所述的GaN结晶，其中，100℃的电阻率为1×1010Ωcm以上。
7.如权利要求1或2所述的GaN结晶，其中，200℃的电阻率为5×108Ωcm以上。
8.如权利要求1所述的GaN结晶，其中，300℃的电阻率为1×108Ωcm以上。
9.如权利要求4所述的GaN结晶，其中，电阻率在室温为1×1012Ωcm以上，在100℃为5×1010Ωcm以上，在200℃为2×109Ωcm以上，并且在300℃为5×108Ωcm以上。
10.如权利要求1或2所述的GaN结晶，其中，在所述(0001)表面侧测定的(004)XRD摇摆曲线半峰全宽小于30arcsec。
11.如权利要求1或2所述的GaN结晶，其中，所述(0001)表面的穿透位错密度小于1×107cm-2。
12.一种GaN结晶，其是具有面积5cm2以上的(0001)表面、且该(0001)表面相对于(0001)结晶面的倾斜为10度以下的GaN结晶，其特征在于，其为半绝缘性，并且满足选自下述(A)和(B)中的一者以上，
(A)在该(0001)表面侧测定的(004)XRD摇摆曲线半峰全宽小于30arcsec，
(B)该(0001)表面的穿透位错密度小于1×107cm-2。
13.如权利要求12所述的GaN结晶，其中，室温电阻率为1×1011Ωcm以上。
14.如权利要求12或13所述的GaN结晶，其中，100℃的电阻率为1×1010Ωcm以上。
15.如权利要求12或13所述的GaN结晶，其中，200℃的电阻率为5×108Ωcm以上。
16.如权利要求12或13所述的GaN结晶，其中，300℃的电阻率为1×108Ωcm以上。
17.如权利要求12所述的GaN结晶，其中，电阻率在室温为1×1012Ωcm以上，在100℃为5×1010Ωcm以上，在200℃为2×109Ωcm以上，并且在300℃为5×108Ωcm以上。
18.如权利要求17所述的GaN结晶，其利用Fe进行了掺杂。
19.如权利要求17所述的GaN结晶，其中，总供体杂质浓度小于5×1016atoms/cm3。
20.一种基板，其含有权利要求1～19中任一项所述的GaN结晶。
21.如权利要求20所述的基板，其为单晶GaN基板。
22.如权利要求20或21所述的基板，其仅含有所述GaN结晶。
23.如权利要求20所述的基板，其是将含有所述GaN结晶的GaN层层积在支持基板上而成的。
24.一种外延晶片的制造方法，其包括下述步骤：准备权利要求20～23中任一项所述的基板的步骤；以及在该准备出的基板上外延生长一个以上的氮化物半导体层的步骤。
25.一种外延晶片，其包含权利要求20～23中任一项所述的基板、以及在该基板上外延生长的一个以上的氮化物半导体层。
26.一种氮化物半导体器件的制造方法，其包括下述步骤：准备权利要求20～23中任一项所述的基板的步骤；以及在该准备出的基板上外延生长一个以上的氮化物半导体层的步骤。
27.如权利要求26所述的氮化物半导体器件的制造方法，其是GaN-HEMT的制造方法。
CN202080015811.2A 2019-02-22 2020-02-19 GaN结晶和基板 Active CN113454272B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019029968 2019-02-22
JP2019-029968 2019-02-22
PCT/JP2020/006644 WO2020171147A1 (ja) 2019-02-22 2020-02-19 ＧａＮ結晶および基板

Publications (2)

Publication Number Publication Date
CN113454272A CN113454272A (zh) 2021-09-28
CN113454272B true CN113454272B (zh) 2024-03-08

Family

ID=72144478

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080015811.2A Active CN113454272B (zh) 2019-02-22 2020-02-19 GaN结晶和基板

Country Status (7)

Country Link
US (1) US20210384336A1 (zh)
EP (1) EP3929336A4 (zh)
JP (1) JPWO2020171147A1 (zh)
KR (1) KR20210125551A (zh)
CN (1) CN113454272B (zh)
TW (1) TW202100827A (zh)
WO (1) WO2020171147A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11421344B2 (en) * 2018-02-23 2022-08-23 Sumitomo Electric Industries, Ltd. Gallium nitride crystal substrate
JPWO2022039198A1 (zh) * 2020-08-21 2022-02-24
CN112397571B (zh) * 2021-01-18 2021-04-23 苏州纳维科技有限公司 一种氮化镓衬底及半导体复合衬底

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009120465A (ja) * 2007-10-24 2009-06-04 Sumitomo Electric Ind Ltd 半絶縁性窒化物半導体基板とその製造方法並びに窒化物半導体エピタキシャル基板及び電界効果トランジスタ
CN102154704A (zh) * 2010-02-12 2011-08-17 日立电线株式会社 氮化物半导体晶体、氮化物半导体自支撑衬底的制造方法以及氮化物半导体器件
JP2013060344A (ja) * 2011-09-14 2013-04-04 Ricoh Co Ltd 窒化ガリウム結晶、１３族窒化物結晶の製造方法および１３族窒化物結晶基板
CN103165773A (zh) * 2011-12-15 2013-06-19 日立电线株式会社 氮化物半导体模板和发光二极管
JP2014084263A (ja) * 2012-10-26 2014-05-12 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物膜の製造方法
WO2018078962A1 (ja) * 2016-10-27 2018-05-03 株式会社サイオクス 半絶縁性結晶、ｎ型半導体結晶およびｐ型半導体結晶
JP2018145042A (ja) * 2017-03-03 2018-09-20 株式会社サイオクス 窒化物半導体基板の製造方法および窒化物半導体基板

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
JP3968968B2 (ja) * 2000-07-10 2007-08-29 住友電気工業株式会社 単結晶ＧａＮ基板の製造方法
US6936357B2 (en) * 2001-07-06 2005-08-30 Technologies And Devices International, Inc. Bulk GaN and ALGaN single crystals
JP5254521B2 (ja) * 2002-04-15 2013-08-07 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 非極性窒化ガリウム薄膜における転位の低減
US7170095B2 (en) * 2003-07-11 2007-01-30 Cree Inc. Semi-insulating GaN and method of making the same
US7135715B2 (en) * 2004-01-07 2006-11-14 Cree, Inc. Co-doping for fermi level control in semi-insulating Group III nitrides
US8435879B2 (en) * 2005-12-12 2013-05-07 Kyma Technologies, Inc. Method for making group III nitride articles
TWI408264B (zh) * 2005-12-15 2013-09-11 Saint Gobain Cristaux & Detecteurs 低差排密度氮化鎵（ＧａＮ）之生長方法
CN103943672B (zh) * 2006-01-20 2020-06-16 英飞凌科技奥地利股份公司 处理含氧半导体晶片的方法及半导体元件
US7879699B2 (en) * 2007-09-28 2011-02-01 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
CA2641016A1 (en) * 2007-10-24 2009-04-24 Sumitomo Electric Industries, Ltd. Semi-insulating nitride semiconductor substrate and method of manufacturing the same, nitride semiconductor epitaxial substrate, and field-effect transistor
JP5374883B2 (ja) * 2008-02-08 2013-12-25 富士電機株式会社 半導体装置およびその製造方法
US20120000415A1 (en) * 2010-06-18 2012-01-05 Soraa, Inc. Large Area Nitride Crystal and Method for Making It
JP5446622B2 (ja) * 2009-06-29 2014-03-19 住友電気工業株式会社 Ｉｉｉ族窒化物結晶およびその製造方法
JP5821164B2 (ja) * 2010-04-27 2015-11-24 住友電気工業株式会社 ＧａＮ基板および発光デバイス
JP5668602B2 (ja) 2011-05-30 2015-02-12 日立金属株式会社 半絶縁性窒化物半導体層の成長方法及び成長装置
US9754787B2 (en) * 2014-06-24 2017-09-05 Infineon Technologies Ag Method for treating a semiconductor wafer
DE102015107085A1 (de) * 2015-05-06 2016-11-10 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und Sauerstoffkorrelierte thermische Donatoren enthaltende Halbleitervorrichtung
US9773898B2 (en) * 2015-09-08 2017-09-26 Macom Technology Solutions Holdings, Inc. III-nitride semiconductor structures comprising spatially patterned implanted species
CN109563642B (zh) 2016-08-08 2021-04-13 三菱化学株式会社 导电性C面GaN基板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009120465A (ja) * 2007-10-24 2009-06-04 Sumitomo Electric Ind Ltd 半絶縁性窒化物半導体基板とその製造方法並びに窒化物半導体エピタキシャル基板及び電界効果トランジスタ
CN102154704A (zh) * 2010-02-12 2011-08-17 日立电线株式会社 氮化物半导体晶体、氮化物半导体自支撑衬底的制造方法以及氮化物半导体器件
JP2013060344A (ja) * 2011-09-14 2013-04-04 Ricoh Co Ltd 窒化ガリウム結晶、１３族窒化物結晶の製造方法および１３族窒化物結晶基板
CN103165773A (zh) * 2011-12-15 2013-06-19 日立电线株式会社 氮化物半导体模板和发光二极管
JP2014084263A (ja) * 2012-10-26 2014-05-12 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物膜の製造方法
WO2018078962A1 (ja) * 2016-10-27 2018-05-03 株式会社サイオクス 半絶縁性結晶、ｎ型半導体結晶およびｐ型半導体結晶
JP2018145042A (ja) * 2017-03-03 2018-09-20 株式会社サイオクス 窒化物半導体基板の製造方法および窒化物半導体基板

Also Published As

Publication number Publication date
WO2020171147A1 (ja) 2020-08-27
JPWO2020171147A1 (ja) 2021-12-16
KR20210125551A (ko) 2021-10-18
TW202100827A (zh) 2021-01-01
EP3929336A1 (en) 2021-12-29
EP3929336A4 (en) 2022-09-14
CN113454272A (zh) 2021-09-28
US20210384336A1 (en) 2021-12-09

Similar Documents

Publication Publication Date Title
US11982016B2 (en) Method for growing beta-Ga2O3-based single crystal film, and crystalline layered structure
CN113454272B (zh) GaN结晶和基板
US11670687B2 (en) Gallium nitride substrate and manufacturing method of nitride semiconductor crystal
TWI520377B (zh) ＧａＮ基板及發光裝置
JP6031733B2 (ja) ＧａＮ結晶の製造方法
CN108779580B (zh) GaN结晶的制造方法
US20230203711A1 (en) Gan crystal and gan substrate
JP2019048766A (ja) α−Ｇａ２Ｏ３単結晶、α−Ｇａ２Ｏ３の製造方法、および、それを用いた半導体素子
CN110714190B (zh) Iii族氮化物基板和iii族氮化物结晶的制造方法
CN112567078B (zh) n型GaN结晶、GaN晶片以及GaN结晶、GaN晶片和氮化物半导体器件的制造方法
KR100821360B1 (ko) 탄화규소 단결정, 탄화규소 단결정 웨이퍼 및 그것의 제조 방법
WO2024053569A1 (ja) ＧａＮ結晶及びＧａＮ結晶の製造方法
JP7379931B2 (ja) ｃ面ＧａＮ基板
WO2024135744A1 (ja) ＧａＮ基板
WO2023162939A1 (ja) ＧａＮ基板
WO2020241761A1 (ja) ＧａＮ基板ウエハおよびその製造方法
TW202343539A (zh) n型氮化鎵(GaN)基板及n型氮化鎵(GaN)結晶
JP6457442B2 (ja) ＧａＮ結晶基板
TW202421865A (zh) GaN結晶及GaN結晶的製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant