CN105470290A - 软开关半导体器件及其生产方法 - Google Patents

软开关半导体器件及其生产方法 Download PDF

Info

Publication number
CN105470290A
CN105470290A CN201510633700.9A CN201510633700A CN105470290A CN 105470290 A CN105470290 A CN 105470290A CN 201510633700 A CN201510633700 A CN 201510633700A CN 105470290 A CN105470290 A CN 105470290A
Authority
CN
China
Prior art keywords
depth
drift region
semiconductor
semiconductor device
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510633700.9A
Other languages
English (en)
Other versions
CN105470290B (zh
Inventor
G·施密特
E·法尔克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105470290A publication Critical patent/CN105470290A/zh
Application granted granted Critical
Publication of CN105470290B publication Critical patent/CN105470290B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请的各实施例涉及软开关半导体器件及其生产方法。一种半导体器件，具有半导体主体，该半导体主体具有第一侧以及在第一垂直方向远离该第一侧而被布置的第二侧。该半导体器件具有整流结、第一导通类型的场停止区以及被布置在该整流结和场停止区之间的第一导通类型的漂移区。该半导体主体沿平行于该第一垂直方向的线具有净掺杂浓度。应用(a)和(b)中的至少一个：(a)该漂移区在第一深度具有电荷重心，其中在该整流结和该电荷重心之间的距离小于该漂移区在第一垂直方向的厚度的37％；(b)该净掺杂浓度的绝对值沿该直线并且在该漂移区之内包括局部最大值。

Description

软开关半导体器件及其生产方法
技术领域
本发明涉及一种具有低开关损耗的软开关半导体器件以及一种用于生产这样的半导体器件的方法。
背景技术
常规半导体器件经常趋向于显示出具有明显振荡和/或开关损耗的开关表现。
因此，存在对改进的半导体器件以及用于生产改进的半导体器件的方法的需要。
发明内容
第一方面涉及一种半导体器件。该半导体器件具有半导体主体，该半导体主体具有第一侧以及与该第一侧相对的第二侧。该第二侧在第一垂直方向远离该第一侧而被布置。该半导体器件进一步具有整流结、被布置在该半导体主体中的场停止区以及在该整流结和该场停止区之间、被布置在该半导体主体中的漂移区。该半导体主体沿平行于该第一垂直方向延伸的直线具有净掺杂浓度NNET。由此，应用(a)和(b)中的至少一个：
a.该漂移区在第一深度处具有掺杂电荷重心，其中在该整流结和该掺杂电荷重心之间的距离小于该漂移区在该第一垂直方向的厚度的37％；
b.该净掺杂浓度的绝对值沿该直线并且在该漂移区之内具有局部最大值。
第二方面涉及一种用于生产半导体器件的方法。该方法包括步骤：提供半导体载体，在该半导体载体上生产半导体架构，由此在该半导体载体上外延生长晶体半导体结构，并且然后去除该半导体载体以使得留下半导体器件，该半导体器件具有半导体主体，该半导体主体具有第一侧以及与该第一侧相对的第二侧。该第二侧在第一垂直方向远离该第一侧而被布置。该半导体器件进一步具有整流结、被布置在该半导体主体中的场停止区以及在该整流结和该场停止区之间、被布置在该半导体主体中的漂移区。该场停止区和该漂移区二者具有第一导通类型。该半导体主体沿平行于该第一垂直方向延伸的直线具有净掺杂浓度NNET。由此，应用(a)和(b)中的至少一个：
c.该漂移区在第一深度处具有电荷掺杂重心，其中在该整流结和该掺杂电荷重心之间的距离小于该漂移区在该第一垂直方向具有的厚度的37％；
d.该净掺杂浓度的绝对值沿该直线并且在该漂移区之内具有局部最大值。
第三方面涉及一种用于生产半导体器件的方法。该方法包括步骤：提供半导体主体，该半导体主体具有第一侧以及与该第一侧相对的第二侧。将导致第一导通类型的电活性第一掺杂物和第一导通类型的电活性第二掺杂物通过该第一侧扩散到该半导体主体中。该第一掺杂物在该半导体主体中具有比该第二掺杂物的扩散系数更高的扩散系数。另外，产生整流结以及被布置在该半导体主体中的该第一导通类型的场停止区。所产生的半导体主体进一步具有在该整流结和高场停止区之间、被布置在该半导体主体中的该第一导通类型的漂移区。所完成的半导体器件具有半导体主体，该半导体主体具有第一侧以及与该第一侧相对的第二侧。该第二侧在第一垂直方向远离该第一侧而被布置。该半导体器件进一步具有整流结、被布置在该半导体主体中的场停止区以及在该整流结和场停止区之间、被布置在该半导体主体中的漂移区。该场停止区和该漂移区二者具有第一导通类型。该半导体主体沿平行于该第一垂直方向延伸的直线具有净掺杂浓度NNET。由此，应用(a)和(b)中的至少一个：
e.该漂移区在第一深度处具有掺杂电荷重心，其中在该整流结和该掺杂电荷重心之间的距离小于该漂移区在第一垂直方向具有的厚度的37％；
f.该净掺杂浓度的绝对值沿该直线并且在该漂移区之内具有局部最大值。
附图说明
以下参考随后的附图对本发明的示例性实施例进行了更为详细地说明。附图用于图示出基本原则，从而使得仅图示出理解该基本原则所必须的方面。附图并非依比例绘制。在附图中相同的附图标记表示同样的特征。
图1是根据第一实施例的半导体器件的截面的截面图。
图2是本发明的半导体器件的掺杂分布的示例。
图3是根据第二实施例的半导体器件的截面的截面图。
图4是根据第三实施例的半导体器件的截面的截面图。
图5是图3和图4的半导体器件的第一示例分别沿横截面E1-E1和E2-E2的截面图。
图6是图3和图4的半导体器件的第二示例分别沿横截面E1-E1和E2-E2的截面图。
图7是根据第四实施例的IGBT的截面的截面图。
图8是图7的IGBT的第一示例沿横截面E3-E3的截面图。
图9是图7的IGBT的第二示例沿横截面E3-E3的截面图。
图10是本发明的半导体器件具有的掺杂分布的另外的示例，其中该掺杂分布在漂移区内具有阶梯形状的进程(course)。
图11是本发明的半导体器件具有的掺杂分布的另外的示例，其中该掺杂分布在漂移区内具有柱形(column)的进程。
图12A-图12G图示了用于生产根据第一方面的半导体器件的可能的方法的不同步骤。
图13A-图13C图示了用于产生少数电荷载子递送结构的方法的不同步骤。
图14A-图14B图示了用于产生场停止区的方法的不同步骤。
图15A-图15H图示了用于生产根据第一方面的半导体器件的另外的可能的方法的不同步骤。
图16A-图16C图示了用于生产具有漂移区的半导体器件的不同步骤，该漂移区具有深位于半导体主体之中的最大掺杂浓度。
图17A-图17B图示了用于在所要生产的半导体器件的漂移区内局部地增大掺杂浓度的方法。
图18A-图18D图示了用于局部地产生场停止区的各种方法。
图19图示了具有垂直边缘终止的半导体器件的截面。
图20A示出了具有其净掺杂浓度恒定的漂移区的常规二极管的开关表现。
图20B示出了根据图20A但是附加地具有嵌入在场停止区之中的少数电荷载子递送结构。
图20C示出了具有其掺杂电荷重心距整流结的距离小于漂移区的厚度的37％的的漂移区的二极管的开关表现。
图21示出了根据本发明的二极管与常规二极管相比的阻塞表现。
图22图示了具有图2、图10和图11的掺杂分布的半导体器件在整流结被反向偏置时的电场。
图23比较了具有少数电荷载子递送结构的二极管的关闭表现和不具有少数电荷载子递送结构的二极管的关闭表现，其中关闭在每种情形中都以该二极管的额定电流发生。
图24图示了电荷载子递送结构对于图23的二极管的关闭表现的影响，但是其中关闭以该二极管的额定电流的十分之一发生。
图25图示了根据图2的半导体器件的漂移区的不同掺杂分布，该不同掺杂分布在漂移区中具有不同的净掺杂浓度的梯度。
图26图示了在图25的半导体器件被关闭时出现的峰值电压。
图27针对图25的掺杂分布图示了漂移区的累积的掺杂剂量。
图28图示了用于图27的半导体器件的漂移区的掺杂电荷重心的位置。
图29针对图2、图10和图11的掺杂分布图示了漂移区的累积的掺杂剂量。
在附图中，除非另外有所指示，否则相同的附图标记指代具有同样含义的相同晶片分区或器件分区。
具体实施方式
在以下具体实施方式中，对附图进行参考，该附图形成以下具体实施方式的一部分并且其中通过图示而示出了其中可以实践本发明具体实施例。将理解的是，除非另外明确指出，否则这里所描述的各个示例性实施例的特征可以互相组合。
图1是半导体器件1的截面的截面图，该半导体器件1可以是单独的半导体器件或者是被单片集成在共用半导体晶片中的多个相同或不相同的半导体器件之一。
在任何情况下，半导体器件1具有半导体主体100，半导体主体100具有第一侧101以及与第一侧101相对的第二侧102。第二侧102在可以垂直于第二侧102延伸的第一垂直方向v1远离第一侧101而被布置。就此而言，要注意到的是，第一垂直方向v1并不仅包括轴线而且还包括方位。这意味着第一侧101并未在第一垂直方向v1而是在相对的方向远离第二侧102而被布置。可选地，第一侧101和第二侧102之一或二者可以是平面或基本上平面的并且互相平行地延伸。
在深度d111处，半导体器件1具有整流结111，其在这里为pn结。除非另外有所指出，否则本发明意义下的“深度”要在相对于第一侧101的第一垂直方向v1被确定。在整流结111和第二侧102之间，具有第一导通类型(这里为“n-”)的漂移区118临近整流结111而被布置。半导体器件1进一步具有为第一导通类型(这里为“n+”)并且与整流结111相对地与漂移区118相接的场停止区119。也就是说，漂移区118被布置在整流结111和场停止区119之间。
第一主电极151被布置在第一侧101上，并且第二主电极152在第二侧102上。第一电极151和第二电极152可以是金属电极。在所图示的实施例中，半导体器件1是二极管，其中第一主电极151是阳极电极并且第二主电极152是阴极电极。
该器件还可以包括被布置在漂移区118和第二侧102之间的射极区152。这样的射极区125具有高于漂移区118的掺杂浓度并且与第二主电极102形成欧姆接触。射极区125的植入植入的掺杂物原子的剂量可以在1·1015cm-2至5·1015cm-2(1E15cm-2至5E15cm-2)的范围中。
射极区125的导通类型可以取决于半导体器件1的类型。在二极管的情况下，射极区125具有与漂移区118相同的导通类型。如果半导体器件1具有场停止区119，则射极区125被布置在场停止区119和第二侧102之间。
在所图示的实施例中，整流pn结111被形成于漂移区118和重度掺杂(这里为p+)的半导体区117之间，半导体区117具有与第一导通类型互补的第二导通类型并且被布置在第一侧101和漂移区118之间。重度掺杂(这里为p+)的半导体区117也被称作“主体区”。
作为整流pn结的备选，整流结111还可以是Schottky结。在这种情况下，d111将等于0并且第一主电极151将是Schottky金属电极。在Schottky结111的情况下，不存在半导体区117，从而使得第一主电极151直接接触漂移区118，这意味着漂移区118与第一侧101延伸得同样远。
半导体主体100在第一垂直方向v1，沿着平行于第一垂直方向v1延伸的直线g具有净掺杂浓度NNET，净掺杂浓度NNET是供体的浓度ND与受主的浓度NA之间的差值ND-NA。图1的半导体主体100沿直线g的净掺杂浓度NNET的绝对值|NNET|在图2中被图示。就本发明而言，净掺杂浓度涉及电活性电荷载子子(即，电子或空穴)的浓度。
在整流结111(即，在深度d111)处，净掺杂浓度NNET为0(由于纵轴的对数缩放而并未在图2中示出)。漂移区118和场停止区119具有第一导通类型。在当前示例中，第一导通类型为“n”。也就是说，存在供体相对受主的剩余。在深度d1112处，漂移区118结束并且场停止区119开始。换句话说，在漂移区118和场停止区119之间的边界位于深度d112处。
作为一般规则，深度d112处于具有第一导通类型(这里为“n”)的连续分区(这里为118+119)中并且从整流结111向第二侧102放射。深度d112离开整流结111而位于该连续分区在第一垂直方向v1所具有的所有局部最小值中的最低掺杂浓度MIN处。就此所要注意的是，可能出现在整流结111(例如，如果整流结111是pn结)的局部最小值并不被认为是所提到的局部最小值之一。另外，如果该连续分区具有多于一个具有相同的最低掺杂浓度的位置，则深度d1112由所有那些位置中距离整流结111最远的一个位置的深度所定义。
在场停止区119内，掺杂浓度具有正梯度dM/dv1，其中M是以cm-3所给出的净掺杂浓度NNET的绝对量度。例如，如果NNET＝5·1013cm-3(5E13cm-3)，则M等于5·1013或者5E13。通常，梯度dM/dv1等于梯度d(NNET·cm3)/dv1。
可选地，场停止区119可以具有半导体材料的击穿电荷的至少50％的电荷载子剂量。场停止区119的电荷载子剂量被定义为净掺杂浓度NNET在场停止区119的深度范围内沿直线g的积分。例如，硅的击穿电荷大约为1.4·1012cm-2(1.4E12cm-2)并且对应于大约2·105V/cm(2E5V/cm)的击穿场强度，而碳化硅的击穿电荷大约为1.4·1013cm-2(1.4E13cm-2)并且对应于大约2·106V/cm(2E6V/cm)的击穿场强度。
另外，净掺杂浓度的绝对值|NNET|沿直线g具有最大值并且在漂流区118内被指定为MAX。最大值MAX位于大于d111且小于d112的深度d114处。也就是说，在掺杂电荷重心和整流结111之间的距离大于零且小于掺杂区118在第一垂直方向v1所具有的厚度t118的37％。
可选地，同样在这里所描述的另外的实施例中，深度d114可以被选择以使得d111<d114<d111+0.50·t118。换句话说，在最大值MAX的位置和整流结111之间的距离大于零且小于漂移区118在第一垂直方向v1所具有的厚度t118的50％。
在第一垂直距离v1，漂移区具有厚度t118，并且在第一深度d1处具有掺杂电荷重心。也就是说，应用以下公式：
&Integral; d 111 d 1 N N E T d v 1 = &Integral; d 1 d 112 N N E T d v 1
由此，NNET是净掺杂浓度，v1是第一垂直方向，d111是整流结111的深度并且d112是在漂移区118和场停止区119之间的边界的深度。掺杂电荷重心的位置被选择以使得d111<d1<d111+0.37·t118。也就是说，在掺杂电荷重心和整流结111之间的距离大于零且小于漂移区118在第一垂直方向v1所具有的厚度t118的37％。
根据可以在具有漂移区的任何半导体器件中实现的可选的第一特征，乘积(NNET·cm3)的十进制对数在漂移区118中在第二深度d2处以及在第一垂直方向v1具有小于-0.01/μm(负0.01/μm)或者甚至小于-0.02/μm(负0.02/μm)的(负)梯度。也就是说，从第二深度d2开始，净掺杂浓度NNET朝向第二侧102有所减小。在d2处具有的梯度(NNET·cm3)等于在第二深度d2处到乘积(NNET·cm3)的曲线的切线t的斜率。第二深度d2大于d111并且小于d112。
可选地，可能存在从深度d21到深度22的深度范围Δd2(即，Δd2＝d22–d21)，在该范围内，针对具有d21≤d2≤d22的每个深度d2应用以上所提到的标准，乘积(NNET·cm3)的十进制对数在漂移区118中在第二深度d2处以及在第一垂直方向v1具有小于-0.01/μm(负0.01/μm)或者甚至小于-0.02/μm(负0.02/μm)的(负)梯度。该差值深度范围Δd2例如可以至少为漂移区118的厚度t118的10％。
当关闭半导体器件时，反向恢复电流会以几乎无限大的梯度突然断开。结合不可避免的杂散电感，可以出现高感应电压。这可能导致半导体器件自身的损坏或者连接至该半导体器件的器件的损坏。为了软化半导体器件的开关表现，可选地可以提供少数电荷载子递送结构以便保证少数载子(这里为空穴)电流流向整流结，直至恢复过程的结束。当半导体器件1被关闭时，源自整流结111的空间电荷区朝向第二侧102延伸。在该空间电荷区到达少数电荷载子递送结构121时，少数电荷载子递送结构121就立刻注入少数电荷载子，这避免了突然的电流断开。也就是说，少数电荷载子递送结构121增大了半导体器件1的开关表现的“柔软度”。
现在将参考图3至图6来说明可能的少数电荷载子递送结构121的示例。如图3至图6中所示，与第一导通类型(这里为“n”)互补的第二导通类型(这里为“p”)的少数电荷载子递送结构121可以被嵌入在场停止区119中。少数电荷载子递送结构121可以被嵌入在场停止区119中以使得场停止区119的多个部分中的每个部分在漂移区118和第一侧102之间连续延伸。这样的少数电荷载子递送结构121可以像第二侧102一样远地延伸至与第二主电极152电连接之处，参见图3，和/或被布置为远离第二侧，参见图4。在后者的情况下，少数电荷载子递送结构121可以是浮置的。
少数电荷载子递送结构121的用途是软化半导体器件1的开关表现。如果半导体器件1被关闭，则从漂移区118去除移动电荷载子。在该恢复过程期间，在漂移区118中出现从整流结朝向场停止区119生长的耗尽区。在这一过程结束时，该耗尽区基本上延伸上至场停止区119，并且在此时—如果没有剩余的电荷载子或者如果没有少数电荷载子递送结构121—通过半导体主体100的电流将会快速减小(反向电流断开)。作为这样的不期望见到的开关表现的结果，在连接至半导体器件1中的感应率会出现不期望的高电压。这种情形在达到更高的IGBT的开关速度(“硬开关条件”)或更低的电流密度(例如，标称电流的1/10)的情况下变得更为严重。
另外，可能发生不期望的电压振荡。在耗尽区基本上像场停止区119延伸的一样远时，少数电荷载子递送结构121将电荷载子(在p型掺杂少数电荷载子递送结构121的情况下为空穴)注入到场停止区119中并且软化该“迅猛的”开关表现。也就是说，在具有少数电荷载子递送结构121的半导体器件1中，在尾声阶段期间的电流的时间导数的最大绝对值与没有少数电荷载子递送结构121的情况下相比会更低，例如，比较图23和图24。
图5图示了图3和图4的半导体器件的分别沿横截面E1-E1和E2-E2的的截面图的示例，并且图6图示了另外的示例。横截面E1-E1和E2-E2中的每个横截面与少数电荷载子递送结构121和场停止区119二者相交。如能够从图5所看到的，少数电荷载子递送结构121可以具有远离彼此而被布置的多个岛(island)，或者如图6中所示是网状的。
图1以及图3至图6中所示和/或参考图1至图6所说明的半导体器件1是二极管。然而，参考图1至图6所说明的同样的标准和选项也可以应用于MOSFET、IGBT、晶闸管或者具有被布置在整流结111和场停止区119之间的漂移区118的任何其它半导体器件。然而，存在关于IGBT的例外：如图7中所示例性地图示的，在IGBT中，场停止区119并不像第二侧102延伸得一样远。相反，在场停止区119和第二侧102之间布置有集电极区125(有时也被称作“射极区”)。集电极区125具有与场停止区119的导通类型互补的导通类型并且可以在场停止区119和第二侧102之间连续延伸。
IGBT的开关表现的柔软度可以通过集电极区125而有所提高，集电极区125具有第一子分区123和第二子分区124，它们各自具有与第一导通类型(这里为“n”)互补的第二导通类型(这里为“p”)。子分区123、124二者相互交错并且被布置在场停止区119和第二侧102之间。第一子分区123具有高于最少第二子分区124的净掺杂浓度的净掺杂浓度，从而使得集电极区125的净掺杂浓度沿垂直于第一垂直方向v1延伸且与集电极区125相交的直线h具有若干个局部最大值和若干个局部最小值。例如，直线h可以具有位于第一子分区123中的第一点H1以及位于第二子分区124中的第二点H2。集电极区125在第一点H1处具有第一净掺杂浓度，并且在第二点H2处具有不同于第一净掺杂浓度的第二净掺杂浓度。
作为任意的IGBT，图7的IGBT1进一步具有第一导通类型(这里为“n”)的源极区115，并且除了第一主电极151(源极)和第二主电极152(漏极)之外，包括控制电极153(栅极)，其通过栅极电介质163而与半导体主体100电绝缘。源极区115电连接至第一主电极151，并且在源极区115和也被称作“主体区”的重度掺杂的半导体区117之间形成另外的pn结113。可选地，控制电极153可以被布置在从第一侧101延伸至半导体主体100之中的沟槽中。
图8图示了图7的半导体器件1在横截面E3-E3的截面图的示例，并且图9图示了另外的示例。如能够从图8所看到的，第一子分区123可以具有彼此远离而被布置的多个岛，或者如图9中所示是网状的。
根据本发明的任何半导体器件1可以具有如以上参考图2所说明的掺杂分布。现在将参考图10和图11对沿平行于第一垂直方向v1延伸的直线g的另外掺杂分布的原则进行说明。图2、图10和图11的掺杂分布彼此的不同仅在于漂移区118的掺杂分布。
图10的掺杂分布具有阶梯状分布，其具有至少一个或至少两个或至少三个阶梯11、12、13、14。在阶梯11、12、13、14中的每个阶梯内，净掺杂浓度NNET是恒定的。如果存在至少两个阶梯，则掺杂分布可以被调节以使得针对任何两个阶梯，更接近于第一侧101而被布置的一个阶梯具有较高的净掺杂浓度NNET。根据以上参考图2所提到的定义，深度d112的位置(即，在漂移区118和场停止区119之间的边界的深度)如下被确定：在第一步骤中，必须标识出具有第一导通类型(这里为“n”)且从整流结111朝向第二侧102放射的连续分区。在当前示例中，该连续分区从整流结放射并且像第二侧102延伸得一样远。在第二步骤中，要标识出该连续分区中不同于在整流结111处的可能的局部最小值的所有局部最小值。在当前示例中，在大约70μm和80μm之间的深度范围中仅有一个局部最小值。由于这一深度范围内的掺杂浓度基本上是恒定的(MIN)，因此存在具有相同最低掺杂浓度MIN的多于一个位置。在这样的情况下，深度d112由具有相同的最低掺杂浓度MIN的所有那些位置中距离整流结111最远的一个位置的深度所定义。
根据图11中所示的另外的实施例，掺杂分布可以具有至少一个或至少两个或至少三个柱形21、22、23。如果存在至少两个柱形21、22、23，则该掺杂分布可以被调节以使得针对柱形21、22、23中的任何两个柱形而言，更接近于第一侧101而被布置的一个柱形具有更高的净掺杂浓度NNET。根据以上参考图2所提到的定义，深度d112的位置(即，在漂移区118和场停止区119之间的边界的深度)如下被确定：在第一步骤中，必须标识出具有第一导通类型(这里为“n”)且从整流结111朝向第二侧102放射的连续分区。在当前示例中，该连续分区从整流结放射并且像第二侧102延伸得一样远。在第二步骤中，将标识出该连续分区中不同于在整流结处111的可能的局部最小值的所有局部最小值。在当前示例中，存在三个局部最小值：在第一柱形21和第二柱形22之间的第一局部最小值，在第二柱形22和第三柱形23之间的第二局部最小值以及在第三柱形23和大约85μm深度之间的第三局部最小值。由于这些局部最小值内的掺杂浓度基本上是恒定的(MIN)，因此存在具有相同最低掺杂浓度MIN的多于一个位置。因此，深度d112由具有相同的最低掺杂浓度MIN的所有那些位置中距离整流结111最远的一个位置的深度所定义。
掺杂分布或者掺杂分布的一部分的阶梯状和/或柱形状的过程允许例如参考图2所说明的近似平滑的掺杂分布，特别是漂移区的掺杂分布。
为了生产如以上参考图1至图6所描述的半导体器件，参见图12A，可以提供晶体半导体载体200。然后，可以以若干个后续步骤中在半导体载体200上产生半导体构造。由此，晶体半导体结构可以在半导体载体200上外延生长。
在半导体构造完全或部分完成之后，半导体载体200可以被去除以使得剩余部分是或者包括具有以上描述的半导体主体100之一的特征的半导体主体。
图12A至图12F图示了用于产生如用于参考图1和图3至图6所描述的具有根据参考图2、图10或图11所说明的原则的掺杂分布的半导体器件的半导体主体100的不同步骤。
在如图12A所示地提供半导体载体200之后，如图12B中作为结果所示地，具有第一导通类型(这里为“n”)的重度掺杂的半导体区119'在半导体载体200上外延生长。
然后，为了在半导体分区119'中产生具有第二导通类型(这里为“p”)的少数电荷载子递送结构121，导致第二导通类型的掺杂物使用如掩膜扩散或掩膜注入的任何常规方法而被引入到半导体分区119'中。其结果在图12C中被图示。可选地，半导体分区119'的外延生长可以如图12D中作为结果所示地而被继续。
然后，具有第一导通类型(这里为“n”)的弱掺杂的半导体区118'可以在半导体区119朝向远离半导体载体200的那一侧上被外延生长。其结果在图12E中被图示。
然后，为了产生具有第二导通类型(这里为“p”)的半导体区117，导致第二导通类型的掺杂物可以使用如扩散或注入之类的任何常规方法而被引入到弱掺杂的半导体区118'的子分区中，从而使得该子分区的导通类型从第一导通类型被反转为第二导通类型，并且整流结111被形成于半导体区117和半导体区118'的其余部分118之间。其结果是如图12F中所示的布置。
除了通过向弱掺杂的半导体区118'的子分区中引入掺杂物而形成具有第二导通类型的半导体区117之外或者备选地，具有第一导通类型的弱掺杂的半导体区118'的外延生长可以在该生长已经达到将形成的整流结111的水平后被立即停止。然后，具有第二导通类型(这里为“p”)的半导体区117可以直接在弱掺杂的半导体区118'朝向远离半导体载体200的那一侧上被直接外延生长，或者Schottky金属电极可以被直接沉积在弱掺杂的半导体区118'朝向远离半导体载体200的那一侧上。如果弱掺杂的半导体区118'的生长在将产生的整流结的水平停止，则弱掺杂的半导体区118'可以与所完成的半导体器件1的漂移区118相同。
如以上所说明的，在半导体衬底200上所产生的构造至少包括第一导通类型的半导体区119以及第一导通类型的漂移区118，可选地还包括具有第二导通类型的半导体区117和/或少数电荷载子递送结构121。
当在半导体衬底200上产生了以上所提到的构造之后，半导体衬底200被去除。其结果在图12G中被图示。
现在将参考图13A至图13C对产生少数电荷载子递送结构121的备选方法进行说明。该过程与参考图12A至图12G所描述的相同，但是没有对于掩膜扩散或注入以便产生少数电荷载子递送结构121的步骤。相反，仅重度掺杂的半导体区119'、漂移区118和重度掺杂的半导体区117(如果被提供)如以上所描述地被后续外延生长。其结果在图13A中被图示。
然后，去除半导体衬底200，并且如图13B中所示，导致第二导通类型的掺杂物通过掩膜300的开口被注入或扩散到重度掺杂的半导体区119'中以便产生少数电荷载子递送结构121。掺杂物被示意性地图示为箭头。其结果是如附图13C中所示并且参考图3至图6所描述的半导体主体100。
图14A和图14B图示了用于产生具有嵌入其中的少数电荷载子递送结构的场停止区119的另外的方法。
与参考图12A至12G所描述的方法类似，图15A至图15H图示了用于产生如用于参考图7图9所描述的、具有根据参考图7至图9所说明的原则的掺杂分布的IGBT1的半导体主体100的不同步骤。特别地，漂移区118的掺杂分布可以具有与参考图2、图10和图11所说明的漂移区118的掺杂分布相同的属性。
在如图15A中所示地提供了半导体载体200之后，如图15B中作为结果所示的，具有第二导通类型(这里为“p”)的弱掺杂的半导体区123'在半导体载体200上外延生长。
然后，为了在弱掺杂的半导体区123'中产生具有高于弱掺杂的半导体区123'的净掺杂浓度的净掺杂浓度的、具有第二导通类型(这里为“p”)的第一子分区123，导致第二导通类型的掺杂物使用如掩膜扩散或掩膜注入的任何常规方法而被引入到弱掺杂的半导体区123'中。其结果是如图15C中所示并且如参考图7至图9所说明的具有第二导通类型并且包括第一子分区123和第二子分区124的集电极区125。
然后，具有第一导通类型(这里为“n”)的场停止区119在集电极区125朝向远离半导体载体200的那一侧上被外延生长。其结果在图15D中被图示。
然后，具有第一导通类型(这里为“n”)的弱掺杂的半导体区118'在半导体区119朝向远离半导体载体200的那一侧上被外延生长。其结果在图15E中被图示。
然后，为了产生具有第二导通类型(这里为“p”)的重度掺杂的半导体区117'，导致第二导通类型的掺杂物可以使用如掩膜扩散或掩膜注入的任何常规方法而被引入弱掺杂的半导体区118'的子分区中，从而使得该子分区的导通类型从第一导通类型被反转为第二导通类型，并且整流结111被形成在重度掺杂的半导体区117'和半导体区118'的其余部分118之间。其结果是如图12F中所示的布置。其余部分118可以与将产生的半导体器件的漂移区118相同。
随后，为了产生具有第一导通类型(这里为“n”)的重度掺杂的源极区115'，导致第一导通类型的掺杂物可以使用如掩膜扩散或掩膜注入的任何常规方法而被引入重度掺杂的半导体区117'的子分区中，从而使得重度掺杂的半导体区117'的子分区的导通类型从第二导通类型被反转为第一导通类型，并且另外的整流结113被形成在重度掺杂的源极区115与重度掺杂的半导体区117'的其余部分117之间。其结果是如图15G中所示的布置。其余部分117可以与将产生的IGBT的主体区118相同。
如以上参考图15A至图15G所说明的，在半导体衬底200上所产生的构造至少包括第一导通类型的半导体区119和第一导通类型的漂移区118，可选地还包括具有第二导通类型的半导体区117和/或源极区115和/或如以上参考图7至图9所描述的具有第一子分区123和/或第一子分区123和第二子分区124的集电极区125。
当在半导体载体200上产生以上所提到的构造之后，去除半导体载体200。其结果是图15H中所示的半导体主体100。
在用于在半导体载体200上产生半导体器件1的任何方法中，半导体载体200可以是半导体晶片，例如，FZ晶片、CZ晶片或MCZ晶片。通常，半导体晶片从单晶半导体锭块被切掉。在FZ晶片的情况下，相应的锭块使用浮区(FZ)方法而被产生，在CZ晶片的情况下，相应的锭块使用Czochralski(CZ)方法而被产生，并且在MCZ晶片的情况下，相应的锭块使用MagneticCzochralski(MCZ)方法而被产生。然而，与FZ晶片或MCZ晶片相比较，使用CZ晶片作为半导体载体200是成本高效的。CZ晶片的较低质量并不相关，因为半导体载体200无论如何都要在随后时间被去除。原则上，被用作半导体载体200的晶片的直径可以被自由选择。例如，该直径可以为至少8英寸(20.32cm)。
调节外延生长的区域中的掺杂分布能够通过适当控制n型掺杂的掺杂物或p型掺杂的掺杂物的前驱体在其中进行外延的反应器的大气中的浓度而轻易地被实现。该浓度可以通过对前驱体进入反应器的流入进行依赖于时间的控制而被调节。原则上，外延允许产生变化的掺杂分布。
为了产生具有高反向阻塞电压能力的垂直半导体器件1，漂移区需要具有足够的厚度。因此，漂移区118的净掺杂浓度的最大值MAX深入地位于半导体主体100之中，也就是距第一侧101的距离相对大。对应的掺杂分布无法利用简单扩散处理而被直接实现。一种方式是外延地生长漂移区118，由此如以上所描述的适当第控制掺杂物的前驱体的气体流动。将参考图16A至图16C对备选方法进行说明。
在提供了具有第一导通类型(这里为“n”)的弱基本掺杂的未完成的半导体主体100'(例如，半导体晶片)之后，第一掺杂物411通过第一侧101被植入到半导体主体100'中，参见图16A。第一掺杂物411导致了半导体主体100'中的第一导通类型。
然后，包括第二掺杂物422的层420在第一侧101上被生长，参见图16B。第二掺杂物422也在半导体主体100'中产生第一导通类型。在第一温度处理期间，第一掺杂物411和第二掺杂物422被扩散到半导体主体100'之中。在第一温度处理期间，半导体主体100'的温度可以至少为900℃，例如，处于900℃和1000℃之间。
第一掺杂物411被选择以在半导体主体100'中具有高于第二掺杂物422的扩散系数的扩散系数。在第一温度处理期间，第二掺杂物422由于其占据了空隙而有助于将第一掺杂物更为深入地扩散到半导体主体100'之中，由此挡住了用于第一掺杂物411的那些空隙并且使得第一掺杂物411更为深入地扩散至半导体主体100'之中。例如，包括第二掺杂物422的层420可以是利用第二掺杂物422而被掺杂的氧化硅层。
可选地，第一掺杂物422可以是双重掺杂物并且第二掺杂物422可以是单一掺杂物。单一掺杂物是在被引入半导体主体100'的情况下提供一个且仅一个自由电荷载子的原子，即，在掺杂物进行n型掺杂的情况下的一个且仅一个电子，或者在掺杂物进行p型掺杂的情况下的一个且仅一个空穴。相应地，双重掺杂物是在被引入半导体主体100'的情况下能够提供上至两个自由电荷载子的原子，即，在掺杂物进行n型掺杂的情况下的上至两个电子，或者在掺杂物进行p型掺杂的情况下的上至两个空穴。
例如，针对硅质半导体主体100'或者碳化硅半导体主体100'而言，进行n型掺杂的适当的单一掺杂物是元素周期系统中第五(V)主族(即，氮-磷族)的原子，例如，磷、砷、锑，并且进行n型掺杂的适当的双重掺杂物是元素周期系统中的第六(VI)主族(即，硫族)的原子，例如，硫、硒、碲。
然后，同样针对硅质半导体主体100'或者碳化硅半导体主体100'而言，进行p型掺杂的适当的单一掺杂物是元素周期系统中第三(III)主族(即，硼族)的原子，例如，硼、铝、铟，并且进行p型掺杂的适当的双重掺杂物是元素周期系统中的第二(II)主族(即，碱土金属)的原子。
在第一温度处理之后，去除(例如，基于氧化硅的)层420。所产生的半导体主体100'在图16C中被图示。
用于结合图16A至图16C而被描述的方法的半导体主体100'可选地可以是MDZ晶片或MCZ晶片。
根据另外的选项，所提供的半导体主体100'可以具有第一导通类型的非常低的基本掺杂，例如，小于1·1012cm-3。由此，该基本掺杂可以是恒定的。
MDZ晶片是具有通过快速热处理(RTP)而被实现的缺氧表面层的晶片。由于RTP处理，例如CZ晶片的该晶片的半导体主体的空隙过度饱和，这以半导体主体充分大的深度提供了槽。该半导体主体中相当数量的不期望但是又无法避免的氧气朝向该槽扩散，从而使得在该半导体主体中形成平行于第一侧101延伸的缺氧表面层。例如，这样的缺氧表面层内的氧气浓度可以被选择以在任何地方都不超过3·1017cm-3。该缺氧表面的厚度例如可以为至少10μm。适当的MDZ晶片能够从SunEdison获得。这样的半导体晶片的直径例如可以至少为6英寸、8英寸或12英寸。
MCZ晶片是以磁性方式生长的CZ晶片。在该晶片的晶体生长期间而被施加的磁场使得氧气浓度有所下降。例如，所提供的晶片/半导体主体可以具有小于或等于3·1017cm-3的最大氧气浓度。
在半导体器件1的生产期间，需要若干步骤来产生期望的掺杂分布。在该生产过程的中间阶段，将产生的漂移区118的分区可以具有第一导通类型，其远离将产生整流结111的位置而具有(非最终)掺杂浓度的最大值。也就是说，在该中间阶段，该(非最终)掺杂浓度可以从该最大值朝向将产生整流结111的位置而下降。由于非常强的下降可能对所完成的半导体器件1的阻塞电压能力造成不利影响，所以可能期望使得该下降有所减小。例如，图17A图示了处于中间阶段(虚线)以及在该下降已经有所减小之后(实线)的半导体主体100'的净掺杂浓度。
如图17B中所示，使得该下降有所减小可以通过将导致第一导通类型的电活性掺杂物植入到将产生整流结111的深度d111和将产生漂移区118的分区中具有净掺杂浓度的最大值M的深度dM之间的分区之中而被实现。植入剂量可以小于5·1011cm-2(5E11cm-2)，并且该植入可以在没有掩膜的情况下被进行。
为了产生第一导通类型的高净掺杂浓度以使得场停止区119得以被产生，包括第三掺杂物431的第三层430可以被沉积在第二侧102上，参见图18A。第三掺杂物431也在半导体主体100'中产生第一导通类型。在第二温度处理期间，第三掺杂物431通过第二侧102被扩散到将产生的场停止区119的分区之中。适当的掺杂物例如是单一掺杂物或双重掺杂物。例如，如果第一导通类型为“n”，则可以使用硫族化物作为双重掺杂物。
备选地或附加地，导致第一导通类型的颗粒可以通过第二侧102被植入将产生的场停止区119的分区之中。该植入可以利用以不同植入能量和/或以不同植入剂量的一次或多次植入而被进行。例如，图18B图示了利用第一颗粒以第一植入剂量和第一植入深度而被进行的第一植入步骤，并且图18C图示了利用第二颗粒以第二植入剂量和第二植入深度而被进行的第二植入步骤。在所图示的示例中，第一植入深度大于第二植入深度，并且第二植入剂量高于第一植入剂量。然而，其中至少一个参数(例如，植入深度、植入剂量、颗粒类型)有所偏移的至少两个植入步骤的其它组合也是可能的。由于第一颗粒和第二颗粒通过第二侧102而被植入，所以要相对于第二侧102来测量第一植入深度和第二植入深度。
所植入的颗粒可以是常规的电活性掺杂物。如果第一导通类型为“n”，则除了电活性掺杂物之外或者作为备选，也可以使用质子作为植入的颗粒，这是因为植入的质子与后续热处理相结合生成了符合质子植入所导致的晶体损坏的损坏浓度分布的供体。
参考图18A至图18C所描述的方法可以按照任何组合而被使用。在任何情况下，其结果是具有如图18D中所示的场停止区119的半导体主体100'。
图19图示了半导体器件1的外延生长的半导体主体100的截面。半导体主体100具有第一侧101、第二侧102、横向边缘103，以及被布置在整流结111和横向边缘103之间的垂直边缘终止结构。该边缘终止结构具有从第一侧101延伸到半导体主体100中并且利用例如苯并环丁烯(BCB)的电介质141而被填充的沟槽140。利用电介质141填充沟槽140是在半导体主体100被静止地布置在半导体载体200上的状态下而被进行的。也就是说，从半导体主体100去除半导体载体200是在沟槽140已经被填充以电介质141的状态下而被进行的。电介质141可以是低收缩电介质，例如，BCB。由于具有低收缩性的电介质141耐温性通常处于250℃以下，所以有利的是在已经利用低收缩电介质141对沟槽140进行填充之后并不将半导体主体100暴露于高于250℃的温度。
除了所图示的边缘终止结构之外或者作为其备选，也可以使用例如场环、场板、VLD(可变横向掺杂)、JTE(结终端扩展)或RESURF(降低的表面场)的不同边缘终止结构。
在以上描述中，以具体实施例为基础说明了本发明能够如何被实践。除非相反地被提及，否则以上所描述的半导体器件和方法步骤的特征可以按照任何不同的组合被组合。
根据本发明的任何半导体晶片或半导体主体可以具有任何的半导体基质材料，诸如硅、碳化硅、氮化硅、砷化镓、氮化镓或者任何其它适当的半导体基质材料。
另外，在本说明书的示例中，第一导通类型被描述为“n”并且第二导通类型被描述为“p”。然而，也可能选择“p”作为第一导通类型并且选择“n”作为第二导通类型。
电极151、152以及如果被提供的情况下的153可以在半导体主体100(包括最终的掺杂分布)的生产已经完成之前或之后被沉积在第一侧101和第二侧102上。所要注意的是，根据本发明的所有半导体器件1都至少具有被布置在第一侧101上的第一主电极151以及被布置在第二侧102上的第二主电极152。特别地，根据本发明的半导体器件1可以是所谓的“垂直”半导体器件。
如以上所描述的，半导体器件1的漂移区118可以具有处于第一深度d1的掺杂电荷重心，该第一深度d1被选择以使得d111<d1<d111+0.37·t118。结果证明，这样的半导体器件1具有优良的关闭表现，这基于计算机仿真而参考图20A、图20B和图20C而被论证。在图20A、图20B和图20C中的每一个中，横坐标涉及时间t，左侧纵轴涉及二极管电流，并且右侧纵轴涉及二极管电压。其标度相同以使得不同图中的曲线能够轻易地被比较。
图20A涉及到具有净掺杂浓度恒定的漂移区的常规二极管。也就是说，掺杂电荷重心位于漂移区的厚度的50％处。如能够看到的，常规二极管显示出了明显的振荡表现。
图20B涉及根据本发明的二极管。其具有与图20A的二极管相同的结构，区别在于在场停止区119中附加地嵌入了根据图3和图5的少数电荷载子递送结构。漂移区中的掺杂物剂量与图20A的漂移区中的掺杂物剂量相同。也就是说，对应的漂移区的净掺杂浓度的积分是相同的。
图20C涉及根据本发明的二极管。其具有与图20A的二极管相同的结构，区别在于处于第一深度处的漂移区的掺杂电荷重心被选择以使得d111<d1<d111+0.37·t118。漂移区中的掺杂物剂量与图20A的漂移区的的掺杂物剂量相同。也就是说，对应的漂移区的净掺杂浓度的积分是相同的。
图21针对25℃和125℃两个温度示出了具有净掺杂浓度恒定的漂移区的常规参考二极管(被标记为“ref”)与参考图16A至图16D所描述的根据本发明的二极管相比较的阻塞特性，根据本发明的二极管的漂移区118的掺杂分布已经利用作为第一(双重)掺杂物的硒以及作为第二(单一)掺杂物的磷而被产生。根据本发明的二极管的漂移区的净掺杂浓度为使得第一深度大于0并且小于漂移区在垂直方向所具有的厚度的37％。根据本发明的二极管以及基准二极管的漂移区利用相同的剂量而被掺杂。也就是说，净掺杂浓度在漂移区上的积分是相等的。
曲线(a1)涉及到处于125℃的根据本发明的二极管，曲线(a2)涉及到处于125℃的参考二极管，曲线(b1)涉及到处于25℃的根据本发明的二极管，并且曲线(b2)涉及到处于25℃的参考二极管。
如能够从图21所看到的，在这两个温度，根据本发明的二极管允许更高的反向阻塞电压VR。
最后，图22至图29图示了如以上所说明的半导体器件1的表现和属性。图22图示了具有图2(曲线(a))、图10(曲线(b))和图11(曲线(c))的掺杂分布的半导体器件1在半导体器件1阻塞时的电场，这是整流结111被反向偏置的时候。
图23图示了各自具有净掺杂浓度恒定的漂移区的第一二极管和第二二极管的关闭表现。与第二二极管(二极管电压U2和二极管电流I2)相比，第一二极管(二极管电压U1和二极管电流I1)附加地具有少数电荷载子递送结构121(如图4中所示的p型掺杂的岛)。在第一二极管和第二二极管被关闭时，二极管电流I1和I2分别等于相应的二极管的额定电流(20A)。图24示出了与图23相同的二极管的相同参数，然而，在二极管被关闭时，二极管电流I1和I2是相应的额定电流(20A)的十分之一(2A)。将图23和图24相比较能够看到，特别地在低电流(图24)时，与第一二极管相比，第二二极管表现出明显的关闭振荡。少数电荷载子递送结构121的平滑效果特别地在低二极管电流时得以显现，这是因为在高电流时，二极管的半导体主体大幅充斥着用来软化关闭处理的自由电荷载子。与之相比，在低二极管电流时，二极管半导体主体中的自由电荷载子的数量很小，从而使得用于软化关闭表现的自由电荷载子更少。因此，由少数电荷载子所导致的平滑效果在二极管关闭时被少数电荷载子递送结构121引入到半导体主体之中，特别地在低二极管电流时变得明显。
图25图示了具有根据图2的掺杂分布的半导体器件中仅漂移区118的不同掺杂分布(净掺杂浓度)，它们具有不同的梯度d(log10(NNET·cm3)/dv1)。针对所有分布，漂移区118的净掺杂浓度NNET的积分相同。梯度(log10(NNET·cm3)/dv1)针对分布(a)为-0.01/μm，针对分布(b)为-0.02/μm，针对分布(c)为-0.03/μm，针对分布(d)为-0.04/μm，并且针对分布(e)为-0.05/μm。
图26图示了在图25的半导体器件被关闭时出现的峰值电压。梯度的数值0/μm涉及到具有净掺杂浓度恒定的漂移区的常规半导体器件。如将从图26而变清楚的，该峰值电压(电压过冲)特别地在0μm-1和-0.02μm-1的范围中明显有所下降。
图27针对图25的掺杂分布图示了漂移区118的累积的剂量，也就是漂移区118的净掺杂浓度的积分，其中该积分在整流结111处开始。
图28针对图27的半导体器件以漂移区118的厚度t118的百分比为单位图示了漂移区118的掺杂电荷重心的位置。
最后，图29根据图27而针对图2(曲线(a))、图10(曲线(b))和图11(曲线(c))的掺杂分布图示了漂移区118的累积的剂量，也就是漂移区118的净掺杂浓度的积分，其中该积分在整流结111处开始。

Claims (24)

1.一种半导体器件，包括：
半导体主体，所述半导体主体具有第一侧以及与所述第一侧相对的第二侧，所述第二侧在第一垂直方向远离所述第一侧而被布置；
整流结；
被布置在所述半导体主体中的第一导通类型的场停止区；以及
在所述整流结和所述场停止区之间、被布置在所述半导体主体中的所述第一导通类型的漂移区；
其中所述半导体主体沿平行于所述第一垂直方向延伸的直线具有净掺杂浓度；并且
其中应用(a)和(b)中的至少一个：
(a)所述漂移区在第一深度处包括掺杂电荷重心，其中在所述整流结和所述掺杂电荷重心之间的距离小于所述漂移区在所述第一垂直方向的厚度的37％；
(b)所述净掺杂浓度的绝对值沿所述直线并且在所述漂移区之内包括局部最大值。
2.根据权利要求1所述的半导体器件，其中所述局部最大值处于如下深度，所述深度：
大于所述整流结的深度；并且
小于所述整流结的所述深度与在所述漂移区和所述场停止区之间的边界的深度的平均值。
3.根据权利要求1所述的半导体器件，其中所述漂移区包括远离所述整流结和所述场停止区而被布置的第二深度，在所述第二深度处，所述净掺杂浓度和1cm3的乘积的十进制对数在所述第一垂直方向包括小于-0.01/μm的梯度其中
v1是所述第一垂直方向；并且
NNET是所述净掺杂浓度。
4.根据权利要求1所述的半导体器件，其中所述漂移区包括远离所述整流结和所述场停止区而被布置的第二深度，在所述第二深度处，所述净掺杂浓度和1cm3的乘积的十进制对数在所述第一垂直方向包括小于-0.02/μm的梯度其中
v1是所述第一垂直方向；并且
NNET是所述净掺杂浓度。
5.根据权利要求1所述的半导体器件，其中：
在所述漂移区之内，针对深度范围内的每个第二深度，所述净掺杂浓度和1cm3的乘积的十进制对数在所述第一垂直方向包括小于-0.01/μm的梯度
每个第二深度大于所述整流结的深度并且小于在所述漂移区和所述场停止区之间的边界的深度；并且
所述深度范围至少为所述漂移区的厚度的10％，其中
v1是所述第一垂直方向；并且
NNET是所述净掺杂浓度。
6.根据权利要求5所述的半导体器件，其中：
在所述漂移区之内，针对深度范围内的每个第二深度，所述净掺杂浓度和1cm3的乘积的十进制对数在所述第一垂直方向包括小于-0.02/μm的梯度
7.根据权利要求1所述的半导体器件，其中所述漂移区在所述第一垂直方向包括远离所述整流结和所述场停止区而被布置的所述净掺杂浓度的局部最大值。
8.根据权利要求1所述的半导体器件，包括少数电荷载子递送结构，所述少数电荷载子递送结构具有与所述第一导通类型互补的第二导通类型，所述少数电荷载子递送结构被嵌入在所述场停止区中以使得所述场停止区在所述漂移区和所述第一侧之间连续延伸。
9.根据权利要求8所述的半导体器件，其中所述少数电荷载子递送结构是网状的。
10.根据权利要求8所述的半导体器件，其中所述少数电荷载子递送结构包括被远离彼此布置的多个岛。
11.根据权利要求8所述的半导体器件，其中所述少数电荷载子递送结构远离所述第二侧而被布置。
12.根据权利要求8所述的半导体器件，其中所述少数电荷载子递送结构与所述第二侧延伸得一样远。
13.根据权利要求1所述的半导体器件，包括：
集电极区，所述集电极区包括第一子分区和第二子分区，所述第一子分区和所述第二子分区二者被布置在所述场停止区和所述第二侧之间并且具有与所述第一导通类型互补的第二导通类型；其中
所述半导体器件为IGBT；
所述第一集电极区具有高于所述第二集电极区的净掺杂浓度；并且
所述第一集电极区和所述第二集电极区相互交错。
14.一种用于生产半导体器件的方法，所述方法包括：
提供半导体载体；
在所述半导体载体上生产半导体架构，由此在所述半导体载体上外延生长晶体半导体结构；并且然后
去除所述半导体载体以使得留下半导体器件，所述半导体器件包括：
半导体主体，所述半导体主体具有第一侧以及与所述第一侧相对的第二侧，所述第二侧在第一垂直方向远离所述第一侧而被布置；
整流结；
被布置在所述半导体主体中的第一导通类型的场停止区；以及
在所述整流结和所述场停止区之间、被布置在所述半导体主体中的所述第一导通类型的漂移区；
其中所述半导体主体沿平行于所述第一垂直方向延伸的直线具有净掺杂浓度；并且
其中应用(a)和(b)中的至少一个：
(a)所述漂移区在第一深度处具有掺杂电荷重心，其中在所述整流结和所述掺杂电荷重心之间的距离小于所述漂移区在所述第一垂直方向具有的厚度的37％；
(b)所述净掺杂浓度的绝对值沿所述直线并且在所述漂移区之内包括局部最大值。
15.根据权利要求14所述的方法，其中所述净掺杂浓度的绝对值沿所述直线并且在所述漂移区之内具有局部最大值，所述局部最大值处于如下深度，所述深度：
大于所述整流结的深度；并且
小于所述整流结的所述深度与在所述漂移区和所述场停止区之间的边界的深度的平均值。
16.根据权利要求14所述的方法，其中外延生长所述晶体半导体结构包括：
外延生长所述漂移区，由此将来自气相的至少一种电活性掺杂物沉积在所述半导体载体上，以使得完成的所述半导体器件的所述漂移区的实现的所述净掺杂浓度被形成。
17.根据权利要求14的方法，其中所述晶体半导体载体为Czochralski晶片。
18.根据权利要求14的方法，其中：
在去除所述半导体载体之前的状态下，从所述第一侧延伸至所述半导体主体之中的沟槽被形成并且随后由电介质填充；并且
在由所述电介质填充所述沟槽之后，所述半导体主体被永久保持在低于250℃的温度。
19.一种用于生产半导体器件的方法，所述方法包括：
提供半导体主体，所述半导体主体具有第一侧以及与所述第一侧相对的第二侧；
将导致第一导通类型的电活性第一掺杂物通过所述第一侧引入到所述半导体主体中，并且将导致所述第一导通类型的电活性第二掺杂物通过所述第一侧引入到所述半导体主体中，其中所述第一掺杂物在所述半导体主体中包括比所述第二掺杂物的扩散系数更高的扩散系数；
产生整流结；以及
产生被布置在所述半导体主体中的所述第一导通类型的场停止区，以使得所述半导体主体具有在所述整流结和所述场停止区之间、被布置在所述半导体主体中的所述第一导通类型的漂移区；以及
以使得半导体器件被形成，所述半导体器件包括：
半导体主体，所述半导体主体具有第一侧以及与所述第一侧相对的第二侧，所述第二侧在第一垂直方向远离所述第一侧而被布置；
整流结；
被布置在所述半导体主体中的第一导通类型的场停止区；以及
在所述整流结和所述场停止区之间、被布置在所述半导体主体中的所述第一导通类型的漂移区；
其中，所述半导体主体沿平行于所述第一垂直方向延伸的直线具有净掺杂浓度；并且
其中应用(a)和(b)中的至少一个：
(a)所述漂移区在第一深度处包括掺杂电荷重心，其中在所述整流结和所述掺杂电荷重心之间的距离小于所述漂移区在所述第一垂直方向具有的厚度的37％；
(b)所述净掺杂浓度的绝对值沿所述直线并且在所述漂移区之内包括局部最大值。
20.根据权利要求19所述的方法，其中所述净掺杂浓度的所述绝对值沿所述直线(g)并且在所述漂移区内具有局部最大值，所述局部最大值处于如下深度，所述深度：
大于所述整流结的深度；并且
小于所述整流结的所述深度与在所述漂移区和所述场停止区之间的边界的深度的平均值。
21.根据权利要求19所述的方法，其中：
所述第一掺杂物是单一掺杂物；并且
所述第二掺杂物是双重掺杂物。
22.根据权利要求19所述的方法，其中：
所述第一掺杂物选自以下各项之一：磷、砷、锑；并且
所述第二掺杂物选自以下各项之一：硫、硒、碲。
23.根据权利要求19所述的方法，其中所述半导体主体是MCZ晶片或MDZ晶片。
24.根据权利要求19所述的方法，其中所述第一掺杂物和所述第二掺杂物中的至少一种在第一温度处理中被更为深入地扩散到所述半导体主体中，在所述第一温度处理中，所述半导体主体被加热至在900℃和1000℃之间的温度。
CN201510633700.9A 2014-09-30 2015-09-29 软开关半导体器件及其生产方法 Active CN105470290B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/501,298 2014-09-30
US14/501,298 US9324783B2 (en) 2014-09-30 2014-09-30 Soft switching semiconductor device and method for producing thereof

Publications (2)

Publication Number Publication Date
CN105470290A true CN105470290A (zh) 2016-04-06
CN105470290B CN105470290B (zh) 2019-01-04

Family

ID=55485945

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510633700.9A Active CN105470290B (zh) 2014-09-30 2015-09-29 软开关半导体器件及其生产方法

Country Status (3)

Country Link
US (1) US9324783B2 (zh)
CN (1) CN105470290B (zh)
DE (1) DE102015115723A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015102130B4 (de) * 2015-02-13 2022-07-14 Infineon Technologies Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
DE102016102861B3 (de) 2016-02-18 2017-05-24 Infineon Technologies Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102016112016A1 (de) * 2016-06-30 2018-01-04 Infineon Technologies Ag Leistungshalbleiter mit vollständig verarmten Kanalregionen
DE102016115801B4 (de) 2016-08-25 2020-10-29 Infineon Technologies Ag Transistorbauelement mit hoher stromfestigkeit
DE102016118012A1 (de) 2016-09-23 2018-03-29 Infineon Technologies Ag Halbleiterbauelement und Verfahren zum Bilden eines Halbleiterbauelements
US10170559B1 (en) * 2017-06-29 2019-01-01 Alpha And Omega Semiconductor (Cayman) Ltd. Reverse conducting IGBT incorporating epitaxial layer field stop zone and fabrication method
US10833021B2 (en) 2017-06-29 2020-11-10 Alpha And Omega Semiconductor (Cayman) Ltd. Method for precisely aligning backside pattern to frontside pattern of a semiconductor wafer
US20190006461A1 (en) * 2017-06-29 2019-01-03 Alpha And Omega Semiconductor (Cayman) Ltd. Semiconductor device incorporating epitaxial layer field stop zone
DE102017118975B4 (de) * 2017-08-18 2023-07-27 Infineon Technologies Ag Halbleitervorrichtung mit einem cz-halbleiterkörper und verfahren zum herstellen einer halbleitervorrichtung mit einem cz-halbleiterkörper
DE102017011878A1 (de) 2017-12-21 2019-06-27 3-5 Power Electronics GmbH Stapelförmiges III-V-Halbleiterbauelement
US11393812B2 (en) * 2017-12-28 2022-07-19 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
DE102018000395A1 (de) * 2018-01-18 2019-07-18 3-5 Power Electronics GmbH Stapelförmige lll-V-Halbleiterdiode
DE102018112109A1 (de) * 2018-05-18 2019-11-21 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
JP6956064B2 (ja) * 2018-12-10 2021-10-27 株式会社東芝 半導体装置、基板、及び、半導体装置の製造方法。
JP2021132073A (ja) * 2020-02-18 2021-09-09 株式会社デンソー 半導体装置
CN113437158B (zh) * 2021-06-24 2023-12-12 安徽瑞迪微电子有限公司 一种快恢复二极管
EP4258364A1 (en) * 2022-04-04 2023-10-11 Infineon Technologies AG Wide band gap semiconductor device and manufacturing method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102365730A (zh) * 2009-03-27 2012-02-29 国家半导体公司 对源极/漏极延伸区、晕环袋和栅极电介质厚度具有不同组态的类极性场效应晶体管的结构和制造
CN102369592A (zh) * 2009-03-27 2012-03-07 国家半导体公司 组态及制造具有延伸漏极场效应晶体管的半导体结构
CN103986447A (zh) * 2013-02-07 2014-08-13 英飞凌科技股份有限公司 双极半导体开关及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3631136A1 (de) 1986-09-12 1988-03-24 Siemens Ag Diode mit weichem abrissverhalten
DE10361136B4 (de) 2003-12-23 2005-10-27 Infineon Technologies Ag Halbleiterdiode und IGBT
CN103943672B (zh) 2006-01-20 2020-06-16 英飞凌科技奥地利股份公司 处理含氧半导体晶片的方法及半导体元件
JP5374883B2 (ja) 2008-02-08 2013-12-25 富士電機株式会社 半導体装置およびその製造方法
DE102008025733A1 (de) 2008-05-29 2009-12-10 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterkörpers
US8361893B2 (en) 2011-03-30 2013-01-29 Infineon Technologies Ag Semiconductor device and substrate with chalcogen doped region

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102365730A (zh) * 2009-03-27 2012-02-29 国家半导体公司 对源极/漏极延伸区、晕环袋和栅极电介质厚度具有不同组态的类极性场效应晶体管的结构和制造
CN102369592A (zh) * 2009-03-27 2012-03-07 国家半导体公司 组态及制造具有延伸漏极场效应晶体管的半导体结构
CN103986447A (zh) * 2013-02-07 2014-08-13 英飞凌科技股份有限公司 双极半导体开关及其制造方法

Also Published As

Publication number Publication date
US9324783B2 (en) 2016-04-26
US20160093690A1 (en) 2016-03-31
CN105470290B (zh) 2019-01-04
DE102015115723A1 (de) 2016-03-31

Similar Documents

Publication Publication Date Title
CN105470290A (zh) 软开关半导体器件及其生产方法
US5710059A (en) Method for producing a semiconductor device having a semiconductor layer of SiC by implanting
Sung et al. A new edge termination technique for high-voltage devices in 4H-SiC–multiple-floating-zone junction termination extension
EP2710635B1 (en) Sic devices with high blocking voltage terminated by a negative bevel
US8829573B2 (en) Semiconductor devices with minimized current flow differences and methods of same
CN105655244A (zh) 使用轻离子注入制造半导体器件的方法和半导体器件
US20140363931A1 (en) Insulated gate bipolar transistors including current suppressing layers
KR101167530B1 (ko) 수퍼 헤테로 접합 반도체소자 및 그 제작방법
KR20010075354A (ko) 반도체 소자를 제조하기 위한 방법
CN104810392A (zh) 包括在漂移区中波动分布的净掺杂的半导体器件
US20140327069A1 (en) Semiconductor Device with a Super Junction Structure Based On a Compensation Structure with Compensation Layers and Having a Compensation Rate Gradient
US10079281B2 (en) Semiconductor devices and methods for forming a semiconductor device
CN105280723A (zh) 4H-SiC浮结结势垒肖特基二极管及其制备方法
CN104576762B (zh) 肖特基势垒二极管及其制造方法
CN107146811B (zh) 基于阻挡层调制结构的电流孔径功率晶体管及其制作方法
CN107516670A (zh) 一种具有高电流上升率的栅控晶闸管
CN112201686A (zh) 一种超级结器件及终端
CN106298898B (zh) 垂直导电功率器件及其制作方法
JP2023110083A (ja) グリッドを製造するための方法
CN108565294B (zh) 一种外延层变掺杂浓度的碳化硅二极管及其制备方法
US9059197B2 (en) Electronic device structure with a semiconductor ledge layer for surface passivation
CN110521000A (zh) 改进的场阻止晶闸管结构及其制造方法
US9312338B2 (en) Semiconductor device containing chalcogen atoms and method of manufacturing
KR102094769B1 (ko) 다중 에피 성장법으로 구현된 p 쉴드 구조의 전력 반도체 및 그 제조 방법
CN110246888A (zh) 超结器件结构及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant