CN105390392B - 用于处理含氧半导体主体的方法 - Google Patents

用于处理含氧半导体主体的方法 Download PDF

Info

Publication number
CN105390392B
CN105390392B CN201510548480.XA CN201510548480A CN105390392B CN 105390392 B CN105390392 B CN 105390392B CN 201510548480 A CN201510548480 A CN 201510548480A CN 105390392 B CN105390392 B CN 105390392B
Authority
CN
China
Prior art keywords
area
heat treatment
oxygen
concentration
oxygen precipitation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510548480.XA
Other languages
English (en)
Other versions
CN105390392A (zh
Inventor
H-J·舒尔策
H·奥弗纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105390392A publication Critical patent/CN105390392A/zh
Application granted granted Critical
Publication of CN105390392B publication Critical patent/CN105390392B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/0203—Making porous regions on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明公开了一种用于处理半导体主体的方法。在一实施例中，该方法包括通过第一热处理降低第一区中的硅晶片中的氧浓度，该第一区邻接该硅晶片的第一表面，通过经由第一表面向晶片中注入颗粒，至少在第二区中的晶片的晶格中生成空位，该第二区邻接该第一区，以及通过第二热处理在该第二区中形成氧沉淀。

Description

用于处理含氧半导体主体的方法
技术领域
本公开总的涉及一种用于处理含氧半导体主体的方法，具体地涉及一种用于在硅半导体主体中生产洁净区(denuded zone)和吸杂区(gettering zone)的方法。
背景技术
现今，单晶硅是最广泛地用于生产半导体器件和集成电路的半导体材料。用于生产硅单晶的一种方法是根据丘克拉斯基(Czochralski，CZ)法从熔融硅生长晶体。通过特定的生长过程，该硅(在下文中被称为CZ硅)是氧过饱和的。也即，该硅包括典型浓度高于5E17cm-3的间隙氧。
在制造电子器件时通常所采用的热处理周期可造成氧过饱和的硅晶片中的氧的沉淀。根据其在晶片中的位置，氧沉淀可以是有害的或有益的。包括氧聚集物和氧空位聚集物的氧沉淀可引起缺陷的形成，比如，位错或堆叠层错。如果这些缺陷发生在半导体器件的有源区中，这些缺陷转而可使该器件的性能降低。然而，位于远离有源区处(在晶片的大部分中)的氧沉淀能够诱捕不想要的金属杂质，这些金属杂质在电子器件制造时可与晶片产生接触。位于晶片的大部分中的氧沉淀用于诱捕金属通常被称为内吸杂或本征吸杂。
亟需生产一种硅晶片，该硅晶片具有靠近晶片的表面的没有氧沉淀的区域(通常称为“洁净区”或“无沉淀区”)以及邻接该洁净区的吸杂区。还亟需在此过程中精确控制该洁净区的厚度。
发明内容
一个实施例涉及一种方法。该方法包括通过第一热处理在第一区中降低硅晶片中的氧浓度，该第一区邻接该硅晶片的第一表面，通过经由第一表面向晶片之中注入颗粒，至少在第二区中的晶片的晶格中生成空位，该第二区邻接该第一区，以及通过第二热处理在该第二区中形成氧沉淀。
一个实施例涉及一种半导体晶片，其包括第一表面；第一区、第二区和第三区。第一区邻接第一表面，并且第二区位于第一区和第三区之间。第三区中的氧沉淀的最小浓度高于第一区中的氧沉淀的最大浓度，并且第二区中的氧沉淀的最小浓度高于第三区中的氧沉淀的最大浓度。
附图说明
下文中，示例参考附图进行说明。附图用于说明特定原理，因此仅对于理解这些原理的必要部分被示出。附图不一定是按比例的。在附图中，相同的附图标记表示相同的特征。
图1示出了一种半导体晶片的一个部分的垂直剖视图，以及在第一热处理之前和之后的该半导体晶片的第一区中的间隙氧浓度；
图2示出了该半导体晶片的一部分的垂直剖视图，以及在向第一表面注入颗粒之后该晶片的第一区和第二区中的半导体晶片中的空位浓度；
图3示出了通过第二热处理获得的半导体晶片中的氧沉淀浓度；
图4示出了该半导体晶片的一部分的垂直剖视图，以及在将间隙硅从第一表面驱入半导体晶片之中之前和之后的半导体晶片中的空位浓度；
图5示出在一过程步骤期间的半导体晶片的垂直剖视图，在该步骤期间在半导体晶片的第二表面的区域中，空位在半导体晶片中被生成；以及
图6示出了在半导体晶片的第一表面上形成外延层之后的该半导体晶片的一部分的垂直剖视图。
具体实施方式
下面的具体实施方式参考了附图。附图构成具体实施方式的一部分并且以举例说明的方式示出了本发明可以实施的特定实施例。应当可以理解的是，本文中所描述的各种实施例的特征可彼此结合，除非另有特别说明。
图1示出了半导体晶片100的一个部分的垂直剖视图。参考图1，半导体晶片100包括第一表面101和与第一表面101相对的第二表面102。根据一个实施例，半导体晶片100是硅晶片，具体地，是依照丘克拉斯基(CZ)法所生产的硅晶片。也即，半导体晶片100已从根据CZ法由熔融硅所生长的单晶(锭)被切下。
半导体晶片100(尤其是当其是依照CZ法所生产时)包括间隙氧。在图1中邻近半导体晶片100的示意图所示出的曲线图示意性地示出了沿着半导体晶片100的垂直方向x且从第一表面101处开始的氧浓度。半导体晶片100的“垂直方向(vertical direction)”是垂直于第一表面101(和第二表面102)的方向。
在图1所示的图示中的实线表示在将该晶片从锭中切下之后的半导体晶片100中的间隙氧浓度。例如，最大间隙氧浓度N1高于6E17cm-3。在图1中，仅在第一表面101下面的区域中的氧浓度被示出。
间隙氧在半导体晶片100的集成有半导体晶片100的区域中的存在，可降低这些半导体器件的性能。如本文所用，术语“半导体器件(semiconductor device)”包括任何种类的集成半导体器件，例如：晶体管(例如，MOSFET(金属氧化物半导体场效应晶体管、IGBT(绝缘栅双极型晶体管)、JFET(结场效应晶体管)、BJT(双极型结晶体管)等)、二极管、存储单元或者相同或不同半导体器件的组合。不同的半导体器件的此种组合也可被称为集成电路。
氧在半导体晶片100中的存在可使被集成在该晶片中的半导体器件(即，其具有被集成在该半导体晶片中的有源器件区)的性能降低。这些半导体器件可在下文所说明的过程步骤之后被集成在晶片100中。参考下文中的说明，这些过程步骤包括热处理。这些热处理可以是用于形成半导体器件的过程的部分。这将在下文中进行更详细说明。间隙氧可沉淀(形成氧沉淀)，可导致半导体晶片100中的晶体缺陷(比如，位错或堆叠层错)。这些缺陷可使半导体器件的性能降低。另一方面，存在因氧沉淀的吸收杂质能力而欢迎氧沉淀的半导体晶片100的区域，这些杂质比如是例如用于在半导体晶片100中集成半导体器件的过程步骤中被引入至半导体晶片100之中的重金属原子。
用于生产第一区和氧沉淀的方法的一实施例在下文中进行了说明，该第一区基本上没有氧沉淀(通常被称为“洁净区”或“无沉淀区”)，该氧沉淀包括邻接洁净区的吸杂区。
参考图1，该方法包括通过第一热处理降低在硅晶片100的邻接第一表面101的第一区110处的氧浓度。图1中所示的图示中的虚线示意性地示出了在第一热处理之后在半导体晶片100的位于第一表面101以下的区域中的间隙氧浓度NiOx。降低氧浓度包括将该氧浓度降低至第一热处理之前的氧浓度以下，特别地，降低至预定义的最大氧浓度N2以下。根据一个实施例，降低氧浓度包括将该氧浓度降低至5E17cm-3以下或甚至4E17cm-3以下。在图1中，附图标记110表示半导体晶片100的第一区，在第一热处理之后该第一区中的氧浓度低于预定义的最大浓度N2。第一区110邻接第一表面101。例如，该第一区110的深度d1是约10微米(μm)。
第一区110中的最大浓度N2和第一区110的深度d1可通过第一热处理的温度和持续时间中的至少一个被调节。根据一个实施例，在第一热处理中的温度高于1000℃，并且第一热处理的持续时间大于1小时，特别地，是大于4小时。特别地，第一区110的深度d1可由第一热处理的温度和持续时间来调节。通常，在给定第一热处理持续时间时，深度d1随着第一热处理的温度的增加而增加。在此外，在给定第一热处理温度时，深度d1随着第一热处理的持续时间的增加而增加。根据一个实施例，第一热处理在惰性气氛(例如，含氮气氛或含氩气氛)中被实施。根据另一个实施例，第一热处理在含氧气氛中被实施。在此情况下，第一热处理中的最大稳定可低于1150℃，以使固体溶解度极限低于4E17cm-3。通常，溶解度极限随着温度的增加而增加，通过将温度限制在1150℃以下，氧向该晶片之中的扩散可被限制。
参考图2，该方法进一步包括至少在邻接第一区110的第二区120中的半导体晶片100的晶格中生成空位。在晶格中生成空位包括通过第一表面101向半导体晶片100中注入颗粒，特别地，向第二区120中注入颗粒。例如，所注入的颗粒是质子或氦原子。
图2中所示的图示意性地示出了在经由第一表面101注入颗粒之后的空位浓度NVAC。参考该附图，通过第一表面101注入颗粒可不仅仅包括在邻接第一区110(在第一区110下面)的第二区120中生成空位，还包括在第一区110中生成空位。然而，根据一个实施例，最大的空位浓度是在第二区120中。
根据一个实施例，在注入颗粒之后，第二区120中的空位浓度NVAC是在1E17cm-3和1E19cm-3之间。该空位浓度可通过适当地调节所注入颗粒的注入剂量被调节。根据一个实施例，注入剂量可从5E13cm-2和1E15cm-2之间的范围内被选取。
在图2中，d2表示第一表面101与第二区120的远离第一表面110的边界之间的距离。d2基本上等于第一表面101和颗粒注入的结束范围(end-off-range)之间的距离。颗粒注入的“结束范围”是在大多数颗粒已穿过半导体晶片100之后停止移动的范围。在晶格中，空位可在第一表面101和该结束范围之间被生成。颗粒可以以仅一种注入能量或者两种或多种不同的注入能量被注入。在后一情况中，第一表面101与第二区120的该边界之间的距离d2由包括该两种或多种注入能量中的最高的颗粒注入的结束范围定义。
第二区120是邻接第一区110且包括空位，但不包括氧浓度低于第一区110中存在的预定义最大氧浓度N2的区。第二区120的宽度(即第二区120在半导体晶片100的垂直方向中的尺寸)取决于颗粒被注入至晶片之中的深度以及第一区110延伸进入半导体晶片100之中的深度。基本上，第二区120的宽度由d2-d1给定。参考上述内容，d2可通过注入能量被调节，且d1可通过第一热处理被调节。根据一个实施例，注入能量可从220keV和6MeV之间的范围中被选取，特别地，是从500keV和3MeV之间的范围中被选取。第一热处理的温度和持续时间可被选择，从而第一区110的深度d1在5μm和20μm之间。根据一个实施例，形成第二区120包括在不同的注入能量下的两个或更多个注入过程，以便增加第二区120具有高(最大)的空位浓度的区域的宽度。
该方法进一步包括通过第二热处理在第二区120中形成氧沉淀。该氧沉淀的形成需要间隙氧和空位，特别地，该间隙氧浓度通常大于5E17cm-3。这些要求在第二区120中被给定。参考以上内容，经由第一表面注入颗粒也可在第一区110中生成空位。然而，通过第一热处理，第一区110中的氧浓度低于此临界氧浓度(5E17cm-3)，氧沉淀可在此临界氧浓度时发生。在第二区120以下的区域中，即，在距第一表面101的距离大于距离d2的区域中，氧浓度可高于该临界氧浓度。然而，在此区域中没有另外的空位通过颗粒注入被生成。因此，该空位在区域中的数量显著低于区域120中的浓数量。图3示意性地示出了第二区120中的沉淀浓度NPRE。
例如，第二热处理中的温度从600℃和1050℃之间范围内被选取。第二热处理的持续时间可从1小时和30小时之间范围内被选取。根据一个实施例，第二热处理包括将至少第二区120加热至在750℃和850℃之间的温度持续1小时至10小时之间，以及将至少该第二区加热至在950℃和1100℃之间的温度持续10小时至20小时之间。
如果质子被用作颗粒以用于生成空位，在第二热处理中这些质子中的大多数向半导体晶片100外扩散。此外，第二热处理使在第一区110中所生成的空位中的大多数向半导体晶片100外扩散，或与硅间隙重新结合。即，第一区110中由颗粒注入所造成的损伤“被修复”。
在第一热处理、生成空位以及第二热处理之后所获得的半导体晶片100中，半导体器件可在第一区110中被实施，第一区是洁净区。在第二区120中所生成的氧沉淀充当用于吸收杂质的吸杂中心，该杂质可在第一区110中实施半导体器件的过程步骤中被引入至半导体晶片100之中。在之前所说明的方法中，第一区110的厚度d1以及120的位置可通过调节第一热处理的参数(温度和持续时间)和颗粒注入的参数(具体地，注入能量)被调节。以此方式，包括吸杂中心的第二区120可靠近半导体器件被实施的洁净区被生成。根据一个实施例，第二热处理是生产半导体器件的部分。也即，在通过注入颗粒生成空位之后，在执行第二热处理之前存在有是形成半导体器件的部分的过程步骤。这些过程步骤可包括注入掺杂原子。在此情况下，第二热处理即用于生成第二区120，且用于激活所注入的掺杂原子。
由高能量颗粒辐照所诱发的空位使高密度的大的氧沉淀成为可能，因为该空位能使氧沉淀更快生长。即，在具有高空位浓度的区域中所生成的这些氧沉淀大于不具有(或具有较低浓度的)空位的区域中所生成的氧沉淀。与没有“空位支持(vacancy support)”所产生的较小氧沉淀比，这些较大的氧沉淀具有较高的温度稳定性。
根据一个实施例，第一区110中的氧浓度在第一热处理之前被测量。基于所测得的氧浓度，第一热处理的温度和持续时间中的至少一个被调节。
根据一个实施例，在第一热处理之前，间隙硅原子被从第一表面101驱入至半导体晶片100之中，以便降低半导体晶片100中的空位浓度或空位团(vacancy cluster)浓度。空位团可包括COP(晶体原生颗粒)缺陷或D缺陷。将间隙硅原子驱入至半导体晶片100之中可包括氧化过程，热氧化物在该氧化过程中被生成在第一表面101上。在第一表面101上形成氧化物层21之后，半导体晶片100的部分的垂直剖视图在图4中被示出。形成图4中所示的氧化物层21可包括在干法氧化气氛或湿法氧化气氛中氧化第一表面101。
图4中另外示出的图示出了在将间隙硅驱入至晶片100之中之前的空位浓度NVAC(参见图示中的实线)以及在将间隙硅驱入至晶片100之中之后的空位浓度NVAC(参见图示中的虚)。如图4中所见，将间隙硅驱入至晶片100之中降低了晶片100中的空位浓度。因此，为了降低空位团的浓度，空位团可通过将间隙硅驱入至半导体晶片100之中被移除。
参考图5，该方法进一步包括在第二热处理之前，在第三区130中生成空位，第三区130邻接半导体晶片100的第二表面102。生成这些空位可包括经由第二表面102向半导体晶片100之中注入颗粒。额外地或可替换地，在第三区130中注入颗粒、生成空位可包括在含氮(N2)气氛中对半导体晶片100的热处理。根据一个实施例，该热处理的持续时间可从5秒至60秒之间范围内被选取，并且温度可从1000℃至1200℃之间范围内被选取。可选地，保护层22可在该含氮气氛中的热处理之前被形成在第一表面101上。该保护层例如是氧化物层，并且防止在空位在第三区130中被生成的过程中在第一表面101以下的区域中生成空位。
图6示出了在另外的过程步骤之后的半导体晶片100的部分的垂直剖视图，在该另外的过程步骤中外延层200被生成在第一表面101上。在此外延层200以及在外延层200下面的第一区101中，半导体器件的有源区可被实施。外延层200在晶片100的垂直方向中的厚度(尺寸)例如在3μm和10μm之间。
在本文之前所说明的方法的每个中，在该方法之后，在第一区110中存在低浓度的氧沉淀(从而半导体器件的有源区可在此处被形成)以及充当吸杂区的在第二区120中的高浓度的氧沉淀。位于第二区和第二表面之间的第三区中，可具有比第一区中的高的氧沉淀浓度。然而，由于第三区类似于第二区包括氧，但并不包括如第二区120那么高的空位浓度，第三区中的氧沉淀浓度低于第二区120中的氧沉淀浓度。例如，第三区中的空位浓度低于1E14cm-3，或甚至低于1E13cm-3。
理想地，氧沉淀在第一区中的浓度是零。在第三区中，氧沉淀的浓度不为零。通常，如果第一区中的氧浓度稍高于零，第三区中的氧沉淀的最小浓度是第一区中的氧沉淀的最大浓度的至少10倍。第二区120中的氧沉淀的最小浓度是第三区中的氧沉淀的最大浓度的至少3倍、至少5倍或至少10倍。
虽然本发明的各种示例性实施例已被公开，在不脱离本发明的精神和范围的情况下，显然本领域的技术人员可以做出各种变化和修改以实现本发明的优点中的一些。对于本领域的熟练技术人员，显然执行相同功能的其他部件可被适当的替换。应当提及的是，参考特定附图的进行说明的特征可与其他附图的特征结合，即使是在未被明确提及的情况下。此外，本发明的方法可使用适当的处理器指令在全部软件实施中被实现，或者利用硬件逻辑和软件逻辑的结合以达到相同结果的混合实施中被实现。对本发明构思的此修改旨在被所附权利要求覆盖。
空间相关术语比如“下(under、below、lower)”、“上(over、upper)”等被用于简化描述，以解释一个元件相对于第二元件的定位。这些术语旨在涵盖除了那些在附图中所示出的不同方位之外的器件的不同方位。此外，术语比如“第一(first)”、“第二(second)”等被用于描述各种元件、区域、部分等，并且也并非意在限制。贯穿整个描述同样的术语指同样的元件。
如本文所用，术语“具有(having)”、“包括(containing、including、comprising)”等是开放式术语，表示所陈述的元件或特征的存在，但并不排除其它的元件或特征。冠词“一(a或an)”和“该(the)”旨在包括复数形式以及单数形式，除非上下文另有明确说明。
考虑以上所述的变化和应用的范围，应当理解的是，本发明既不受前述具体实施方式限制，也不受附图限制。相反，本发明仅由下述权利要求及其等同物限制。

Claims (25)

1.一种用于处理硅晶片的方法，包括：
通过第一热处理降低第一区中的硅晶片中的氧浓度，所述第一区邻接所述硅晶片的第一表面；
通过经由所述第一表面向所述晶片中注入颗粒，至少在位于邻接所述第一区的第二区中的所述晶片的晶格中生成空位；以及
通过第二热处理在所述第二区中形成氧沉淀。
2.如权利要求1所述的方法，其中所述第一热处理中的温度高于1000℃。
3.如权利要求1所述的方法，其中所述第一热处理的持续时间大于1小时。
4.如权利要求1所述的方法，其中所述第一热处理的持续时间大于4小时。
5.如权利要求1所述的方法，进一步包括：
在所述第一热处理之前，测量所述第一区中的所述氧浓度；以及
基于所述测量，调节所述第一热处理的温度和所述第一热处理的持续时间中的至少一个。
6.如权利要求1所述的方法，其中所述第一热处理被配置为将所述第一区中的所述氧浓度降至6E17cm-3以下。
7.如权利要求1所述的方法，
其中所述第一热处理被配置为将所述第一区中的所述氧浓度降至5E17cm-3以下。
8.如权利要求1所述的方法，
其中所述第一热处理被适配为形成具有从所述第一表面来看的在2-15μm之间的深度的所述第一区。
9.如权利要求1所述的方法，其中所述颗粒包括质子和氦原子中的至少一种。
10.如权利要求1所述的方法，其中注入所述颗粒包括以5E13cm-2和1E15cm-2之间的剂量注入所述颗粒。
11.如权利要求1所述的方法，其中生成空位包括生成浓度在1E17cm-3和1E19cm-3之间的空位。
12.如权利要求1所述的方法，其中所述第二热处理中的温度选自700℃和1050℃之间的范围。
13.如权利要求12所述的方法，其中所述第二热处理的持续时间在1小时和30小时之间。
14.如权利要求13所述的方法，其中所述第二热处理包括：
将至少所述第二区加热至750℃和850℃之间的温度并持续1小时至10小时，以及
将至少所述第二区加热至950℃和1100℃之间的温度并持续10小时至20小时。
15.如权利要求1所述的方法，进一步包括：
在所述第二热处理之前，在位于第三区中的所述晶片的晶格中生成空位，所述第三区邻接与所述第一表面相对的第二表面。
16.如权利要求15所述的方法，其中在所述第三区中生成空位包括向所述第二表面中注入颗粒和在含氮气氛中对所述第二表面进行热处理中的至少一种。
17.如权利要求16所述的方法，进一步包括：
在所述含氮气氛中的所述热处理之前，在所述第一表面上形成保护层。
18.如权利要求17所述的方法，其中所述保护层是氧化物层。
19.如权利要求1所述的方法，进一步包括：
在所述第一表面上形成外延层。
20.如权利要求1所述的方法，进一步包括：
在形成所述氧沉淀之前，在所述第二区中形成成核籽。
21.如权利要求1所述的方法，进一步包括：
在所述第一热处理之前，将间隙硅原子从所述第一表面驱入所述硅晶片中。
22.如权利要求21所述的方法，
其中将所述间隙原子驱入所述硅晶片中包括在所述第一表面上形成氧化物。
23.一种半导体晶片包括：
第一表面；
第一区、第二区和第三区，
其中所述第一区邻接所述第一表面，并且所述第二区位于所述第一区和所述第三区之间，
其中所述第三区中的氧沉淀的最小浓度高于所述第一区中的氧沉淀的最大浓度，以及
其中所述第二区中的氧沉淀的最小浓度高于所述第三区中的氧沉淀的最大浓度。
24.如权利要求23所述的半导体晶片，
其中所述第三区中的所述氧沉淀的最小浓度是所述第一区中的所述氧沉淀的最大浓度的至少10倍。
25.如权利要求23所述的半导体晶片，
其中所述第二区中的所述氧沉淀的最小浓度是所述第三区中的所述氧沉淀的最大浓度的至少3倍。
CN201510548480.XA 2014-08-29 2015-08-31 用于处理含氧半导体主体的方法 Active CN105390392B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/473,890 2014-08-29
US14/473,890 US9312120B2 (en) 2014-08-29 2014-08-29 Method for processing an oxygen containing semiconductor body

Publications (2)

Publication Number Publication Date
CN105390392A CN105390392A (zh) 2016-03-09
CN105390392B true CN105390392B (zh) 2018-08-17

Family

ID=55312381

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510548480.XA Active CN105390392B (zh) 2014-08-29 2015-08-31 用于处理含氧半导体主体的方法

Country Status (3)

Country Link
US (1) US9312120B2 (zh)
CN (1) CN105390392B (zh)
DE (1) DE102015114361B4 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017047285A1 (ja) 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102015121890A1 (de) * 2015-12-15 2017-06-22 Infineon Technologies Ag Verfahren zum Prozessieren eines Halbleiterwafers
DE102016114264A1 (de) 2016-08-02 2018-02-08 Infineon Technologies Ag Herstellungsverfahren einschliesslich einer aktivierung von dotierstoffen und halbleitervorrichtungen mit steilen übergängen
DE102017131354A1 (de) * 2017-12-27 2019-06-27 Infineon Technologies Ag Ein Halbleiterbauelement mit breitem Bandabstand und ein Verfahren zum Bilden eines Halbleiterbauelements mit breitem Bandabstand

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1393914A (zh) * 2001-06-28 2003-01-29 三星电子株式会社 快速热退火、由其制造的硅晶片以及直拉法拉晶设备
CN101405847A (zh) * 2006-01-20 2009-04-08 英飞凌科技奥地利股份公司 处理含氧半导体晶片的方法及半导体元件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0898298B1 (en) 1997-07-15 2007-09-12 STMicroelectronics S.r.l. Determination of the thickness of a denuded zone in a silicon wafer
CN1155074C (zh) * 1998-09-02 2004-06-23 Memc电子材料有限公司 从低缺陷密度的单晶硅上制备硅-绝缘体结构
JP5358189B2 (ja) * 2006-01-20 2013-12-04 インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト 酸素含有半導体ウェハの処理方法
DE102008027521B4 (de) 2008-06-10 2017-07-27 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleiterschicht
US7977216B2 (en) * 2008-09-29 2011-07-12 Magnachip Semiconductor, Ltd. Silicon wafer and fabrication method thereof
US20110049664A1 (en) * 2009-09-01 2011-03-03 Sumco Corporation Epitaxial substrate for back-illuminated image sensor and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1393914A (zh) * 2001-06-28 2003-01-29 三星电子株式会社 快速热退火、由其制造的硅晶片以及直拉法拉晶设备
CN101405847A (zh) * 2006-01-20 2009-04-08 英飞凌科技奥地利股份公司 处理含氧半导体晶片的方法及半导体元件

Also Published As

Publication number Publication date
CN105390392A (zh) 2016-03-09
DE102015114361B4 (de) 2022-10-13
US9312120B2 (en) 2016-04-12
DE102015114361A1 (de) 2016-03-03
US20160064206A1 (en) 2016-03-03

Similar Documents

Publication Publication Date Title
US8815708B2 (en) Method for improving the quality of a SiC crystal
JP6119059B2 (ja) 半導体ウエハを処理するための方法
CN105390392B (zh) 用于处理含氧半导体主体的方法
US7560163B2 (en) Silicon wafer and method for producing same
JP2010532585A (ja) 高ドープ基板の拡散制御
JP2006344823A (ja) Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
US7893434B2 (en) High frequency diode and method for producing same
CN101176194A (zh) 半导体器件及其制造方法
JP2010532584A (ja) 高ドープ単結晶シリコン基板の酸素析出物の抑制
KR20140016255A (ko) 실리콘 단결정 웨이퍼의 제조방법 및 어닐링된 웨이퍼
TWI628317B (zh) 柴氏拉晶法生長單晶矽的方法
CN107039253A (zh) 用于处理硅晶圆的方法
US8659023B2 (en) Monocrystalline substrate including lattice matching atoms in a near surface region and a monocrystalline layer disposed on the substrate
CN1668786A (zh) 外延生长用硅晶片及外延晶片及其制造方法
JP7446212B2 (ja) 半導体装置およびその製造方法
CN110582851A (zh) 半导体装置及其制造方法
JP6236198B2 (ja) 単結晶シリコンウェハ
JP6135666B2 (ja) 半導体装置の製造方法
JP5922858B2 (ja) 高抵抗シリコンウェーハの製造方法
JP2012134517A (ja) Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
JP2012076980A (ja) シリコンウェーハの製造方法
US20150118861A1 (en) Czochralski substrates having reduced oxygen donors
CN106917143A (zh) 一种改善硅片内部氧沉淀及获得表面洁净区的方法
CN107154354B (zh) 晶圆热处理的方法
JPS63164440A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant