JP2019117871A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2019117871A
JP2019117871A JP2017251453A JP2017251453A JP2019117871A JP 2019117871 A JP2019117871 A JP 2019117871A JP 2017251453 A JP2017251453 A JP 2017251453A JP 2017251453 A JP2017251453 A JP 2017251453A JP 2019117871 A JP2019117871 A JP 2019117871A
Authority
JP
Japan
Prior art keywords
implanted
silicon carbide
impurity
carbide substrate
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017251453A
Other languages
English (en)
Inventor
琢士 荒内
Takuji Arauchi
琢士 荒内
孝浩 伊藤
Takahiro Ito
孝浩 伊藤
泰 浦上
Yasushi Uragami
泰 浦上
成雅 副島
Shigemasa Soejima
成雅 副島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2017251453A priority Critical patent/JP2019117871A/ja
Publication of JP2019117871A publication Critical patent/JP2019117871A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

【課題】 結晶性が高いn型またはp型の半導体領域を形成するとともに、その半導体領域の外部の領域の結晶性の低下を抑制する。【解決手段】 半導体装置の製造方法であって、炭化シリコン基板に不純物をイオン注入する第1工程と、前記炭化シリコン基板の前記不純物の注入範囲にシリコンと炭素の少なくとも一方をイオン注入する第2工程と、前記第1工程と前記第2工程を実施した後に前記炭化シリコン基板をアニールする工程を有する。前記第1工程でイオン注入された不純物の濃度のピークの深さと、前記第2工程で注入された元素のイオン注入深さが重複する。【選択図】図4

Description

本明細書に開示の技術は、半導体装置の製造方法に関する。
特許文献1には、炭化シリコン(SiC)により構成されたバルク層中の点欠陥を不活性化する技術が開示されている。この技術に用いられるSiC結晶は、バルク層と、バルク層よりも表面側に配置されている表面層を有している。バルク層には、多数の原子空孔が存在している。原子空孔は、点欠陥の一種であり、キャリアをトラップする性質を有する。この技術では、まず、表面層に炭素をイオン注入する。次に、SiC結晶をアニールする。すると、表面層にイオン注入された炭素がバルク層へ拡散し、バルク層中の原子空孔に炭素が結合する。これによって、原子空孔(すなわち、点欠陥)が消滅し、バルク層の結晶性が向上する。
特開2008−053667号公報
炭化シリコン基板に対してn型またはp型の不純物をイオン注入することによって、n型またはp型の半導体層を炭化シリコン基板中に形成する技術が知られている。イオン注入後に、炭化シリコン基板内の不純物を活性化させるために、炭化シリコン基板をアニールする工程が実施される。しかしながら、アニール工程を実施すると、不純物をイオン注入した領域に、サイズが大きい結晶欠陥が多数生成されることが分かった。本願発明者らの研究により、上述したサイズが大きい結晶欠陥は、以下のメカニズムにより生成されることが分かった。まず、n型またはp型の不純物のイオン注入工程において、不純物の注入領域に、原子空孔が生成される。原子空孔は、シリコンのサイトにおける空孔または炭素のサイトにおける空孔である。その後、炭化シリコン基板をアニールすると、炭化シリコン基板中で原子空孔が凝集し、サイズが大きい結晶欠陥が生成される。
サイズが大きい結晶欠陥の生成を防止するために、特許文献1の技術を用いて、原子空孔を消滅させることも考えられる。しかしながら、特許文献1の技術では、表面層に注入した炭素をバルク層まで拡散させるため、バルク層まで到達する炭素が少ない。このため、表面層に高濃度に炭素を注入する必要がある。炭素をイオン注入するときに表面層に結晶欠陥が生成されるため、表面層に高濃度に炭素をイオン注入すると、表面層の結晶性が低下する。このように、特許文献1の技術では、原子空孔を消滅させる領域(すなわち、バルク層)の外部の領域(すなわち、表面層)に炭素をイオン注入するので、当該外部の領域の結晶性が低下するという問題が生じる。
本明細書では、結晶性が高いn型またはp型の半導体領域を形成できるとともに、その半導体領域の外部の領域の結晶性の低下を抑制できる技術を提案する。
本明細書が開示する半導体装置の製造方法は、炭化シリコン基板に不純物をイオン注入する第1工程と、前記炭化シリコン基板の前記不純物の注入範囲にシリコンと炭素の少なくとも一方をイオン注入する第2工程と、前記第1工程と前記第2工程を実施した後に前記炭化シリコン基板をアニールする工程を有する。前記第1工程でイオン注入された前記不純物の濃度のピークの深さと、前記第2工程で注入された元素のイオン注入深さが重複する。
なお、第1工程と第2工程のいずれを先に行ってもよい。
この製造方法では、第1工程でイオン注入された不純物の濃度のピークの深さと第2工程で注入された元素のイオン注入深さが重複する。第2工程でイオン注入される元素が、第1工程でイオン注入された不純物の濃度のピークの深さに直接注入される。このため、不純物が注入された領域の外部の領域で原子空孔が生成され難く、当該外部の領域の結晶性の低下が抑制される。第1工程と第2工程の後に、炭化シリコン基板がアニールされる。すると、第2工程でイオン注入された元素が原子空孔と結合し、原子空孔が消滅する。このため、アニール工程では、原子空孔が凝集し難く、サイズが大きい結晶欠陥の生成が抑制される。また、アニール工程では、第1工程でイオン注入された不純物が活性化する。したがって、結晶性が高い半導体領域(n型領域またはp型領域)が炭化シリコン基板内に形成される。このように、この製造方法によれば、結晶性が高い半導体領域(n型領域またはp型領域)を形成できるとともに、その半導体領域の外部の領域における結晶性の低下を抑制することができる。
第1注入工程実施前の炭化シリコン基板の断面図。 第1注入工程実施前の炭化シリコン基板中の原子の配列を示す模式図。 第1注入工程の説明図。 不純物と炭素(またはシリコン)の不純物濃度分布を示すグラフ。 実施例1の第1注入工程実施後の炭化シリコン基板中の原子の配列を示す模式図。 第2注入工程の説明図。 実施例1の第2注入工程実施後の炭化シリコン基板中の原子の配列を示す模式図。 アニール工程実施後の炭化シリコン基板の断面図。 実施例1のアニール工程実施後の炭化シリコン基板中の原子の配列を示す模式図。 実施例2の第1注入工程実施後の炭化シリコン基板中の原子の配列を示す模式図。 実施例2の第2注入工程実施後の炭化シリコン基板中の原子の配列を示す模式図。 実施例2のアニール工程実施後の炭化シリコン基板中の原子の配列を示す模式図。 変形例の製造方法の図4に対応するグラフ。 変形例の製造方法の図4に対応するグラフ。
以下に、実施例の半導体装置の製造方法について説明する。実施例の製造方法では、図1に示す炭化シリコン基板12にn型またはp型の不純物を注入することによって、炭化シリコン基板12内にn型またはp型の拡散層を形成する。なお、以下では、「不純物」は、n型またはp型の不純物を意味し、「拡散層」は、n型またはp型の半導体領域を意味する。不純物としては、例えば、アルミニウム、リン、ボロン、窒素等を用いることができる。アルミニウム、リン、ボロンは、炭化シリコン基板12にイオン注入されたときに、Siサイトに入る不純物である。窒素は、炭化シリコン基板12にイオン注入されたときに、Cサイトに入る不純物である。なお、本明細書においては、Siサイトは、Si原子(シリコン原子)とC原子(炭素原子)が結晶格子中で規則的に配列されたときに、Si原子が位置すべき位置を意味する。また、Cサイトは、Si原子とC原子が結晶格子中で規則的に配列されたときに、C原子が位置すべき位置を意味する。以下では、Siサイトに入る不純物を用いる場合を実施例1として説明し、Cサイトに入る不純物を用いる場合を実施例2として説明する。
図1に示す炭化シリコン基板12の内部には、少量の点欠陥が存在するものの、大部分の原子は結晶格子の通りに規則的に配列されている。図2は、炭化シリコン基板12の内部の原子の配列を模式的に示している。図2に示す範囲では、全てのSi原子がSiサイトに位置しており、全てのC原子がCサイトに位置している。したがって、図2に示す範囲には、欠陥は存在しない。
実施例1の製造方法では、まず、第1注入工程を実施する。第1注入工程では、図3に示すように、炭化シリコン基板12に上面側から不純物14をイオン注入する。ここでは、炭化シリコン基板12にイオン注入されたときにSiサイトに入る不純物を、不純物14として用いる。不純物14は、炭化シリコン基板12の上面から深さD1の位置を中心に注入される。このため、図4に示すように、深さD1に、不純物14の濃度のピーク値が形成される。
図5は、第1注入工程後の原子の配列を模式的に示している。図5に示すように、第1注入工程でイオン注入された不純物原子14は、Siサイトに入る。また、炭化シリコン基板12に不純物14が注入されると、図5に示すように、Cサイトに原子空孔24が形成される。このため、不純物が注入された範囲において、炭化シリコンの結晶性が低下する。
次に、第2注入工程を実施する。第2注入工程では、図6に示すように、炭化シリコン基板12に上面側から炭素16をイオン注入する。ここでは、図4に示すように、注入した炭素16が深さD1(すなわち、不純物の濃度が最大となる深さ)を含む範囲内に分布するように、炭素16をイオン注入する。なお、注入した炭素16が、不純物14の濃度が所定値以上の深さ範囲全体に分布するようにしてもよい。
図7は、第2注入工程後の原子の配列を模式的に示している。図7に示すように、第2注入工程で注入された炭素原子16は、格子間サイトに入る。
次に、アニール工程を実施する。アニール工程では、第1注入工程と第2注入工程を実施した後の炭化シリコン基板12をアニールすることで、炭化シリコン基板12に注入された不純物原子14を活性化する。これによって、図8に示すように、不純物14が注入された範囲に、n型またはp型の拡散層18が形成される。
図9は、拡散層18内の原子の配列を模式的に示している。アニール工程を実施すると、アニール前に格子間サイトに位置していた炭素原子16(すなわち、第2注入工程で注入された炭素原子16(図7参照))が、Cサイトの原子空孔24(図7参照)と結合する。これによって、図9に示すように、Cサイト(元は原子空孔24だったCサイト)に第2注入工程で注入された炭素原子16が入り、原子空孔24が消滅する。これによって、拡散層18の結晶性が向上する。このため、この製造方法によれば、アニール工程中に、原子空孔24が凝集することを抑制することができ、原子空孔24よりもサイズが大きい結晶欠陥が生成されることを抑制することができる。
以上に説明したように、この半導体装置の製造方法によれば、結晶性が高い拡散層18を炭化シリコン基板12中に形成することができる。また、第2注入工程では、拡散層18を形成すべき範囲に炭素16がイオン注入されるので、拡散層18の外部に結晶欠陥が形成され難い。これによって、拡散層18の外部の結晶性の低下を抑制することができる。このように、この製造方法によれば、拡散層18の外部の結晶性をほとんど低下させることなく、結晶性が高い拡散層18を形成することができる。
実施例2でも、実施例1と同様に、図1に示す炭化シリコン基板12中に拡散層を形成する。実施例2の第1注入工程では、炭化シリコン基板12にイオン注入されたときにCサイトに入る不純物を、不純物14として用いる。実施例2の第1注入工程のその他の構成は、実施例1と等しい。このため、図4に示すように、深さD1に、不純物14の濃度のピーク値が形成される。
図10は、実施例2の第1注入工程後の原子の配列を模式的に示している。図10に示すように、第1注入工程でイオン注入された不純物原子14は、Cサイトに入る。また、炭化シリコン基板12に不純物14が注入されると、Siサイトに原子空孔34が形成される。このため、不純物14が注入された範囲において、炭化シリコンの結晶性が低下する。
次に、第2注入工程を実施する。実施例2の第2注入工程では、炭素16の代わりに、シリコン17をイオン注入する。実施例2の第2注入工程のその他の構成は、実施例1の第2注入工程と等しい。したがって、実施例2の第2注入工程を実施すると、図4に示すように、注入したシリコン17が、実施例1の炭素16と略同様に分布する。すなわち、注入したシリコン17が深さD1(すなわち、不純物14の濃度が最大となる深さ)を含む範囲に分布する。なお、注入したシリコン17が、不純物14の濃度が所定値以上の深さ範囲全体に分布するようにしてもよい。
図11は、第2注入工程後の原子の配列を模式的に示している。図11に示すように、第2注入工程で注入されたシリコン原子17は、格子間サイトに入る。
次に、アニール工程を実施する。アニール工程では、第1注入工程と第2注入工程を実施した後の炭化シリコン基板12をアニールすることで、炭化シリコン基板12に注入された不純物14を活性化する。これによって、図8に示すように、不純物14が注入された範囲に、n型またはp型の拡散層18が形成される。
図12は、実施例2の拡散層18内の原子の配列を模式的に示している。アニール工程を実施すると、アニール前に格子間サイトに位置していたシリコン原子17(すなわち、第2注入工程で注入されたシリコン原子17(図11参照))が、Siサイトの原子空孔34(図11参照)と結合する。これによって、図12に示すように、Siサイト(元は原子空孔34だったSiサイト)に、第2注入工程で注入されたシリコン原子17が入り、原子空孔34が消滅する。これによって、拡散層18の結晶性が向上する。このため、この製造方法によれば、アニール工程中に、原子空孔24が凝集することを抑制することができ、原子空孔24よりもサイズが大きい結晶欠陥が生成されることを抑制することができる。
以上に説明したように、この半導体装置の製造方法によれば、結晶性が高い拡散層18を炭化シリコン基板12中に形成することができる。また、第2注入工程では、拡散層18を形成すべき範囲にシリコン17が注入されるので、拡散層18の外部に結晶欠陥が形成され難い。これによって、拡散層18の外部の結晶性の低下を抑制することができる。このように、この製造方法によれば、拡散層18の外部の結晶性をほとんど低下させることなく、結晶性が高い拡散層18を形成することができる。
なお、上述した実施例1、2では、図4に示すように、深さD1に不純物14の濃度のピークが形成された。しかしながら、図13に示すように、広い深さ範囲R1内において不純物14の濃度が最大値を有していてもよい。この場合、図13に示すように、範囲R1内全体に第2注入工程で注入された炭素16(またはシリコン17)が分布するように、第2注入工程を実施してもよい。また、図14に示すように、範囲R1の一部のみに第2注入工程で注入された炭素16(またはシリコン17)が分布するように、第2注入工程を実施してもよい。図14の構成では、炭素16(またはシリコン17)が分布していない範囲R2では、拡散層の結晶性が悪くなる。しかしながら、このような構成でも、範囲R2に高い電界が加わらない半導体装置の場合には、それほど問題は生じない。このように、不純物14の濃度が最大値を有する深さ範囲が広い場合には、高い電界が加わる部分のみに炭素16(またはシリコン17)を注入して、その部分の結晶性を向上させてもよい。高い電界が加わる部分の結晶性を向上させることで、リーク電流等の問題を抑制することができる。
また、上述した実施例1、2では、第1注入工程を第2注入工程の前に実施したが、第1注入工程を第2注入工程の後に実施してもよい。この場合にも、実施例1、2と同様の効果が得られる。但し、第2注入工程を先に実施すると、第1注入工程で注入される不純物の分布が、第2注入工程で注入された炭素またはシリコンの分布の影響を受けて偏る場合がある。したがって、第1注入工程を第2注入工程よりも先に実施することが好ましい。
また、上述した実施例1、2において、第1注入工程及び第2注入工程における炭化シリコン基板12の温度は、10〜1700℃の範囲内で適宜選択することができる。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの1つの目的を達成すること自体で技術有用性を持つものである。
12 :炭化シリコン基板
14 :不純物
16 :炭素
17 :シリコン
18 :拡散層
24 :原子空孔
34 :原子空孔

Claims (1)

  1. 半導体装置の製造方法であって、
    炭化シリコン基板に、不純物をイオン注入する第1工程と、
    前記炭化シリコン基板の前記不純物の注入範囲に、シリコンと炭素の少なくとも一方をイオン注入する第2工程と、
    前記第1工程と前記第2工程を実施した後に、前記炭化シリコン基板をアニールする工程、
    を有し、
    前記第1工程でイオン注入された前記不純物の濃度のピークの深さと、前記第2工程で注入された元素のイオン注入深さが重複する、
    製造方法。
JP2017251453A 2017-12-27 2017-12-27 半導体装置の製造方法 Pending JP2019117871A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017251453A JP2019117871A (ja) 2017-12-27 2017-12-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017251453A JP2019117871A (ja) 2017-12-27 2017-12-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2019117871A true JP2019117871A (ja) 2019-07-18

Family

ID=67305408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017251453A Pending JP2019117871A (ja) 2017-12-27 2017-12-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2019117871A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0963968A (ja) * 1995-08-28 1997-03-07 Denso Corp p型炭化珪素半導体及びその製造方法
JP2001093985A (ja) * 1999-09-21 2001-04-06 Denso Corp 炭化珪素半導体装置及びその製造方法
JP2002246397A (ja) * 2001-02-16 2002-08-30 Denso Corp 炭化珪素半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0963968A (ja) * 1995-08-28 1997-03-07 Denso Corp p型炭化珪素半導体及びその製造方法
JP2001093985A (ja) * 1999-09-21 2001-04-06 Denso Corp 炭化珪素半導体装置及びその製造方法
JP2002246397A (ja) * 2001-02-16 2002-08-30 Denso Corp 炭化珪素半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
JP6119059B2 (ja) 半導体ウエハを処理するための方法
CN103946983B (zh) 半导体装置和半导体装置的制造方法
JP6237921B2 (ja) 半導体装置および半導体装置の製造方法
US9716006B2 (en) Semiconductor device manufacturing method and semiconductor device
JP5440693B2 (ja) シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法
US9536741B2 (en) Method for performing activation of dopants in a GaN-base semiconductor layer by successive implantations and heat treatments
WO2015064256A1 (ja) 炭化シリコン半導体装置及びその製造方法
CN101176194A (zh) 半导体器件及其制造方法
US20160218176A1 (en) Silicon carbide semiconductor device and method of manufacturing the same
CN103534792A (zh) 制造半导体器件的方法和半导体器件
JP5910965B2 (ja) トンネル電界効果トランジスタの製造方法及びトンネル電界効果トランジスタ
JP2016072630A (ja) GaNを主成分とする半導体をドープするための方法
JP2018195757A (ja) 半導体装置
JP2015149346A (ja) 半導体装置の製造方法および半導体装置
JP6639739B2 (ja) 半導体装置
JP2017112335A (ja) 半導体素子の製造方法
US20100087053A1 (en) Method for fabricating a semiconductor having a graded pn junction
JP2019117871A (ja) 半導体装置の製造方法
JP6135666B2 (ja) 半導体装置の製造方法
CN110364436B (zh) 半导体器件及其形成方法
JP6042658B2 (ja) SiC半導体素子の製造方法
TW425604B (en) Complementary bipolar/CMOS epitaxial structure and process
JP2006294772A (ja) 半導体装置の製造方法
JP2022064306A (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
JP6445480B2 (ja) Soi基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190315

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221004